CN101345081B - 振荡装置、调节振荡装置的方法和存储器 - Google Patents

振荡装置、调节振荡装置的方法和存储器 Download PDF

Info

Publication number
CN101345081B
CN101345081B CN2008101268801A CN200810126880A CN101345081B CN 101345081 B CN101345081 B CN 101345081B CN 2008101268801 A CN2008101268801 A CN 2008101268801A CN 200810126880 A CN200810126880 A CN 200810126880A CN 101345081 B CN101345081 B CN 101345081B
Authority
CN
China
Prior art keywords
signal
oscillator
divider ratio
divider
oscillation device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101268801A
Other languages
English (en)
Other versions
CN101345081A (zh
Inventor
富田浩由
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of CN101345081A publication Critical patent/CN101345081A/zh
Application granted granted Critical
Publication of CN101345081B publication Critical patent/CN101345081B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明提供了振荡装置、调节振荡装置的方法和存储器。振荡装置包括：振荡器，其根据使能信号生成振荡信号；计数器，其对振荡信号的振荡数进行计数，并且能够在由第一信号所指示的振荡数处复位；以及比较器，其将所计数的振荡数与参考数进行比较。

Description

振荡装置、调节振荡装置的方法和存储器
技术领域
本申请涉及振荡装置、调节振荡装置的方法和存储器。
背景技术
存储器设有用于生成自刷新请求信号的振荡器。振荡器由于工艺的变化而产生振荡周期的变化。因此，每个半导体芯片所需的刷新时间彼此不同。为了解决该问题，在探针测试(probing test)中，针对每个半导体芯片对用于自刷新的振荡器进行振荡周期测量，并且根据每个周期，针对每个半导体芯片来改变分频数(frequency division number)，因此刷新请求信号的发生间隔需要被调节。通过这种方式，减小了每个半导体芯片所需的刷新时间的变化。
日本专利申请特开第平9-171682号、日本专利申请特开第2002-74994号和日本专利申请特开第平7-220473号描述了包括振荡电路的半导体存储器。
发明内容
根据实施例的一个方面，提供了一种振荡装置，其包括：振荡器，该振荡器根据使能信号生成振荡信号；第一设定单元，其设定第一分频数和第二分频数；选择电路，其在测试模式中选择所述第一分频数并且在正常模式中选择所述第二分频数；第一分频器，该第一分频器具有计数器，该计数器在所述测试模式中所述使能信号的使能期间对所述振荡器生成的振荡信号的振荡数进行计数；以及比较器，该比较器在所述测试模式中将所计数的振荡数与参考数进行比较，其中所述第一设定单元根据作为所述比较器的比较结果，比较结果一致的参考数，设定所述第二分频数，并且其中所述第一分频器通过利用所述选择电路选择的所述第一分频数或所述第二分频数对所述振荡器生成的振荡信号进行分频，来生成第一分频信号。
根据实施例的另一方面，提供了一种存储器，该存储器除了包括上述振荡装置以外，还包括存储数据的存储器，以及存储器控制器，该存储器控制器基于所述第一分频信号来控制所述存储器的刷新操作。
根据实施例的又一方面，提供了一种调节振荡装置的方法，该方法包括以下步骤：利用振荡器进行振荡以根据使能信号来生成振荡信号；利用计数器在测试模式中所述使能信号的期间对所述振荡器生成的振荡信号的振荡数进行计数；在所述测试模式中利用比较器对所计数的振荡数和参考数进行比较；根据作为所述比较器的比较结果，比较结果一致的参考数，设定分频数；以及在正常模式中，通过由第一分频器利用所设定的分频数对所述振荡器生成的振荡信号进行分频，来生成第一分频信号。
附图说明
图1是示出振荡装置的结构示例的框图；
图2是示出另一振荡装置的结构示例的框图；
图3是说明对图2中的振荡装置的刷新请求信号的周期进行调节的方法的视图；
图4是示出根据第一实施例的存储器的结构示例的框图；
图5是说明存储器的操作的时序图；
图6是说明基于分频器的计数值来设定熔丝电路(fuse circuit)的分频数的方法的曲线图。
图7是示出根据第二实施例的存储器的结构示例的框图；
图8是示出根据第三实施例的存储器的结构示例的框图；
图9是示出根据第四实施例的存储器的结构示例的框图；
图10是示出恒定电压生成电路和振荡器的结构示例的电路图；
图11是示出恒定电流生成电路和振荡器的结构示例的电路图；以及
图12是示出另一恒定电流生成电路和振荡器的结构示例的电路图。
具体实施方式
图1是示出振荡装置的结构示例的框图。刷新请求信号生成电路1001生成刷新请求信号S2。首先，将对刷新请求信号S2的周期调节方法进行说明。在测试模式中，测试电路1003经由选择电路1004将恒定电流值或恒定电压值指示给恒定电流/恒定电压源生成电路1007。恒定电流/恒定电压源生成电路1007将具有所指示的值的恒定电流或恒定电压输出到振荡器1005。振荡器1005生成具有对应于恒定电流值或恒定电压值的周期的信号，并且输出振荡信号S1。分频器1006对振荡信号S1进行分频并且将刷新请求信号S2输出到T触发器1009。触发器1009存储刷新请求信号S2并且经由输出电路1010将其输出到外部。调节测试电路1003的恒定电流或恒定电压以使得刷新请求信号S2得到期望周期，并且利用电流/电压监控电路1008来检查在刷新请求信号S2得到期望周期时的恒定电流值或恒定电压值。恒定电流值或恒定电压值被写入熔丝电路1002。在正常模式中，熔丝电路1002经由选择电路1004将恒定电流值或恒定电压值指示给恒定电流/恒定电压源生成电路1007。因此，刷新请求信号生成电路1001可以生成具有期望周期的刷新请求信号S2。
图2是示出另一振荡装置的结构示例的框图，其中从图1中删除了恒定电流/恒定电压源生成电路1007和电流/电压监控电路1008。在此将对图2中的振荡装置与图1中的振荡装置的不同之处进行说明。在测试模式中，测试电路1003经由选择电路1004将分频数指示给分频器1006。振荡器1005输出振荡信号S1。分频器1006根据所指示的分频数对振荡信号S1进行分频，并且将刷新请求信号S2输出到T触发器1009。触发器1009经由输出电路1010将刷新请求信号S2输出到外部。
图3是说明对图1中的振荡装置的刷新请求信号S2的周期进行调节的方法的视图。当使能信号ST到高电平时，振荡器1005开始输出振荡信号S1。分频器1006通过对振荡信号S1进行分频(例如，16分频)来输出刷新请求信号S2。在图3中，在刷新请求信号S2的下面示出振荡信号S1的振荡数(脉冲数)的计数值。当振荡周期例如是1μs并且具有例如±25％(由于工艺变化而导致的变化)的精度时，振荡信号S1使刷新请求信号S2的周期在12μs到20μs之间变化。需要利用周期为12μs的电流和20μs的刷新特性来确保刷新电流。采用如下的方法来解决该问题，所述方法针对各个半导体芯片中的每个来改变分频数。
得到了周期为12μs的刷新请求信号S2的半导体芯片将分频数从16变到大约21(＝16×16/12)，并且刷新请求信号S2的周期被设定为大约16(＝21×12/16)μs。此外，得到了周期为20μs的刷新请求信号S2的半导体芯片将分频数从16变到大约13(＝16×16/20)，并且刷新请求信号S2的周期被设定为大约16(＝13×20/16)μs。上述经改变的分频数被写入熔丝电路1002。
输出电路1010输出刷新请求信号S2，从测量开始到保持时间结束的信号电平被测量以进行通过/失败判定。在改变保持时间的同时将该测量重复多次，这产生延长的测量时间的问题。
图4是示出根据第一实施例的存储器的结构示例的框图，并且图5是对存储器的操作进行说明的时序图。振荡装置101包括熔丝电路102、测试电路103、选择电路104、振荡器105、分频器106和比较电路107，并且生成刷新请求信号S2。振荡装置101具有测试模式和正常模式。首先，将说明在测试模式中对刷新请求信号S2的周期的调节方法。在测试模式中，测试电路103输出分频数。例如，可以从外部来控制由测试电路103所输出的分频数。在测试模式中，选择电路104选择由测试电路103所输出的分频数，并且将其输出到分频器106。熔丝电路102、测试电路103和选择电路104是用于设定分频器106的分频数的设定单元。振荡器105根据使能信号ST生成振荡信号S1。具体地，振荡器105生成振荡信号并且当使能信号ST到高电平时开始输出振荡信号S1。第一分频器106包括计数器，并且根据从选择电路104输出的分频数来对振荡信号S1进行分频以输出刷新请求信号(第一分频信号)S2，并对振荡信号S1的振荡数(脉冲数)进行计数以输出计数值S3。当使能信号ST到高电平时，分频器106将计数值S3复位到0(零)，并且当使能信号ST到低电平时，分频器106停止对计数值S3进行计数以保持计数值S3。应注意，当使能信号ST到低电平时，振荡器105可以停止输出振荡信号S1。
例如，使能信号ST处于高电平的时间段为20μs。该高电平时间段可以被改变。分频器106在使能信号ST处于高电平的时间期间对振荡信号S1的计数值S3进行计数。例如，在使能信号ST处于高电平的20μs的时间段期间，计数值S3是24。分频器(计数器)106可以根据由测试电路103所指示的分频数(由第一信号所指示的振荡数)来决定是否复位。在测试模式中选择不复位，并且在正常模式中选择复位。应注意测试电路103可以输出大于24的分频数。振荡信号S1的周期是通过将使能信号ST的高电平时间段(20μs)除以计数值S3而获得的值。
然而，因为计数值S3是整数，所以当振荡数介于24和25之间时，此时的计数值是24，这引起误差。振荡信号S1的振荡数介于20μs/24和20μs/25之间。在这种情况下，振荡信号S1的最大误差是20μs/24-20μs/25＝20μs/(24×25)。
通过延长使能信号ST的高电平时间段，可以减小该误差。例如，假设使能信号ST的高电平时间段是200μs，计数值S3大约是240，并且振荡信号S1的周期的最大误差是200μs/240-200μs/241＝200μs/(240×241)。因此，与使能信号ST的高电平时间段是20μs的情况相比较，振荡信号S1的周期的最大误差可以被减小一个数位。因此，可以通过一次测量、以高精度来测量振荡信号S1的周期。
比较电路(比较器)107将计数值S3与参考数CNT进行比较，并且输出比较结果信号S4。比较结果信号S4在计数值S3与参考数CNT彼此一致时变为一致信号，并且在计数值S3与参考数CNT不一致时变为不一致信号。例如，参考数CNT是外部信号，并且可以从外部将其作为地址来输入(例如，利用地址线)。输出电路108是输出缓冲器，并且将比较结果信号S4输出到外部。改变参考数CNT，并且检测使比较结果信号S4变为一致信号的参考数CNT。比较结果信号S4与其一致的参考数CNT被检测为振荡信号S1的振荡数(计数值)。
为了利用参考数CNT的外部地址来检测计数值S3，用二进制计数器来构成分频器106的计数器。在上述情况下，因为计数值S3是24，即11000(二进制数)，所以通过将计数值S3与地址A10到A0(＝LLL、LLLH和HLLL)进行比较可检测计数值S3。在此，L(低电平)表示0并且H(高电平)表示1。
图6是说明基于分频器106的计数值S3来设定熔丝电路102的分频数的方法的曲线图。可以利用上述的方法来检测分频器106的计数值S3。如图6的上方部分中示出的曲线图所示，通过将使能信号ST的高电平时间段除以计数值S3，可以获得振荡信号S1的振荡周期。接下来，如图6的下方部分中示出的曲线图所示，通过将期望的刷新请求信号S2的周期除以振荡信号S1的振荡周期，可以获得分频数。该分频数被写入熔丝电路102。熔丝电路102是激光熔丝电路或电熔丝电路，并且存储分频数。
实际上，计数值S3和分频器106的分频数之间的对应表格被预先准备，利用该对应表格、根据分频器106的计数值S3来确定分频数，并且通过切断熔丝将分频数设定到熔丝电路102。
大的分频数意味着短的振荡周期，并且为了建立上述分频数，需要将分频数设定得大于刷新测试时的分频数。换言之，需要使根据在熔丝电路102处所设定的分频数的刷新请求信号S2的周期比根据刷新测试时的分频数的刷新请求信号S2的周期减小得更多，因此使得条件严格。
接下来，将说明在正常模式中生成刷新请求信号S2的方法。熔丝电路102输出所写入的分频数。在正常模式中，选择电路104选择由熔丝电路102所输出的分频数并且将其输出到分频器106。振荡器105根据使能信号ST生成振荡信号S1。分频器106根据由选择电路104所输出的分频数来对振荡信号S1进行分频，并且输出刷新请求信号S2(参考图3)。因此，可以生成具有期望周期的刷新请求信号S2，并且可以防止刷新请求信号S2的周期的变化。
存储器110例如是需要刷新操作的DRAM或伪SRAM，并且其存储数据。存储器控制电路(存储器控制器)109基于刷新请求信号S2对存储器110进行刷新操作。刷新操作即补充电荷以免诸如DRAM之类的存储器内容丢失。DRAM是一种半导体存储器，其通过在电容器中储备电荷来保存信息。因为该电荷随时间的流逝而减少，所以如果单独地被保存，那么它在某一时间完成放电时将丢失全部的信息存储。为了防止这种现象，需要进行刷新操作以每隔一定间隔向DRAM补充电荷。
如上所述，本实施例可以以高精度、在一次测量中测得振荡信号S1的周期，并且可以容易地防止刷新请求信号S2的周期变化。
图7是示出根据第二实施例的存储器的结构示例的框图。本实施例(图7)向第一实施例(图4)增加了用于高温的设定单元401、用于低温的设定单元402和温度检测器403。以下将说明本实施例与第一实施例的差别。优选地，刷新请求信号S2的周期根据温度而改变。优选地，对于存储器110，因为所存储的电荷的放电速度在高温时更快，所以通过减小分频数来缩短刷新请求信号S2的周期，并且因为所存储的电荷的放电速度在低温时较慢，所以通过增大分频数来延长刷新请求信号S2的周期。因此，可以降低耗电。将在高温期间的较小分频数存储在用于高温的设定单元401中，并且将在低温期间的较大分频数存储在用于低温的设定单元402中。用于高温的设定单元401和用于低温的设定单元402分别包括图4中的熔丝电路102和测试电路103。温度检测器403检测温度。选择电路104在由温度检测器403所检测到的温度高于阈值时选择由用于高温的设定单元401所输出的分频数，在由温度检测器403所检测到的温度低于阈值时选择由用于低温的设定单元402所输出的分频数，并且将其输出到分频器106。用于高温的设定单元401、用于低温的设定单元402和选择电路104是根据温度检测器403所检测到的温度来设定分频器106的分频数的设定部分。
首先，在高温(第一温度)时，进行第一实施例的测试模式中的操作以检测振荡信号S1的计数值S3。然后，如上述的对图6的说明，基于计数值S3来确定高温的分频数。在此，高温期间的刷新请求信号S2的周期较短。接下来，分频数被记录并被设定在用于高温的设定单元401中的熔丝电路102中。
接下来，在低温(第二温度)时，进行第一实施例的测试模式中的操作以检测振荡信号S1的计数值S3。然后，如上述的对图6的说明，基于计数值S3来确定低温的分频数。在此，低温期间的刷新请求信号S2的周期较长。接下来，分频数被记录并被设定在用于低温的设定单元402中的熔丝电路102中。
在正常模式中，振荡装置101与第一实施例类似地生成刷新请求信号S2。选择电路104在由温度检测403所检测到的温度高于阈值时，选择由用于高温的设定单元401中的熔丝电路102所输出的分频数，并在由温度检测器403所检测到的温度低于阈值时，选择由用于低温的设定单元402中的熔丝电路102所输出的分频数，并且将其输出到分频器106。分频器106根据由选择电路104所输出的分频数来对振荡信号S1进行分频，并且输出刷新请求信号S2。
与第一实施例类似，本实施例在一次测量中以高精度实现了对振荡信号S1的周期的测量，从而使得可以容易地防止刷新请求信号S2的周期变化。
应注意，在上述的描述中，作为示例说明了对在高温时和在低温时的两个分频数进行测量的情况，还可以仅针对一个温度方向(向上或向下)来进行测量。例如，仅测量高温时的分频数，并且可以将低温时的分频数作为通过将高温时的分频数乘以系数而产生的分频数来写入用于低温的设定单元402中。此外，在通过将温度区域划分为高温和低温两个区域而针对每个温度区域来设定分频数的情况下，可以针对三个或更多个温度区域来设定分频数。
图8是示出根据第三实施例的存储器的结构示例的框图。通过向第一实施例(图4)增加熔丝电路501、测试电路502、选择电路503、分频器504和温度检测器505来准备本实施例(图8)。以下将说明本实施例与第一实施例不同的特征。
熔丝电路102、测试电路103和选择电路104是设定第一分频器106的分频数的第一设定单元。熔丝电路501、测试电路502和选择电路503是设定第二分频器504的分频数的第二设定单元。
熔丝电路102和测试电路103输出高温时的分频数。在测试模式中，选择电路104选择由测试电路103所输出的分频数并且将其输出到分频器106。分频器106对振荡信号S1的振荡数进行计数并且输出计数值S3。与第一实施例类似地，基于所检测的计数值S3来确定高温时的分频数，并且将该分频数写入熔丝电路102。
熔丝电路501和测试电路502输出低温时的分频数。被乘以在熔丝电路102中所写入的分频数的系数的分频数被写入熔丝电路501中。选择电路503在测试模式中选择由测试电路502所输出的分频数，在正常模式中选择由熔丝电路501所输出的分频数，并且将其输出到分频器504。温度检测器505检测温度。当由温度检测器505所检测到的温度低于阈值时，第二分频器504根据由选择电路503所输出的分频数对由第一分频器106输出的刷新请求信号(第一分频信号)S2进行分频，并且输出刷新请求信号(第二分频信号)S5，而当由温度检测器505所检测到的温度高于阈值时，其输出刷新请求信号S2作为刷新请求信号S5。根据所检测到的温度，分频器504输出高温时的刷新请求信号并且输出低温时的刷新请求信号。在高温时，分频数较小并且刷新请求信号S5的周期较短。在低温时，分频数较大并且刷新请求信号S5的周期较长。存储器控制电路109基于刷新请求信号S5对存储器110执行刷新操作。
应注意，如下的情况也是可能的：分频器504与分频器106类似地对刷新请求信号S2的振荡数进行计数，比较电路107将分频器504的计数值与参考数CNT进行比较以将比较结果信号输出到输出电路108，从而使得与第一实施例类似地，基于分频器504的计数值来确定低温时的分频数，并且该分频数可以被写入熔丝电路501中。
图9是示出根据第四实施例的存储器的结构示例的框图。通过向第一实施例(图4)增加恒定电流/恒定电压源生成电路601来准备本实施例(图9)。以下将说明本实施例与第一实施例不同的特征。虽然在第一实施例中通过控制分频数来调节刷新请求信号S2的周期，但是本实施例通过控制恒定电流值或恒定电压值来调节刷新请求信号S2的周期。
熔丝电路102和测试电路103经由选择电路104将恒定电流值或恒定电压值的指示信号输出到恒定电流/恒定电压源生成电路601。恒定电流/恒定电压源生成电路601生成具有所指示的恒定电流值或恒定电压值的恒定电流或恒定电压。振荡器105生成具有对应于所生成的恒定电流或恒定电压的周期的振荡信号S1。响应于恒定电流或恒定电压，振荡信号S1的周期改变。分频器106对振荡信号S1进行分频以输出刷新请求信号S2，并且对振荡信号S1进行计数以输出计数值S3。其他操作与第一实施例相同。
图10是示出恒定电压生成电路601和振荡器105的结构示例的电路图。电流源701和可变电阻702串联连接在源电压和参考电位之间。比较器703输出可变电阻702的电压和振荡器105的电压之间的比较结果。p沟道MOS场效应晶体管704的源极连接到源电压，栅极连接到比较器703的输出端子，并且漏极连接到振荡器105。通过改变可变电阻702的电阻值，可以控制供应到振荡器105的恒定电压值。振荡器105生成具有响应于恒定电压值的周期的振荡信号。
图11是示出恒定电流生成电路601和振荡器105的结构示例的电路图。n沟道MOS场效应晶体管802的源极连接到参考电位，并且栅极和漏极经由电流源801连接到源电压。n沟道MOS场效应晶体管803的源极连接到参考电位，栅极连接到晶体管802的栅极，并且漏极经由振荡器105连接到源电压。晶体管803的沟道宽度(栅极宽度)是晶体管802的沟道宽度的整数倍，并且是可变的。更具体地，晶体管803由并联连接的多个晶体管构成，并且沟道宽度可以通过改变并联连接的数目而被改变。通过改变晶体管803的沟道宽度，可以控制供应到振荡器105的恒定电流值。振荡器105生成具有响应于恒定电流值的周期的振荡信号。
图12是示出另一恒定电流生成电路601和振荡器105的结构示例的电路图。p沟道MOS场效应晶体管901的源极连接到源电压，并且其栅极和漏极经由电流源903连接到参考电位。p沟道MOS场效应晶体管902的源极连接到源电压，其栅极连接到晶体管901的栅极，并且漏极经由振荡器105连接到参考电位。晶体管902的沟道宽度是晶体管901的沟道宽度的整数倍，并且是可变的。更具体地，晶体管902由并联连接的多个晶体管构成，并且沟道宽度可以通过改变并联连接的数目而被改变。通过改变晶体管902的沟道宽度，可以控制供应到振荡器105的恒定电流值。振荡器105生成具有响应于恒定电流值的周期的振荡信号。
与第一实施例类似地，本实施例可以通过一次测量、以高精度测得振荡信号S1的周期，并且可以容易地防止刷新请求信号S2的周期变化。
通过检查与所计数的振荡数一致的参考数，可以容易地测得振荡信号的振荡数。因此，可以防止振荡信号的周期变化。
在各个方面都应认为这些实施例是说明性而非限制性的，并且落入权利要求的等价物的含义和范围内的所有改变因此意欲被包括在其中。可以以其他具体的形式来实现本发明，而不背离本发明的精神和实质特性。
本申请基于并要求2007年7月10日递交的在先日本专利申请第2007-181367号的优先权，该日本专利申请的全部内容通过引用被结合于此。

Claims (13)

1.一种振荡装置，包括：
振荡器，其根据使能信号生成振荡信号；
第一设定单元，其设定第一分频数和第二分频数；
选择电路，其在测试模式中选择所述第一分频数并且在正常模式中选择所述第二分频数；
第一分频器，其具有计数器，该计数器在所述测试模式中所述使能信号的使能期间对所述振荡器生成的振荡信号的振荡数进行计数；以及
比较器，其在所述测试模式中将所计数的振荡数与参考数进行比较，
其中，所述第一设定单元根据所述比较器的比较结果检测参考数与所计数的振荡数的一致，并根据检测到的参考数设定所述第二分频数，并且
其中，所述第一分频器通过利用所述选择电路选择的所述第一分频数或所述第二分频数对所述振荡器生成的振荡信号进行分频，来生成第一分频信号。
2.如权利要求1所述的振荡装置，其中所述振荡器生成振荡信号，所述振荡信号用于生成存储器的刷新请求信号。
3.如权利要求1所述的振荡装置，其中所述第一设定单元根据温度来设定所述第一分频数和所述第二分频数。
4.如权利要求3所述的振荡装置，还包括：
温度检测器，其检测温度，
其中所述第一设定单元根据所检测到的温度来设定所述第一分频数和所述第二分频数。
5.如权利要求1所述的振荡装置，还包括：
第二分频器，其通过对所述第一分频信号进行分频来生成第二分频信号，并且根据温度来输出所述第一分频信号或所述第二分频信号。
6.如权利要求5所述的振荡装置，还包括：
第二设定单元，其设定所述第二分频器的分频数。
7.如权利要求1所述的振荡装置，其中所述第一设定单元包括存储所述第二分频数的熔丝电路。
8.一种存储器，包括：
振荡装置；
存储数据的存储器；以及
存储器控制器，其基于第一分频信号来控制所述存储器的刷新操作，
其中所述振荡装置，包括：
振荡器，其根据使能信号生成振荡信号；
第一设定单元，其设定第一分频数和第二分频数；
选择电路，其在测试模式中选择所述第一分频数并且在正常模式中选择所述第二分频数；
第一分频器，其具有计数器，该计数器在所述测试模式中所述使能信号的使能期间对所述振荡器生成的振荡信号的振荡数进行计数；以及
比较器，其在所述测试模式中将所计数的振荡数与参考数进行比较，
其中，所述第一设定单元根据所述比较器的比较结果检测参考数与所计数的振荡数的一致，并根据检测到的参考数设定所述第二分频数，并且
其中所述第一分频器通过利用所述选择电路选择的所述第一分频数或所述第二分频数对所述振荡器生成的振荡信号进行分频，来生成所述第一分频信号。
9.一种调节振荡装置的方法，包括：
利用振荡器进行振荡以根据使能信号来生成振荡信号；
利用计数器在测试模式中所述使能信号的期间对所述振荡器生成的振荡信号的振荡数进行计数；
在所述测试模式中利用比较器对所计数的振荡数和参考数进行比较；
根据所述比较器的比较结果，检测参考数与所计数的振荡数的一致，并根据检测到的参考数设定分频数；以及
在正常模式中，通过由第一分频器利用所设定的分频数对所述振荡器生成的振荡信号进行分频，来生成第一分频信号。
10.如权利要求9所述的调节振荡装置的方法，还包括：
在第一温度时执行所述振荡、所述计数和所述比较以设定所述分频数；并且
在第二温度时执行所述振荡、所述计数和所述比较以设定所述分频数。
11.如权利要求9所述的调节振荡装置的方法，还包括：
通过利用第二分频器对所述第一分频信号进行分频来生成第二分频信号；并且
根据温度来输出所述第一分频信号或所述第二分频信号。
12.如权利要求9所述的调节振荡装置的方法，还包括：
将所述分频数写入熔丝电路中。
13.如权利要求9所述的调节振荡装置的方法，其中所述振荡信号用于生成存储器的刷新请求信号。
CN2008101268801A 2007-07-10 2008-07-10 振荡装置、调节振荡装置的方法和存储器 Active CN101345081B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007181367A JP2009021707A (ja) 2007-07-10 2007-07-10 発振装置、その調整方法及びメモリ装置
JP2007-181367 2007-07-10
JP2007181367 2007-07-10

Publications (2)

Publication Number Publication Date
CN101345081A CN101345081A (zh) 2009-01-14
CN101345081B true CN101345081B (zh) 2012-10-03

Family

ID=39847076

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101268801A Active CN101345081B (zh) 2007-07-10 2008-07-10 振荡装置、调节振荡装置的方法和存储器

Country Status (5)

Country Link
US (1) US7898890B2 (zh)
EP (1) EP2015309B1 (zh)
JP (1) JP2009021707A (zh)
KR (1) KR100944178B1 (zh)
CN (1) CN101345081B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8562184B2 (en) * 2004-03-18 2013-10-22 Brasscorp Limited LED work light
JP5018292B2 (ja) * 2007-07-10 2012-09-05 富士通セミコンダクター株式会社 メモリ装置
CN102201801B (zh) * 2010-03-23 2013-12-18 三星半导体(中国)研究开发有限公司 高精度振荡器及其自校准方法
KR101962874B1 (ko) 2012-04-24 2019-03-27 삼성전자주식회사 메모리 장치, 메모리 컨트롤러, 메모리 시스템 및 이의 동작 방법
KR102031175B1 (ko) * 2012-06-13 2019-10-11 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작방법
JP2015080070A (ja) * 2013-10-16 2015-04-23 セイコーエプソン株式会社 発振回路、発振器、電子機器および移動体
TWI584576B (zh) * 2014-01-08 2017-05-21 新唐科技股份有限公司 電壓產生器以及振盪裝置
TWI548203B (zh) * 2014-01-08 2016-09-01 新唐科技股份有限公司 電壓產生器以及振盪裝置與操作方法
TWI562157B (en) * 2015-05-07 2016-12-11 Winbond Electronics Corp Memory unit and testing method thereof
CN106297897B (zh) * 2015-05-27 2019-07-30 华邦电子股份有限公司 存储单元及其测试方法
US11972807B2 (en) * 2022-05-11 2024-04-30 Sandisk Technologies Llc Charge pump current regulation during voltage ramp

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2350949B (en) * 1999-05-31 2003-05-07 Nec Corp Clock generator producing clock signal quickly adjusted to target frequency
CN1734667A (zh) * 2004-07-16 2006-02-15 尔必达存储器株式会社 刷新周期产生电路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2661222B2 (ja) * 1988-12-19 1997-10-08 日本電気株式会社 パルス出力装置
JPH05189960A (ja) * 1992-01-10 1993-07-30 Sharp Corp 半導体記憶装置
JPH06232699A (ja) * 1993-02-03 1994-08-19 Mazda Motor Corp パルス発生装置
JP3274270B2 (ja) 1994-01-27 2002-04-15 富士通株式会社 同期型半導体記憶装置における発振回路の周期調整方法
US5594699A (en) * 1993-09-20 1997-01-14 Fujitsu Limited DRAM with reduced electric power consumption
JPH08139575A (ja) * 1994-11-14 1996-05-31 Oki Electric Ind Co Ltd パルス出力回路
JP3315842B2 (ja) * 1995-09-26 2002-08-19 富士通株式会社 半導体集積回路装置
JPH09171682A (ja) 1995-12-21 1997-06-30 Nec Corp 半導体記憶装置及びその製造方法
US6452459B1 (en) 1999-07-22 2002-09-17 Xilinx, Inc. Circuit for measuring signal delays of synchronous memory elements
JP3587144B2 (ja) 2000-08-25 2004-11-10 松下電器産業株式会社 半導体記憶装置及びその検査方法
DE10125164C1 (de) 2001-05-23 2003-01-16 Infineon Technologies Ag Halbleiter-Chip mit trimmbarem Oszillator
US6891404B2 (en) * 2002-06-11 2005-05-10 Infineon Technologies Auto-adjustment of self-refresh frequency
JP3705276B2 (ja) * 2003-04-21 2005-10-12 セイコーエプソン株式会社 半導体メモリ装置におけるリフレッシュ制御および内部電圧の生成

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2350949B (en) * 1999-05-31 2003-05-07 Nec Corp Clock generator producing clock signal quickly adjusted to target frequency
CN1734667A (zh) * 2004-07-16 2006-02-15 尔必达存储器株式会社 刷新周期产生电路

Also Published As

Publication number Publication date
KR20090005958A (ko) 2009-01-14
CN101345081A (zh) 2009-01-14
EP2015309B1 (en) 2011-06-01
KR100944178B1 (ko) 2010-02-25
EP2015309A1 (en) 2009-01-14
JP2009021707A (ja) 2009-01-29
US20090016135A1 (en) 2009-01-15
US7898890B2 (en) 2011-03-01

Similar Documents

Publication Publication Date Title
CN101345081B (zh) 振荡装置、调节振荡装置的方法和存储器
JP3714696B2 (ja) 半導体記憶装置
DE19502557C2 (de) Temperaturabhängige Selbstrefresh-Steuerschaltung für ein Speicherzellenfeld
CN101075478B (zh) 半导体存储器和刷新周期控制方法
US6690241B2 (en) Ring oscillator having variable capacitance circuits for frequency adjustment
US20120224444A1 (en) Methods of operating dram devices having adjustable internal refresh cycles that vary in response to on-chip temperature changes
US8923073B2 (en) Storage element reading using ring oscillator
CN101345080B (zh) 振荡装置、振荡方法以及存储器装置
JP5038742B2 (ja) セルフリフレッシュ制御回路、半導体装置
GB2403079A (en) Ferroelectric Memory with Dynamic Reference Voltage Adjustment
US9620177B2 (en) Internal power supply circuit, semiconductor device, and semiconductor device manufacturing method
US20040140818A1 (en) Circuit and method for determining at least one voltage, current and/or power value for an integrated circuit
US20060282718A1 (en) Test mode for programming rate and precharge time for DRAM activate-precharge cycle
US20120236623A1 (en) Sensing resistive states
JP2016081547A (ja) 不揮発性記憶装置及び不揮発性記憶装置の制御方法
CN105988038B (zh) 芯片压降的测量装置及方法
KR100808578B1 (ko) 셀프 리프레쉬 모드를 갖는 반도체 메모리 장치
CN111583987B (zh) 温度感测器的评估方法
KR20150051471A (ko) 반도체 장치 및 그의 구동방법
KR100642915B1 (ko) 오실레이터의 기준 클럭주기 측정/트리밍 방법 및 그오실레이터
JP2002033360A (ja) 半導体ウェハ
JP2010191485A (ja) メモリ制御装置及びその遅延量測定方法
JP2002056670A (ja) 半導体記憶装置及びその評価方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150514

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150514

Address after: Kanagawa

Patentee after: Co., Ltd. Suo Si future

Address before: Kanagawa

Patentee before: Fujitsu Semiconductor Co., Ltd.