CN101075478B - 半导体存储器和刷新周期控制方法 - Google Patents

半导体存储器和刷新周期控制方法 Download PDF

Info

Publication number
CN101075478B
CN101075478B CN2007101039672A CN200710103967A CN101075478B CN 101075478 B CN101075478 B CN 101075478B CN 2007101039672 A CN2007101039672 A CN 2007101039672A CN 200710103967 A CN200710103967 A CN 200710103967A CN 101075478 B CN101075478 B CN 101075478B
Authority
CN
China
Prior art keywords
temperature
signal
circuit
level
semiconductor memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101039672A
Other languages
English (en)
Other versions
CN101075478A (zh
Inventor
森郁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of CN101075478A publication Critical patent/CN101075478A/zh
Application granted granted Critical
Publication of CN101075478B publication Critical patent/CN101075478B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本发明公开了一种半导体存储器和刷新周期控制方法，通过根据半导体存储器温度适当改变刷新周期来降低待机电流。其中：温度检测部检测半导体存储器的温度。周期变化控制部发送周期变化信号，以在半导体存储器的温度达到预定周期变化温度时改变刷新周期。刷新时机信号产生部产生刷新时机信号，并响应周期变化信号改变刷新时机信号的周期。恒流产生电路产生产生刷新时机信号所用的电流。低温恒流设置电路用于在半导体存储器温度低于或等于周期变化温度的情况下指定产生信号的电平。高温恒流设置电路用于在半导体存储器温度高于该周期变化温度的情况下指定产生信号的电平。

Description

半导体存储器和刷新周期控制方法
技术领域
本发明涉及半导体存储器和刷新周期控制，尤其涉及动态随机存取存储器(Dynamic Random Access Memory，DRAM)之类的半导体存储器，其需要刷新操作和刷新周期控制方法。
背景技术
已知用于产生自振荡器的振荡周期的技术，其以DRAM的刷新周期为基础，且所述DRAM的刷新周期通过使用由恒流产生电路产生的电流来确保恒定。
在对设备进行测试的过程中，在多个用于半导体存储器中电路的保险丝中编程预定数量的保险丝。由此，可改变恒流产生电路产生的电流电平并设置刷新周期。通常，如果恒流产生电路输出的电流大，则刷新周期短。反之，如果恒流产生电路输出的电流小，则刷新周期长。以下描述是基于上述前提的。
通常，用于改变半导体存储器的刷新周期的技术公知为减少待机电流(standby current)，其中，半导体存储器包括温度传感器，参见，例如，日本未审查专利公开号2003-5861和2003-100074。
图8显示了根据温度改变刷新周期的一个示例。
图8同时显示了存储单元的数据保留时间(tREF)。总而言之，随着温度降低，DRAM中存储单元的数据保留时间变长。在温度低于或等于某个温度(约20℃)时，DRAM中存储单元的数据保留时间趋于基本恒定。DRAM中存储单元的数据保留时间具有如上所述的温度特性。因此，如图8所示，例如，在温度高于60℃时，可通过缩短刷新周期(REF周期)来降低待机电流；在温度低于或等于60℃时，可通过延长刷新周期(REF周期)来降低待机电流。
如上所述，刷新周期可通过恒流产生电路输出的电流电平来改变。但是，此电流取决于温度。此电流对温度的相关性可跟随参数改变，该参数例如为该恒流产生电路中晶体管的阈值电压。
图9A、9B和9C显示恒流产生电路产生的电流的温度特性以及刷新周期的温度特性。
如图9A所示，恒流产生电路产生的电流Iref可能随温度上升而增大或减小。此取决于，例如，每个芯片中恒流产生电路的晶体管的参数变化。以下，电流Iref随温度上升而增大的情况被称为正比例温度相关，而电流Iref随温度上升而减小的情况被称为反比例温度相关。
如图9B所示，如果电流Iref对温度的相关性为反比例相关，则刷新周期对温度的斜率也相应为反比例。如图9C所示，如果电流Iref对温度的相关性为正比例相关，则刷新周期对温度的斜率也相应为正比例。在图9B和9C中，分别显示了在温度低于或等于周期变化温度时(在图9B和9C中为60℃)刷新周期的期望值(目标值)以及温度高于周期变化温度时刷新周期的期望值(目标值)，其中，在该周期变化温度下刷新周期发生变化。
在测试设备的传统工艺中，通过改变电流Iref的电平来调节刷新周期，使得该刷新周期可与高于周期变化温度的某个温度下刷新周期的期望值相匹配。在图9B和9C中，刷新周期分别与，例如，95℃下的期望值匹配。
通常，尽管如此，在周期变化温度下刷新周期扩展率是统一的。如图9B和9C所示，如果仅基于高于周期变化温度的温度下刷新周期的期望值来调节刷新周期，则在各个芯片上刷新周期将随室温或由于电流Iref对温度的相关性变化导致的低温而变化。如果刷新周期变化并短于该期望值，则待机电流增加。
此外，由于统一的刷新周期扩展率会产生以下问题。
图10A和10B显示传统刷新周期调节的进行过程。
图10A显示芯片中电流Iref对温度呈反比例相关情况下传统刷新周期调节的进行过程。图10B显示芯片中电流Iref对温度呈正比例相关情况下传统刷新周期调节的进行过程。同时显示了存储单元的数据保留时间(tREF)。
例如，在图10A的左边，在周期变化温度附近，刷新周期和数据保留时间之间仅存在微小的差别。如果刷新周期超过数据保留时间，则存储单元中的数据将会丢失。因此，刷新周期和数据保留时间之间最好存在宽大的差别。如图10A的右边所示，通过在周期变化温度降低刷新周期扩展率，可扩大刷新周期和数据保留时间之间的差别。
但是，存在芯片中电流Iref对温度呈反比例相关的情况，如图10B所示，在温度低于或等于周期变化温度时刷新周期短于期望值。在此情况下，与在电流Iref对温度呈正比例相关的芯片中一样降低刷新周期扩展率，刷新周期仍短于期望值。因此，待机电流进一步升高。
发明内容
本发明是在上述背景描述下进行的。本发明的一个目的在于提供一种可通过根据半导体存储器温度适当改变刷新周期来降低待机电流的半导体存储器。
本发明的另一个目的在于提供可通过根据温度适当改变刷新周期来降低待机电流的刷新周期控制方法。
为了达到上述第一个发明目的，本发明提供了一种需要刷新操作的半导体存储器。该半导体存储器包括：温度检测部，用于检测该半导体存储器的温度；周期变化控制部，用于发送周期变化信号，以在该半导体存储器的温度达到预定周期变化温度时改变刷新周期；刷新时机信号产生部，用于产生刷新时机信号，并用于响应周期变化信号改变所述刷新时机信号的周期；信号产生电路，用于产生产生所述刷新时机信号所用的信号；第一设置电路，用于在该半导体存储器温度低于或等于所述周期变化温度的情况下指定所述产生的信号的电平；第二设置电路，用于在该半导体存储器温度高于所述周期变化温度的情况下指定所述产生信号的电平。
另外，为了达到上述第二个发明目的，本发明提供了一种针对需要刷新操作的半导体存储器的刷新周期控制方法。该方法包括以下步骤：在所述半导体存储器的温度低于或等于周期变化温度的情况下，在第一设置电路中存储第一指定信息，该第一指定信息用于指定产生刷新时机信号所用信号的电平，其中在所述周期变化温度下改变刷新周期；在所述半导体存储器的温度高于所述周期变化温度的情况下，在第二设置电路中存储第二指定信息，该第二指定信息用于指定所述信号的电平；根据所述半导体存储器的温度，产生由所述第一指定信息或第二指定信息指定电平的信号；以及，使用该信号产生所述刷新时机信号。
本发明能有效避免待机电流的增加，这是因为：用于产生刷新时机信号的信号在半导体存储器温度低于或等于周期变化温度的情况下以及在半导体存储器温度高于周期变化温度的情况下的电平均可指定；从而使得，即使在周期变化温度下的周期扩展率是统一的，也能够在每个芯片中使得刷新周期与期望值相匹配，而与所述信号对温度的相关性无关。
通过以下结合附图举例说明本发明优选实施例，将明晰本发明上述及其他目的，特征及优点。
附图说明
图1显示对应本发明第一实施例的半导体存储器的结构；
图2A和2B显示对应本发明第一实施例在半导体存储器中进行的刷新周期控制；
图3A和3B显示正比例温度相关情况下进行刷新周期控制的范例；
图4为显示恒流设置电路和选择电路的细节的电路图；
图5为显示恒流产生电路范例的电路图；
图6显示对应本发明第二实施例的半导体存储器的结构；
图7显示对应本发明第三实施例的半导体存储器的结构；
图8显示根据温度改变刷新周期的范例；
图9A、9B和9C显示恒流产生电路产生的电流的温度特性以及刷新周期的温度特性；以及
图10A和10B显示传统刷新周期调节的进行过程。
具体实施方式
以下参照附图详细介绍本发明的实施例。
图1显示对应本发明第一实施例的半导体存储器的结构。
本发明第一实施例的半导体存储器100a包括用于检测温度的温度检测部101，周期变化控制部102，刷新时机信号产生部103，恒流产生电路104，低温恒流设置电路105，高温恒流设置电路106，选择电路107，修正测试模式电路108，以及恒流监控电路109。
温度检测部101检测半导体存储器100a的温度。
当由温度检测部101检测出的温度到达周期变化温度(例如，60℃)，周期变化控制部102为了改变刷新周期而发出周期变化信号。
刷新时机信号产生部103包括自振荡器103-1和分频电路103-2。该自振荡器103-1基于用于产生刷新时机信号的电流Iref产生具有特定刷新周期的刷新时机信号。当输入周期变化信号时，分频电路103-2改变自振荡器103-1所产生刷新时机信号的周期(频率)，并输出刷新时机信号。
将由刷新时机信号产生部103产生的刷新时机信号输入到电路模块中(未示出)，该电路模块产生刷新执行信号，用来执行刷新DRAM中存储单元(未示出)内容的操作。
恒流产生电路104产生电流Iref。
在检测到的温度低于或等于周期变化温度的情况下，低温恒流设置电路105指定恒流产生电路104所产生电流Iref的电平。
在检测到的温度高于周期变化温度的情况下，高温恒流设置电路106指定恒流产生电路104所产生电流Iref的电平。
在测试时间，低温恒流设置电路105和高温恒流设置电路106可根据需要调节电流Iref的电平。此外，低温恒流设置电路105和高温恒流设置电路106分别包括多个保险丝，并在测试时当刷新周期与指定温度下的期望值匹配时通过切断位于预定位置的保险丝来存储电流Iref的电平。在实际操作时，低温恒流设置电路105和高温恒流设置电路106分别根据切断位置输出相应编码，该编码用于指定要产生的电流Iref的电平。稍后介绍相关细节。
如果温度低于或等于周期变化温度，则选择电路107经由周期变化控制部102控制而选择存储在低温恒流设置电路105中、用于指定要产生的电流Iref的电平的编码，并将该编码发送到恒流产生电路104。如果温度高于周期变化温度，则选择电路107选择存储在高温恒流设置电路106中、用于指定要产生的电流Iref的电平的编码，并将该编码发送到恒流产生电路104。
修正测试模式电路108和恒流监控电路109在测试时使用。稍后介绍相关细节。
以下详细介绍对应本发明第一实施例的半导体存储器100a采用的刷新周期控制方法。
图2A和2B显示对应本发明第一实施例在半导体存储器中进行的刷新周期控制。
图2A显示在芯片中电流Iref对温度呈反比例相关情况下进行的刷新周期控制。图2B显示在芯片中电流Iref对温度呈正比例相关情况下进行的刷新周期控制。
如图2A和2B所示，假设刷新周期设置为与例如-30℃温度下的期望值相匹配。在测试时，电流Iref的电平由低温恒流设置电路105来调节。保险丝被切断，因此，低温恒流设置电路105将指示在刷新周期匹配期望值时电流Iref的电平。然后，低温恒流设置电路105存储由保险丝切断位置表示的编码作为指定电流Iref的电平的信息，且该电流Iref应用在温度低于或等于周期变化温度的情况下。
此外，如图2A和2B所示，假设刷新周期设置为与例如95℃温度下的期望值相匹配。在测试时，电流Iref的电平由高温恒流设置电路106来调节。保险丝被切断，因此，高温恒流设置电路106将指示在刷新周期匹配期望值时电流Iref的电平。然后，高温恒流设置电路106存储由保险丝切断位置表示的编码作为指定电流Iref的电平的信息，且该电流Iref应用在温度高于周期变化温度的情况下。此情况与刷新周期设置为与-30℃温度下的期望值相匹配的情况相同。
如果在实际操作时，半导体存储器100a的温度高于周期变化温度(在图2A和2B中为60℃)，则选择电路107选择存储在高温恒流设置电路106中的编码，并将该编码发送到恒流产生电路104。恒流产生电路104产生与该编码相应电平的电流Iref。刷新时机信号产生部103中的自振荡器103-1基于产生的电流Iref产生刷新时机信号。这样，即可得到匹配95℃温度下期望值的刷新周期，而与电流Iref的温度相关性无关。
当半导体存储器100a的温度降低并低于或等于周期变化温度，周期变化控制部102发送周期变化信号。将该周期变化信号输入到刷新时机信号产生部103中的分频电路103-2。分频电路103-2划分频率，使得自振荡器103-1产生的刷新时机信号的周期将长于在半导体存储器100a温度高于周期变化温度情况下产生的刷新时机信号的周期。选择电路107选择存储在低温恒流设置电路105中的编码，并将该编码发送到恒流产生电路104。恒流产生电路104产生与该编码相应电平的电流Iref。刷新时机信号产生部103中的自振荡器103-1基于产生的电流Iref产生刷新时机信号。
这样，如图2A和2B所示，不论电流Iref对温度相关性如何，即使分频电路103-2中的周期扩展率是统一的，也可得到与设定温度-30℃下期望值相匹配的刷新周期。因此，可以抑制刷新周期的变化，以及避免待机电流的增加。
另外，如果电流Iref对温度的相关性如图2B所示呈正比例相关，通过低温恒流设置电路105进行的调节使刷新周期与例如-30℃温度下的期望值相匹配，则可缩小数据保留时间和刷新周期之间的差别。
图3A和3B显示正比例温度相关情况下进行刷新周期控制的范例。
如图3A所示，如果半导体存储器100a的温度低于或等于周期变化温度，刷新周期被分频电路103-2扩展，进行使刷新周期与例如-30℃下的期望值相匹配的调节，则刷新周期可能超过数据保留时间。为了避免此情况，在测试时，如果电流Iref对温度的相关性呈正比例相关，则存储在高温恒流设置电路106中的编码也应同样被存储在低温恒流设置电路105中。存储在低温恒流设置电路105中的编码指示电流Iref的电平。结果，如图3B所示，在周期变化温度下刷新周期的扩展局限于分频电路103-2扩展刷新周期的比例。因此，在数据保留时间和刷新周期之间存在宽大的差别。
为了测量电流Iref对温度的相关性，使用例如包括在对应本发明第一实施例的半导体存储器100a中的恒流监控电路109。在测试时，恒流监控测试模式电路109-1利用监控激活信号来使恒流监控控制电路109-2从恒流产生电路104获得恒流产生电压Vref。恒流监控控制电路109-2放大该恒流产生电压Vref并将该恒流产生电压Vref转换为电流。恒流监控控制电路109-2与测试端109-3连接。外部测试器等与测试端109-3连接，并在两个不同温度下测量电流。由此，可确定电流Iref对温度的相关性为正比例相关或为反比例相关。
此外，可在不同温度下测量自振荡器103-1或分频电路103-2输出的刷新时机信号的周期或频率。由此，可检测电流Iref对温度的相关性。
另外，恒流产生电路104可使外部测试器、外部测量装置等获得两个分压码，其中，一个分压码是基于存储在低温恒流设置电路105中的编码而产生的，用于划分预定电压并决定电流Iref的电平；另一个分压码是基于存储在高温恒流设置电路106中的编码而产生的，用于划分预定电压并决定电流Iref的电平。通过比较这两个分压码，可检测电流Iref对温度的相关性。稍后描述细节。
以下详细描述测试时在低温恒流设置电路105和高温恒流设置电路106中用于指定电流Iref电平的编码的存储过程，以及根据所述编码产生电流Iref的过程。
图4为显示恒流设置电路和选择电路的细节的电路图。
例如，高温恒流设置电路106包括五个编码部106-0、106-1、……、和106-4。编码部106-0～106-4分别包括保险丝/插销电路110-0～110-4(集中称为110)，或非(NOR)电路111-0～111-4(集中称为111)和112-0～112-4(集中称为112)，以及反相器电路113-0～113-4(集中称为113)。
保险丝/插销电路110包括保险丝和插销电路。通过对应保险丝状态的设置信号或重置信号，保险丝的状态(保险丝是否被切断)被写入插销电路。以下，假设如果保险丝被切断，则写入“0”；如果保险丝未被切断，则写入“1”。
或非电路111的一个输入端连接于保险丝/插销电路110，而来自图1中所示修正测试模式电路108的测试模式激活信号输入到其另一个输入端。测试模式激活信号在测试时位于高(H)电平，在实际操作时位于低(L)电平。
或非电路111的一个输出端连接于或非电路112的一个输入端，而来自修正测试模式电路108的修正码0到4之一输入到或非电路112的另一个输入端。或非电路112的输出经反相器113反相，并从高温恒流设置电路106输出。
在具有上述结构的高温恒流设置电路106中，恒流产生电路104将产生的电流Iref的电平分别由编码部106-0～106-4中的保险丝/插销电路110-0～110-4的保险丝切断来指定。但是，在测试时，刷新周期被调节到期望值。相应的，在保险丝被实际切断前，通过将测试模式激活信号置为H电平并将修正码0～4变为“0”或“1”，生成用于指定电流Iref电平的编码。
测试模式激活信号在测试时变为H电平，使得或非电路111-0～111-4的输出为“0”。例如，如果修正码0～1为“1”，修正码2～4为“0”，则或非电路112-0～112-4的输出为“00111”。该输出被反相电路113-0～113-4反相，则从高温恒流设置电路106输出编码“11000”。如果通过该编码将刷新周期调节到期望值，则根据该编码将保险丝切断。例如，为了获得上述编码“11000”，将包括在保险丝/插销电路110-0～110-1中的保险丝切断。当半导体存储器100a开始运行，通过外部控制单元检测包括在各保险丝/插销电路110中的保险丝的状态。如果保险丝被切断，则将相应的保险丝/插销电路110置为“0”。如果保险丝不被切断，则将相应的保险丝/插销电路110置为“1”。
低温恒流设置电路105的结构与高温恒流设置电路106的结构相同，故在此省略关于低温恒流设置电路105的描述。
选择电路107包括选择器107-0、107-1、……、和107-4。包括在高温恒流设置电路106或低温恒流设置电路105中编码部106-0～106-4的反相电路113-0～113-4的输出信号，分别输入到选择器107-0、107-1、……、和107-4。如果半导体存储器110a的温度低于或等于周期变化温度，则通过图1中所示周期变化控制部102发出的选择信号选择输出自低温恒流设置电路105的编码。如果半导体存储器110a的温度高于周期变化温度，则选择输出自高温恒流设置电路106的编码。
恒流产生电路104将根据被选择的编码产生被刷新时机信号产生部103使用的电流Iref。
图5为显示恒流产生电路范例的电路图。
恒流产生电路104包括解码器102，串联在参考电压端121和N沟道金属氧化物半导体(MOS)晶体管(NMOS)122的漏极之间的电阻R0、R1、……、R31和R32，根据分压码开启或关掉的开关122-0、122-1、……、和122-31，以及位于输出级的NMOS 123；其中，分压码由分压信号0、1、……、和31组成，分压信号是解码结果并用于划分参考电压。NMOS 122的源极接地，NMOS 122的栅极与NMOS 122的漏极连接。NMOS 122的栅极电压和漏极电压为恒流产生电压Vref。将恒流产生电压Vref输入到NMOS 123的栅极，NMOS 123的漏极电流为被刷新时机信号产生部103使用的电流Iref。
在具有上述结构的恒流产生电路104中，开关122-0～122-31中预定数量的开关通过使用分压信号0～31而被置为开启或关掉，其中分压信号0～31是通过解码自选择电路107输出的编码而产生的。由此，参考电压被划分，NMOS 123的栅极电压被确定，并产生电流Iref。在半导体存储器100a温度低于或等于周期变化温度以及半导体存储器100a温度高于周期变化温度的情况下，均产生用于开启或关掉开关122-0～122-31和划分参考电压的分压码。因此，如上所述，可通过比较这些分压码来检测电流Iref对温度的相关性。
下面介绍对应本发明第二实施例的半导体存储器。
图6显示对应本发明第二实施例的半导体存储器的结构。
对应本发明第二实施例的半导体存储器中与对应本发明第一实施例的半导体存储器100a中相同的组件，使用同样的标记并省略相关描述。
对应本发明第二实施例的半导体存储器100b与对应本发明第一实施例的半导体存储器100a的不同之处在于，其包括温度相关性信息存储部130，用于存储指示在测试中测得的电流Iref对温度的相关性的信息。此外，包括在半导体存储器100b中的选择电路170a与包括在半导体存储器100中的选择电路170在功能上有部分不同。温度相关性信息存储部130包括，例如，保险丝。可通过该保险丝是否被切断来指示电流Iref对温度的相关性呈正比例相关或反比例相关。
如上所述，利用外部测试器测量两个不同温度下的电流。由此，可检测电流Iref对温度的相关性。另外，可在不同温度下测量自振荡器103-1或分频电路103-2输出的刷新时机信号的周期或频率。由此，可检测电流Iref对温度的相关性。进一步，操纵外部测试器、外部测量装置等可获得被恒流产生电路104使用的分压码，这些分压码分别在半导体存储器100b的温度低于或等于周期变化温度以及半导体存储器100b的温度高于周期变化温度的情况下产生。通过比较这些分压码，可检测电流Iref对温度的相关性。
如图3A所示，如果电流Iref对温度的相关性呈正比例相关、且进行调节使得刷新周期与一个低于或等于周期变化温度的温度下期望值相匹配，则刷新周期可能超过数据保留时间、或者刷新周期和数据保留时间之间的差距可能变小。为了避免此情况，采取以下方法。如果存储在温度相关性信息存储部130中的电流Iref对温度的相关性为正比例相关、且半导体存储器100b的温度低于或等于周期变化温度，选择电路107a选择并输出存储在高温恒流设置电路106中的编码，即使在用于使用存储在低温恒流设置电路105的选择信号是从周期变化控制部102输入时。这避免了刷新周期和数据保留时间之间的差距变小。
如果存储在温度相关性信息存储部130中的电流Iref对温度的相关性为反比例相关、且半导体存储器100b的温度低于或等于周期变化温度，则选择电路107a根据周期变化控制部102发出的选择信号来选择存储在低温恒流设置电路105中的编码。如果半导体存储器100b的温度高于周期变化温度，则选择电路107a根据周期变化控制部102发出的选择信号来选择存储在高温恒流设置电路106中的编码。这与对应本发明第一实施例的半导体存储器100a相同。
以下介绍对应本发明第三实施例的半导体存储器。
图7显示对应本发明第三实施例的半导体存储器的结构。
对应本发明第三实施例的半导体存储器中与分别对应本发明第一实施例和第二实施例的半导体存储器100a和100b中相同的组件，使用同样的标记并省略相关描述。
与对应本发明第二实施例的半导体存储器100b相同，对应本发明第三实施例的半导体存储器100c包括温度相关性信息存储部130，用于存储电流Iref对温度的相关性。但是，与对应本发明第二实施例的半导体存储器100b不同，对应本发明第三实施例的半导体存储器100c不需要恒流监控电路109或用于测量电流Iref对温度的相关性的外部测试器，而包括用于在半导体存储器100c内部测量电流Iref对温度的相关性的温度相关性测量部140。
温度相关性测量部140包括计算器140-1，高温寄存器140-2，低温寄存器140-3和比较器140-4。
计算器140-1计算由恒流产生电路104产生的电流Iref的电平。
高温寄存器140-2保存计算器140-1在进行高温(如95℃)下测试时的值。
低温寄存器140-3保存计算器140-1在进行低温(如-30℃)下测试时的值。
比较器140-4比较高温寄存器140-2保存和低温寄存器140-3保存的值，输出比较结果作为温度相关性信息，并将该比较结果存储在温度相关性信息存储部130中。
对应本发明第三实施例的半导体存储器100c，通过使用上述比较器140-4的值来比较电流Iref在不同温度下的电平。由此，可在半导体存储器100c内部检测电流Iref对温度的相关性，而无需外部测试器等。因此，可缩短测试时间。
已基于实施例介绍了本发明。但是本发明并非仅限于上述实施例，权利要求所述范围内的各种修改皆有可能。
例如，在上述实施例中，用于产生刷新时机信号的电流Iref是由恒流产生电路104产生的。但是，可用恒压产生电路等来产生用于产生刷新时机信号的信号。
对于本发明，用于产生刷新时机信号的信号在半导体存储器温度低于或等于周期变化温度的情况下以及在半导体存储器温度高于周期变化温度的情况下的电平均可以指定。相应的，即使在周期变化温度下的周期扩展率是统一的，也能够在每个芯片中使得刷新周期与期望值相匹配，而无论信号对温度的相关性。这避免了待机电流的增加。
另外，如果用于产生刷新时机信号的信号具有随温度上升而信号电平增大的温度相关性、且半导体存储器的温度低于或等于该周期变化温度，则应指定信号在半导体存储器温度高于周期变化温度情况下的电平。这避免了刷新周期超过数据保留时间的情况。
以上仅为本发明原则的举例描述。进一步地，由于本领域技术人员可做大量修正和变化，因此并不能将本发明局限于上述解释和应用，相应的，所有合适的修改和等同物都应被视为落入本发明的保护范围及其等同物范围内。

Claims (17)

1.一种需要刷新操作的半导体存储器，包括：
温度检测部，用于检测所述半导体存储器的温度；
周期变化控制部，用于发送周期变化信号，以在所述半导体存储器的温度达到预定周期变化温度时改变刷新周期；
刷新时机信号产生部，用于产生刷新时机信号，并用于响应所述周期变化信号改变所述刷新时机信号的周期；
信号产生电路，用于产生用来产生所述刷新时机信号的信号；
第一设置电路，用于指定在所述半导体存储器温度低于或等于所述周期变化温度的情况下所产生的信号的电平；以及
第二设置电路，用于指定在所述半导体存储器温度高于所述周期变化温度的情况下所产生的信号的电平；
其中，如果所述信号具有随所述半导体存储器温度上升而信号电平增大的温度相关性，则由所述第一设置电路指定的所述信号的电平与由所述第二设置电路指定的所述信号的电平相等。
2.根据权利要求1所述的半导体存储器，其中：
所述信号产生电路产生的信号为电流；
所述第一设置电路为用于指定所述电流电平的第一恒流设置电路；以及
所述第二设置电路为用于指定所述电流电平的第二恒流设置电路。
3.根据权利要求1所述的半导体存储器，其中，所述第一设置电路和所述第二设置电路分别包括多个保险丝，并分别根据所述多个保险丝中保险丝被切断的位置来指定所述信号的电平。
4.根据权利要求1所述的半导体存储器，其中：
所述第一设置电路和所述第二设置电路分别包括多个保险丝，并分别根据所述多个保险丝中保险丝被切断的位置来指定所述信号的电平；以及
如果所述信号具有随所述半导体存储器温度上升而信号电平增大的温度相关性，所述第一设置电路与所述第二设置电路的所述多个保险丝中保险丝被切断的位置相同。
5.根据权利要求1所述的半导体存储器，其中，进一步包括：
选择电路，用于从由所述第一设置电路指定的所述信号的电平和由所述第二设置电路指定的所述信号的电平中选择一个待由所述信号产生电路使用的电平；
温度相关性信息存储部，用于存储指示所述信号的温度相关性的温度相关性信息；
其中，如果存储的所述温度相关性信息指示的温度相关性为所述信号的电平随所述半导体存储器温度的上升而增大，则即使在所述半导体存储器温度低于或等于所述周期变化温度的情况下，所述选择电路仍选择由所述第二设置电路指定的所述信号的电平。
6.根据权利要求5所述的半导体存储器，其中：
所述温度相关性信息存储部包括保险丝；以及
所述温度相关性信息是基于所述保险丝是否被切断而确定的。
7.根据权利要求5所述的半导体存储器，其中，进一步包括温度相关性测量部，用于在测试时比较在不同温度下由所述信号产生电路产生的信号的电平，并根据比较结果产生所述温度相关性信息，其中产生的所述温度相关性信息存储在所述温度相关性信息存储部中。
8.根据权利要求7所述的半导体存储器，其中，所述温度相关性测量部包括：
计算部，用于计算所述信号的电平；
存储部，用于保存所述计算部在不同温度下得到的计算结果；以及
比较部，用于比较不同温度下的计算结果，并根据比较得出的结果产生所述温度相关性信息。
9.一种刷新周期控制方法，用于需要刷新操作的半导体存储器，该方法包括以下步骤：
在所述半导体存储器的温度低于或等于周期变化温度的情况下，在第一设置电路中存储第一指定信息，所述第一指定信息用于指定产生刷新时机信号所用信号的电平，其中在所述周期变化温度下改变刷新周期；
在所述半导体存储器的温度高于所述周期变化温度的情况下，在第二设置电路中存储第二指定信息，所述第二指定信息用于指定所述信号的电平；
根据所述半导体存储器的温度，产生由所述第一指定信息或第二指定信息指定的电平下的信号；以及
使用所述信号产生所述刷新时机信号；
其中，如果所述信号具有随所述半导体存储器温度上升而信号电平增大的温度相关性，则将所述第一指定信息存储在所述第一设置电路中，且所述第一指定信息与所述第二指定信息指定的信号电平相等。
10.根据权利要求9所述的刷新周期控制方法，其中，所述信号为由恒流产生电路产生的电流。
11.根据权利要求9所述的刷新周期控制方法，其中，所述第一设置电路和第二设置电路分别包括多个保险丝，并分别根据所述多个保险丝中保险丝被切断的位置来指定所述信号的电平。
12.根据权利要求9所述的刷新周期控制方法，其中：
所述第一设置电路和第二设置电路分别包括多个保险丝，并分别根据所述多个保险丝中保险丝被切断的位置来指定所述信号的信号电平；以及
如果所述信号具有随所述半导体存储器温度上升而信号电平增大的温度相关性，则所述第一设置电路与所述第二设置电路的所述多个保险丝中保险丝被切断的位置相同。
13.根据权利要求9所述的刷新周期控制方法，其中，通过在不同温度下测量所述信号来检测所述温度相关性。
14.根据权利要求9所述的刷新周期控制方法，其中，通过在不同温度下测量所述刷新周期或所述刷新时机信号的频率来检测所述温度相关性。
15.根据权利要求9所述的刷新周期控制方法，其中，通过在用于产生所述信号的信号产生电路中比较第一分压码和第二分压码来检测温度相关性；其中，所述第一分压码是基于所述第一指定信息产生的、并通过划分预定电压来确定所述信号的电平，第二分压码是基于所述第二指定信息产生的、并通过划分所述预定电压来确定所述信号的电平。
16.根据权利要求9所述的刷新周期控制方法，其中：
存储指示所述信号的温度相关性的温度相关性信息，
如果存储的所述温度相关性信息指示的温度相关性为所述信号的电平随所述半导体存储器温度的上升而增大，即使在所述半导体存储器的温度低于或等于所述周期变化温度的情况下，仍产生由所述第二指定信息指定的电平下的所述信号。
17.根据权利要求16所述的刷新周期控制方法，其中：
比较不同温度下产生的所述信号的电平；以及
根据比较结果产生所述温度相关性信息。
CN2007101039672A 2006-05-19 2007-05-17 半导体存储器和刷新周期控制方法 Expired - Fee Related CN101075478B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006-140605 2006-05-19
JP2006140605 2006-05-19
JP2006140605A JP4850578B2 (ja) 2006-05-19 2006-05-19 半導体記憶装置及びリフレッシュ周期制御方法

Publications (2)

Publication Number Publication Date
CN101075478A CN101075478A (zh) 2007-11-21
CN101075478B true CN101075478B (zh) 2010-10-13

Family

ID=38222548

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101039672A Expired - Fee Related CN101075478B (zh) 2006-05-19 2007-05-17 半导体存储器和刷新周期控制方法

Country Status (7)

Country Link
US (1) US7583553B2 (zh)
EP (1) EP1858024B1 (zh)
JP (1) JP4850578B2 (zh)
KR (1) KR100895190B1 (zh)
CN (1) CN101075478B (zh)
DE (1) DE602007005717D1 (zh)
TW (1) TWI330367B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4603537B2 (ja) * 2004-06-18 2010-12-22 富士通セミコンダクター株式会社 半導体装置の温度検出器および半導体記憶装置
JP4838518B2 (ja) * 2005-02-22 2011-12-14 富士通セミコンダクター株式会社 半導体記憶装置
US7383149B1 (en) * 2006-04-19 2008-06-03 Darryl Walker Semiconductor device having variable parameter selection based on temperature and test method
US8049145B1 (en) * 2006-04-19 2011-11-01 Agerson Rall Group, L.L.C. Semiconductor device having variable parameter selection based on temperature and test method
EP2359371A1 (en) 2008-11-11 2011-08-24 Nokia Corporation Method and device for temperature-based data refresh in non-volatile memories
KR101559549B1 (ko) 2008-12-08 2015-10-13 삼성전자주식회사 모바일 ＳｏＣ 및 모바일 단말기
US8786449B1 (en) * 2009-12-16 2014-07-22 Applied Micro Circuits Corporation System-on-chip with thermal management core
JP2011170943A (ja) * 2010-02-22 2011-09-01 Sony Corp 記憶制御装置、記憶装置、記憶装置システム
CN102194513B (zh) * 2010-03-11 2013-07-31 复旦大学 自动调整存储器刷新操作频率的电路、方法及其存储器
JP2012038399A (ja) 2010-08-11 2012-02-23 Elpida Memory Inc 半導体装置
CN103035282B (zh) * 2011-09-30 2016-01-20 群联电子股份有限公司 存储器储存装置、存储器控制器与温度管理方法
KR20130098473A (ko) * 2012-02-28 2013-09-05 삼성전자주식회사 테스트 핸들러의 챔버 내부온도 측정방법 및 온도 실시간 조정방법
KR20140006219A (ko) * 2012-06-27 2014-01-16 에스케이하이닉스 주식회사 반도체 장치 및 이의 테스트 회로
US9147461B1 (en) 2012-11-28 2015-09-29 Samsung Electronics Co., Ltd. Semiconductor memory device performing a refresh operation, and memory system including the same
KR102098248B1 (ko) * 2013-06-03 2020-04-07 삼성전자 주식회사 온도에 따라 완화된 타이밍 요건으로 사용되는 메모리 장치 및 이를 이용하는 메모리 콘트롤러
KR20150051471A (ko) * 2013-11-04 2015-05-13 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동방법
KR20150052631A (ko) * 2013-11-06 2015-05-14 에스케이하이닉스 주식회사 반도체 장치 및 반도체 시스템
KR102158266B1 (ko) * 2014-02-19 2020-09-22 에스케이하이닉스 주식회사 반도체 메모리 장치
US9810585B2 (en) 2014-03-28 2017-11-07 Darryl G. Walker Semiconductor device having a temperature circuit that provides a plurality of temperature operating ranges
KR102276249B1 (ko) * 2014-06-18 2021-07-12 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
US20160054378A1 (en) 2014-08-20 2016-02-25 Darryl G. Walker Testing and setting performance parameters in a semiconductor device and method therefor
KR20160069230A (ko) * 2014-12-08 2016-06-16 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동방법
US10141058B1 (en) 2015-02-17 2018-11-27 Darryl G. Walker Multi-chip non-volatile semiconductor memory package including heater and sensor elements
CN108962306A (zh) * 2017-05-17 2018-12-07 上海磁宇信息科技有限公司 自动优化写电压的磁性存储器及其操作方法
US11798613B2 (en) * 2018-12-10 2023-10-24 Etron Technology, Inc. Dynamic memory with long retention time
KR20210052710A (ko) * 2019-10-30 2021-05-11 삼성전자주식회사 동작 온도에 기초하여 동작 주기를 조절하는 메모리 장치
EP4080511A3 (en) * 2021-02-04 2022-12-28 Etron Technology, Inc. Dynamic memory with long retention time

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5784328A (en) * 1996-12-23 1998-07-21 Lsi Logic Corporation Memory system including an on-chip temperature sensor for regulating the refresh rate of a DRAM array
CN1389917A (zh) * 2001-05-31 2003-01-08 三星电子株式会社 时钟发生电路、集成电路存储器件和使用这种器件的方法
CN1459798A (zh) * 2002-05-22 2003-12-03 三菱电机株式会社 需要刷新工作的半导体存储器
US6667925B2 (en) * 2001-10-29 2003-12-23 Fujitsu Limited Semiconductor device having temperature detecting function, testing method, and refresh control method of semiconductor storage device having temperature detecting function
CN1637942A (zh) * 2003-12-29 2005-07-13 海力士半导体有限公司 根据温度变化而具有最佳刷新周期的半导体存储装置及其方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281760B1 (en) * 1998-07-23 2001-08-28 Texas Instruments Incorporated On-chip temperature sensor and oscillator for reduced self-refresh current for dynamic random access memory
JP2003100074A (ja) * 2001-09-21 2003-04-04 Seiko Epson Corp 集積回路の温度変化に応じた動作制御
DE10163306A1 (de) * 2001-12-21 2003-04-03 Infineon Technologies Ag Dynamischer Speicher mit programmierbarer Auffrischfrequenz
EP1327870B1 (en) * 2002-01-11 2013-05-08 Honda Giken Kogyo Kabushiki Kaisha Six-axis force sensor
JP4246977B2 (ja) * 2002-08-29 2009-04-02 富士通マイクロエレクトロニクス株式会社 半導体メモリ
JP4477429B2 (ja) * 2003-11-05 2010-06-09 富士通マイクロエレクトロニクス株式会社 半導体集積回路
JP4094576B2 (ja) * 2004-03-26 2008-06-04 エルピーダメモリ株式会社 オシレータ回路
JP4603537B2 (ja) * 2004-06-18 2010-12-22 富士通セミコンダクター株式会社 半導体装置の温度検出器および半導体記憶装置
JP4167632B2 (ja) * 2004-07-16 2008-10-15 エルピーダメモリ株式会社 リフレッシュ周期発生回路及びそれを備えたｄｒａｍ
JP4680566B2 (ja) * 2004-10-26 2011-05-11 本田技研工業株式会社 多軸力センサチップとこれを用いた多軸力センサ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5784328A (en) * 1996-12-23 1998-07-21 Lsi Logic Corporation Memory system including an on-chip temperature sensor for regulating the refresh rate of a DRAM array
CN1389917A (zh) * 2001-05-31 2003-01-08 三星电子株式会社 时钟发生电路、集成电路存储器件和使用这种器件的方法
US6667925B2 (en) * 2001-10-29 2003-12-23 Fujitsu Limited Semiconductor device having temperature detecting function, testing method, and refresh control method of semiconductor storage device having temperature detecting function
CN1459798A (zh) * 2002-05-22 2003-12-03 三菱电机株式会社 需要刷新工作的半导体存储器
CN1637942A (zh) * 2003-12-29 2005-07-13 海力士半导体有限公司 根据温度变化而具有最佳刷新周期的半导体存储装置及其方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CN 1389917 A,全文.

Also Published As

Publication number Publication date
JP2007310983A (ja) 2007-11-29
US20070268766A1 (en) 2007-11-22
EP1858024B1 (en) 2010-04-07
US7583553B2 (en) 2009-09-01
KR100895190B1 (ko) 2009-04-24
TW200746140A (en) 2007-12-16
CN101075478A (zh) 2007-11-21
DE602007005717D1 (de) 2010-05-20
KR20070112024A (ko) 2007-11-22
EP1858024A1 (en) 2007-11-21
JP4850578B2 (ja) 2012-01-11
TWI330367B (en) 2010-09-11

Similar Documents

Publication Publication Date Title
CN101075478B (zh) 半导体存储器和刷新周期控制方法
US6756856B2 (en) Clock generation circuits and integrated circuit memory devices for controlling a clock period based on temperature and methods for using the same
US7459983B2 (en) Temperature detecting semiconductor device
US8547759B2 (en) Semiconductor device performing refresh operation
US8675438B2 (en) Methods of operating DRAM devices having adjustable internal refresh cycles that vary in response to on-chip temperature changes
JP4982677B2 (ja) 温度情報出力装置
US8325550B2 (en) Semiconductor memory device and method of controlling auto-refresh
US8330476B2 (en) Dynamic voltage and power management by temperature monitoring
KR100880925B1 (ko) 반도체 집적 회로의 주기 신호 발생 장치
KR100610024B1 (ko) 셀프 리프레쉬 모드를 가지는 반도체 메모리 장치 및 그의동작 방법
US7539072B2 (en) Semiconductor memory device
US6141280A (en) Refresh period automatic detecting device for semiconductor memory device, method of automatically detecting refresh period, and refresh period output device
US20080159038A1 (en) Semiconductor memory device and method for driving the same
US6853592B2 (en) Semiconductor memory device permitting control of internal power supply voltage in packaged state
US9620177B2 (en) Internal power supply circuit, semiconductor device, and semiconductor device manufacturing method
US11781917B2 (en) Temperature sensor circuit and method thereof
US7075833B2 (en) Circuit for detecting negative word line voltage
KR20080030358A (ko) 셀프리프레쉬 주기 생성장치를 구비하는 반도체메모리소자및 그의 구동방법
CN118053488A (zh) 测试方法及测试系统
CN111833936A (zh) 存储器件
KR100776739B1 (ko) 반도체 메모리 장치의 전원 공급 회로 및 방법
KR20110024912A (ko) 내부 전압 발생 회로 및 그를 이용한 반도체 메모리 장치
KR20060018582A (ko) 고전압 감지회로 및 이를 이용한 고전압 펌핑장치
KR20060010445A (ko) 내부 전압 생성 회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081107

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081107

Address after: Tokyo, Japan, Japan

Applicant after: Fujitsu Microelectronics Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150519

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150519

Address after: Kanagawa

Patentee after: Co., Ltd. Suo Si future

Address before: Yokohama City, Kanagawa Prefecture, Japan

Patentee before: Fujitsu Semiconductor Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101013

Termination date: 20190517

CF01 Termination of patent right due to non-payment of annual fee