KR20070112024A - 반도체 기억 장치 및 리프레시 주기 제어 방법 - Google Patents

반도체 기억 장치 및 리프레시 주기 제어 방법 Download PDF

Info

Publication number
KR20070112024A
KR20070112024A KR1020070048149A KR20070048149A KR20070112024A KR 20070112024 A KR20070112024 A KR 20070112024A KR 1020070048149 A KR1020070048149 A KR 1020070048149A KR 20070048149 A KR20070048149 A KR 20070048149A KR 20070112024 A KR20070112024 A KR 20070112024A
Authority
KR
South Korea
Prior art keywords
temperature
signal
setting circuit
magnitude
circuit
Prior art date
Application number
KR1020070048149A
Other languages
English (en)
Other versions
KR100895190B1 (ko
Inventor
가오루 모리
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20070112024A publication Critical patent/KR20070112024A/ko
Application granted granted Critical
Publication of KR100895190B1 publication Critical patent/KR100895190B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4061—Calibration or ate or cycle tuning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

온도에 따라서 적절히 리프레시 주기를 변경하여 스탠바이 전류를 삭감한다. 온도 검출부(101)는 온도를 검출하고, 주기 변경 제어부(102)는 온도가 소정의 주기 변경 온도로 되면, 리프레시 주기를 변경하기 위한 주기 변경 신호를 송출하고, 리프레시 타이밍 신호 생성부(103)는 리프레시 타이밍 신호를 생성하고, 주기 변경 신호에 따라서 리프레시 타이밍 신호의 주기를 변경하고, 정전류 생성 회로(104)는 리프레시 타이밍 신호의 생성용의 전류를 생성하고, 저온용 정전류 설정 회로(105)는 온도가 주기 변경 온도 이하인 경우에 생성하는 전류의 크기를 지정하고, 고온용 정전류 설정 회로(106)는 온도가 주기 변경 온도보다도 고온인 경우에 생성하는 전류의 크기를 지정한다.
정전류 생성 회로, 온도 검출부, 주기 변경 제어부, 분주 회로

Description

반도체 기억 장치 및 리프레시 주기 제어 방법{SEMICONDUCTOR MEMORY AND REFRESH CYCLE CONTROL METHOD}
도 1은 제1 실시예의 반도체 기억 장치의 구성을 도시하는 도면.
도 2는 제1 실시예의 반도체 기억 장치에서의 리프레시 주기 제어를 도시하는 도면.
도 3은 온도 의존이 플러스인 경우의 리프레시 주기 제어의 예를 도시하는 도면.
도 4는 고온용 정전류 설정 회로 및 선택 회로의 상세를 도시하는 회로도.
도 5는 정전류 생성 회로의 일례의 회로도.
도 6은 제2 실시예의 반도체 기억 장치의 구성을 도시하는 도면.
도 7은 제3 실시예의 반도체 기억 장치의 구성을 도시하는 도면.
도 8은 온도에 따른 리프레시 주기의 가변의 예를 도시하는 도면.
도 9는 정전류 생성 회로에서 생성되는 전류의 온도 특성 및 리프레시 주기의 온도 특성을 도시하는 도면.
도 10은 종래에서의 리프레시 주기의 조정의 모습을 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
100a : 반도체 기억 장치
101 : 온도 검출부
102 : 주기 변경 제어부
103 : 리프레시 타이밍 신호 생성부
103-1 : 셀프 오실레이터
103-2 : 분주 회로
104 : 정전류 생성 회로
105 : 저온용 정전류 설정 회로
106 : 고온용 정전류 설정 회로
107 : 선택 회로
108 : 트리밍 테스트 모드 회로
109 : 정전류 모니터 회로
109-1 : 정전류 모니터 테이스 모드 회로
109-2 : 정전류 모니터 제어 회로
109-3 : 시험 단자
[특허 문헌 1] 일본 특개 2003-5861호 공보
[특허 문헌 2] 일본 특개 2003-100074호 공보
본 발명은 반도체 기억 장치 및 리프레시 주기 제어 방법에 관한 것으로, 특히 DRAM(Dynamic Random Access Memory) 등의 리프레시 동작이 필요한 반도체 기억 장치 및 리프레시 주기 제어 방법에 관한 것이다.
DRAM의 리프레시 주기를 결정하는 바탕으로 되는 셀프 오실레이터의 발진 주기를, 정전류 생성 회로에서 생성한 전류를 이용하여 일정 주기로 하는 기술이 있다.
디바이스의 시험 공정에서는, 반도체 기억 장치의 내부에 탑재되는 복수의 퓨즈를 이용한 회로의, 소정수의 퓨즈를 트리밍함으로써, 정전류 생성 회로에서 생성되는 전류의 크기를 가변하여, 리프레시 주기를 설정할 수 있다. 또한, 정전류 생성 회로로부터 출력되는 전류가 크면, 리프레시 주기가 짧아지고, 전류가 작으면 리프레시 주기가 길어지는 것이 일반적이므로, 이후의 설명에서는 그것을 전제로 한다.
또한, 종래, 스탠바이 전류를 저감하기 위해, 온도 센서를 반도체 기억 장치에 탑재하여, 온도에 의해 리프레시 주기를 가변하는 기술이 알려져 있다(예를 들면, 특허 문헌 1, 2 참조).
도 8은, 온도에 따른 리프레시 주기의 가변의 예를 도시하는 도면이다.
여기에서는, 메모리 셀의 데이터 유지 시간(tREF)을 맞추어서 도시하고 있다. DRAM의 메모리 셀의 데이터 유지 시간은, 일반적으로, 온도가 낮아짐에 따라서 연장하고, 임의의 온도(약 20℃ 정도) 이하에서는 포화해 온다고 하는 온도 특성을 갖고 있다. 그 때문에, 도 8과 같이, 리프레시 주기(REF 주기)를, 예를 들 면, 60℃보다 고온인 경우에는 짧게 하고, 60℃ 이하인 경우에는 연장시킴으로써, 스탠바이 전류를 삭감할 수 있다.
그런데, 상술한 바와 같이 리프레시 주기는 정전류 생성 회로로부터 출력되는 전류의 크기에 의해 가변되는데, 이 전류는 온도 의존성을 갖고 있다. 온도 의존성은, 정전류 생성 회로의 트랜지스터의 임계치 전압 등의 파라미터에 의해 변하는 경우가 있다.
도 9는, 정전류 생성 회로에서 생성되는 전류의 온도 특성 및 리프레시 주기의 온도 특성을 도시하는 도면이다.
도 9의 (A)와 같이, 정전류 생성 회로에서 생성되는 전류 Iref는, 정전류 생성 회로의 트랜지스터의 파라미터의 변동 등에 의해, 칩에 의해, 온도의 상승과 함께 증가하는 경우와 감소하는 경우의 양방이 생각된다. 이하, 전류 Iref가 온도의 상승과 함께 증가하는 경우에는 온도 의존이 플러스, 온도의 상승과 함께 감소하는 경우에는, 온도 의존이 마이너스라고 부르기로 한다.
전류 Iref의 온도 의존이 마이너스인 경우에는, 그것을 반영해서 리프레시 주기도 도 9의 (B)와 같이, 온도의 상승에 대한 기울기가 마이너스로 되고, 전류 Iref의 온도 의존이 플러스인 경우에는, 그것을 반영해서 리프레시 주기도 도 9의 (C)와 같이, 온도 상승에 대한 기울기가 플러스로 된다. 또한, 도 9의 (B), (C)에서는, 리프레시 주기를 절환하는 주기 변경 온도(도 9에서는 60℃) 이하인 경우에서의, 리프레시 주기의 목표치(타깃)와, 주기 변경 온도보다 고온인 경우의 목표치를 도시하고 있다.
종래에서는, 디바이스의 시험 공정에서, 이 주기 변경 온도보다 고온인 경우의 리프레시 주기의 목표치에, 임의의 온도에서 일치하도록, 전류 Iref의 크기를 가변해서 리프레시 주기를 조정하고 있었다. 도 9의 (B), (C)에서는, 일례로서 95℃에서 리프레시 주기를 목표치에 일치시킨 경우를 도시하고 있다.
그러나, 종래에서는, 주기 변경 온도에서의 주기 연장 배율은 일률적이며, 도 9와 같이 고온인 경우에만 리프레시 주기를 조정한 경우, 칩마다의 전류 Iref의 온도 의존의 변동에 의해, 상온이나 저온에서 리프레시 주기가 변동되게 된다. 그리고, 목표치보다도 주기가 짧아지는 측에 리프레시 주기가 변동된 경우에는, 스탠바이 전류가 증가하게 된다는 문제가 있었다.
또한, 주기 연장 배율이 일률적이기 때문에, 이하와 같은 문제도 있다.
도 10은, 종래에서의 리프레시 주기의 조정의 모습을 도시하는 도면이다.
도 10의 (A)가 칩의 전류 Iref의 온도 의존이 마이너스인 경우, 도 10의 (B)가 칩의 전류 Iref의 온도 의존이 플러스인 경우를 나타내고 있다. 또한, 메모리 셀의 데이터 유지 시간(tREF)을 맞춰서 도시하고 있다.
예를 들면, 도 10의 (A)의 좌측 도면에서는 주기 변경 온도 부근에서 리프레시 주기와 데이터 유지 시간과의 마진이 적다. 리프레시 주기가 데이터 유지 시간을 초과하면 메모리 셀의 데이터가 지워지게 되기 때문에, 이 마진은 큰쪽이 바람직하다. 따라서, 도 10의 (A)의 우측 도면과 같이 주기 변경 온도에서의 주기 연장 배율을 낮춤으로써, 마진을 많이 취할 수 있다.
그런데, 리프레시 주기가 데이터 유지 전류 Iref의 온도 의존이 마이너스인 칩의 경우에서, 도 10의 (B)와 같이, 주기 변경 온도 이하에서의 목표치보다 짧은 경우, 온도 의존이 플러스의 칩과 마찬가지로 주기 연장 배율을 낮추면, 목표치보다도 더욱 짧아지게 된다. 이에 의해 스탠바이 전류가 더욱 증가하게 된다고 하는 문제가 있었다.
본 발명은 이러한 점을 감안하여 이루어진 것으로, 온도에 따라서 적절하게 리프레시 주기를 변경해서 스탠바이 전류를 삭감하는 것이 가능한 반도체 기억 장치를 제공하는 것을 목적으로 한다.
또한, 본 발명의 다른 목적은, 온도에 따라서 적절하게 리프레시 주기를 변경해서 스탠바이 전류를 삭감하는 것이 가능한 리프레시 주기 제어 방법을 제공하는 것이다.
본 발명에서는 상기 문제를 해결하기 위해, 리프레시 동작이 필요한 반도체 기억 장치로서, 도 1에 도시한 바와 같이, 온도를 검출하는 온도 검출부(101)와, 온도가 소정의 주기 변경 온도로 되면, 리프레시 주기를 변경하기 위한 주기 변경 신호를 송출하는 주기 변경 제어부(102)와, 리프레시 타이밍 신호를 생성하고, 주기 변경 신호에 따라서 리프레시 타이밍 신호의 주기를 변경하는 리프레시 타이밍 신호 생성부(103)와, 리프레시 타이밍 신호의 생성용의 신호(도 1에서는 전류의 경우에 대해서 도시하고 있다)를 생성하는 정전류 생성 회로(104)와, 온도가 주기 변경 온도 이하인 경우에 생성하는 전류의 크기를 지정하는 저온용 정전류 설정 회 로(105)와, 온도가 주기 변경 온도보다도 고온인 경우에 생성하는 전류의 크기를 지정하는 고온용 정전류 설정 회로(106)를 갖는 것을 특징으로 하는 반도체 기억 장치(100a)가 제공된다.
상기의 구성에 따르면, 온도 검출부(101)는 온도를 검출하고, 주기 변경 제어부(102)는 온도가 소정의 주기 변경 온도로 되면, 리프레시 주기를 변경하기 위한 주기 변경 신호를 송출하고, 리프레시 타이밍 신호 생성부(103)는 리프레시 타이밍 신호를 생성하고, 주기 변경 신호에 따라서 리프레시 타이밍 신호의 주기를 변경하고, 정전류 생성 회로(104)는 리프레시 타이밍 신호의 생성용의 전류를 생성하고, 저온용 정전류 설정 회로(105)는 온도가 주기 변경 온도 이하인 경우에 생성하는 전류의 크기를 지정하고, 고온용 정전류 설정 회로(106)는 온도가 주기 변경 온도보다도 고온인 경우에 생성하는 전류의 크기를 지정한다.
또한, 상기의 구성에서, 전류가 온도 상승과 함께 증가하는 온도 의존성을 갖는 경우, 저온용 정전류 설정 회로(105)에서 지정되는 전류의 크기를, 고온용 정전류 설정 회로(106)에서 지정되는 전류의 크기와 동일하게 함으로써, 주기 변경 온도 이하인 경우에도, 고온용 정전류 설정 회로(106)에서 지정되는 전류의 크기와 동일한 크기가 지정된다.
또한, 리프레시 동작이 필요한 반도체 기억 장치의 리프레시 주기 제어 방법 에서, 상기 반도체 기억 장치의 온도가 리프레시 주기를 변경하는 주기 변경 온도 이하인 경우의, 리프레시 타이밍 신호의 생성용의 신호의 크기를 지정하는 제1 지정 정보를 제1 설정 회로에 기억하고, 상기 온도가 상기 주기 변경 온도보다도 고 온인 경우의, 상기 신호의 크기를 지정하는 제2 지정 정보를 제2 설정 회로에 기억하고, 상기 온도에 따라서, 상기 제1 지정 정보 또는 상기 제2 지정 정보로 지정되는 크기의 상기 신호를 생성하고, 상기 신호를 이용하여 상기 리프레시 타이밍 신호를 생성하는 것을 특징으로 하는 리프레시 주기 제어 방법이 제공된다.
상기의 방법에 따르면, 반도체 기억 장치의 온도가 리프레시 주기를 변경하는 주기 변경 온도 이하인 경우의, 리프레시 타이밍 신호의 생성용의 신호의 크기를 지정하는 제1 지정 정보가 제1 설정 회로에 기억되고, 온도가 주기 변경 온도보다도 고온인 경우의, 신호의 크기를 지정하는 제2 지정 정보가 제2 설정 회로에 기억되고, 온도에 따라서, 제1 지정 정보 또는 제2 지정 정보로 지정되는 크기의 신호가 생성되고, 그 신호를 이용하여 리프레시 타이밍 신호가 생성된다.
<실시예>
이하, 본 발명의 실시예를 도면을 참조해서 상세하게 설명한다.
도 1은, 제1 실시예의 반도체 기억 장치의 구성을 도시하는 도면이다.
제1 실시예의 반도체 기억 장치(100a)는, 온도를 검출하는 온도 검출부(101)와, 주기 변경 제어부(102)와, 리프레시 타이밍 신호 생성부(103)와, 정전류 생성 회로(104)와, 저온용 정전류 설정 회로(105)와, 고온용 정전류 설정 회로(106)와, 선택 회로(107)와, 트리밍 테스트 모드 회로(108)와, 정전류 모니터 회로(109)를 갖고 있다.
온도 검출부(101)는, 반도체 기억 장치(100a)의 온도를 검출한다.
주기 변경 제어부(102)는, 온도 검출부(101)에서 검출한 온도가 주기 변경 온도(예를 들면, 60℃)로 되면, 리프레시 주기를 변경하기 위한 주기 변경 신호를 송출한다.
리프레시 타이밍 신호 생성부(103)는, 셀프 오실레이터(103-1)와 분주 회로(103-2)를 갖고 있다. 셀프 오실레이터(103-1)는, 리프레시 타이밍 신호 생성용의 전류 Iref에 기초하여 일정한 리프레시 주기를 갖는 리프레시 타이밍 신호를 생성한다. 분주 회로(103-2)는, 주기 변경 신호를 입력하면, 셀프 오실레이터(103-1)에서 생성된 리프레시 타이밍 신호의 주기(주파수)를 변경해서 출력한다.
또한, 리프레시 타이밍 신호 생성부(103)로부터 생성된 리프레시 타이밍 신호는, 도시를 생략하고 있지만, 리프레시 실행 신호를 생성해서 도시하지 않은 DRAM의 메모리 셀의 리프레시 동작을 실행시키는 회로 블록에 입력된다.
정전류 생성 회로(104)는, 전류 Iref를 생성한다.
저온용 정전류 설정 회로(105)는, 검출한 온도가 주기 변경 온도 이하인 경우에 정전류 생성 회로(104)에서 생성하는 전류 Iref의 크기를 지정한다.
고온용 정전류 설정 회로(106)는, 검출한 온도가 주기 변경 온도보다 고온인 경우에 정전류 생성 회로(104)에서 생성하는 전류 Iref의 크기를 지정한다.
또한, 저온용 정전류 설정 회로(105)과 고온용 정전류 설정 회로(106)는, 시험 시에는 전류 Iref의 크기를 원하는 대로 조정할 수 있다. 또한, 이들은 복수의 퓨즈를 갖고 있어, 시험 시에, 지정된 온도에서 리프레시 주기가 목표치와 일치했을 때의 전류 Iref의 크기를, 소정 위치의 퓨즈를 절단함으로써 기억하고 있다. 그리고, 실제로 사용 시에는, 그 절단 위치에 따라서, 생성하는 전류 Iref의 크기 를 지정하는 코드를 출력한다(상세한 것은 후술함).
선택 회로(107)는, 주기 변경 제어부(102)의 제어 하에서, 온도가 주기 변경 온도 이하인 경우에는, 저온용 정전류 설정 회로(105)에 기억된 전류 Iref의 크기를 지정하는 코드를 선택해서 정전류 생성 회로(104)에 송출한다. 온도가 주기 변경 온도보다 고온인 경우에는, 고온용 정전류 설정 회로(106)에 기억된 전류 Iref의 크기를 지정하는 코드를 선택해서 정전류 생성 회로(104)에 송출한다.
트리밍 테스트 모드 회로(108)와, 정전류 모니터 회로(109)는, 시험 시에 이용되는 것이다. 상세한 것은 후술한다.
이하, 제1 실시예의 반도체 기억 장치(100a)에 의한 리프레시 주기 제어 방법을 설명한다.
도 2는, 제1 실시예의 반도체 기억 장치에서의 리프레시 주기 제어를 도시하는 도면이다.
도 2의 (A)가 칩의 전류 Iref의 온도 의존이 마이너스인 경우, 도 2의 (B)가 칩의 전류 Iref의 온도 의존이 플러스인 경우를 나타내고 있다.
예를 들면, 도 2와 같이 -30℃에서 리프레시 주기를 목표치와 일치시키고자 하는 경우, 시험 시에서, 저온용 정전류 설정 회로(105)에 의해 전류 Iref의 크기를 조정하고, 리프레시 주기가 목표치에 일치했을 때의 전류 Iref의 크기를 도시한 바와 같이 퓨즈를 절단한다. 그리고, 퓨즈의 절단 위치에 의해 나타내는 코드를, 온도가 주기 변경 온도 이하인 경우에 사용하는 전류 Iref의 크기를 지정하는 정보로서 기억한다.
마찬가지로, 예를 들면, 95℃에서 리프레시 주기를 목표치와 일치시키고자 하는 경우, 시험 시에서, 고온용 정전류 설정 회로(106)에 의해 전류 Iref의 크기를 조정하고, 리프레시 주기가 목표치에 일치했을 때의 전류 Iref의 크기를 나타낸 바와 같이 퓨즈를 절단한다. 그리고, 퓨즈의 절단 위치에 의해 나타내는 코드를, 온도가 주기 변경 온도보다도 고온인 경우에 사용하는 전류 Iref의 크기를 지정하는 정보로서 기억한다.
실사용 시, 반도체 기억 장치(100a)의 온도가 주기 변경 온도(도 2의 경우 60℃)보다 고온인 경우, 선택 회로(107)는 고온용 정전류 설정 회로(106)의 코드를 선택하여, 정전류 생성 회로(104)에 송출한다. 정전류 생성 회로(104)는, 코드에 따른 크기의 전류 Iref를 생성한다. 리프레시 타이밍 신호 생성부(103)의 셀프 오실레이터(103-1)는, 생성된 전류 Iref에 기초하여 리프레시 타이밍 신호를 생성한다. 이에 의해, 전류 Iref의 온도 의존성에 상관없이 95℃에서 목표치에 일치하는 리프레시 주기가 얻어진다.
온도가 하강해서 주기 변경 온도 이하로 된 경우, 주기 변경 제어부(102)는, 주기 변경 신호를 송출하고, 리프레시 타이밍 신호 생성부(103)의 분주 회로(103-2)에 입력한다. 분주 회로(103-2)는, 셀프 오실레이터(103-1)에서 생성된 리프레시 타이밍 신호의 주기가 고온인 경우보다도 연장하도록 분주한다. 또한, 선택 회로(107)는 저온용 정전류 설정 회로(105)의 코드를 선택하고, 정전류 생성 회로(104)에 송출한다. 정전류 생성 회로(104)는, 코드에 따른 크기의 전류 Iref를 생성한다. 리프레시 타이밍 신호 생성부(103)의 셀프 오실레이터(103-1)는, 생성 된 전류 Iref에 기초하여 리프레시 타이밍 신호를 생성한다.
이에 의해, 도 2의 (A), (B)와 같이, 분주 회로(103-2)에서의 주기 연장 배율이 전류 Iref의 온도 의존성에 상관없이 일률적이어도, 설정한 -30℃에서 리프레시 주기를 목표치에 일치시킬 수 있다. 이에 의해, 리프레시 주기의 변동을 억제할 수 있어, 스탠바이 전류의 증가를 방지할 수 있다.
그런데, 데이터 유지 시간과의 관계에서, 도 2의 (B)와 같이 전류 Iref의 온도 의존이 플러스인 경우, 저온용 정전류 설정 회로(105)에서, 예를 들면 -30℃에서 리프레시 주기가 목표치와 일치하도록 조정한 경우, 데이터 유지 시간과 리프레시 주기의 마진이 작아지는 경우가 있다.
도 3은, 온도 의존이 플러스인 경우의 리프레시 주기 제어의 예를 도시하는 도면이다.
도 3의 (A)와 같이, 주기 변경 온도 이하인 경우에 분주 회로(103-2)에서 주기를 연장하고, 또한 리프레시 주기가, 예를 들면, -30℃에서 목표치에 일치하도록 조정한 경우, 데이터 유지 시간을 상회하게 되는 경우가 있다. 이것을 방지하기 위해서, 전류 Iref의 온도 의존이 플러스인 경우에는, 시험 시에, 저온용 정전류 설정 회로(105)에 기억하는 전류 Iref의 크기를 나타내는 코드를, 고온용 정전류 설정 회로(106)에 기억되어 있는 것과 동일한 것으로 한다. 이에 의해, 도 3의 (B)와 같이, 주기 변경 온도에서의 리프레시 주기의 연장 분은, 분주 회로(103-2)에 의한 연장분만으로 되어, 데이터 유지 시간과의 마진을 취할 수 있다.
또한, 전류 Iref의 온도 의존을 측정하기 위해서, 제1 실시예의 반도체 기억 장치(100a)에서는, 예를 들면, 정전류 모니터 회로(109)가 이용된다. 시험 시에 정전류 모니터 테스트 모드 회로(109-1)는, 모니터 인에이블 신호에 의해 정전류 모니터 제어 회로(109-2)에 정전류 생성 회로(104)로부터, 정전류 생성용 전압 Vref를 취득시킨다. 정전류 모니터 제어 회로(109-2)는, 이것을 증폭해서 전류로 변환한다. 정전류 모니터 제어 회로(109-2)는 시험 단자(109-3)에 접속되어 있으며, 시험 단자(109-3)에 외부의 테스터 등을 접속하여, 서로 다른 2점의 온도에서의 전류를 측정함으로써, 전류 Iref의 온도 의존이 플러스인지의 여부를 판정할 수 있다.
또한, 그 외에도, 셀프 오실레이터(103-1)나 분주 회로(103-2)로부터 출력되는 리프레시 타이밍 신호의 주기 또는 주파수를, 서로 다른 온도에서 측정함으로써 온도 의존성을 검출할 수 있다.
더 나아가서는, 정전류 생성 회로(104)에서, 저온용 정전류 설정 회로(105)로부터의 코드에 기초하여 생성되고, 소정의 전압을 분압해서 전류 Iref의 크기를 결정하는 분압용 코드와, 고온용 정전류 설정 회로(106)로부터의 코드에 기초하여 생성되고, 소정의 전압을 분압해서 전류 Iref의 크기를 결정하는 분압용 코드를, 외부의 테스터나 측정 장치 등에 의해 파악시키고, 비교함으로써 온도 의존성을 검출 할 수 있다(상세한 것은 후술함).
다음으로, 시험 시에 저온용 정전류 설정 회로(105)와 고온용 정전류 설정 회로(106)에 전류 Iref의 크기를 지정하는 코드를 기억하는 처리 및, 그 코드에 따른 전류 Iref의 생성에 대해서 상세하게 설명한다.
도 4는, 고온용 정전류 설정 회로 및 선택 회로의 상세를 도시하는 회로도이다.
고온용 정전류 설정 회로(106)는, 예를 들면 5개의 코드부(106-0, 106-1, …, 106-4)를 갖고 있다. 각 코드부(106-0∼106-4)는, 퓨즈/래치 회로(110-0, 110-1, … 110-4), NOR 회로(111-0, 111-1, …, 111-4, 112-0, 112-1, …, 112-4), 인버터 회로(113-0, 113-1, …, 113-4)를 갖고 있다.
퓨즈/래치 회로(110-0∼110-4)는, 퓨즈와 래치 회로로 이루어지며, 퓨즈의 상태에 따라서, 세트 신호 또는 리세트 신호에 의해 퓨즈의 상태(절단되어 있는지의 여부)가 래치 회로에 기입된다. 이하, 퓨즈가 절단되어 있는 경우에는 "0"이 기입되고, 절단되어 있지 않는 경우에는 "1"이 기입된 것으로 한다.
각 코드부(106-0∼106-4)의 NOR 회로(111-0∼111-4)의 한쪽의 입력 단자는 퓨즈/래치 회로(110-0∼110-4)와 접속되어 있으며, 다른쪽의 입력 단자에는 도 1에서 도시한 트리밍 테스트 모드 회로(108)로부터 테스트 모드 인에이블 신호가 입력된다. 시험을 행할 때에는, 테스트 모드 인에이블 신호는 H(High) 레벨로 되고, 실사용 시에는 L(Low) 레벨로 된다.
NOR 회로(111-0∼111-4)의 출력 단자는, NOR 회로(112-0∼112-4)의 한쪽의 입력 단자와 접속되고, NOR 회로(112-0∼112-4)의 다른쪽의 입력 단자에는, 트리밍 테스트 모드 회로(108)로부터 트리밍 코드 0∼4가 입력된다. NOR 회로(112-0∼112-4)의 출력은 인버터 회로(113-0∼113-4)에서 반전되어 고온용 정전류 설정 회로(106)로부터 출력된다.
이러한 고온용 정전류 설정 회로(106)에서는, 정전류 생성 회로(104)에서 생성하는 전류 Iref의 크기를, 코드부(106-0∼106-4)의 퓨즈/래치 회로(110-0∼110-4)의, 어느 퓨즈가 절단되어 있는지로 지정한다. 단, 시험 시에는, 리프레시 주기를 목표치로 조정하기 위해, 실제로 퓨즈를 절단하기 전에, 테스트 모드 인에이블 신호를 H 레벨로 하고, 트리밍 코드 0∼4를 "0" 또는 "1"로 변경함으로써, 전류 Iref의 크기를 지정하는 코드를 생성한다.
시험 시에는, 테스트 모드 인에이블 신호가 H 레벨로 됨으로써, NOR 회로(111-0∼111-4)의 출력은 "0"으로 된다. 그 때문에, 예를 들면, 트리밍 코드 0, 1을 "1", 그 외를 "0"으로 한 경우, NOR 회로(112-0∼112-4)로부터의 출력은 "00111"로 되고, 인버터 회로(113-0∼113-4)에서 반전되어 "11000"이라고 하는 코드가 고온용 정전류 설정 회로(106)로부터 출력된다. 이 코드에 의해 리프레시 주기가 목표치로 조정되는 경우에는, 코드에 따른 퓨즈를 절단한다. 예를 들면, 상기의 "11000"의 코드를 얻기 위해, 퓨즈/래치 회로(110-0∼110-4) 중, 퓨즈/래치 회로(110-0, 110-1)의 퓨즈를 절단한다. 퓨즈/래치 회로(110-0∼110-4)의 래치 회로에는, 반도체 기억 장치(100a)의 기동 시에, 외부의 제어 수단에 의해 퓨즈의 상태가 검출되고, 그 상태에 따라서 절단 상태일 때에는 "0", 절단되어 있지 않는 경우에는 "1"이 세트된다.
또한, 저온용 정전류 설정 회로(105)도, 고온용 정전류 설정 회로(106)와 마찬가지의 구성이므로 설명을 생략한다.
선택 회로(107)는, 셀렉터(107-0, 107-1, …, 107-4)를 갖고 있다. 각 셀렉 터(107-0∼107-4)에는, 각각 고온용 정전류 설정 회로(106)와 저온용 정전류 설정 회로(105)의 대응하는 코드부(106-0∼106-4)로부터의 인버터 회로(113-0∼113-4)로부터의 출력이 입력된다. 그리고, 도 1에서 도시한 주기 변경 제어부(102)로부터의 선택 신호에 의해, 주기 변경 온도 이하인 경우에는, 저온용 정전류 설정 회로(105)로부터의 코드가 선택되고, 주기 변경 온도보다 고온인 경우에는, 고온용 정전류 설정 회로(106)로부터의 코드가 선택된다.
정전류 생성 회로(104)에서는, 선택된 코드에 따라서 리프레시 타이밍 신호 생성부(103)에서 이용하는 전류 Iref를 생성한다.
도 5는, 정전류 생성 회로의 일례의 회로도이다.
정전류 생성 회로(104)는, 디코더(120)와, 참조 전압 단자(121)와 n채널형 MOS(Metal 0xide Semiconductor) 트랜지스터(이하 NMOS라고 표기함)(122)의 드레인 간에 직렬로 접속된 저항 R0, R1, …, R31, R32와, 디코더 결과인 분압용 신호 0, 1, …, 31로 이루어지는 분압용 코드에 따라서 온 또는 오프하여 참조 전압을 분압하는 스위치(122-0, 122-1, …, 122-31)와, 출력단의 NMOS(123)를 갖고 있다. NMOS(122)의 소스는 접지되어 있으며, 게이트는 자신의 드레인과 접속하고 있고, 게이트 및 드레인 전압이 정전류 생성용 전압 Vref로 된다. 이 정전류 생성용 전압 Vref는, NMOS(123)의 게이트에 입력되며, NMOS(123)의 드레인 전류가 리프레시 타이밍 신호 생성부(103)에서 사용되는 전류 Iref로 된다.
이러한 정전류 생성 회로(104)에서는, 선택 회로(107)로부터 출력되는 코드가 디코드되어 생성된 분압용 신호 0∼31보다, 소정수의 스위치(122-0∼122-31)를 온 또는 오프함으로써, 참조 전압을 분압하고, NMOS(123)의 게이트 전압을 결정하고, 전류 Iref를 생성하고 있다. 또한, 전술한 바와 같이, 이 스위치(122-0∼122-31)를 온 또는 오프해서 참조 전압을 분압하는 분압용 코드를, 고온 시와 저온 시에서 비교함으로써, 전류 Iref의 온도 의존성을 검출할 수 있다.
다음으로, 제2 실시예의 반도체 기억 장치를 설명한다.
도 6은, 제2 실시예의 반도체 기억 장치의 구성을 도시하는 도면이다.
제1 실시예의 반도체 기억 장치(100a)와 동일한 구성 요소에 대해서는 동일부호로 하여, 설명을 생략한다.
제2 실시예의 반도체 기억 장치(100b)는, 제1 실시예의 반도체 기억 장치(100a)와 서로 다르며, 시험 시에 측정한 전류 Iref의 온도 의존성의 정보를 기억하는 온도 의존 정보 기억부(130)를 갖고 있다. 또한, 선택 회로(107a)의 기능이 일부 서로 다르다. 온도 의존 정보 기억부(130)는, 예를 들면, 퓨즈를 갖고 있으며, 이것이 절단되어 있는지의 여부로 전류 Iref의 온도 의존이 플러스인지 마이너스인지를 나타낼 수 있다.
또한, 온도 의존은, 전술한 바와 같이 외부의 테스터에 의해 서로 다른 온도에서의 전류를 측정함으로써 검출하거나, 셀프 오실레이터(103-1)나 분주 회로(103-2)로부터 출력되는 리프레시 타이밍 신호의 주기 또는 주파수를, 서로 다른 온도에서 측정 함으로써 검출할 수 있다. 더 나아가서는, 정전류 생성 회로(104)에서 이용되는 분압용 코드를, 외부의 테스터나 측정 장치 등에서 파악시켜, 서로 다른 온도의 분압용 코드를 비교함으로써 온도 의존성을 검출할 수 있다.
도 3의 (A)에서 도시한 바와 같이, 전류 Iref의 온도 의존이 플러스인 경우에는, 주기 변경 온도 이하의, 임의의 온도에서 리프레시 주기를 목표치에 맞추도록 하면, 리프레시 주기가 데이터 유지 시간을 상회하는 경우나, 리프레시 주기와 데이터 유지 시간의 마진이 적어지는 경우가 있다. 이것을 방지하기 위해, 선택 회로(107a)는, 온도 의존 정보 기억부(130)에 기억되어 있는 전류 Iref의 온도 의존이 플러스인 경우에는, 주기 변경 온도 이하 시에, 주기 변경 제어부(102)로부터 저온용 정전류 설정 회로(105)의 코드를 사용하기 위한 선택 신호가 입력되어도, 고온용 정전류 설정 회로(106)의 코드를 선택해서 출력한다. 이에 의해, 리프레시 주기와 데이터 유지 시간의 마진이 작아지는 것을 방지할 수 있다.
또한, 온도 의존 정보 기억부(130)에 기억된 전류 Iref의 온도 의존이 마이너스인 경우에는, 제1 실시예의 반도체 기억 장치(100a)의 경우와 마찬가지로, 선택 회로(107a)는, 주기 변경 제어부(102)로부터의 선택 신호 하에, 주기 변경 온도 이하에서는 저온용 정전류 설정 회로(105)로부터의 코드를 선택하고, 주기 변경 온도보다도 고온인 경우에는 고온용 정전류 설정 회로(106)로부터의 코드를 선택한다.
다음으로, 제3 실시예의 반도체 기억 장치를 설명한다.
도 7은, 제3 실시예의 반도체 기억 장치의 구성을 도시하는 도면이다.
제1 및 제2 실시예의 반도체 기억 장치(100a, 100b)와 동일한 구성 요소에 대해서는 동일 부호로 하여, 설명을 생략한다.
제3 실시예의 반도체 기억 장치(100c)는, 제2 실시예의 반도체 기억 장 치(100b)와 마찬가지로, 전류 Iref의 온도 의존을 기억하는 온도 의존 정보 기억부(130)를 갖고 있지만, 온도 의존을 측정하기 위한 제2 실시예의 반도체 기억 장치(100b)와 같이 정전류 모니터 회로(109)나 외부의 테스터를 필요로 하지 않고, 반도체 기억 장치(100c)의 내부에서 온도 의존을 측정하는 온도 의존성 측정부(140)를 갖고 있다.
온도 의존성 측정부(140)는, 카운터(140-1)와, 고온용 레지스터(140-2)와, 저온용 레지스터(140-3)와, 비교기(140-4)를 갖고 있다.
카운터(140-1)는, 정전류 생성 회로(104)에서 생성되는 전류 Iref의 크기를 카운트한다.
고온용 레지스터(140-2)는, 고온(예를 들면, 95℃)에서의 시험 시의 카운터(140-1)의 값을 유지한다.
저온용 레지스터(140-3)는, 저온(예를 들면, -30℃)에서의 시험 시의 카운터(140-1)의 값을 유지한다.
비교기(140-4)는, 고온용 레지스터(140-2)에서 유지된 카운터치와 저온용 레지스터(140-3)에서 유지된 카운터치를 비교하여, 그 비교 결과를 온도 의존 정보로서 출력하고, 온도 의존 정보 기억부(130)에 기억시킨다.
이와 같이, 제3 실시예의 반도체 기억 장치(100c)에 따르면, 서로 다른 온도에서의 전류 Iref의 크기를 상기한 바와 같은 카운터(140-1)의 값으로 비교함으로써, 전류 Iref의 온도 의존을, 외부의 테스터 등을 이용하지 않더라도 반도체 기억 장치(100c)의 내부에서 검출할 수 있으므로, 시험 시간을 단축할 수 있다.
이상, 본 발명을 실시예에 기초해서 설명했지만, 본 발명은 상기에 한정되는 것은 아니고, 특허 청구의 범위에 기재된 범위 내에서 다양한 변형이 가능하다.
예를 들면, 상기에서는 정전류 생성 회로(104)에 의해, 리프레시 타이밍 신호의 생성용의 전류 Iref를 생성하였지만, 이것에 한정되지 않고, 정전압 발생 회로 등에 의해 리프레시 타이밍 신호의 생성용의 신호를 생성하도록 하여도 된다.
(부기 1) 리프레시 동작이 필요한 반도체 기억 장치로서,
온도를 검출하는 온도 검출부와,
상기 온도가 소정의 주기 변경 온도로 되면, 리프레시 주기를 변경하기 위한 주기 변경 신호를 송출하는 주기 변경 제어부와,
리프레시 타이밍 신호를 생성하고, 상기 주기 변경 신호에 따라서 상기 리프레시 타이밍 신호의 주기를 변경하는 리프레시 타이밍 신호 생성부와,
상기 리프레시 타이밍 신호의 생성용의 신호를 생성하는 신호 생성 회로와,
상기 온도가 상기 주기 변경 온도 이하인 경우에 생성하는 상기 신호의 크기를 지정하는 제1 설정 회로와,
상기 온도가 상기 주기 변경 온도보다도 고온인 경우에 생성하는 상기 신호의 크기를 지정하는 제2 설정 회로
를 갖는 것을 특징으로 하는 반도체 기억 장치.
(부기 2) 상기 신호 생성 회로에서 생성되는 상기 신호는 전류이고, 상기 제1 설정 회로는 상기 전류의 크기를 지정하는 제1 정전류 설정 회로이며, 상기 제2 설정 회로는 상기 전류의 크기를 지정하는 제2 정전류 설정 회로인 것을 특징으로 하는 부기 1에 기재된 반도체 기억 장치.
(부기 3) 상기 제1 설정 회로 및 상기 제2 설정 회로는, 복수의 퓨즈를 갖고, 절단하는 상기 퓨즈의 위치에 따라 상기 신호의 크기를 지정하는 것을 특징으로 하는 부기 1에 기재된 반도체 기억 장치.
(부기 4) 상기 신호가 온도 상승과 함께 증가하는 온도 의존성을 갖는 경우, 상기 제1 설정 회로에서 지정되는 상기 신호의 크기는, 상기 제2 설정 회로에서 지정되는 상기 신호의 크기와 동일한 것을 특징으로 하는 부기 1에 기재된 반도체 기억 장치.
(부기 5) 상기 제1 설정 회로 및 상기 제2 설정 회로는, 복수의 퓨즈를 갖고, 절단하는 상기 퓨즈의 위치에 따라 상기 신호의 크기가 지정되어 있으며,
상기 신호가 온도 상승과 함께 증가하는 온도 의존성을 갖는 경우, 상기 제1 설정 회로에서의 상기 퓨즈의 절단 위치는, 상기 제2 설정 회로에서의 상기 퓨즈의 절단 위치와 동일한 것을 특징으로 하는 부기 1에 기재된 반도체 기억 장치.
(부기 6) 상기 제1 설정 회로 또는 상기 제2 설정 회로 중 어느 하나에서 지정된 상기 신호의 크기를 상기 신호 생성 회로에서 사용시킬지를 선택하는 선택 회로와,
상기 신호의 온도 의존성을 나타내는 온도 의존 정보를 기억하는 온도 의존 정보 기억부를 더 갖고,
기억된 상기 온도 의존 정보가, 온도 상승과 함께 상기 신호가 증가하는 상기 온도 의존성을 나타내는 경우, 상기 선택 회로는, 상기 온도가 상기 주기 변경 온도 이하인 경우에도 상기 제2 설정 회로에서 지정된 상기 신호의 크기를 선택하는 것을 특징으로 하는 부기 1에 기재된 반도체 기억 장치.
(부기 7) 상기 온도 의존 정보 기억부는 퓨즈를 갖고, 상기 퓨즈가 절단되어 있는지의 여부에 의해서, 상기 온도 의존 정보가 결정되는 것을 특징으로 하는 부기 6에 기재된 반도체 기억 장치.
(부기 8) 시험 시에, 서로 다른 온도에서 상기 신호 생성 회로에서 생성되는 상기 신호의 크기를 비교하고, 비교 결과에 따른 상기 온도 의존 정보를 생성하는 온도 의존성 측정부를 더 갖고,
생성한 상기 온도 의존 정보를 상기 온도 의존 정보 기억부에 기억하는 것을 특징으로 하는 부기 6에 기재된 반도체 기억 장치.
(부기 9) 상기 온도 의존성 측정부는, 상기 신호의 크기를 계수하는 계수부와, 서로 다른 온도에서의 상기 계수부의 계수 결과를 유지하는 기억부와, 서로 다른 온도에서의 상기 계수 결과의 비교 결과에 따른 상기 온도 의존 정보를 생성하는 비교부를 갖는 것을 특징으로 하는 부기 8에 기재된 반도체 기억 장치.
(부기 10) 리프레시 동작이 필요한 반도체 기억 장치의 리프레시 주기 제어 방법으로서,
상기 반도체 기억 장치의 온도가 리프레시 주기를 변경하는 주기 변경 온도 이하인 경우의, 리프레시 타이밍 신호의 생성용의 신호의 크기를 지정하는 제1 지정 정보를 제1 설정 회로에 기억하고,
상기 온도가 상기 주기 변경 온도보다도 고온인 경우의, 상기 신호의 크기를 지정하는 제2 지정 정보를 제2 설정 회로에 기억하고,
상기 온도에 따라서, 상기 제1 지정 정보 또는 상기 제2 지정 정보에 의해 지정되는 크기의 상기 신호를 생성하고,
상기 신호를 이용하여 상기 리프레시 타이밍 신호를 생성하는 것을 특징으로 하는 리프레시 주기 제어 방법.
(부기 11) 상기 신호는 정전류 생성 회로에서 생성되는 전류인 것을 특징으로 하는 부기 10에 기재된 리프레시 주기 제어 방법.
(부기 12) 상기 제1 설정 회로 및 상기 제2 설정 회로는, 복수의 퓨즈를 갖고, 절단하는 상기 퓨즈의 위치에 따라 상기 신호의 크기를 지정하는 것을 특징으로 하는 부기 10에 기재된 리프레시 주기 제어 방법.
(부기 13) 상기 신호가 온도 상승과 함께 증가하는 온도 의존성을 갖는 경우, 상기 제1 설정 회로에, 상기 제2 지정 정보가 나타내는 상기 신호의 크기와 동일한 크기를 나타내는 상기 제1 지정 정보를 기억하는 것을 특징으로 하는 부기 10에 기재된 리프레시 주기 제어 방법.
(부기 14) 상기 제1 설정 회로 및 상기 제2 설정 회로는, 복수의 퓨즈를 갖고, 절단하는 상기 퓨즈의 위치에 따라 상기 신호의 크기를 지정하고,
상기 신호가 온도 상승과 함께 증가하는 온도 의존성을 갖는 경우, 상기 제1 설정 회로에서의 상기 퓨즈의 절단 위치를, 상기 제2 설정 회로에서의 상기 퓨즈의 절단 위치와 동일하게 하는 것을 특징으로 하는 부기 10에 기재된 리프레시 주기 제어 방법.
(부기 15) 상기 온도 의존성을, 서로 다른 온도에서의 상기 신호를 측정함으로써 검출하는 것을 특징으로 하는 부기 13에 기재된 리프레시 주기 제어 방법.
(부기 16) 상기 온도 의존성을, 서로 다른 온도에서의 상기 리프레시 주기 또는 상기 리프레시 타이밍 신호의 주파수를 측정함으로써 검출하는 것을 특징으로 하는 부기 13에 기재된 리프레시 주기 제어 방법.
(부기 17) 상기 신호를 생성하는 신호 생성 회로로서, 상기 제1 지정 정보에 기초하여 생성되고, 소정의 전압을 분압하여 상기 신호의 크기를 결정하는 제1 분압용 코드와, 상기 제2 지정 정보를 기초하여 생성되고, 상기 소정의 전압을 분압해서 상기 신호의 크기를 결정하는 제2 분압용 코드를 비교함으로써 상기 온도 의존성을 검출하는 것을 특징으로 하는 부기 13에 기재된 리프레시 주기 제어 방법.
(부기 18) 상기 신호의 온도 의존성을 나타내는 온도 의존 정보를 기억하고,
기억된 상기 온도 의존 정보가, 온도 상승과 함께 상기 신호가 증가하는 상기 온도 의존성을 나타내는 경우, 상기 온도가 상기 주기 변경 온도 이하인 경우에도 상기 제2 지정 정보로 지정되는 크기의 상기 신호를 생성하는 것을 특징으로 하는 부기 10에 기재된 리프레시 주기 제어 방법.
(부기 19) 서로 다른 온도에서 생성되는 상기 신호의 크기를 비교하고, 비교 결과에 따른 상기 온도 의존 정보를 생성하는 것을 특징으로 하는 부기 18에 기재된 리프레시 주기 제어 방법.
본 발명은, 주기 변경 온도 이하인 경우의 리프레시 타이밍 신호의 생성용의 신호의 크기와, 주기 변경 온도보다 고온인 경우의 리프레시 타이밍 신호의 생성용의 신호의 크기를 양방 지정할 수 있으므로, 주기 변경 온도에서의 주기 연장 배율이 일률적이어도, 신호의 온도 의존성에 상관없이, 칩마다 리프레시 주기를 목표치로 조정할 수 있다. 이에 의해, 스탠바이 전류의 증가를 방지할 수 있다.
또한, 리프레시 타이밍 신호의 생성용의 신호가, 온도의 상승과 함께 증가하는 온도 의존성을 갖고 있는 경우에는, 온도가 주기 변경 온도 이하인 경우에도, 주기 변경 온도보다 고온인 경우의 신호의 크기를 지정함으로써, 리프레시 주기가 데이터 유지 시간보다 길어지게 되는 것을 방지할 수 있다.

Claims (10)

  1. 리프레시 동작이 필요한 반도체 기억 장치에 있어서,
    온도를 검출하는 온도 검출부와,
    상기 온도가 소정의 주기 변경 온도로 되면, 리프레시 주기를 변경하기 위한 주기 변경 신호를 송출하는 주기 변경 제어부와,
    리프레시 타이밍 신호를 생성하고, 상기 주기 변경 신호에 따라서 상기 리프레시 타이밍 신호의 주기를 변경하는 리프레시 타이밍 신호 생성부와,
    상기 리프레시 타이밍 신호의 생성용의 신호를 생성하는 신호 생성 회로와,
    상기 온도가 상기 주기 변경 온도 이하인 경우에 생성하는 상기 신호의 크기를 지정하는 제1 설정 회로와,
    상기 온도가 상기 주기 변경 온도보다도 고온인 경우에 생성하는 상기 신호의 크기를 지정하는 제2 설정 회로
    를 갖는 것을 특징으로 하는 반도체 기억 장치.
  2. 제1항에 있어서,
    상기 신호 생성 회로에서 생성되는 상기 신호는 전류이고, 상기 제1 설정 회로는 상기 전류의 크기를 지정하는 제1 정전류 설정 회로이며, 상기 제2 설정 회로는 상기 전류의 크기를 지정하는 제2 정전류 설정 회로인 것을 특징으로 하는 반도체 기억 장치.
  3. 제1항에 있어서,
    상기 신호가 온도 상승과 함께 증가하는 온도 의존성을 갖는 경우, 상기 제1 설정 회로에서 지정되는 상기 신호의 크기는, 상기 제2 설정 회로에서 지정되는 상기 신호의 크기와 동일한 것을 특징으로 하는 반도체 기억 장치.
  4. 제1항에 있어서,
    상기 제1 설정 회로 및 상기 제2 설정 회로는, 복수의 퓨즈를 갖고, 절단하는 상기 퓨즈의 위치에 따라 상기 신호의 크기가 지정되어 있으며,
    상기 신호가 온도 상승과 함께 증가하는 온도 의존성을 갖는 경우, 상기 제1 설정 회로에서의 상기 퓨즈의 절단 위치는, 상기 제2 설정 회로에서의 상기 퓨즈의 절단 위치와 동일한 것을 특징으로 하는 반도체 기억 장치.
  5. 제1항에 있어서,
    상기 제1 설정 회로 또는 상기 제2 설정 회로 중 어느 하나에서 지정된 상기 신호의 크기를 상기 신호 생성 회로에서 사용시킬지를 선택하는 선택 회로와,
    상기 신호의 온도 의존성을 나타내는 온도 의존 정보를 기억하는 온도 의존 정보 기억부를 더 갖고,
    기억된 상기 온도 의존 정보가, 온도 상승과 함께 상기 신호가 증가하는 상기 온도 의존성을 나타내는 경우, 상기 선택 회로는, 상기 온도가 상기 주기 변경 온도 이하인 경우에도 상기 제2 설정 회로에서 지정된 상기 신호의 크기를 선택하는 것을 특징으로 하는 반도체 기억 장치.
  6. 제5항에 있어서,
    시험 시에, 서로 다른 온도에서 상기 신호 생성 회로에서 생성되는 상기 신호의 크기를 비교하고, 비교 결과에 따른 상기 온도 의존 정보를 생성하는 온도 의존성 측정부를 더 갖고,
    생성한 상기 온도 의존 정보를 상기 온도 의존 정보 기억부에 기억하는 것을 특징으로 하는 반도체 기억 장치.
  7. 제6항에 있어서,
    상기 온도 의존성 측정부는, 상기 신호의 크기를 계수하는 계수부와, 서로 다른 온도에서의 상기 계수부의 계수 결과를 유지하는 기억부와, 서로 다른 온도에서의 상기 계수 결과의 비교 결과에 따른 상기 온도 의존 정보를 생성하는 비교부를 갖는 것을 특징으로 하는 반도체 기억 장치.
  8. 리프레시 동작이 필요한 반도체 기억 장치의 리프레시 주기 제어 방법에 있어서,
    상기 반도체 기억 장치의 온도가 리프레시 주기를 변경하는 주기 변경 온도 이하인 경우의, 리프레시 타이밍 신호의 생성용의 신호의 크기를 지정하는 제1 지 정 정보를 제1 설정 회로에 기억하고,
    상기 온도가 상기 주기 변경 온도보다도 고온인 경우의, 상기 신호의 크기를 지정하는 제2 지정 정보를 제2 설정 회로에 기억하고,
    상기 온도에 따라서, 상기 제1 지정 정보 또는 상기 제2 지정 정보에 의해 지정되는 크기의 상기 신호를 생성하고,
    상기 신호를 이용하여 상기 리프레시 타이밍 신호를 생성하는 것을 특징으로 하는 리프레시 주기 제어 방법.
  9. 제8항에 있어서,
    상기 신호는 정전류 생성 회로에서 생성되는 전류인 것을 특징으로 하는 리프레시 주기 제어 방법.
  10. 제8항에 있어서,
    상기 신호가 온도 상승과 함께 증가하는 온도 의존성을 갖는 경우, 상기 제1 설정 회로에, 상기 제2 지정 정보가 나타내는 상기 신호의 크기와 동일한 크기를 나타내는 상기 제1 지정 정보를 기억하는 것을 특징으로 하는 리프레시 주기 제어 방법.
KR1020070048149A 2006-05-19 2007-05-17 반도체 기억 장치 및 리프레시 주기 제어 방법 KR100895190B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006140605A JP4850578B2 (ja) 2006-05-19 2006-05-19 半導体記憶装置及びリフレッシュ周期制御方法
JPJP-P-2006-00140605 2006-05-19

Publications (2)

Publication Number Publication Date
KR20070112024A true KR20070112024A (ko) 2007-11-22
KR100895190B1 KR100895190B1 (ko) 2009-04-24

Family

ID=38222548

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070048149A KR100895190B1 (ko) 2006-05-19 2007-05-17 반도체 기억 장치 및 리프레시 주기 제어 방법

Country Status (7)

Country Link
US (1) US7583553B2 (ko)
EP (1) EP1858024B1 (ko)
JP (1) JP4850578B2 (ko)
KR (1) KR100895190B1 (ko)
CN (1) CN101075478B (ko)
DE (1) DE602007005717D1 (ko)
TW (1) TWI330367B (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005124785A1 (ja) * 2004-06-18 2005-12-29 Fujitsu Limited 半導体装置の温度検出器および半導体記憶装置
JP4838518B2 (ja) * 2005-02-22 2011-12-14 富士通セミコンダクター株式会社 半導体記憶装置
US7383149B1 (en) * 2006-04-19 2008-06-03 Darryl Walker Semiconductor device having variable parameter selection based on temperature and test method
US8049145B1 (en) 2006-04-19 2011-11-01 Agerson Rall Group, L.L.C. Semiconductor device having variable parameter selection based on temperature and test method
WO2010054670A1 (en) 2008-11-11 2010-05-20 Nokia Corporation Method and device for temperature-based data refresh in non-volatile memories
KR101559549B1 (ko) 2008-12-08 2015-10-13 삼성전자주식회사 모바일 ＳｏＣ 및 모바일 단말기
US8786449B1 (en) * 2009-12-16 2014-07-22 Applied Micro Circuits Corporation System-on-chip with thermal management core
JP2011170943A (ja) * 2010-02-22 2011-09-01 Sony Corp 記憶制御装置、記憶装置、記憶装置システム
CN102194513B (zh) * 2010-03-11 2013-07-31 复旦大学 自动调整存储器刷新操作频率的电路、方法及其存储器
JP2012038399A (ja) 2010-08-11 2012-02-23 Elpida Memory Inc 半導体装置
CN103035282B (zh) * 2011-09-30 2016-01-20 群联电子股份有限公司 存储器储存装置、存储器控制器与温度管理方法
KR20130098473A (ko) * 2012-02-28 2013-09-05 삼성전자주식회사 테스트 핸들러의 챔버 내부온도 측정방법 및 온도 실시간 조정방법
KR20140006219A (ko) * 2012-06-27 2014-01-16 에스케이하이닉스 주식회사 반도체 장치 및 이의 테스트 회로
US9147461B1 (en) 2012-11-28 2015-09-29 Samsung Electronics Co., Ltd. Semiconductor memory device performing a refresh operation, and memory system including the same
KR102098248B1 (ko) * 2013-06-03 2020-04-07 삼성전자 주식회사 온도에 따라 완화된 타이밍 요건으로 사용되는 메모리 장치 및 이를 이용하는 메모리 콘트롤러
KR20150051471A (ko) * 2013-11-04 2015-05-13 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동방법
KR20150052631A (ko) * 2013-11-06 2015-05-14 에스케이하이닉스 주식회사 반도체 장치 및 반도체 시스템
KR102158266B1 (ko) * 2014-02-19 2020-09-22 에스케이하이닉스 주식회사 반도체 메모리 장치
US9194754B2 (en) 2014-03-28 2015-11-24 Darryl G. Walker Power up of semiconductor device having a temperature circuit and method therefor
KR102276249B1 (ko) * 2014-06-18 2021-07-12 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
US10006959B2 (en) 2014-08-20 2018-06-26 Darryl G. Walker Testing and setting performance parameters in a semiconductor device and method therefor
KR20160069230A (ko) * 2014-12-08 2016-06-16 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동방법
US9613719B1 (en) 2015-02-17 2017-04-04 Darryl G. Walker Multi-chip non-volatile semiconductor memory package including heater and sensor elements
CN108962306A (zh) * 2017-05-17 2018-12-07 上海磁宇信息科技有限公司 自动优化写电压的磁性存储器及其操作方法
US11798613B2 (en) * 2018-12-10 2023-10-24 Etron Technology, Inc. Dynamic memory with long retention time
KR20210052710A (ko) * 2019-10-30 2021-05-11 삼성전자주식회사 동작 온도에 기초하여 동작 주기를 조절하는 메모리 장치

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5784328A (en) * 1996-12-23 1998-07-21 Lsi Logic Corporation Memory system including an on-chip temperature sensor for regulating the refresh rate of a DRAM array
US6281760B1 (en) * 1998-07-23 2001-08-28 Texas Instruments Incorporated On-chip temperature sensor and oscillator for reduced self-refresh current for dynamic random access memory
KR100413761B1 (ko) * 2001-05-31 2003-12-31 삼성전자주식회사 온도와 공정에 따라 리프레시 사이클이 조절되는 반도체메모리 장치 및 방법
JP2003100074A (ja) * 2001-09-21 2003-04-04 Seiko Epson Corp 集積回路の温度変化に応じた動作制御
JP4021643B2 (ja) * 2001-10-29 2007-12-12 富士通株式会社 温度検出機能を備えた半導体装置
DE10163306A1 (de) * 2001-12-21 2003-04-03 Infineon Technologies Ag Dynamischer Speicher mit programmierbarer Auffrischfrequenz
US6823744B2 (en) * 2002-01-11 2004-11-30 Honda Giken Kogyo Kabushiki Kaisha Six-axis force sensor
JP2003338177A (ja) * 2002-05-22 2003-11-28 Mitsubishi Electric Corp 半導体記憶装置
JP4246977B2 (ja) * 2002-08-29 2009-04-02 富士通マイクロエレクトロニクス株式会社 半導体メモリ
JP4477429B2 (ja) * 2003-11-05 2010-06-09 富士通マイクロエレクトロニクス株式会社 半導体集積回路
KR100611775B1 (ko) * 2003-12-29 2006-08-10 주식회사 하이닉스반도체 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
JP4094576B2 (ja) * 2004-03-26 2008-06-04 エルピーダメモリ株式会社 オシレータ回路
WO2005124785A1 (ja) * 2004-06-18 2005-12-29 Fujitsu Limited 半導体装置の温度検出器および半導体記憶装置
JP4167632B2 (ja) * 2004-07-16 2008-10-15 エルピーダメモリ株式会社 リフレッシュ周期発生回路及びそれを備えたｄｒａｍ
JP4680566B2 (ja) * 2004-10-26 2011-05-11 本田技研工業株式会社 多軸力センサチップとこれを用いた多軸力センサ

Also Published As

Publication number Publication date
JP2007310983A (ja) 2007-11-29
TW200746140A (en) 2007-12-16
CN101075478B (zh) 2010-10-13
EP1858024B1 (en) 2010-04-07
US20070268766A1 (en) 2007-11-22
US7583553B2 (en) 2009-09-01
TWI330367B (en) 2010-09-11
JP4850578B2 (ja) 2012-01-11
DE602007005717D1 (de) 2010-05-20
KR100895190B1 (ko) 2009-04-24
EP1858024A1 (en) 2007-11-21
CN101075478A (zh) 2007-11-21

Similar Documents

Publication Publication Date Title
KR100895190B1 (ko) 반도체 기억 장치 및 리프레시 주기 제어 방법
US6756856B2 (en) Clock generation circuits and integrated circuit memory devices for controlling a clock period based on temperature and methods for using the same
US8675438B2 (en) Methods of operating DRAM devices having adjustable internal refresh cycles that vary in response to on-chip temperature changes
US5828258A (en) Semiconductor device and testing apparatus thereof
US7459983B2 (en) Temperature detecting semiconductor device
TWI424441B (zh) 溫度感測系統以及相關溫度感測方法
US20090072882A1 (en) On die thermal sensor of semiconductor memory device and method thereof
US7772915B2 (en) Temperature sensing circuit and method using DLL
US9418726B1 (en) Data reception chip
KR20090005958A (ko) 발진 장치, 그 조정 방법 및 메모리 장치
JP2007066298A (ja) デバイス温度に基づくクロックト待機モードの無効化
JP2007052898A (ja) 最大クロック周波数を用いたクロックト待機モード
JP5038742B2 (ja) セルフリフレッシュ制御回路、半導体装置
US7610165B2 (en) Semiconductor memory device having on die thermal sensor
US10134466B2 (en) Data reception chip
US9691440B2 (en) Control method for data reception chip
US9536594B1 (en) Data reception chip
US9697875B2 (en) Data reception chip
US20220205846A1 (en) Temperature Sensor Circuit and Method Thereof
KR100832006B1 (ko) 셀프리프레쉬 주기 생성장치를 구비하는 반도체메모리소자및 그의 구동방법
KR20150051471A (ko) 반도체 장치 및 그의 구동방법
KR100575880B1 (ko) 메모리 장치의 ｔＲＡＳ 시간 조절 장치
KR20090049696A (ko) 기준 전압 생성 회로 및 이를 이용한 반도체 메모리 장치의내부 전압 생성 회로
KR20090037616A (ko) 온도에 따른 반도체 메모리 장치의 특성을 테스트하기 위한테스트 장비 및 그의 테스트 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130404

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170317

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee