JP4477429B2 - 半導体集積回路 - Google Patents

半導体集積回路 Download PDF

Info

Publication number
JP4477429B2
JP4477429B2 JP2004187938A JP2004187938A JP4477429B2 JP 4477429 B2 JP4477429 B2 JP 4477429B2 JP 2004187938 A JP2004187938 A JP 2004187938A JP 2004187938 A JP2004187938 A JP 2004187938A JP 4477429 B2 JP4477429 B2 JP 4477429B2
Authority
JP
Japan
Prior art keywords
temperature
refresh
signal
semiconductor integrated
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004187938A
Other languages
English (en)
Other versions
JP2005158222A (ja
Inventor
淳匡 酒向
広之 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2004187938A priority Critical patent/JP4477429B2/ja
Priority to CNB2004100809900A priority patent/CN1331229C/zh
Priority to EP04026152A priority patent/EP1530218B1/en
Priority to US10/980,293 priority patent/US7149644B2/en
Priority to DE602004007865T priority patent/DE602004007865T2/de
Publication of JP2005158222A publication Critical patent/JP2005158222A/ja
Priority to US11/589,068 priority patent/US7532996B2/en
Priority to US12/426,584 priority patent/US7844411B2/en
Application granted granted Critical
Publication of JP4477429B2 publication Critical patent/JP4477429B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、温度検出回路を有する半導体集積回路に関する。
従来、携帯電話等の携帯機器のワークメモリとしてＳＲＡＭが使用されていた。しかし、携帯機器に必要なメモリ容量は、年々増加している。このため、最近では、ワークメモリとしてダイナミックメモリセルを有するＤＲＡＭまたは擬似ＳＲＡＭが採用されている。ＤＲＡＭのメモリセルは、ＳＲＡＭのメモリセルに比べて小さいため、同じコストでワークメモリの記憶容量を大きくできる。
一方、携帯機器に搭載されるメモリは、バッテリーの使用時間を長くするために、消費電力が低いことが要求される。特に、携帯電話では、待ち受け可能時間を長くするために、スタンバイ電流が低いことが重要である。ＤＲＡＭおよび擬似ＳＲＡＭは、携帯機器の非動作中にも定期的にメモリセルのリフレッシュ動作が必要であり、リフレッシュ動作は、スタンバイ電流を増加させる要因になっている。このため、ＤＲＡＭおよび擬似ＳＲＡＭでは、スタンバイ電流を削減するための様々な工夫がなされている。
例えば、チップ温度が低いほど、ダイナミックメモリセルのデータ保持時間が長くなる特性を利用して、チップ温度が、ある境界温度より低いときにリフレッシュ間隔を長く設定し、リフレッシュ動作の頻度を減らすことでスタンバイ電流を削減する技術が提案されている（例えば、特許文献１〜特許文献３参照）。
図２２は、ダイナミックメモリセルのデータ保持時間の温度依存性を示している。上述したように、ダイナミックメモリセルのデータ保持時間は、チップ温度が低くなるほど長くなる。温度検出回路により境界温度Ｔｔｈを検出してリフレッシュ間隔を切り替えることで、スタンバイ電流を削減できる。
特開平５−２６６６５８号公報 特開平７−７３６６８号公報 特開平３−２０７０８４号公報
図２３は、従来の温度検出回路を有する半導体集積回路の不具合の一例を示している。境界温度Ｔｔｈ付近で、半導体集積回路が動作する場合、内部回路の動作による発熱および内部回路の動作停止による放熱が繰り返されると、温度検出回路の出力は、短い周期で変化する。この結果、温度検出回路の出力に接続された制御回路は、温度検出回路の出力に応答して動作状態（低消費動作および通常動作）を短い周期で切り替える。この切り替え動作により、制御回路の消費電流は増加するため、スタンバイ電流の削減効果は低くなる。
図２４は、従来の温度検出回路を有する半導体集積回路の不具合の別の例を示している。境界温度Ｔｔｈ付近で、半導体集積回路の内部回路が、動作、非動作を繰り返すとき、温度検出回路は、電源ノイズを温度の変化として検出し誤動作する場合がある。すなわち、温度検出回路の出力は、短い周期で変化してしまう。このとき、図２３と同様に、温度検出回路の出力に接続された制御回路の動作状態は、短い周期で切り替わるため、制御回路の消費電流が増加してしまう。さらに、図２４に示した制御回路の動作状態は、チップ温度とは無関係に切り替わるため、半導体集積回路は、誤動作してしまう。
本発明の目的は、温度検出回路を有する半導体集積回路の消費電流を減らすことにある。
本発明の別の目的は、ノイズによる温度検出回路の誤動作を防止し、半導体集積回路の誤動作を防止することにある。
本発明の一態様では、半導体集積回路は、チップ温度が低温から高温への移行により第１境界温度より高くなったことを検出したときに温度検出信号を高温状態を示すレベルに設定し、チップ温度が高温から低温への移行により第１境界温度に比して低い第２境界温度より低くなったことを検出したときに温度検出信号を低温状態を示すレベルに設定し、チップ温度が第１境界温度と第２境界温度の間にあるときに温度検出信号のレベルを維持する温度検出回路と、温度検出信号のレベルに応じて自身の動作状態を切り替える制御回路とを有する。温度検出回路は、チップ温度に対応する検出電圧を生成する温度検出部と、第１境界温度に対応する第１参照電圧と第２境界温度に対応する第２参照電圧との間の基準参照電圧と検出電圧を比較し、比較結果を基準検出電圧として出力する基準差動増幅器と、第１参照電圧と基準検出電圧を比較する第１差動増幅器と、第２参照電圧と基準検出電圧を比較する第２差動増幅器と、第１および第２差動増幅器の比較結果に応じて温度検出信号のレベルを生成するフリップフロップとを有する。
本発明に関連する半導体集積回路では、温度検出回路は、チップ温度が低温から高温への移行により第１境界温度より高くなったことを検出したときに温度検出信号を高温状態を示すレベルに設定する。また、温度検出回路は、チップ温度が高温から低温への移行により第１境界温度と異なる第２境界温度より低くなったことを検出したときに温度検出信号を低温状態を示すレベルに設定する。制御回路は、温度検出信号のレベルに応じて自身の動作状態を切り替える。
制御回路の動作状態をある状態から別の状態に切り替える境界温度と、制御回路の動作状態を別の状態からある状態に切り替える境界温度とを相違させることで、チップ温度が境界温度付近で変動した場合にも制御回路の動作状態が頻繁に切り替わることを防止できる。この結果、制御回路の切り替えに伴う消費電流を削減できる。また、第１境界温度と第２境界温度とにより緩衝帯が設定されるため、内部回路の動作により電源ノイズ等が発生する場合にも、温度検出回路は、電源ノイズを温度の変化として検出しない。この結果、温度検出回路および半導体集積回路の誤動作を防止できる。
本発明に関連する半導体集積回路における好ましい例では、温度検出回路は、チップ温度が第１境界温度と第２境界温度の間にあるときに温度検出信号のレベルを維持する。チップ温度が第１境界温度と第２境界温度の間にあるときに温度検出信号のレベルを維持することで、制御回路の動作状態が頻繁に切り替わることを防止でき、制御回路の切り替えに伴う消費電流を削減できる。
本発明に関連する半導体集積回路における好ましい例では、温度検出回路は、温度検出部、第１差動増幅器、第２差動増幅器およびフリップフロップを有する。温度検出部は、電源線と接地線との間に直列に接続された抵抗およびバイポーラトランジスタを有し、抵抗およびバイポーラトランジスタの接続ノードからチップ温度に対応する検出電圧を生成する。第１差動増幅器は、第１境界温度に対応する第１参照電圧と検出電圧を比較する。第２差動増幅器は、第２境界温度に対応する第２参照電圧と検出電圧を比較する。フリップフロップは、第１および第２差動増幅器の比較結果に応じて温度検出信号のレベルを生成する。
バイポーラトランジスタの閾値電圧が温度に依存して変化することを利用して、チップ温度を検出電圧としてモニタできる。第１および第２差動増幅器を用いて、検出電圧を第１および第２境界温度にそれぞれ対応する第１および第２参照電圧と比較することで、チップ温度の変化を正確かつ簡易な回路で検出でき、制御回路を確実に切り替えることができる。
本発明に関連する半導体集積回路における好ましい例では、温度検出回路は、温度検出部、基準差動増幅器、第１差動増幅器、第２差動増幅器およびフリップフロップを有する。温度検出部は、電源線と接地線との間に直列に接続された抵抗およびバイポーラトランジスタを有し、抵抗およびバイポーラトランジスタの接続ノードからチップ温度に対応する検出電圧を生成する。基準差動増幅器は、基準参照電圧と検出電圧を比較し、比較結果を基準検出電圧として出力する。第１差動増幅器は、第１境界温度に対応する第１参照電圧と基準検出電圧を比較する。第２差動増幅器は、第２境界温度に対応する第２参照電圧と基準検出電圧を比較する。フリップフロップは、第１および第２差動増幅器の比較結果に応じて温度検出信号のレベルを生成する。
この半導体集積回路は、上述と同様の効果を有する。さらに、温度検出部から出力される検出電圧を基準差動増幅器により増幅することで、第１および第２差動増幅器に入力される検出電圧（基準検出電圧）の変化を急峻にできる。この結果、第１および第２境界温度が互いに近接する場合に、半導体集積回路の製造条件の変動等により、第１および第２差動増幅器の特性がばらつき、オフセット電圧が付いても、温度検出信号を確実に生成できる。
本発明に関連する半導体集積回路における好ましい例では、抵抗列は、電源線と接地線との間に直列に配置された複数の抵抗により構成される。抵抗列は、所定の抵抗の接続ノードから第１および第２参照電圧をそれぞれ生成する。可変抵抗部は、抵抗列に直列に接続され、抵抗値を変更可能である。第１および第２参照電圧の値は、可変抵抗の抵抗値を変更することで調整される。したがって、回路規模を増加することなく、第１および第２参照電圧を調整可能な回路を形成できる。
本発明に関連する半導体集積回路における好ましい例では、メモリアレイは、ダイナミックメモリセルを有する。制御回路は、メモリセルをリフレッシュするためのリフレッシュ要求信号の生成周期を、温度検出信号のレベルに応じて切り替えるリフレッシュタイマである。メモリセルのリフレッシュ周期をチップ温度に応じて変更することで、半導体集積回路の消費電力を削減できる。
本発明に関連する半導体集積回路における好ましい例では、コマンドデコーダは、外部端子を介して供給されるアクセス要求である読み出しコマンド信号および書き込みコマンド信号を解読する。動作制御回路は、読み出しコマンド信号および書き込みコマンド信号に応答するアクセス動作と、リフレッシュ要求信号に応答するリフレッシュ動作とを実行するために、メモリアレイを動作させるためのタイミング信号を出力する。動作制御回路は、読み出しコマンド信号および書き込みコマンド信号とリフレッシュ要求信号とが競合するときに、アクセス動作とリフレッシュ動作とのどちらを優先させるかを決める裁定回路を有する。
読み出しコマンドおよび書き込みコマンドとリフレッシュコマンドとが競合するときに、アクセス動作とリフレッシュ動作との実行順を決める裁定回路を有する半導体集積回路において、リフレッシュタイマを効率的に動作でき、スタンバイ電流を削減できる。
本発明に関連する半導体集積回路における好ましい例では、コマンドデコーダは、通常動作モード中に、外部端子を介して供給されるアクセス要求である読み出しコマンド信号および書き込みコマンド信号と、通常動作モードをセルフリフレッシュモードに移行させるセルフリフレッシュコマンド信号とを解読する。動作制御回路は、読み出しコマンド信号および書き込みコマンド信号に応答するアクセス動作と、リフレッシュ要求信号に応答するリフレッシュ動作とを実行するために、メモリアレイを動作させるためのタイミング信号を出力する。リフレッシュタイマは、コマンドデコーダがセルフリフレッシュコマンド信号を解読したときに動作を開始する。
セルフリフレッシュモードを有する半導体集積回路において、リフレッシュタイマを効率的に動作でき、スタンバイ電流（セルフリフレッシュ電流）を削減できる。
本発明に関連する半導体集積回路における好ましい例では、リフレッシュタイマは、通常動作モードからセルフリフレッシュモードに移行した後、所定数のリフレッシュ要求信号を生成するまで、温度検出信号のレベルに関わらずリフレッシュ要求信号の生成周期を短い側に固定する。リフレッシュタイマは、所定数のリフレッシュ要求信号を生成した後、温度検出信号のレベルに応じて、生成周期を切り替える。半導体集積回路の内部回路の状態は、セルフリフレッシュモードに移行した直後に安定していない場合があり、また、セルフタイマの発振周期も安定していない場合がある。このような場合に、リフレッシュ要求信号の生成周期を短い側に固定しておくことで、メモリセルに保持されたデータが消失することを防止できる。すなわち、メモリセルに保持されたデータの信頼性を向上できる。
本発明に関連する半導体集積回路における好ましい例では、リフレッシュタイマは、リフレッシュ要求信号の生成周期を、温度検出信号のレベルが変化した後、さらに所定数のリフレッシュ要求信号を生成した後に切り替える。温度検出信号のレベルが変化してから、生成周期を切り替えるまでにタイムラグを設けることで、電源ノイズ等により温度検出回路の検出が一時的に頻繁に発生する場合にも、温度検出回路および半導体集積回路の誤動作を確実に防止できる。
本発明の半導体集積回路では、チップ温度が第１境界温度と第２境界温度の間にあるときに温度検出信号のレベルを維持することで、制御回路の動作状態が頻繁に切り替わることを防止でき、制御回路の切り替えに伴う消費電流を削減できる。第１境界温度と第２境界温度とにより緩衝帯が設定されるため、内部回路の動作により電源ノイズ等が発生する場合にも、温度検出回路は、電源ノイズを温度の変化として検出しない。この結果、温度検出回路および半導体集積回路の誤動作を防止できる。
以下、本発明の実施形態を図面を用いて説明する。図中の二重丸は、外部端子を示している。図中、太線で示した信号線は、複数本で構成されている。太線が接続されているブロックの一部は、複数の回路で構成されている。外部端子を介して供給される信号には、端子名と同じ符号を使用する。信号が伝達される信号線には、信号名と同じ符号を使用する。
図１は、本発明の半導体集積回路の第１の実施形態を示している。この半導体集積回路は、シリコン基板上にＣＭＯＳプロセスを使用して擬似ＳＲＡＭとして形成されている。擬似ＳＲＡＭは、ＤＲＡＭのメモリコアを有し、ＳＲＡＭのインタフェースを有している。擬似ＳＲＡＭは、外部からリフレッシュコマンドを受けることなく、チップ内部で定期的にリフレッシュ動作を実行し、メモリセルに書き込まれたデータを保持する。擬似ＳＲＡＭは、例えば、携帯電話に搭載されるワークメモリに使用される。読み出し動作および書き込み動作は、外部端子を介して供給されるコマンド信号ＣＭＤ（読み出しコマンド信号および書き込みコマンド信号）に応じて実行される。
擬似ＳＲＡＭは、コマンド入力回路１０、参照電圧生成回路１２、温度検出回路１４、リフレッシュタイマ１６、リフレッシュアドレス生成回路１８、アドレス入力回路２０、データ入出力回路２２、動作制御回路２４、アドレス切替回路２６およびメモリコア２８を有している。なお、図１では、本発明の説明に必要な主要な信号のみを示している。
コマンド入力回路１０（コマンドデコーダ）は、コマンド端子を介して供給されるコマンド信号ＣＭＤ（例えば、チップイネーブル信号／ＣＥ、書き込みイネーブル信号／ＷＥ、出力イネーブル信号／ＯＥなど）を受信する。コマンド入力回路１０は、受信したコマンド信号ＣＭＤ（アクセス要求）を解読し、メモリコア２８を動作させるための内部コマ
ンド信号ＩＣＭＤを出力する。
参照電圧生成回路１２は、閾値電圧Ｖｔｈ１（第１参照電圧）および閾値電圧Ｖｔｈ２（第２参照電圧）を生成する。閾値電圧Ｖｔｈ１、Ｖｔｈ２は、後述する第１境界温度Ｔｔｈ１および第２境界温度Ｔｔｈ２にそれぞれ対応する。
温度検出回路１４は、擬似ＳＲＡＭのチップ温度が低温から高温への移行により境界温度Ｔｔｈ１（閾値電圧Ｖｔｈ１により示される）より高くなったことを検出したときに、温度検出信号ＴＤＥＴを高温状態を示す低レベルに設定する。温度検出回路１４は、チップ温度が高温から低温への移行により境界温度Ｔｔｈ２（閾値電圧Ｖｔｈ２により示される）より低くなったことを検出したときに温度検出信号ＴＤＥＴを低温状態を示す高レベルに設定する。温度検出回路１４は、チップ温度が境界温度Ｔｔｈ１、Ｔｔｈ２の間にあるときに、温度検出信号ＴＤＥＴのレベルを維持する。境界温度Ｔｔｈ１は、境界温度Ｔｔｈ２より高い。
リフレッシュタイマ１６は、メモリセルＭＣをリフレッシュするためのリフレッシュ要求信号ＲＲＥＱを所定の周期で生成する。リフレッシュタイマ１６は、温度検出信号ＴＤＥＴが高レベルのときタイマ周期を長くし、温度検出信号ＴＤＥＴが低レベルのときタイマ周期を短くする。すなわち、リフレッシュ要求信号ＲＲＥＱの出力頻度は、チップ温度が低いときに少なくなり、チップ温度が高いときに多くなる。
リフレッシュアドレス生成回路１８は、リフレッシュ要求信号ＲＲＥＱに応じてカウント動作し、複数ビットからなるリフレッシュアドレス信号ＲＦＡを出力する。リフレッシュアドレス信号ＲＦＡは、ワード線ＷＬを選択するためのロウアドレス信号である。
アドレス入力回路２０は、アドレス端子から供給されるアドレス信号ＡＤＤを受信し、受信した信号をロウアドレス信号ＲＡおよびコラムアドレス信号ＣＡとして出力する。ロウアドレス信号ＲＡは、ワード線ＷＬを選択するために使用される。コラムアドレス信号ＣＡは、ビット線ＢＬＺ（またはＢＬＸ）を選択するために使用される。
データ入出力回路２２は、読み出し動作時に、メモリコア２８からコモンデータバスＣＤＢを介して転送される読み出しデータをデータ端子ＤＱ（例えば、１６ビット）に出力する。データ入出力回路２２は、書き込み動作時に、データ端子ＤＱを介して供給される書き込みデータを受信し、受信したデータをコモンデータバスＣＤＢを介してメモリコア２８に転送する。
動作制御回路２４は、非同期で入力される内部コマンド信号ＩＣＭＤおよびリフレッシュ要求信号ＲＲＥＱが競合するときに、そのどちらを優先させるかを決める裁定回路２５を有している。動作制御回路２４は、リフレッシュ要求信号ＲＲＥＱに応答してリフレッシュ動作を実行するときに、リフレッシュ信号ＲＥＦＺを出力する。裁定回路２５により、リフレッシュ動作は、擬似ＳＲＡＭの外部から供給される読み出しコマンドに応答する読み出し動作または書き込みコマンドに応答する書き込み動作の合間に実行される。すなわち、リフレッシュ動作は、擬似ＳＲＡＭの内部で自動的に実行される。動作制御回路２４は、裁定回路２５により優先判定された内部コマンド信号ＩＣＭＤ（読み出しコマンド信号および書き込みコマンド信号）またはリフレッシュ要求信号ＲＲＥＱ（リフレッシュコマンド信号）に応答して、メモリコア２８内の複数の制御回路（後述するワードデコーダＷＤＥＣ、センスアンプＳＡ等）の動作タイミングをそれぞれ決めるタイミング信号ＴＩＭＩＮＧを出力する。
アドレス切替回路２６は、低レベルのリフレッシュ信号ＲＥＦＺを受けているときに（
読み出し動作中、書き込み動作中またはスタンバイ期間中）、ロウアドレス信号ＲＡを内部ロウアドレス信号ＩＲＡとして出力する。アドレス切替回路２６は、高レベルのリフレッシュ信号ＲＥＦＺを受けているときに（リフレッシュ動作中）、リフレッシュアドレス信号ＲＦＡを内部ロウアドレス信号ＩＲＡとして出力する。すなわち、読み出し動作、書き込み動作およびスタンバイ期間では、外部から供給されるロウアドレス信号ＲＡが選択され、リフレッシュ動作では、内部で生成されるリフレッシュアドレス信号ＲＦＡが選択される。
メモリコア２８は、ワードデコーダＷＤＥＣ、センスアンプＳＡ、プリチャージ回路ＰＲＥ、メモリアレイＡＲＹ、コラムデコーダＣＤＥＣ、センスバッファＳＢおよびライトアンプＷＡを有している。メモリアレイＡＲＹを除く回路の動作タイミングは、それぞれタイミング信号ＴＩＭＩＮＧにより設定される。
ワードデコーダＷＤＥＣは、内部ロウアドレス信号ＩＲＡに対応するワード線ＷＬを選択する。センスアンプＳＡは、読み出し動作、書き込み動作およびリフレッシュ動作時に、ビット線ＢＬＺ、ＢＬＸの電圧差を増幅する。プリチャージ回路ＰＲＥは、メモリコア２８の非動作中にビット線ＢＬＺ、ＢＬＸを所定の電圧に設定する。
コラムデコーダＣＤＥＣは、読み出し動作および書き込み動作時に、コラムアドレス信号ＣＡに応じて、ビット線ＢＬＺ、ＢＬＸとデータバスＤＢとをそれぞれ接続するコラムスイッチを選択し、選択したコラムスイッチをコラム線制御信号ＣＬＺに同期してオンさせる。センスバッファＳＢは、読み出し動作時にデータバスＤＢ上の読み出しデータの信号量を増幅し、コモンデータバスＣＤＢに出力する。ライトアンプＷＡは、書き込み動作時にコモンデータバスＣＤＢ上の書き込みデータの信号量を増幅し、データバスＤＢに出力する。
メモリアレイＡＲＹは、マトリックス状に配置された複数のダイナミックメモリセルＭＣと、メモリセルＭＣに接続された複数のワード線ＷＬおよび複数のビット線対ＢＬＺ、ＢＬＸを有している。メモリセルＭＣは、一般のＤＲＡＭのメモリセルと同じであり、データを電荷として保持するためのキャパシタ（記憶ノード）と、このキャパシタとビット線ＢＬとの間に配置された転送トランジスタとを有している。転送トランジスタのゲートは、ワード線ＷＬに接続されている。
図２は、図１に示した温度検出回路１４およびリフレッシュタイマ１６の詳細を示している。温度検出回路１４は、温度検出部１４ａ、第１差動増幅器１４ｂ、第２差動増幅器１４ｃおよびフリップフロップ１４ｄ等を有している。温度検出部１４ａは、内部電源線ＶＩＩと接地線ＶＳＳの間に接続された抵抗Ｒ１（例えば、拡散抵抗）およびバイポーラトランジスタＢＰ１を有している。温度検出部１４ａは、抵抗Ｒ１およびバイポーラトランジスタＢＰ１の接続ノードＮ０１からチップ温度に対応する検出電圧を生成する。例えば、チップ温度が上昇すると、バイポーラトランジスタＢＰ１の閾値電圧が下がるため、ノードＮ０１の電圧は下がる。
差動増幅器１４ｂは、第１境界温度Ｔｔｈ１を示す閾値電圧Ｖｔｈ１と検出電圧Ｎ０１を比較する。差動増幅器１４ｂの出力ノードＮ０２は、検出電圧Ｎ０１＜閾値電圧Ｖｔｈ１のときに高レベルに変化し、その逆のときに低レベルに変化する。差動増幅器１４ｃは、第２境界温度Ｔｔｈ２を示す閾値電圧Ｖｔｈ２と検出電圧Ｎ０１を比較する。差動増幅器１４ｃの出力ノードＮ０４は、検出電圧Ｎ０１＞閾値電圧Ｖｔｈ２のときに高レベルに変化し、その逆のときに低レベルに変化する。差動増幅器１４ｂ、１４ｃの出力にそれぞれ接続されたインバータは、ノードＮ０２、Ｎ０４の波形を成形して反転し、反転した波形をノードＮ０３、Ｎ０５を介してフリップフロップ１４ｄに出力する。
フリップフロップ１４ｄは、ノードＮ０３が高レベルから低レベルに変化したときに温度検出信号ＴＤＥＴを低レベルに変化し、ノードＮ０５が高レベルから低レベルに変化したときに温度検出信号ＴＤＥＴを高レベルに変化する。
リフレッシュタイマ１６は、リング発振器１６ａ、分周回路１６ｂおよびセレクタ１６ｃを有している。リング発振器１６ａは、縦続接続された奇数段のインバータを有し、所定の周期の発振信号を出力する。分周回路１６ｂは、発振信号の周波数を分周するために、縦続接続された複数段の１／２分周器を有している。セレクタ１６ｃは、予め決められた２つの１／２分周器から出力される分周信号のいずれかを、温度検出信号ＴＤＥＴの論理レベルに応じて選択し、選択した分周信号をリフレッシュ要求信号ＲＲＥＱとして出力する。なお、セレクタ１６ｃに入力する２つの分周信号を出力する１／２分周器は、図に示した２つの１／２分周器に限らず擬似ＳＲＡＭの設計仕様に応じて決めればよい。
図３は、図２に示した温度検出回路１４の動作を示している。図２に示した温度検出部１４ａは、チップ温度に応じた電圧をノードＮ０１に生成する。チップ温度が低温から高温に変化し、境界温度Ｔｔｈ２を超えたとき（図３（ａ））、差動増幅器１４ｃの出力ノードＮ０４は、高レベルから低レベルに変化し、ノードＮ０５は、低レベルから高レベルに変化する（図３（ｂ））。このとき、ノードＮ０３は高レベルのため、フリップフロップ１４ｄの出力（ＴＤＥＴ）は、高レベルを維持する（図３（ｃ））。
チップ温度が低温から高温に変化し、境界温度Ｔｔｈ１を超えたとき（図３（ｄ））、差動増幅器１４ｂの出力ノードＮ０２は、低レベルから高レベルに変化し、ノードＮ０３は、高レベルから低レベルに変化する（図３（ｅ））。このとき、ノードＮ０５は高レベルのため、フリップフロップ１４ｄの出力（ＴＤＥＴ）は、高レベルから低レベルに変化する（図３（ｆ））。
上述とは逆に、チップ温度が高温から低温に変化し、境界温度Ｔｔｈ１を下回ったとき（図３（ｇ））、差動増幅器１４ｂの出力ノードＮ０２は、高レベルから低レベルに変化し、ノードＮ０３は、低レベルから高レベルに変化する（図３（ｈ））。このとき、ノードＮ０５は高レベルのため、フリップフロップ１４ｄの出力（ＴＤＥＴ）は、低レベルを維持する（図３（ｉ））。
チップ温度が高温から低温に変化し、境界温度Ｔｔｈ２を下回ったとき（図３（ｊ））、差動増幅器１４ｃの出力ノードＮ０４は、低レベルから高レベルに変化し、ノードＮ０５は、高レベルから低レベルに変化する（図３（ｋ））。このとき、ノードＮ０３は高レベルのため、フリップフロップ１４ｄの出力（ＴＤＥＴ）は、低レベルから高レベルに変化する（図３（ｌ））。このように、温度検出回路１４は、シュミットトリガ機能を有しており、チップ温度が境界温度Ｔｔｈ１、Ｔｔｈ２の間にあるときに、温度検出信号ＴＤＥＴは、以前の値を示す。
図４は、第１の実施形態におけるチップ温度の変化に伴う温度検出回路１４およびリフレッシュタイマ１６の動作を示している。温度検出信号ＴＤＥＴは、チップ温度が境界温度Ｔｔｈ２を超え、さらにＴｔｈ１を超えるときのみ高レベルから低レベルに変化する（図４（ａ））。また、温度検出信号ＴＤＥＴは、チップ温度が境界温度Ｔｔｈ１を下回り、さらにＴｔｈ２を下回るときのみに低レベルから高レベルに変化する（図４（ｂ））。換言すれば、チップ温度が境界温度Ｔｔｈ１の前後に変化するとき（図４（ｃ））、チップ温度が境界温度Ｔｔｈ２の前後に変化するとき（図４（ｄ、ｅ））、およびチップ温度が境界温度Ｔｔｈ１とＴｔｈ２の間で変化するときに（図４（ｆ、ｇ））、温度検出信号ＴＤＥＴのレベルは変化しない。このように、本発明では、境界温度Ｔｔｈ１、Ｔｔｈ２
の間を緩衝帯とすることで、チップ温度の微少な変化または擬似ＳＲＡＭの内部回路の動作による電源ノイズによって、温度検出信号ＴＤＥＴの出力レベルが頻繁に変化することを防止できる。すなわち、温度検出回路１４の動作の安定性を向上できる。この結果、温度検出回路１４の誤動作を防止でき、擬似ＳＲＡＭの誤操作を防止できる。
温度検出信号ＴＤＥＴが高レベルのとき、リフレッシュタイマ１６は、リフレッシュ要求信号ＲＲＥＱの生成間隔を長くする。チップ温度が低いとき、メモリセルＭＣのデータ保持時間は長くなるため、リフレッシュの頻度を下げてもメモリセルＭＣに保持されているデータは消失しない。一方、チップ温度が高いとき、メモリセルＭＣのデータ保持時間は短くなるため、リフレッシュの頻度を上げてメモリセルＭＣに保持されているデータの消失を防止する必要がある。リフレッシュの頻度を、チップ温度により変化させることで、リフレッシュタイマ１６等の無駄な動作を防止でき、スタンバイ電流を削減できる。さらに、境界温度Ｔｔｈ１またはＴｔｈ２付近で温度が変動するときに、リフレッシュ周期が何度も切り替えられることを防止できる。このため、この切り替え動作により、温度検出回路１４およびリフレッシュタイマ１６の消費電流が増加し、スタンバイ電流が増加することを防止できる。
以上、本実施形態では、温度検出回路１４が出力する温度検出信号ＴＤＥＴの論理レベルを２つの境界温度Ｔｔｈ１、Ｔｔｈ２に応じて変化させ、チップ温度が境界温度Ｔｔｈ１、Ｔｔｈ２の間にあるときに温度検出信号ＴＤＥＴの論理レベルを維持することで、チップ温度が境界温度Ｔｔｈ１またはＴｔｈ２付近で変動する場合にも、リフレッシュ要求信号ＲＲＥＱの周期が頻繁に変わることを防止できる。この結果、リフレッシュ要求信号ＲＲＥＱの周期（メモリセルＭＣのリフレッシュ周期）を切り替えるためのリフレッシュタイマ１６内部での切り替え動作の頻度を減少できる。すなわち、アクセス動作とリフレッシュ動作との実行順を決める裁定回路２５を有する擬似ＳＲＡＭのスタンバイ電流を削減できる。
温度検出回路１４の温度検出部１４ａは、バイポーラトランジスタＢＰ１の閾値電圧が温度に依存して変化することを利用して、チップ温度を検出電圧Ｎ０１としてモニタできる。さらに、差動増幅器１４ｂ、１４ｃにより、検出電圧Ｎ０１を境界温度Ｔｔｈ１、Ｔｔｈ２にそれぞれ対応する閾値電圧Ｖｔｈ１、Ｖｔｈ２と比較することで、チップ温度の変化を正確かつ簡易な回路で検出できる。
図５は、本発明の半導体集積回路の第２の実施形態を示している。第１の実施形態で説明した要素と同一の要素については、同一の符号を付し、これらについては、詳細な説明を省略する。この実施形態の半導体集積回路は、シリコン基板上にＣＭＯＳプロセスを使用して擬似ＳＲＡＭとして形成されている。
擬似ＳＲＡＭは、第１の実施形態の参照電圧生成回路１２の代わりに、参照電圧生成回路３０を有している。また、新たに参照電圧設定回路３２が形成されている。その他の構成は、第１の実施形態とほぼ同じである。
参照電圧設定回路３２は、参照電圧生成回路３０が生成する閾値電圧Ｖｔｈ１、Ｖｔｈ２の値をそれぞれ初期設定するために４ビットからなる設定信号ＳＥＴを出力する。設定信号ＳＥＴの論理は、擬似ＳＲＡＭの製造工程中に固定される。参照電圧生成回路３０は、設定信号ＳＥＴの論理に応じた値の閾値電圧Ｖｔｈ１、Ｖｔｈ２を生成する。
図６は、図５に示した参照電圧設定回路３２および参照電圧生成回路３０の詳細を示している。この例では、閾値電圧Ｖｔｈ１を生成するための回路のみを示している。擬似ＳＲＡＭは、閾値電圧Ｖｔｈ２を生成するために、図６と同様の回路を有している。
参照電圧設定回路３２は、擬似ＳＲＡＭの製造工程中に論理が固定されるヒューズ信号ＦＳ１、ＦＳ０を出力するＲＯＭ回路３２ａと、ヒューズ信号ＦＳ１、ＦＳ０をデコードし、設定信号ＳＥＴ（ＳＥＴ１１、ＳＥＴ１０、ＳＥＴ０１、ＳＥＴ００）を出力するデコーダ３２ｂとを有している。ＲＯＭ回路３２ａは、２つのＲＯＭ部３２ｃ、３２ｄを有している。各ＲＯＭ部３２ｃ、３２ｄは、内部電源線ＶＩＩと接地線ＶＳＳの間に直列に接続されたヒューズおよびｎＭＯＳトランジスタと、ヒューズおよびｎＭＯＳトランジスタの接続ノードに接続されたインバータを有している。ｎＭＯＳトランジスタは、そのゲートを内部電源線ＶＩＩに接続することで常時オンしており、高抵抗として作用する。
ヒューズが存在するＲＯＭ部（３２ｃまたは３２ｄ）は、低レベルのヒューズ信号（ＦＳ１またはＦＳ０）を出力する。ヒューズが溶断されたＲＯＭ部（３２ｃまたは３２ｄ）は、高レベルのヒューズ信号（ＦＳ１またはＦＳ０）を出力する。擬似ＳＲＡＭの製造工程において、製造仕様に応じて２つのヒューズをそれぞれ溶断または未溶断とすることで、デコーダ３２ｂは、セット信号のいずれかのみを低レベルに設定する。なお、設定信号ＳＥＴ１１、ＳＥＴ１０、ＳＥＴ０１、ＳＥＴ００の末尾の数字は、ヒューズ信号ＦＳ１、ＦＳ０の論理を示している。例えば、ヒューズ信号ＦＳ１、ＦＳ０の論理が２進数で"１０"のとき、設定信号ＳＥＴ１０が低レベルを維持し、他の設定信号ＳＥＴ１１、ＳＥＴ０１、ＳＥＴ００は高レベルを維持する。
参照電圧生成回路３０は、内部電源線ＶＩＩと接地線ＶＳＳとの間に直列に接続された複数の抵抗と、隣接する２つの抵抗の接続ノードのいずれかを閾値電圧Ｖｔｈ１の出力ノードに接続するためのスイッチ回路３０ａを有している。スイッチ回路３０ａは、複数組のＣＭＯＳ伝達ゲートおよびインバータで構成されており、設定信号ＳＥＴが低レベルのとき、対応するＣＭＯＳ伝達ゲートがオンする。この例では、設定信号ＳＥＴ（ＳＥＴ１１、ＳＥＴ１０、ＳＥＴ０１、ＳＥＴ００）の論理に応じて４種類の閾値電圧Ｖｔｈ１が生成される。抵抗の値は、生成する４つの閾値電圧Ｖｔｈ１に応じてそれぞれ設定される。
なお、この実施形態では、参照電圧生成回路３０を閾値電圧Ｖｔｈ１、Ｖｔｈ２に対応してそれぞれ形成する例を示している。しかし、内部電源線ＶＩＩと接地線ＶＳＳとの間に直列に接続される複数の抵抗を、閾値電圧Ｖｔｈ１、Ｖｔｈ２を生成するために共用し、１つの参照電圧生成回路を用いて閾値電圧Ｖｔｈ１、Ｖｔｈ２を生成してもよい。
この実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。さらに、この実施形態では、参照電圧設定回路３２およびスイッチ回路３０ａにより、複数種の閾値電圧Ｖｔｈ１、Ｖｔｈ２を生成できる。このため、製造条件の変動または製品仕様（消費電力仕様）に応じて、最適な特性を有する擬似ＳＲＡＭを製造できる。
図７は、本発明の半導体集積回路の第３の実施形態の要部を示している。第１の実施形態で説明した要素と同一の要素については、同一の符号を付し、これらについては、詳細な説明を省略する。この実施形態では、温度検出回路３４が、第１および第２の実施形態の温度検出回路１４と相違する。その他の構成は、第１および第２の実施形態とそれぞれほぼ同じである。このため、図７では、温度検出回路３４のみを示す。この実施形態の半導体集積回路は、シリコン基板上にＣＭＯＳプロセスを使用して擬似ＳＲＡＭとして形成されている。
温度検出回路３４は、図２に示した温度検出回路１４に基準差動増幅器３４ａを加えて構成されている。基準差動増幅器３４ａは、抵抗Ｒ１とバイポーラトランジスタＢＰ１の接続ノードＮ１０と差動増幅器１４ｂ、１４ｃの入力ノードＮ１１の間に配置されている
。基準差動増幅器３４ａは、予め設定された閾値電圧Ｖｔｈ１０（基準参照電圧）と検出電圧Ｎ１０を比較し、比較結果を基準検出電圧Ｎ１１として出力する。差動増幅器１４ｂは、閾値電圧Ｖｔｈ１１と基準検出電圧Ｎ１１を比較する。差動増幅器１４ｃは、基準検出電圧Ｎ１１と閾値電圧Ｖｔｈ１２を比較する。
図８は、図７に示した温度検出回路３４の動作を示している。基準検出電圧Ｎ１１は、検出電圧Ｎ１０＞閾値電圧Ｖｔｈ１０のときに高レベルに変化し（図８（ａ））、その逆のときに低レベルに変化する（図８（ｂ））。ここで、閾値電圧Ｖｔｈ１０は、閾値電圧Ｖｔｈ１とＶｔｈ２の中央に設定されている。
基準検出電圧Ｎ１１を受ける差動増幅器１４ｂ、１４ｃおよびフリップフロップ１４ｄの動作は、第１の実施形態（図３）と同じである。この実施形態では、差動増幅器１４ｂ、１４ｃは、温度検出部１４ａが生成する検出電圧Ｎ１０を差動増幅器３４ａを介して受ける。このため、変化が緩慢な検出電圧Ｎ１０を変化が急峻な基準検出電圧Ｎ１１に変換できる。したがって、ノードＮ１４、Ｎ１２の電圧変化を第１の実施形態に比べ急峻にできる。
この実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。さらに、この実施形態では、ノードＮ１４、Ｎ１２の電圧変化を急峻にできるため、製造条件の変動により差動増幅器１４ｂ、１４ｃの特性がばらつき、オフセット電圧が付いても温度検出信号ＴＤＥＴを確実に生成できる。この結果、閾値電圧Ｖｔｈ１２、Ｖｔｈ１１（境界温度Ｔｔｈ１、Ｔｔｈ２）が近接する仕様の擬似ＳＲＡＭにおいても温度検出回路３４の誤動作を防止し、温度検出信号ＴＤＥＴを確実に生成できる。あるいは、製造条件の変動により閾値電圧Ｖｔｈ１２、Ｖｔｈ１１がばらつく場合にも、温度検出信号ＴＤＥＴを確実に生成できる。
図９は、本発明の半導体集積回路の第４の実施形態を示している。第１および第２の実施形態で説明した要素と同一の要素については、同一の符号を付し、これらについては、詳細な説明を省略する。この実施形態の半導体集積回路は、シリコン基板上にＣＭＯＳプロセスを使用して擬似ＳＲＡＭとして形成されている。
擬似ＳＲＡＭは、第２の実施形態の参照電圧生成回路３０、温度検出回路１４、リフレッシュタイマ１６および参照電圧設定回路３２の代わりに、参照電圧生成回路３６、温度検出回路３８、リフレッシュタイマ４０および参照電圧設定回路４２を有している。その他の構成は、第２の実施形態とほぼ同じである。
参照電圧生成回路３６は、境界温度Ｔｔｈ１、Ｔｔｈ２、Ｔｔｈ３、Ｔｔｈ４に対応する４つの閾値電圧Ｖｔｈ１、Ｖｔｈ２、Ｖｔｈ３、Ｖｔｈ４を生成する。温度検出回路３８は、擬似ＳＲＡＭのチップ温度に対応して検出される電圧を、閾値電圧Ｖｔｈ１-４と比較し、比較結果に応じて２ビットからなる温度検出信号ＴＤＥＴ１-２を出力する。リフレッシュタイマ４０は、温度検出信号ＴＤＥＴ１-２に応じてタイマ周期を変化する。すなわち、リフレッシュ要求信号ＲＲＥＱの生成間隔（＝出力頻度）は、温度検出信号ＴＤＥＴ１-２に応じて設定される。
参照電圧設定回路４２は、参照電圧生成回路３６が生成する閾値電圧Ｖｔｈ１-４の値をそれぞれ初期設定するために８ビットからなる設定信号ＳＥＴを出力する。各閾値電圧Ｖｔｈ１-４を初期設定するために設定信号ＳＥＴの２ビットが使用される。設定信号ＳＥＴの論理は、第２の実施形態と同様に、擬似ＳＲＡＭの製造工程中に固定される。
図１０は、図９に示した温度検出回路３８の詳細を示している。温度検出信号ＴＤＥＴ
１を生成するための温度検出部１４ａ、差動増幅器１４ｂ、１４ｃおよびフリップフロップ１４ｄは、第１の実施形態の温度検出回路１４（図２）と同じである。さらに、温度検出回路３８は、温度検出信号ＴＤＥＴ２を生成するために、差動増幅器３８ｂ、３８ｃおよびフリップフロップ３８ｄを有している。温度検出部１４ａの出力（検出電圧Ｎ３１）は、差動増幅器１４ｂ、１４ｃ、３８ｂ、３８ｃに共通に入力される。
差動増幅器３８ｂ、３８ｃおよびフリップフロップ３８ｄ等により構成される温度検出信号ＴＤＥＴ２の生成回路は、差動増幅器１４ｂ、１４ｃおよびフリップフロップ１４ｄ等により構成される温度検出信号ＴＤＥＴ１の生成回路と同じである。差動増幅器３８ｂは、閾値電圧Ｖｔｈ３および検出電圧Ｎ３１を比較し、比較結果を出力ノードＮ３６に出力する。差動増幅器３８ｃは、検出電圧Ｎ３１および閾値電圧Ｖｔｈ４を比較し、比較結果を出力ノードＮ３８に出力する。
図１１は、チップ温度の変化に伴う温度検出回路３８およびリフレッシュタイマ４０の動作を示している。温度検出回路３８は、擬似ＳＲＡＭのチップ温度が低温から高温への移行により境界温度Ｔｔｈ１（閾値電圧Ｖｔｈ１により示される）より高くなったことを検出したときに、温度検出信号ＴＤＥＴ１を高温状態を示す低レベルに設定する（図１１（ａ、ｂ））。すなわち、温度検出信号ＴＤＥＴ１は、チップ温度が境界温度Ｔｔｈ２を超え、さらにＴｔｈ１を超えるときのみ高レベルから低レベルに変化する。温度検出回路３８は、チップ温度が高温から低温への移行により境界温度Ｔｔｈ２（閾値電圧Ｖｔｈ２により示される）より低くなったことを検出したときに温度検出信号ＴＤＥＴ１を低温状態を示す高レベルに設定する（図１１（ｃ、ｄ））。すなわち、温度検出信号ＴＤＥＴ１は、チップ温度が境界温度Ｔｔｈ１を下回り、さらにＴｔｈ２を下回るときのみに低レベルから高レベルに変化する。
さらに、温度検出回路３８は、擬似ＳＲＡＭのチップ温度が低温から高温への移行により境界温度Ｔｔｈ３より高くなったことを検出したときに、温度検出信号ＴＤＥＴ２を高温状態を示す低レベルに設定する（図１１（ｅ、ｆ））。すなわち、温度検出信号ＴＤＥＴ２は、チップ温度が境界温度Ｔｔｈ４を超え、さらにＴｔｈ３を超えるときのみ高レベルから低レベルに変化する。温度検出回路３８は、チップ温度が高温から低温への移行により境界温度Ｔｔｈ４（閾値電圧Ｖｔｈ４により示される）より低くなったことを検出したときに温度検出信号ＴＤＥＴ２を低温状態を示す高レベルに設定する（図１１（ｇ、ｈ））。すなわち、温度検出信号ＴＤＥＴ２は、チップ温度が境界温度Ｔｔｈ３を下回り、さらにＴｔｈ４を下回るときのみに低レベルから高レベルに変化する。
温度検出回路３８は、チップ温度が境界温度Ｔｔｈ１、Ｔｔｈ２の間にあるとき、および境界温度Ｔｔｈ３、Ｔｔｈ４の間にあるときに、温度検出信号ＴＤＥＴ１-２のレベルを維持する。また、チップ温度が境界温度Ｔｔｈ１の前後に変化するとき、境界温度Ｔｔｈ２の前後に変化するとき、境界温度Ｔｔｈ３の前後に変化するとき、および境界温度Ｔｔｈ４の前後に変化するとき、温度検出信号ＴＤＥＴ１-２のレベルは変化しない。境界温度は、Ｔｔｈ１＞Ｔｔｈ２＞Ｔｔｈ３＞Ｔｔｈ４である。
リフレッシュタイマ４０は、温度検出信号ＴＤＥＴ１-２の論理値が"１１"のとき、リフレッシュ要求信号ＲＲＥＱの生成間隔を長く設定する。リフレッシュタイマ４０は、温度検出信号ＴＤＥＴ１-２の論理値が"１０"のとき、リフレッシュ要求信号ＲＲＥＱの生成間隔を標準に設定する。リフレッシュタイマ４０は、温度検出信号ＴＤＥＴ１-２の論理値が"００"のとき、リフレッシュ要求信号ＲＲＥＱの生成間隔を短く設定する。
この実施形態においても、上述した第１および第２の実施形態と同様の効果を得ることができる。さらに、この実施形態では、リフレッシュの頻度を、チップ温度によって細か
く変化させることで、リフレッシュタイマ４０等の無駄な動作を防止でき、スタンバイ電流をさらに削減できる。
図１２は、本発明の半導体集積回路の第５の実施形態を示している。第１の実施形態で説明した要素と同一の要素については、同一の符号を付し、これらについては、詳細な説明を省略する。この実施形態の半導体集積回路は、シリコン基板上にＣＭＯＳプロセスを使用してセルフリフレッシュ機能を有するＤＲＡＭとして形成されている。ＤＲＡＭは、通常動作モード中に、外部コマンドＣＭＤに応答して読み出し動作、書き込み動作またはリフレッシュ動作（オートリフレッシュ）を実行する。
ＤＲＡＭは、セルフリフレッシュモード中に、内部で定期的に生成するリフレッシュ要求信号ＲＲＥＱに応答してリフレッシュ動作を実行する。ＤＲＡＭは、例えば、ノート型のパーソナルコンピュータに搭載されるワークメモリに使用される。
ＤＲＡＭは、第１の実施形態のコマンド入力回路１０、参照電圧生成回路１２、温度検出回路１４、リフレッシュタイマ１６および動作制御回路２４の代わりに、コマンド入力回路４４、参照電圧生成回路４６、温度検出回路４８、リフレッシュタイマ５０および動作制御回路５２を有している。その他の構成は、第１の実施形態とほぼ同じである。
コマンド入力回路４４（コマンドデコーダ）は、通常動作モード中に、コマンド端子を介して供給されるコマンド信号ＣＭＤ（例えば、ロウアドレスストローブ信号／ＲＡＳ、コラムアドレスストローブ信号／ＣＡＳ、書き込みイネーブル信号／ＷＥなど）を受信する。コマンド入力回路４４は、受信したコマンド信号ＣＭＤ（読み出しコマンド、書き込みコマンド、オートリフレッシュコマンド）を解読し、メモリコア２８に読み出し動作、書き込み動作またはリフレッシュ動作（オートリフレッシュ）を実行させるための内部コマンド信号ＩＣＭＤを出力する。
また、コマンド入力回路４４は、コマンド端子ＣＭＤを介してセルフリフレッシュコマンドを受けたときに、チップを通常動作モードからセルフリフレッシュモードに移行するために、セルフリフレッシュ信号ＳＲＥＦを内部コマンド信号ＩＣＭＤとして出力する。コマンド入力回路４４は、セルフリフレッシュモード中に、アクセス要求（読み出しコマンド、書き込みコマンド）およびオートリフレッシュコマンドを受け付けない。
参照電圧生成回路４６、温度検出回路４８およびリフレッシュタイマ５０は、セルフリフレッシュ信号ＳＲＥＦを受けている間に活性化され動作する。すなわち、これら回路４６、４８、５０は、通常動作モード中に動作を停止する。通常動作モード中に必要のない回路の動作を停止することで、ＤＲＡＭの消費電力を削減できる。参照電圧生成回路４６、温度検出回路４８およびリフレッシュタイマ５０の基本的な機能は、第１の実施形態の参照電圧生成回路１２、温度検出回路１４およびリフレッシュタイマ１６と同じである。
動作制御回路５２は、通常動作モード中に、コマンド入力回路４４から読み出しコマンド、書き込みコマンドまたはオートリフレッシュコマンドを受けたときに、メモリコア２８に読み出し動作、書き込み動作またはリフレッシュ動作を実行させるためのタイミング信号ＴＩＭＩＮＧを出力する。動作制御回路５２は、セルフリフレッシュモード中に、リフレッシュ要求信号ＲＲＥＱを受けたときに、メモリコア２８にリフレッシュ動作を実行させるためのタイミング信号ＴＩＭＩＮＧを出力する。動作制御回路５２の動作は、第１の実施形態の動作制御回路２４と同じである。但し、この実施形態では、読み出し要求または書き込み要求と、リフレッシュ要求とが競合することはない。このため、動作制御回路５２は、裁定回路を持たない。
この実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。さらに、この実施形態では、セルフリフレッシュモードを有するＤＲＡＭにおいても、スタンバイ電流（セルフリフレッシュ電流）を削減できる。
図１３は、本発明の半導体集積回路の第６の実施形態を示している。第１および第２の実施形態で説明した要素と同一の要素については、同一の符号を付し、これらについては、詳細な説明を省略する。この実施形態の半導体集積回路は、シリコン基板上にＣＭＯＳプロセスを使用して擬似ＳＲＡＭとして形成されている。
擬似ＳＲＡＭは、第２の実施形態の参照電圧生成回路３０および参照電圧設定回路３２の代わりに、参照電圧生成回路５４および参照電圧設定回路５６を有している。その他の構成は、第２の実施形態と同じである。
参照電圧設定回路５６は、参照電圧生成回路５４が生成する閾値電圧Ｖｔｈ１、Ｖｔｈ２の値をそれぞれ初期設定するために３ビットからなるヒューズ信号ＦＳを出力する。ヒューズ信号ＦＳの論理は、擬似ＳＲＡＭの製造工程中に固定される。参照電圧生成回路５４は、第２の実施形態と同様に、ヒューズ信号ＦＳの論理に応じた値の閾値電圧Ｖｔｈ１、Ｖｔｈ２を生成する。
図１４は、図１３に示した参照電圧設定回路５６および参照電圧生成回路５４の詳細を示している。参照電圧設定回路５６は、擬似ＳＲＡＭの製造工程中に論理が固定されるヒューズ信号ＦＳ（ＦＳ１-３）をそれぞれ出力するＲＯＭ部５６ａ（ＲＯＭ回路）を有している。ＲＯＭ部５６ａの構成は、第２の実施形態（図６）のＲＯＭ部３２ｃ、３２ｄと同じである。
参照電圧生成回路５４は、デコーダ５４ａ、可変抵抗５４ｂ、５４ｃ（可変抵抗部）および直列に接続された３つの抵抗からなる抵抗列５４ｄを有している。デコーダ５４ａは、３ビットのヒューズ信号ＦＳ１-３の論理をデコードし、８ビットのデコード信号のいずれか１つを活性化し、残りのデコード信号を非活性化する。８ビットのデコード信号は、可変抵抗５４ｂ、５４ｃの両方に供給される共通の信号である。
可変抵抗５４ｂ（第１可変抵抗）、抵抗列５４ｄおよび可変抵抗５４ｃ（第３可変抵抗）は、内部電源線ＶＩＩと接地線ＶＳＳとの間に直列に接続されている。抵抗列の互いに隣接する２つの抵抗の接続ノードから閾値電圧Ｖｔｈ１（またはＶｔｈ２）が生成される。
可変抵抗５４ｂ、５４ｃは、活性化されたデコード信号に応じて抵抗値を設定する。この際、可変抵抗５４ｂ、５４ｃの抵抗値の合計は、活性化されるデコード信号によらず、常に一定に設定される。すなわち、可変抵抗５４ｂの抵抗値がある値だけ増加すると、可変抵抗５４ｃの抵抗値は、同じ値だけ減少する。これにより、可変抵抗５４ｂ、抵抗列５４ｄおよび可変抵抗５４ｃの抵抗値の合計は、変わらない。このため、これら抵抗を流れる電流値を常に一定にでき、閾値電圧Ｖｔｈ１、Ｖｔｈ２の差を常に一定にできる。電圧差が一定になるため、温度検出回路１４が温度検出信号ＴＤＥＴのレベルを変化させる境界温度Ｔｔｈ１、Ｔｔｈ２の温度差を常に一定にでき、温度検出回路１４の設計が容易になる。
なお、閾値電圧Ｖｔｈ１、Ｖｔｈ２は、可変抵抗５４ｂの抵抗値を増加させ、可変抵抗５４ｃの抵抗値を減少させることで下がる。同様に、閾値電圧Ｖｔｈ１、Ｖｔｈ２は、可変抵抗５４ｂの抵抗値を減少させ、可変抵抗５４ｃの抵抗値を増加させることで上がる。
図１５は、図１４に示した参照電圧生成回路５４の一例を示している。可変抵抗５４ｂは、内部電源線ＶＩＩと抵抗列５４ｄとの間に並列に接続された抵抗Ｒ１−Ｒ８と、各抵抗Ｒ１−Ｒ８に直列に接続されたスイッチＳＷとを有している。スイッチＳＷは、デコーダ５４ａからのデコード信号のいずれかを受けている。活性化されたデコード信号を受けるスイッチＳＷはオンし、残りのスイッチＳＷはオフする。このため、抵抗Ｒ１−Ｒ８のいずれかが、抵抗列５４ｄに接続される。抵抗Ｒ１−Ｒ８は、この順に抵抗値が大きくなる。互いに隣接する抵抗（例えば、Ｒ１とＲ２、あるいはＲ５とＲ６）の抵抗値の差は全て等しく設計されている。
可変抵抗５４ｃの構成は、スイッチＳＷで受けるデコード信号の順序が逆転していることを除き、可変抵抗５４ｂと同じである。この実施形態では、デコード信号に応じて、可変抵抗５４ｂ、５４ｃの抵抗Ｒ１、Ｒ８が抵抗列５４ｄに接続され、あるいは、可変抵抗５４ｂ、５４ｃの抵抗Ｒ４、Ｒ５が抵抗列５４ｄに接続される。このため、上述したように、可変抵抗５４ｂ、５４ｃの抵抗値の合計は、常に一定になる。
この実施形態においても、上述した第１および第２の実施形態と同様の効果を得ることができる。さらに、この実施形態では、可変抵抗５４ｂ、５４ｃを用いて参照電圧生成回路５４を形成するため、抵抗列５４ｄの同じ接続ノードから電圧の異なる閾値電圧Ｖｔｈ１（またはＶｔｈ２）を生成できる。したがって、閾値電圧Ｖｔｈ１（またはＶｔｈ２）を選択するスイッチ（例えば、図６のスイッチ回路３０ａ）を抵抗列５４ｄに形成する必要がなくなり、抵抗列５４ｄを簡易に構成できる。
可変抵抗５４ｂ、５４ｃの抵抗値の合計を、常に一定にすることで、閾値電圧Ｖｔｈ１、Ｖｔｈ２を、その電圧差を常に一定にして増加または減少できる。このため、温度検出回路１４は、常に、一定の温度変化が生じたときに、温度検出信号ＴＤＥＴのレベルを変化させることができる。したがって、温度検出に関係する回路を容易に設計できる。
図１６は、本発明の半導体集積回路の第７の実施形態の要部を示している。第１、第４、第６の実施形態で説明した要素と同一の要素については、同一の符号を付し、これらについては、詳細な説明を省略する。この実施形態では、参照電圧設定回路５６および参照電圧生成回路５８が、第４の実施形態の参照電圧設定回路４２および参照電圧生成回路３６と相違する。その他の構成は、第４の実施形態と同じである。このため、図１６では、擬似ＳＲＡＭを構成する回路のうち、参照電圧設定回路５６および参照電圧生成回路５８のみを示す。参照電圧設定回路５６は、第６の実施形態と同じため、説明を省略する。
参照電圧生成回路５８は、第６の実施形態の抵抗列５４ｄの代わりに抵抗列５４ｅが形成されている。その他の構成は、第６の実施形態の参照電圧生成回路５４の論理構成と同じである。抵抗列５４ｅは、直列に接続された４つの抵抗を有している。互いに隣接する２つの抵抗の接続ノードから閾値電圧Ｖｔｈ１（または、Ｖｔｈ２、Ｖｔｈ３、Ｖｔｈ４）が生成される。
この実施形態においても、上述した第１、第２、第４、第６の実施形態と同様の効果を得ることができる。
図１７は、本発明の半導体集積回路の第８の実施形態を示している。第１および第５の実施形態で説明した要素と同一の要素については、同一の符号を付し、これらについては、詳細な説明を省略する。この実施形態の半導体集積回路は、シリコン基板上にＣＭＯＳプロセスを使用してセルフリフレッシュ機能を有するＤＲＡＭとして形成されている。ＤＲＡＭは、通常動作モード中に、外部コマンドＣＭＤに応答して読み出し動作、書き込み動作またはリフレッシュ動作（オートリフレッシュ）を実行する。
ＤＲＡＭは、セルフリフレッシュモード中に、内部で定期的に生成するリフレッシュ要求信号ＲＲＥＱに応答してリフレッシュ動作を実行する。ＤＲＡＭは、例えば、ノート型のパーソナルコンピュータに搭載されるワークメモリに使用される。ＤＲＡＭは、第５の実施形態のリフレッシュタイマ５０の代わりに、リフレッシュタイマ６０を有している。その他の構成は、第５の実施形態と同じである。
参照電圧生成回路４６、温度検出回路４８およびリフレッシュタイマ６０は、セルフリフレッシュ信号ＳＲＥＦを受けている間に活性化され動作する。すなわち、これら回路４６、４８、６０は、通常動作モード中に動作を停止する。
さらに、リフレッシュタイマ６０は、ＤＲＡＭが通常動作モードからセルフリフレッシュモードに移行した直後、チップ温度によらずリフレッシュ要求信号ＲＲＥＱの生成周期を短く初期設定する。換言すれば、チップ温度がＴｔｈ２より低い場合にも、リフレッシュ要求信号ＲＲＥＱの生成周期は、長くならない。その他の動作は、第５の実施形態と同じである。セルフリフレッシュモードに移行した直後は、ＤＲＡＭ内部の電源電圧の状態が安定しない場合がある。また、リフレッシュタイマ６０の発振周期が安定しない場合がある。不安定状態が過ぎるまで、リフレッシュ要求信号ＲＲＥＱの生成周期を短い側に設定しておくことで、ＤＲＡＭを安定して動作させることができる。換言すれば、メモリセルＭＣに保持されたデータが消失することを防止でき、メモリセルＭＣに保持されたデータの信頼性を向上できる。
図１８は、第８の実施形態におけるチップ温度の変化に伴う温度検出回路４８およびリフレッシュタイマ６０の動作を示している。リフレッシュタイマ６０は、セルフリフレッシュ信号ＳＲＥＦが低レベルから高レベルに変化し、ＤＲＡＭがセルフリフレッシュモードに移行したとき、リフレッシュ要求信号ＲＲＥＱの生成周期を、チップ温度に依存せず短く設定する（図１８（ａ））。リフレッシュタイマ６０は、リフレッシュ要求信号ＲＲＥＱを２回生成した後、リフレッシュ要求信号ＲＲＥＱの生成周期をチップ温度に依存して切り替える（図１８（ｂ））。
この例では、通常動作モードからセルフリフレッシュモードへの切り替わり時に、チップ温度はＴｔｈ２より低い。このため、リフレッシュ要求信号ＲＲＥＱの生成周期は、本来なら長く設定される。しかし、ＤＲＡＭの内部動作が、セルフリフレッシュモードに移行した直後から安定するまでの間に、リフレッシュ要求信号ＲＲＥＱの生成周期を短くしておくことで、上述したように、メモリセルＭＣに保持されたデータが消失することを防止できる。
この実施形態においても、上述した第１および第５の実施形態と同様の効果を得ることができる。さらに、この実施形態では、リフレッシュタイマ６０は、セルフリフレッシュモードに移行してから所定の期間、チップ温度に関わりなくリフレッシュ要求信号ＲＲＥＱの生成周期を短くする。このため、リフレッシュモードに移行した直後の内部か動作が不安定な期間に、メモリセルＭＣを確実にリフレッシュでき、メモリセルＭＣに保持されたデータの信頼性を向上できる。
図１９は、本発明の半導体集積回路の第９の実施形態を示している。第１の実施形態で説明した要素と同一の要素については、同一の符号を付し、これらについては、詳細な説明を省略する。この実施形態の半導体集積回路は、シリコン基板上にＣＭＯＳプロセスを使用して擬似ＳＲＡＭとして形成されている。擬似ＳＲＡＭは、第１の実施形態のリフレッシュタイマ１６の代わりに、リフレッシュタイマ６２を有している。その他の構成は、第１の実施形態と同じである。
リフレッシュタイマ６２は、チップ温度が高温から低温に移行することで温度検出信号ＴＤＥＴが高レベルに変化したときに、リフレッシュ要求信号ＲＲＥＱの周期を短い側から長い側に直ぐに切り替えない。リフレッシュ要求信号ＲＲＥＱの周期は、温度検出信号ＴＤＥＴが変化した後、さらにリフレッシュ要求信号ＲＲＥＱを２回生成した後に切り替えられ、長く設定される。リフレッシュ周期は、短いときの方が長いときより信頼性が高い。信頼性が低い側に移行するときに、移行時期を遅い側にずらすことで、万一、温度検出回路１４が、電源ノイズ等により誤って温度の低下を繰り返し検出した場合にも、メモリセルＭＣに保持されたデータが消失することを防止できる。この結果、メモリセルＭＣに保持されたデータの信頼性を向上でき、温度検出回路および半導体集積回路の誤動作を確実に防止できる。
一方、リフレッシュタイマ６２は、チップ温度が低温から高温に移行することで温度検出信号ＴＤＥＴのが低レベルに変化したときに、リフレッシュ要求信号ＲＲＥＱの周期を直ぐに長い側から短い側に切り替える。信頼性が高い側に移行するときは、その切替を迅速に行うことで、上述と同様にメモリセルＭＣに保持されたデータが消失することを防止できる。
図２０は、第９の実施形態におけるチップ温度の変化に伴う温度検出回路１４およびリフレッシュタイマ６２の動作を示している。温度検出信号ＴＤＥＴは、チップ温度が境界温度Ｔｔｈ１を下回り、さらにＴｔｈ２を下回るときのみに低レベルから高レベルに変化する（図２０（ａ））。このとき、リフレッシュタイマ６０は、リフレッシュ要求信号ＲＲＥＱの生成周期を直ぐに切り替えず、短い状態を保持する（図２０（ｂ））。リフレッシュタイマ６０は、温度検出信号ＴＤＥＴが高レベルに変化してから２回目のリフレッシュ要求信号ＲＲＥＱの生成に応答して、リフレッシュ要求信号ＲＲＥＱの生成周期を長く設定する（図２０（ｃ））。
一方、温度検出信号ＴＤＥＴは、チップ温度が境界温度Ｔｔｈ２を超え、さらにＴｔｈ１を超えるときのみ高レベルから低レベルに変化する（図２０（ｄ））。このとき、リフレッシュタイマ６０は、温度検出信号ＴＤＥＴの立ち下がりエッジに同期してリフレッシュ要求信号ＲＲＥＱの生成周期を短く設定する（図２０（ｅ））。
この実施形態においても、上述した第１の実施形態と同様の効果を得ることができる。さらに、この実施形態では、温度検出信号ＴＤＥＴのレベルが低レベル（高温）から高レベル（低温）に変化してから、リフレッシュ要求信号ＲＲＥＱの生成周期を切り替えるまでにタイムラグを設けることで、電源ノイズ等により温度検出回路１４の検出が大幅に変動する場合にも、温度検出回路１４および疑似ＳＲＡＭの誤動作を確実に防止できる。この結果、メモリセルＭＣに保持されたデータの信頼性を向上できる。
なお、上述した実施形態では、本発明を擬似ＳＲＡＭチップおよびＤＲＡＭチップに適用した例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、本発明をシステムＬＳＩに搭載される擬似ＳＲＡＭコアおよびＤＲＡＭコアに適用してもよい。
上述した実施形態では、本発明を擬似ＳＲＡＭまたはＤＲＡＭに適用した例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、本発明を内部クロック信号の周期をチップ温度に応じて変化させるロジックＬＳＩ等に適用してもよい。
また、上述した第２〜第４、第６、第７、第９の実施形態を擬似ＳＲＡＭでなくＤＲＡＭに適用してもよい。
上述した第２〜第４、第６、第７の実施形態では、ヒューズを有するＲＯＭ回路を用いて、擬似ＳＲＡＭの製造工程（例えば、試験工程）中に閾値電圧Ｖｔｈ１、Ｖｔｈ２等を初期設定する例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、擬似ＳＲＡＭの製造工程（例えば、組立工程）中に、ヒューズ信号ＦＳ１等の信号線をボンディングワイヤにより電源線ＶＩＩまたは接地線ＶＳＳに直接接続しても良い。
上述した第２の実施形態では、閾値電圧Ｖｔｈ１、Ｖｔｈ２を生成するために、参照電圧設定回路３２および参照電圧生成回路３０を閾値電圧Ｖｔｈ１、Ｖｔｈ２に対応してそれぞれ形成する例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、閾値電圧Ｖｔｈ１、Ｖｔｈ２に共通の参照電圧設定回路３２を形成し、参照電圧設定回路３２から出力される設定信号ＳＥＴを閾値電圧Ｖｔｈ１、Ｖｔｈ２にそれぞれ対応する参照電圧生成回路３０に共通に出力してもよい。
上述した第６の実施形態では、抵抗Ｒ１−Ｒ８を電源線ＶＩＩおよび接地線ＶＳＳと抵抗列５４ｄとの間に並列に接続して、可変抵抗５４ｂ、５４ｃを構成する例について述べた。本発明はかかる実施形態に限定されるものではない。例えば、図２１に示すように、複数の抵抗Ｒ９を電源線ＶＩＩおよび接地線ＶＳＳと抵抗列５４ｄとの間に直列に接続して可変抵抗５４ｅ、５４ｆを構成してもよい。この場合、抵抗Ｒ９の抵抗値は、すべて同じに設定される。そして、オンするスイッチに依存せず、９個の抵抗Ｒ９が電源線ＶＩＩと接地線ＶＳＳとの間に常に接続される。抵抗Ｒ９は、一般に、拡散抵抗あるいは配線抵抗を利用して製造される。このため、半導体製造工程の製造条件が変動した場合にも、全ての抵抗値Ｒ９の抵抗値の変化量は同じである。すなわち、全ての抵抗Ｒ９の抵抗値を常に同じに製造できる。この結果、製造条件が変動する場合にも、可変抵抗５４ｅ、５４ｆの抵抗値の合計を、常に一定にできる。
以上の実施形態において説明した発明を整理して、付記として開示する。
（付記１）
チップ温度が低温から高温への移行により第１境界温度より高くなったことを検出したときに温度検出信号を高温状態を示すレベルに設定し、チップ温度が高温から低温への移行により前記第１境界温度と異なる第２境界温度より低くなったことを検出したときに前記温度検出信号を低温状態を示すレベルに設定する温度検出回路と、
前記温度検出信号のレベルに応じて自身の動作状態を切り替える制御回路とを備えていることを特徴とする半導体集積回路。
（付記２）
付記１記載の半導体集積回路において、
前記温度検出回路は、チップ温度が前記第１境界温度と前記第２境界温度の間にあるときに前記温度検出信号のレベルを維持することを特徴とする半導体集積回路。
（付記３）
付記２記載の半導体集積回路において、
前記温度検出回路は、
電源線と接地線との間に直列に接続された抵抗およびバイポーラトランジスタを有し、前記抵抗および前記バイポーラトランジスタの接続ノードからチップ温度に対応する検出電圧を生成する温度検出部と、
前記第１境界温度に対応する第１参照電圧と前記検出電圧を比較する第１差動増幅器と、
前記第２境界温度に対応する第２参照電圧と前記検出電圧を比較する第２差動増幅器と、
前記第１および第２差動増幅器の比較結果に応じて前記温度検出信号のレベルを生成するフリップフロップとを備えていることを特徴とする半導体集積回路。
（付記４）
付記２記載の半導体集積回路において、
前記温度検出回路は、
電源線と接地線との間に直列に接続された抵抗およびバイポーラトランジスタを有し、前記抵抗および前記バイポーラトランジスタの接続ノードからチップ温度に対応する検出電圧を生成する温度検出部と、
基準参照電圧と前記検出電圧を比較し、比較結果を基準検出電圧として出力する基準差動増幅器と、
前記第１境界温度に対応する第１参照電圧と前記基準検出電圧を比較する第１差動増幅器と、
前記第２境界温度に対応する第２参照電圧と前記基準検出電圧を比較する第２差動増幅器と、
前記第１および第２差動増幅器の比較結果に応じて前記温度検出信号のレベルを生成するフリップフロップとを備えていることを特徴とする半導体集積回路。
（付記５）
付記３または付記４記載の半導体集積回路において、
電源線と接地線との間に直列に配置された複数の抵抗で構成され、所定の抵抗の接続ノードから前記第１および第２参照電圧をそれぞれ生成する抵抗列と、
前記抵抗列に直列に接続され、抵抗値を変更可能な可変抵抗部とを備えていることを特徴とする半導体集積回路。
（付記６）
付記５記載の半導体集積回路において、
前記可変抵抗部は、前記抵抗列と前記電源線との間に配置された第１可変抵抗と、前記抵抗列と前記接地線との間に配置された第２可変抵抗とを備えていることを特徴とする半導体集積回路。
（付記７）
付記６記載の半導体集積回路において、
前記第１および第２可変抵抗の抵抗値は、その合計が常に一定になるように設定されることを特徴とする半導体集積回路。
（付記８）
付記５記載の半導体集積回路において、
前記可変抵抗部の抵抗値を予め設定するＲＯＭ回路を備えていることを特徴とする半導体集積回路。
（付記９）
付記２記載の半導体集積回路において、
複数種の電圧を生成する電圧生成回路と、
複数種の電圧のうちいずれか２つを選択し、第１および第２参照電圧として出力するスイッチ回路と、
前記スイッチ回路が選択する電圧を予め設定するＲＯＭ回路とを備えていることを特徴とする半導体集積回路。
（付記１０）
付記１記載の半導体集積回路において、
ダイナミックメモリセルを有するメモリアレイを備え、
前記制御回路は、前記メモリセルをリフレッシュするためのリフレッシュ要求信号の生成周期を、前記温度検出信号のレベルに応じて切り替えるリフレッシュタイマであることを特徴とする半導体集積回路。
（付記１１）
付記１０記載の半導体集積回路において、
外部端子を介して供給されるアクセス要求である読み出しコマンド信号および書き込みコマンド信号を解読するコマンドデコーダと、
前記読み出しコマンド信号および前記書き込みコマンド信号に応答するアクセス動作と、前記リフレッシュ要求信号に応答するリフレッシュ動作とを実行するために、前記メモリアレイを動作するためのタイミング信号を出力する動作制御回路とを備え、
前記動作制御回路は、前記読み出しコマンド信号および前記書き込みコマンド信号と前記リフレッシュ要求信号とが競合するときに、前記アクセス動作と前記リフレッシュ動作とのどちらを優先させるかを決める裁定回路を備えていることを特徴とする半導体集積回路。
（付記１２）
付記１０記載の半導体集積回路において、
通常動作モード中に、外部端子を介して供給されるアクセス要求である読み出しコマンド信号および書き込みコマンド信号と、前記通常動作モードをセルフリフレッシュモードに移行させるセルフリフレッシュコマンド信号とを解読するコマンドデコーダと、
前記読み出しコマンド信号および前記書き込みコマンド信号に応答するアクセス動作と、前記リフレッシュ要求信号に応答するリフレッシュ動作とを実行するために、前記メモリアレイを動作するためのタイミング信号を出力する動作制御回路とを備え、
前記リフレッシュタイマは、前記コマンドデコーダがセルフリフレッシュコマンド信号を解読したときに動作を開始することを特徴とする半導体集積回路。
（付記１３）
付記１２記載の半導体集積回路において、
前記リフレッシュタイマは、前記通常動作モードから前記セルフリフレッシュモードに移行した後、所定数の前記リフレッシュ要求信号を生成するまで前記温度検出信号のレベルに関わらず前記リフレッシュ要求信号の生成周期を短い側に固定し、所定数の前記リフレッシュ要求信号を生成した後、前記温度検出信号のレベルに応じて、前記生成周期を切り替えることを特徴とする半導体集積回路。
（付記１４）
付記１０記載の半導体集積回路において、
前記リフレッシュタイマは、前記リフレッシュ要求信号の生成周期を、前記温度検出信号のレベルが変化した後、さらに所定数の前記リフレッシュ要求信号を生成した後切り替えることを特徴とする半導体集積回路。
（付記１５）
付記１４記載の半導体集積回路において、
前記リフレッシュタイマは、高温から低温への移行により前記温度検出信号のレベルが変化した後、さらにこのレベル変化から所定数の前記リフレッシュ要求信号を生成した後、前記生成周期を長くし、低温から高温への移行により前記温度検出信号のレベルが変化した後、このレベル変化に応答して前記生成周期を短くすることを特徴とする半導体集積回路。
付記６の半導体集積回路では、第１可変抵抗および第２可変抵抗を、抵抗列の電源線側および接地線側に配置することで、第１および第２参照電圧の調整を、簡易かつ詳細に行うことができる。
付記７の半導体集積回路では、第１および第２可変抵抗の抵抗値の合計を、常に一定にすることで、第１および第２参照電圧の電圧差を常に一定にして、第１および第２参照電圧の値を増加または減少できる。この結果、温度検出回路は、常に一定の温度変化が生じたときに、温度検出信号のレベルを変化させることができる。
付記８の半導体集積回路では、可変抵抗部の抵抗値は、ＲＯＭ回路により予め設定される。このため、製造条件の変動または製品仕様に応じて、最適な第１および第２参照電圧を生成でき、最適な特性を有する半導体集積回路を製造できる。
付記９の半導体集積回路では、電圧生成回路は、複数種の電圧を生成する。スイッチ回路は、複数種の電圧のうちいずれか２つを選択し、第１および第２参照電圧として出力する。ＲＯＭ回路は、スイッチ回路が選択する電圧を予め設定する。スイッチ回路を、ＲＯＭ回路の設定値に応じて、選択することで、複数種の第１および第２参照電圧を生成できる。このため、製造条件の変動または製品仕様に応じて、最適な特性を有する半導体集積回路を製造できる。
付記１５の半導体集積回路では、生成周期は、高温から低温への移行により温度検出信号のレベルが変化した後には長くならず、さらにこのレベル変化から所定数の前記リフレッシュ要求信号を生成した後に長くなる。また、生成周期は、低温から高温への移行により温度検出信号のレベルが変化した後、このレベル変化に応答して短くなる。チップ温度が高温から低温に移行することで温度検出信号のレベルが変化したときに、すなわち、メモリセルに保持しているデータの信頼性が低い側に移行するときに、その移行時期を遅い側にずらすことで、メモリセルに保持されたデータの信頼性が低下することを防止できる。
以上、本発明について詳細に説明してきたが、上記の実施形態およびその変形例は発明の一例に過ぎず、本発明はこれに限定されるものではない。本発明を逸脱しない範囲で変形可能であることは明らかである。
本発明の半導体集積回路の第１の実施形態を示すブロック図である。 図１に示した温度検出回路およびリフレッシュタイマの詳細を示すブロック図である。 図２に示した温度検出回路の動作を示す波形図である。 第１の実施形態におけるチップ温度の変化に伴う温度検出回路およびリフレッシュタイマの動作を示す波形図である。 本発明の半導体集積回路の第２の実施形態を示すブロック図である。 図５に示した参照電圧設定回路および参照電圧生成回路の詳細を示す回路図である。 本発明の半導体集積回路の第３の実施形態の要部を示す回路図である。 図７に示した温度検出回路の動作を示す波形図である。 本発明の半導体集積回路の第４の実施形態を示すブロック図である。 図９に示した温度検出回路の詳細を示す回路図である。 第４の実施形態におけるチップ温度の変化に伴う温度検出回路およびリフレッシュタイマの動作を示す波形図である。 本発明の半導体集積回路の第５の実施形態を示すブロック図である。 本発明の半導体集積回路の第６の実施形態を示すブロック図である。 図１３に示した参照電圧設定回路および参照電圧生成回路の詳細を示す回路図である。 図１４に示した参照電圧生成回路の一例を示す回路図である。 本発明の半導体集積回路の第７の実施形態の要部を示す回路図である。 本発明の半導体集積回路の第８の実施形態を示すブロック図である。 第８の実施形態におけるチップ温度の変化に伴う温度検出回路およびリフレッシュタイマの動作を示す波形図である。 本発明の半導体集積回路の第９の実施形態を示すブロック図である。 第９の実施形態におけるチップ温度の変化に伴う温度検出回路およびリフレッシュタイマの動作を示す波形図である。 図１４に示した参照電圧生成回路の別の例を示す回路図である。 ダイナミックメモリセルのデータ保持時間の温度依存性を示す特性図である。 従来の温度検出回路を有する半導体集積回路の不具合の一例を示す説明図である。 従来の温度検出回路を有する半導体集積回路の不具合の別の例を示す説明図である。
符号の説明
１０ コマンド入力回路
１２ 参照電圧生成回路
１４ 温度検出回路
１４ａ 温度検出部
１４ｂ、１４ｃ 差動増幅器
１４ｄ フリップフロップ
１６ リフレッシュタイマ
１６ａ リング発振器
１６ｂ 分周回路
１６ｃ セレクタ
１８ リフレッシュアドレス生成回路
２０ アドレス入力回路
２２ データ入出力回路
２４ 動作制御回路
２５ 裁定回路
２６ アドレス切替回路
２８ メモリコア
３０ 参照電圧生成回路
３０ａ スイッチ回路
３２ 参照電圧設定回路
３２ａ ＲＯＭ回路
３２ｂ デコーダ
３４ 温度検出回路
３４ａ 基準差動増幅器
３６ 参照電圧生成回路
３８ 温度検出回路
３８ｂ、３８ｃ 差動増幅器
３８ｄ フリップフロップ
４０ リフレッシュタイマ
４２ 参照電圧設定回路
４４ コマンド入力回路
４６ 参照電圧生成回路
４８ 温度検出回路
５０ リフレッシュタイマ
５２ 動作制御回路
５４ 参照電圧生成回路
５４ｂ、５４ｃ 可変抵抗
５４ｄ 抵抗列
５６ 参照電圧設定回路
５８ 参照電圧生成回路
６０ リフレッシュタイマ
６２ リフレッシュタイマ
ＡＲＹ メモリアレイ
ＢＰ１ バイポーラトランジスタ
ＣＤＥＣ コラムデコーダ
ＣＭＤ コマンド信号
ＦＳ１、ＦＳ０ ヒューズ信号
ＩＣＭＤ 内部コマンド信号
ＭＣ ダイナミックメモリセル
Ｎ０１ 検出電圧
Ｎ１１ 基準検出電圧
ＰＲＥ プリチャージ回路
ＲＲＥＱ リフレッシュ要求信号
Ｒ１ 抵抗
ＳＡ センスアンプ
ＳＢ センスバッファ
ＳＥＴ 設定信号
ＳＲＥＦ セルフリフレッシュ信号
ＴＤＥＴ、ＴＤＥＴ１、ＴＤＥＴ２ 温度検出信号
Ｔｔｈ１、Ｔｔｈ２、Ｔｔｈ３、Ｔｔｈ４ 境界温度
Ｖｔｈ１、Ｖｔｈ２、Ｖｔｈ３、Ｖｔｈ４ 閾値電圧
ＷＡ ライトアンプ
ＷＤＥＣ ワードデコーダ

Claims (9)

  1. チップ温度が低温から高温への移行により第１境界温度より高くなったことを検出したときに温度検出信号を高温状態を示すレベルに設定し、チップ温度が高温から低温への移行により前記第１境界温度に比して低い第２境界温度より低くなったことを検出したときに前記温度検出信号を低温状態を示すレベルに設定し、チップ温度が前記第１境界温度と前記第２境界温度の間にあるときに前記温度検出信号のレベルを維持する温度検出回路と、
    前記温度検出信号のレベルに応じて自身の動作状態を切り替える制御回路とを備え、
    前記温度検出回路は、
    チップ温度に対応する検出電圧を生成する温度検出部と、
    前記第１境界温度に対応する第１参照電圧と前記第２境界温度に対応する第２参照電圧との間の基準参照電圧と前記検出電圧を比較し、比較結果を基準検出電圧として出力する基準差動増幅器と、
    前記第１参照電圧と前記基準検出電圧を比較する第１差動増幅器と、
    前記第２参照電圧と前記基準検出電圧を比較する第２差動増幅器と、
    前記第１および第２差動増幅器の比較結果に応じて前記温度検出信号のレベルを生成するフリップフロップとを備えていることを特徴とする半導体集積回路。
  2. 請求項１記載の半導体集積回路において、
    前記温度検出部は、電源線と接地線との間に直列に接続された抵抗およびバイポーラトランジスタを有し、前記抵抗および前記バイポーラトランジスタの接続ノードからチップ温度に対応する前記検出電圧を生成することを特徴とする半導体集積回路。
  3. 請求項１記載の半導体集積回路において、
    前記基準差動増幅器は、前記検出電圧の電圧変化波形に比べて急峻な電圧変化波形を有する前記基準検出電圧を出力することを特徴とする半導体集積回路。
  4. 請求項１記載の半導体集積回路において、
    電源線と接地線との間に直列に配置された複数の抵抗で構成され、所定の抵抗の接続ノードから前記第１および第２参照電圧をそれぞれ生成する抵抗列と、
    前記抵抗列に直列に接続され、抵抗値を変更可能な可変抵抗部とを備えていることを特徴とする半導体集積回路。
  5. 請求項１記載の半導体集積回路において、
    ダイナミックメモリセルを有するメモリアレイを備え、
    前記制御回路は、前記メモリセルをリフレッシュするためのリフレッシュ要求信号の生成周期を、前記温度検出信号のレベルに応じて切り替えるリフレッシュタイマであることを特徴とする半導体集積回路。
  6. 請求項５記載の半導体集積回路において、
    外部端子を介して供給されるアクセス要求である読み出しコマンド信号および書き込みコマンド信号を解読するコマンドデコーダと、
    前記読み出しコマンド信号および前記書き込みコマンド信号に応答するアクセス動作と、前記リフレッシュ要求信号に応答するリフレッシュ動作とを実行するために、前記メモリアレイを動作するためのタイミング信号を出力する動作制御回路とを備え、
    前記動作制御回路は、前記読み出しコマンド信号および前記書き込みコマンド信号と前記リフレッシュ要求信号とが競合するときに、前記アクセス動作と前記リフレッシュ動作とのどちらを優先させるかを決める裁定回路を備えていることを特徴とする半導体集積回路。
  7. 請求項５記載の半導体集積回路において、
    通常動作モード中に、外部端子を介して供給されるアクセス要求である読み出しコマンド信号および書き込みコマンド信号と、前記通常動作モードをセルフリフレッシュモードに移行させるセルフリフレッシュコマンド信号とを解読するコマンドデコーダと、
    前記読み出しコマンド信号および前記書き込みコマンド信号に応答するアクセス動作と、前記リフレッシュ要求信号に応答するリフレッシュ動作とを実行するために、前記メモリアレイを動作するためのタイミング信号を出力する動作制御回路とを備え、
    前記リフレッシュタイマは、前記コマンドデコーダがセルフリフレッシュコマンド信号を解読したときに動作を開始することを特徴とする半導体集積回路。
  8. 請求項７記載の半導体集積回路において、
    前記リフレッシュタイマは、前記通常動作モードから前記セルフリフレッシュモードに移行した後、所定数の前記リフレッシュ要求信号を生成するまで前記温度検出信号のレベルに関わらず前記リフレッシュ要求信号の生成周期を短い側に固定し、所定数の前記リフレッシュ要求信号を生成した後、前記温度検出信号のレベルに応じて、前記生成周期を切り替えることを特徴とする半導体集積回路。
  9. 請求項５記載の半導体集積回路において、
    前記リフレッシュタイマは、前記リフレッシュ要求信号の生成周期を、前記温度検出信号のレベルが変化した後、さらに所定数の前記リフレッシュ要求信号を生成した後切り替えることを特徴とする半導体集積回路。
JP2004187938A 2003-11-05 2004-06-25 半導体集積回路 Expired - Fee Related JP4477429B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2004187938A JP4477429B2 (ja) 2003-11-05 2004-06-25 半導体集積回路
CNB2004100809900A CN1331229C (zh) 2003-11-05 2004-10-26 半导体集成电路
US10/980,293 US7149644B2 (en) 2003-11-05 2004-11-04 Semiconductor integrated circuit
DE602004007865T DE602004007865T2 (de) 2003-11-05 2004-11-04 Integrierte Halbleiterschaltung mit Temperaturdetektor
EP04026152A EP1530218B1 (en) 2003-11-05 2004-11-04 Semiconductor integrated circuit having temperature detector
US11/589,068 US7532996B2 (en) 2003-11-05 2006-10-30 Semiconductor integrated circuit
US12/426,584 US7844411B2 (en) 2003-11-05 2009-04-20 Semiconductor integrated circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003375276 2003-11-05
JP2004187938A JP4477429B2 (ja) 2003-11-05 2004-06-25 半導体集積回路

Publications (2)

Publication Number Publication Date
JP2005158222A JP2005158222A (ja) 2005-06-16
JP4477429B2 true JP4477429B2 (ja) 2010-06-09

Family

ID=34436952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004187938A Expired - Fee Related JP4477429B2 (ja) 2003-11-05 2004-06-25 半導体集積回路

Country Status (5)

Country Link
US (3) US7149644B2 (ja)
EP (1) EP1530218B1 (ja)
JP (1) JP4477429B2 (ja)
CN (1) CN1331229C (ja)
DE (1) DE602004007865T2 (ja)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050118952A (ko) * 2004-06-15 2005-12-20 삼성전자주식회사 히스테리리스 특성을 갖는 온도 감지 회로
KR100610011B1 (ko) * 2004-07-29 2006-08-09 삼성전자주식회사 셀프 리프레쉬 주기 제어회로
JP4838518B2 (ja) * 2005-02-22 2011-12-14 富士通セミコンダクター株式会社 半導体記憶装置
US7532532B2 (en) * 2005-05-31 2009-05-12 Micron Technology, Inc. System and method for hidden-refresh rate modification
CN100449901C (zh) * 2005-09-22 2009-01-07 华为技术有限公司 一种防止设备内部燃烧向外蔓延的装置
KR100791918B1 (ko) * 2006-05-08 2008-01-04 삼성전자주식회사 셀프 보정 기능을 가지는 온도 센서 회로 및 그 방법
JP4850578B2 (ja) * 2006-05-19 2012-01-11 富士通セミコンダクター株式会社 半導体記憶装置及びリフレッシュ周期制御方法
KR100832029B1 (ko) * 2006-09-28 2008-05-26 주식회사 하이닉스반도체 온도 정보 출력 장치 및 그를 갖는 반도체 소자
KR100834403B1 (ko) * 2007-01-03 2008-06-04 주식회사 하이닉스반도체 안정적인 셀프리프레쉬 동작을 수행하는 메모리장치 및셀프리프레쉬주기 제어신호 생성방법
US8063504B2 (en) 2007-05-07 2011-11-22 Analogix Semiconductor, Inc. Systems and methods for powering circuits for a communications interface
US9041241B2 (en) 2007-05-07 2015-05-26 Analogix Semiconductor, Inc. Systems and methods for powering a charging circuit of a communications interface
US8175555B2 (en) 2007-05-07 2012-05-08 Analogix Semiconductor, Inc. Apparatus and method for termination powered differential interface periphery
US8035359B2 (en) * 2007-05-07 2011-10-11 Analogix Semiconductor, Inc. Apparatus and method for recovery of wasted power from differential drivers
WO2009008081A1 (ja) * 2007-07-12 2009-01-15 Fujitsu Microelectronics Limited 半導体装置
JP5006739B2 (ja) * 2007-09-10 2012-08-22 株式会社リコー 温度検出回路およびそれを用いた電子機器
TW200912265A (en) * 2007-09-12 2009-03-16 Unisense Technology Co Ltd Adjustment method and adjustment system for temperature sensing component
EP2232341A1 (en) 2007-12-27 2010-09-29 Arçelik Anonim Sirketi Safety circuit for a household appliance
US7876135B2 (en) * 2008-02-29 2011-01-25 Spectra Linear, Inc. Power-on reset circuit
JP5303985B2 (ja) * 2008-03-27 2013-10-02 富士通セミコンダクター株式会社 半導体記憶装置、半導体記憶装置の動作方法およびメモリシステム
US8449173B1 (en) * 2008-04-10 2013-05-28 Google Inc. Method and system for thermal testing of computing system components
US8552791B2 (en) * 2008-09-23 2013-10-08 Decicon, Inc. Protected power switch with low current consumption
JP5498047B2 (ja) * 2009-04-01 2014-05-21 株式会社東芝 半導体集積回路
JP2011170943A (ja) 2010-02-22 2011-09-01 Sony Corp 記憶制御装置、記憶装置、記憶装置システム
JP5738141B2 (ja) * 2011-09-20 2015-06-17 ルネサスエレクトロニクス株式会社 半導体装置及び温度センサシステム
CN103544987B (zh) * 2012-07-09 2016-04-27 晶豪科技股份有限公司 具有自我更新时序电路的半导体存储器元件
JP6101047B2 (ja) * 2012-11-07 2017-03-22 キヤノン株式会社 情報処理装置及びその制御方法、並びにプログラム
JP2014098978A (ja) * 2012-11-13 2014-05-29 Sony Corp メモリ制御装置、メモリシステム、情報処理システムおよびメモリ制御方法
US9147461B1 (en) 2012-11-28 2015-09-29 Samsung Electronics Co., Ltd. Semiconductor memory device performing a refresh operation, and memory system including the same
KR102254098B1 (ko) * 2014-11-20 2021-05-20 삼성전자주식회사 온도를 센싱할 수 있는 반도체 칩, 및 상기 반도체 칩을 포함하는 반도체 시스템
US9999025B2 (en) * 2016-03-08 2018-06-12 Verily Life Sciences Llc Beacon using an FBAR-based oscillator
US10305373B2 (en) 2016-04-15 2019-05-28 Emerson Climate Technologies, Inc. Input reference signal generation systems and methods
US10656026B2 (en) 2016-04-15 2020-05-19 Emerson Climate Technologies, Inc. Temperature sensing circuit for transmitting data across isolation barrier
US10284132B2 (en) 2016-04-15 2019-05-07 Emerson Climate Technologies, Inc. Driver for high-frequency switching voltage converters
US9933842B2 (en) 2016-04-15 2018-04-03 Emerson Climate Technologies, Inc. Microcontroller architecture for power factor correction converter
US10277115B2 (en) 2016-04-15 2019-04-30 Emerson Climate Technologies, Inc. Filtering systems and methods for voltage control
US10763740B2 (en) 2016-04-15 2020-09-01 Emerson Climate Technologies, Inc. Switch off time control systems and methods
US10312798B2 (en) 2016-04-15 2019-06-04 Emerson Electric Co. Power factor correction circuits and methods including partial power factor correction operation for boost and buck power converters
US10212657B2 (en) 2016-04-27 2019-02-19 Verily Life Sciences Llc Bluetooth low energy beacon with FBAR-based oscillator-per-channel
US10097387B1 (en) 2016-08-15 2018-10-09 Verily Life Sciences Llc Temperature-stable FBAR transmitter
JP2019101515A (ja) * 2017-11-29 2019-06-24 ルネサスエレクトロニクス株式会社 半導体装置及びその電源監視方法
US10497423B1 (en) * 2018-05-14 2019-12-03 Nanya Technology Corporation Frequency-adjusting circuit, electronic memory, and method for determining a refresh frequency for a plurality of dram chips
KR20200065703A (ko) * 2018-11-30 2020-06-09 에스케이하이닉스 주식회사 메모리 시스템
CN113870917B (zh) * 2020-06-30 2023-09-12 长鑫存储技术有限公司 半导体装置
JP2022035175A (ja) * 2020-08-20 2022-03-04 キオクシア株式会社 半導体記憶装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4730228A (en) * 1986-03-21 1988-03-08 Siemens Aktiengesellschaft Overtemperature detection of power semiconductor components
JP2521783B2 (ja) * 1987-09-28 1996-08-07 三菱電機株式会社 半導体装置およびその製造方法
JPH03207084A (ja) 1990-01-08 1991-09-10 Nec Corp ダイナミック型半導体メモリ
US5278796A (en) * 1991-04-12 1994-01-11 Micron Technology, Inc. Temperature-dependent DRAM refresh circuit
JP3186276B2 (ja) * 1992-01-21 2001-07-11 松下電器産業株式会社 温度検知回路およびダイナミック・ランダムアクセス・メモリ装置
JPH07141865A (ja) * 1993-06-28 1995-06-02 Mitsubishi Electric Corp 発振回路および半導体記憶装置
KR950010624B1 (ko) * 1993-07-14 1995-09-20 삼성전자주식회사 반도체 메모리장치의 셀프리프레시 주기조절회로
JP3637181B2 (ja) * 1997-05-09 2005-04-13 株式会社東芝 コンピュータシステムおよびそのクーリング制御方法
US5875142A (en) * 1997-06-17 1999-02-23 Micron Technology, Inc. Integrated circuit with temperature detector
US6134167A (en) * 1998-06-04 2000-10-17 Compaq Computer Corporation Reducing power consumption in computer memory
US6281760B1 (en) * 1998-07-23 2001-08-28 Texas Instruments Incorporated On-chip temperature sensor and oscillator for reduced self-refresh current for dynamic random access memory
EP1081477B1 (en) * 1999-08-31 2006-10-18 STMicroelectronics S.r.l. CMOS Temperature sensor
JP2001332082A (ja) 2000-05-18 2001-11-30 Nec Corp 強誘電体メモリ
JP4021643B2 (ja) * 2001-10-29 2007-12-12 富士通株式会社 温度検出機能を備えた半導体装置
FR2834343B1 (fr) * 2001-12-28 2004-04-09 St Microelectronics Sa Detecteur thermique
US6921199B2 (en) * 2002-03-22 2005-07-26 Ricoh Company, Ltd. Temperature sensor
JP4363871B2 (ja) * 2003-03-19 2009-11-11 Ｏｋｉセミコンダクタ株式会社 半導体装置
WO2004095465A1 (ja) * 2003-04-23 2004-11-04 Fujitsu Limited 半導体記憶装置
US7027343B2 (en) * 2003-09-22 2006-04-11 Micron Technology Method and apparatus for controlling refresh operations in a dynamic memory device
JP4237109B2 (ja) * 2004-06-18 2009-03-11 エルピーダメモリ株式会社 半導体記憶装置及びリフレッシュ周期制御方法

Also Published As

Publication number Publication date
US20090204358A1 (en) 2009-08-13
DE602004007865T2 (de) 2007-12-20
EP1530218B1 (en) 2007-08-01
CN1331229C (zh) 2007-08-08
JP2005158222A (ja) 2005-06-16
EP1530218A3 (en) 2005-08-31
US20070043522A1 (en) 2007-02-22
US7532996B2 (en) 2009-05-12
US7149644B2 (en) 2006-12-12
DE602004007865D1 (de) 2007-09-13
US7844411B2 (en) 2010-11-30
US20050093618A1 (en) 2005-05-05
EP1530218A2 (en) 2005-05-11
CN1614781A (zh) 2005-05-11

Similar Documents

Publication Publication Date Title
JP4477429B2 (ja) 半導体集積回路
US7580303B2 (en) Semiconductor memory having a precharge voltage generation circuit for reducing power consumption
US9378799B2 (en) Semiconductor device having a memory and calibration circuit that adjusts output buffer impedance dependent upon auto-refresh commands
US6384674B2 (en) Semiconductor device having hierarchical power supply line structure improved in operating speed
US7295483B2 (en) Semiconductor memory
JP5742508B2 (ja) 半導体メモリ、システムおよび半導体メモリの動作方法
US6297624B1 (en) Semiconductor device having an internal voltage generating circuit
US9082505B2 (en) Method for triggering a delay-locked loop (DLL) update operation or an impedance calibration operation in a dynamic random access memory device
US6724679B2 (en) Semiconductor memory device allowing high density structure or high performance
KR100335537B1 (ko) 전환 가능한 멀티 비트 반도체 기억 장치
KR101046668B1 (ko) 반도체 기억 장치, 반도체 기억 장치의 동작 방법 및 메모리 시스템
KR20030091657A (ko) 반도체 기억 장치
US20030031081A1 (en) Semiconductor memory device operating in synchronization with data strobe signal
JP4664126B2 (ja) 半導体メモリ
EP1530217A2 (en) Semiconductor integrated circuit having temperature detector
JP4962301B2 (ja) 半導体集積回路およびシステム
JP2000055742A (ja) 温度検出回路、温度検出回路の校正方法、及び、半導体記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070518

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100309

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100311

R150 Certificate of patent or registration of utility model

Ref document number: 4477429

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees