JP4363871B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4363871B2
JP4363871B2 JP2003075123A JP2003075123A JP4363871B2 JP 4363871 B2 JP4363871 B2 JP 4363871B2 JP 2003075123 A JP2003075123 A JP 2003075123A JP 2003075123 A JP2003075123 A JP 2003075123A JP 4363871 B2 JP4363871 B2 JP 4363871B2
Authority
JP
Japan
Prior art keywords
temperature
transistor
cpu
potential
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003075123A
Other languages
English (en)
Other versions
JP2004281985A (ja
Inventor
安弘 徳永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2003075123A priority Critical patent/JP4363871B2/ja
Priority to US10/668,331 priority patent/US6896408B2/en
Publication of JP2004281985A publication Critical patent/JP2004281985A/ja
Application granted granted Critical
Publication of JP4363871B2 publication Critical patent/JP4363871B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、温度検出回路を備えた半導体装置、特に、CPU等の論理回路を搭載した半導体チップの温度検出機能を備えた半導体装置に関する。
【０００２】
【従来の技術】
論理回路としてのセントラルプロセッサユニット（以下、CPU）は、近年高速化の要求が高まっている。これに伴って、CPUの高速動作による発熱も増大しており、抵抗値の増加、消費電力の増加、半導体装置の劣化の加速現象が発生している。この結果、CPU動作の不具合が発生したり、暴走する等の問題が生じている。
【０００３】
この問題を回避するために、従来、CPUの外部に温度センサを配置して温度の監視を行うことによりCPUが暴走する前に警告を発する等の対策がとられている。このようなシステムの一例としては、例えば、CPUと外部回路とを接続する為のインターフェース回路を設け、CPUの外部に周辺温度を測定するための温度センサを配置し、そのセンサを制御するセンサ制御回路を設け、このセンサ制御回路をインターフェース回路とCPUに接続する構成のシステムがある。
【０００４】
上記従来のシステムによれば、CPUの周辺温度が設定値よりも高い温度になった場合に、センサ制御回路で一旦情報を受け取り、処理された信号をCPUに提供し、これにより動作周波数を低減させたり、警報を発する等の処理を行ってCPUの暴走を防ぐようになっている。
【０００５】
その他の従来技術としては、PN接合ダイオードに定電流源より順方向電流を供給し、その時のダイオードの両端の電圧を測定することにより、電圧と温度との関係を利用して温度を測定するものがある（例えば、特許文献１参照）。
【０００６】
【特許文献１】
特開平５−２８３７４９号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、CPUの外部に温度センサーを配置する前述の方法は、CPU周囲の温度を検出しているにすぎず、CPU自体の温度を測定しているわけではないので、リアルタイムにチップの温度を精度良く制御出来ないという問題点があった。
【０００８】
この発明は、前記従来の問題点を解決し、CPUチップの温度を直接測定する温度検出回路をチップ内部に組み込むことにより、精度良くリアルタイムにCPUの温度制御を行う機能を備えた半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するために、本発明の半導体装置に於いては、CPUと同一のチップ内に温度検出回路を設け、この温度検出回路が電源電位VDDと接地電位間に直列接続されたPMOSトランジスタとNMOSトランジスタから構成される温度検知部を備え、PMOSトランジスタとNMOSトランジスタの接続点（充電ノード）と接地電位間の浮遊容量をPMOSトランジスタとNMOSトランジスタのオフリーク電流の差分電流により充電することにより接続点の電位を変化させ、この電位が所定の期間内に閾値レベルに達した時にCPUの温度が設定温度に達したと判定するようにしている。
【００１０】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
図２は、本発明の半導体装置の全体構成を示す図であり、図において、CPU11と外部回路とを接続するためにインターフェース回路12が接続され、またCPU11の内部にチップ温度を検出するための温度検出回路13が接続され、その検出回路を制御する制御回路14が接続されている。制御回路14の出力は、CPU11の内部に接続されている。
【００１１】
［第１の実施の形態］
図１は、温度検出回路の第１の実施の形態を示す回路図であり、TRpはPチャネルMOS（PMOS)トランジスタを、TRnはNチャネルMOS（NMOS)トランジスタを表している。入力信号EN1は、TRp11とTRn12のゲートに接続され、リセット信号RESET1はTRn13のゲートに接続されている。また、ノードC1（充電ノードとも称する）はTRp11のドレインとTRn13のドレインの接続点であり、TRn14のゲートに接続されている。TRp11のソースは電源（VDD)に接続され、TRn12は、そのソースをTRn14のドレインに接続し、ドレインを信号出力ノードOUT1に接続している。TRn14のソースは接地電位（GND)に接続されている。また、TRp15のソースは、電源VDDに接続され、ドレインが出力ノードOUT1に接続され、ゲートにはプリチャージ信号PRE1が接続されている。更に、インバータ回路INV11とINV12により構成されたデータ保持回路が出力ノードOUT1に接続されている。このインバータの寸法(W/L)は、TRn12,TRn14及びTRp15より小さい寸法で構成されている。
【００１２】
次に図３のタイムチャートを用いて、図２の回路の動作を説明する。
区間A:プリチャージ信号PRE1は"L"レベルでTRp15を導通させ、ノードOUT1を"H"レベルにプリチャージし、入力信号EN1は"L"レベルであり、リセット信号RESET1は"L"レベルであるので、TRp11がON状態TRn13がOFF状態となり、ノードC1は"H"レベルに充電される。これにより、TRn12はOFF状態、TRn14はON状態となり出力ノードOUT1は"H"レベルに保持される。
【００１３】
区間B:プリチャージ信号PRE1は"L"レベルを維持し、リセット信号RESET1が"L"レベルから"H"レベルに遷移し、信号EN1は"L"レベルから"H"レベルに遷移する。これによりノードC1に充電されていた電荷がTRn13を介して放電され、ノードC1は"H"レベルから"L"レベルに変化する。この時、TRp15とTRn12はON状態となるが、TRn14がOFF状態となるため、出力ノードOUT1は"H"レベルのまま変化しない。
【００１４】
区間C:プリチャージ信号PRE1を立ち上げることにより、TRp15をOFFさせ、出力ノードOUT1への充電（プリチャージ）を終了する。この状態は、後述の区間Eが終了するまで保持される。
【００１５】
区間D:所定の周期Tで周期的にリセット信号RESET1を入力することにより、ノードC1に充電されている電荷を放電させる。温度の上昇に伴ってノードC1を充電する電流（Ioff(TRp11)−Ioff(TRp13)：Ioff はTRp11とTRn13のオフリーク電流であり、その温度特性については図６を参照のこと）の指数関数的な増加により、上記周期Tの間にノードC1の電位が上昇する。
【００１６】
区間E:ノードC1の電位の上昇によりTRn14の閾値を超えると、TRn14はON状態となり、またTRn12は、EN1が"H"レベルを維持しているためON状態であるため、プリチャージ期間で出力ノードOUT1に蓄積されていた電荷が放電され、OUT1の電位は、"H"レベルから"L"レベルに変化する。この時、TRp15にもオフリーク電流が流れるが、この電流値は10-9(A/um)のオーダーであるのに対し、出力ノードOUT1の電位を保持しているインバータ対(INV11,INV12)のON電流は10-4(A/um)のオーダーであるため、TRp15のオフリーク電流によって出力ノードOUT1の電位が変動することは無い。
【００１７】
区間F:前記区間Eにおいて、CPUチップの温度が所定の温度を超えたことが検出されると、CPUは所定の処理を行った後、前記プリチャージ信号PRE1を"L"レベル（有効）とし、信号EN1を"L"レベルとすることにより、出力ノードOUT1を初期状態である"H"レベルに充電する。
【００１８】
この回路のオフリーク電流の電流源であるTRp11のゲート幅Wは、以下のようにして決定される。NMOSトランジスタとPMOSトランジスタの単位長当たりのオフリーク電流値は同一であり、実際には、オフリーク電流はTRp11のゲート幅WpとTRn13のゲート幅Wnの差分値（Wd=Wp-Wn)を用いて算出される。温度を検知する周期は前記リセット信号RESET1の周期Tであり、ノードC1と接地間の浮遊容量をCとすると、この容量Cに蓄積される電荷により上昇する電位Vは以下に示す式（１）により表すことが出来る。
V = ( 10(Ta/50)-11.5 * Wd * T ) / C （１）
但し、TaはCPUチップの温度である。この設定温度をTa=125（度C)とし、C=10fF,T=10nsとすると、式（１）により、V=Wd/10となるので、TRn14の閾値電圧Vthを0.6VとするとWd=6・mとなるように、TRp11とTRn13のゲート幅Wp,Wnを設定すればよいことになる。
【００１９】
以上説明したように、CPUは制御回路14を介して出力ノードOUT1の電位を読み取り、"H"レベルから"L"レベルに変化したことを検知すると、熱暴走などによりデータが破壊される前に、それらのデータを安全な場所に格納した後システムを停止させることが出来る。システムを停止させた後は、前記区間Fにおいて、回路を初期化し、再び温度を検知できるようにすることが出来る。
【００２０】
［第２の実施の形態］
図４は、温度検出回路の第２の実施の形態を示す回路図であり、第１の実施の形態における回路と異なる点はTRp16が追加され、そのゲートが出力ノードOUT1に接続され、そのソースが電源電位VDDに、ドレインがノードC1（充電ノード）に接続されている点である。
【００２１】
この回路の動作は、第１の実施の形態における温度検出回路の動作と同様であるが、前記トランジスタTRp16が追加されたことにより、区間Dの最後でノードC1の電位がTRn14の閾値を超えてTRn14がON状態になり、出力ノードOUT1の電位がH"レベルから"L"レベルに変化すると、TRp16がON状態となるので、ノードC1の浮遊容量Cが急速に充電される。これにより、CPUの温度が設定温度を超えたことを検知した際に出力ノードOUT1を確実に"L"レベルに保持するので、誤動作を防止することができる。
【００２２】
【発明の効果】
以上詳細に説明したように、この発明によれば、CPUと同一のチップ内に温度検出回路を設け、この温度検出回路が電源電位VDDと接地電位間に直列接続されたPMOSトランジスタとNMOSトランジスタから構成される温度検知部を備え、PMOSトランジスタとNMOSトランジスタの接続点（充電ノード）と接地電位間の浮遊容量をPMOSトランジスタとNMOSトランジスタのオフリーク電流の差分電流により充電することにより充電ノードの電位を変化させ、この電位が所定の期間内に閾値レベルに達した時にCPUの温度が設定温度に達したと判定するので、精度の良くリアルタイムにCPUの温度制御を行う機能を備えた半導体装置を提供することが出来る。
【図面の簡単な説明】
【図１】 本発明の半導体装置における温度検出回路の第１の実施の形態を示す回路図である。
【図２】本発明の半導体装置の全体構成を示す図である。
【図３】本発明の第１の実施の形態における温度検出回路の動作を説明する為のフローチャートである。
【図４】本発明の半導体装置における温度検出回路の第２の実施の形態を示す回路図である。
【図５】本発明の第２の実施の形態における温度検出回路の動作を説明する為のフローチャートである。
【図６】 MOSトランジスタの単位長さ当たりのオフリーク電流（Ioff)と温度（Ta)との関係を示す図である。
【符号の説明】
TRp11、TRp15、TRp16 PMOSトランジスタ
TRn12、TRn13、TRn14 NMOSトランジスタ
INV11、INV12 インバータ回路
PRE1 出力ノードOUT1のプリチャージ信号
EN1 トランジスタTRp11の入力信号
RESET1 TRn13の入力信号
C1 充電ノード
OUT1 出力ノード
VDD 電源電位

Claims (3)

  1. 中央処理装置（ＣＰＵ）を搭載したチップと同一のチップ内に前記ＣＰＵの温度を測定する為の温度検出回路を備え、
    前記温度検出回路はトランジスタのオフリーク電流の温度依存性を用いて温度を検出し、かつ、トランジスタのオフリーク電流をトランジスタの浮遊容量に充電することにより当該浮遊容量が接続される充電ノードの電位を上昇させ、この電位レベルとトランジスタの閾値とを比較することにより前記ＣＰＵの温度が所定の温度に到達したことを検知する温度検知部と、この温度検知部の信号により駆動され検知信号を出力及び保持する検知信号出力部から構成され、
    前記温度検知部は、電源電位ＶＤＤと接地電位間に直列接続された第１のＰＭＯＳトランジスタと第１のＮＭＯＳトランジスタから構成され、前記充電ノードは、前記第１のＰＭＯＳトランジスタのドレインと第１のＮＭＯＳトランジスタのドレインの接続点であり、この充電ノードと接地電位間の浮遊容量が、前記第１のＰＭＯＳトランジスタ及びＮＭＯＳトランジスタがＯＦＦ状態の時に、第１のＰＭＯＳトランジスタのオフリーク電流と第１のＮＭＯＳトランジスタのオフリーク電流との差分電流により充電されることを特徴とする半導体装置。
  2. 中央処理装置（ＣＰＵ）を搭載したチップと同一のチップ内に前記ＣＰＵの温度を測定する為の温度検出回路を備え、
    前記温度検出回路はトランジスタのオフリーク電流の温度依存性を用いて温度を検出し、かつ、トランジスタのオフリーク電流をトランジスタの浮遊容量に充電することにより当該浮遊容量が接続される充電ノードの電位を上昇させ、この電位レベルとトランジスタの閾値とを比較することにより前記ＣＰＵの温度が所定の温度に到達したことを検知する温度検知部と、この温度検知部の信号により駆動され検知信号を出力及び保持する検知信号出力部から構成され、
    前記検知信号出力部は、電源電位ＶＤＤと接地電位間に直列接続された第２のＰＭＯＳトランジスタと第２、第３のＮＭＯＳトランジスタの直列接続回路及びこの直列回路の出力ノードに接続されたデータ保持回路から構成され、第２のＰＭＯＳトランジスタのドレインが前記出力ノードに接続されると共に、前記第２のＮＭＯＳトランジスタのドレインに接続され、該第２のＮＭＯＳトランジスタのゲートは前記第１のＰＭＯＳトランジスタのゲートに接続され、ドレインが第３のＮＭＯＳトランジスタのドレインに接続され、前記第３のＮＭＯＳトランジスタのゲートは、前記充電ノードに接続され、ソースが接地されており、前記出力ノードは温度検知を開始した時点で前記第２のＰＭＯＳトランジスによりプリチャージされており、前記充電ノードの電位が第３のＮＭＯＳトランジスタの閾値を超えた時点で、前記第２及び第３のＮＭＯＳトランジスタがＯＮ状態となることにより、前記出力ノードに蓄積されていたプリチャージ電荷を放電させて、前記出力ノードの電位を変化させ、この変化された電位を前記データ保持回路に保持することを特徴とする半導体装置。
  3. 前記検知信号出力部は、更にソースを電源電位ＶＤＤに接続した第３のＰＭＯＳトランジスタを備え、そのゲートを前記出力ノードに接続し、ドレインを前記充電ノードに接続し、ＣＰＵの温度が設定温度に達し、前記出力ノードのプリチャージ電荷が放電された時に、ＯＮ状態となり前記充電ノードの浮遊容量の充電を加速することを特徴とする請求項２記載の半導体装置。
JP2003075123A 2003-03-19 2003-03-19 半導体装置 Expired - Fee Related JP4363871B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003075123A JP4363871B2 (ja) 2003-03-19 2003-03-19 半導体装置
US10/668,331 US6896408B2 (en) 2003-03-19 2003-09-24 Temperature detection from differences in off leak currents of NMOS and PMOS transistors on CPU chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003075123A JP4363871B2 (ja) 2003-03-19 2003-03-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2004281985A JP2004281985A (ja) 2004-10-07
JP4363871B2 true JP4363871B2 (ja) 2009-11-11

Family

ID=32984770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003075123A Expired - Fee Related JP4363871B2 (ja) 2003-03-19 2003-03-19 半導体装置

Country Status (2)

Country Link
US (1) US6896408B2 (ja)
JP (1) JP4363871B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4477429B2 (ja) * 2003-11-05 2010-06-09 富士通マイクロエレクトロニクス株式会社 半導体集積回路
US7255476B2 (en) * 2004-04-14 2007-08-14 International Business Machines Corporation On chip temperature measuring and monitoring circuit and method
JP4641164B2 (ja) * 2004-09-14 2011-03-02 ルネサスエレクトロニクス株式会社 過熱検出回路
FR2901634B1 (fr) * 2006-05-23 2008-08-29 Converteam Sas Procede et dispositif de mesure de temperature de jonction d'un composant electronique.
JP5359886B2 (ja) * 2007-12-28 2013-12-04 日本電気株式会社 温度測定装置及び方法
US7904847B2 (en) * 2008-02-18 2011-03-08 International Business Machines Corporation CMOS circuit leakage current calculator
US9816872B2 (en) * 2014-06-09 2017-11-14 Qualcomm Incorporated Low power low cost temperature sensor
US20170234816A1 (en) * 2015-05-11 2017-08-17 The Trustees Of Columbia University In The City Of New York Temperature sensor based on direct threshold-voltage sensing for on-chip dense thermal monitoring
CN107167265A (zh) * 2017-06-08 2017-09-15 浙江工业大学 易于集成的温度检测电路
US10833668B2 (en) 2019-03-07 2020-11-10 Analog Devices International Unlimited Company Integrated and distributed over temperature protection for power management switches
CN110749381B (zh) * 2019-11-26 2021-09-10 北京无线电测量研究所 一种温度检测电路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2257118B1 (ja) * 1974-01-04 1976-11-26 Commissariat Energie Atomique
US4185253A (en) * 1978-09-27 1980-01-22 Eaton Corporation Temperature sensitive relaxation oscillator
US4994688A (en) * 1988-05-25 1991-02-19 Hitachi Ltd. Semiconductor device having a reference voltage generating circuit
JPH05283749A (ja) 1992-03-31 1993-10-29 Clarion Co Ltd 温度検出装置
US7216064B1 (en) * 1993-09-21 2007-05-08 Intel Corporation Method and apparatus for programmable thermal sensor for an integrated circuit
JP3752796B2 (ja) * 1997-03-26 2006-03-08 日産自動車株式会社 温度検知回路
US5961215A (en) * 1997-09-26 1999-10-05 Advanced Micro Devices, Inc. Temperature sensor integral with microprocessor and methods of using same
US6157244A (en) * 1998-10-13 2000-12-05 Advanced Micro Devices, Inc. Power supply independent temperature sensor
DE69933670D1 (de) * 1999-08-31 2006-11-30 St Microelectronics Srl Temperaturfühler in Cmos-Technologie
JP2002064150A (ja) * 2000-06-05 2002-02-28 Mitsubishi Electric Corp 半導体装置
JP2002032988A (ja) * 2000-07-18 2002-01-31 Mitsubishi Electric Corp 内部電圧発生回路

Also Published As

Publication number Publication date
JP2004281985A (ja) 2004-10-07
US6896408B2 (en) 2005-05-24
US20040184510A1 (en) 2004-09-23

Similar Documents

Publication Publication Date Title
US7679412B2 (en) Power supply circuit
US8049145B1 (en) Semiconductor device having variable parameter selection based on temperature and test method
US6937074B2 (en) Power-up signal generator in semiconductor device
US7095665B2 (en) Sense amplifier driver and semiconductor device comprising the same
JP4363871B2 (ja) 半導体装置
TW200409121A (en) Method and system for controlling an SRAM sense amplifier clock
JP4047689B2 (ja) パワーオンリセット回路
US9129680B2 (en) Self-biasing multi-reference
JPH08147974A (ja) クロッキング回路
US20130214820A1 (en) Apparatus and method to tolerate floating input pin for input buffer
US9558841B2 (en) Generating stabilized output signals during fuse read operations
JP2003318708A (ja) 遅延回路及び遅延方法
TWI387871B (zh) 具電路延遲評估機制之適應性功率控制裝置
US6392855B1 (en) Floating body charge monitor circuit for partially depleted SOI CMOS technology
US9129695B2 (en) Self-biasing current reference
JP3184163B2 (ja) 電源回路
KR100192930B1 (ko) 반도체 칩의 패시베이션 감지 회로
US8194491B2 (en) Power-up circuit
JP2003258111A (ja) 半導体集積回路
EP0459297B1 (en) Semiconductor memory device having transfer gate array associated with monitoring circuit for bit line pair
KR100812605B1 (ko) 파워업신호 생성장치
JPH01173387A (ja) 半導体集積回路
JP2005166095A (ja) スタティック型半導体メモリ
JP2006311651A (ja) 半導体装置
TW201435903A (zh) 單端感測放大器電路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050825

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060923

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060929

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080331

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090818

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090818

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120828

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130828

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees