JP3184163B2 - 電源回路 - Google Patents
電源回路Info
- Publication number
- JP3184163B2 JP3184163B2 JP33328698A JP33328698A JP3184163B2 JP 3184163 B2 JP3184163 B2 JP 3184163B2 JP 33328698 A JP33328698 A JP 33328698A JP 33328698 A JP33328698 A JP 33328698A JP 3184163 B2 JP3184163 B2 JP 3184163B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- power supply
- harbor
- regulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路内の
ロジック回路等の電源として使用される電源回路に関
し、特に、チップ面積の縮小化が可能な電源回路に関す
る。
ロジック回路等の電源として使用される電源回路に関
し、特に、チップ面積の縮小化が可能な電源回路に関す
る。
【０００２】
【従来の技術】従来、半導体集積回路内のロジック回路
の電源回路としてハーバー回路及びレギュレータ回路が
設けられた回路が使用されている。図４は従来の電源回
路を示すブロック図である。
の電源回路としてハーバー回路及びレギュレータ回路が
設けられた回路が使用されている。図４は従来の電源回
路を示すブロック図である。
【０００３】従来の電源回路においては、クロック信号
が入力され電源電圧ＶＤＤをＶＤＤ／２まで降圧するハ
ーバー回路２１にハーバー比較電圧線２６及びハーバー
選択電圧線２８が接続されている。また、電源電圧ＶＤ
Ｄを任意の電圧値ＶＲまで降圧するレギュレータ回路２
２にレギュレータ比較電圧線２７及びレギュレータ選択
電圧線２９が接続されている。そして、ハーバー比較電
圧線２６及びレギュレータ比較電圧線２７にコンパレー
タ回路２３が接続されている。
が入力され電源電圧ＶＤＤをＶＤＤ／２まで降圧するハ
ーバー回路２１にハーバー比較電圧線２６及びハーバー
選択電圧線２８が接続されている。また、電源電圧ＶＤ
Ｄを任意の電圧値ＶＲまで降圧するレギュレータ回路２
２にレギュレータ比較電圧線２７及びレギュレータ選択
電圧線２９が接続されている。そして、ハーバー比較電
圧線２６及びレギュレータ比較電圧線２７にコンパレー
タ回路２３が接続されている。
【０００４】更に、コンパレータ回路２３の出力により
オン／オフが制御されるスイッチＳＷＶＨ及びスイッチ
ＳＷＶＲが設けられている。スイッチＳＷＶＨはコンパ
レータ回路２３に直接接続されているが、スイッチＳＷ
ＶＲはインバータ２４を介してコンパレータ回路２３に
接続されている。従って、スイッチＳＷＶＨとスイッチ
ＳＷＶＲとには逆位相の出力が伝達される。
オン／オフが制御されるスイッチＳＷＶＨ及びスイッチ
ＳＷＶＲが設けられている。スイッチＳＷＶＨはコンパ
レータ回路２３に直接接続されているが、スイッチＳＷ
ＶＲはインバータ２４を介してコンパレータ回路２３に
接続されている。従って、スイッチＳＷＶＨとスイッチ
ＳＷＶＲとには逆位相の出力が伝達される。
【０００５】また、ハーバー選択電圧線２８はスイッチ
ＳＷＶＨに接続され、レギュレータ選択電圧線２９はス
イッチＳＷＶＲに接続されている。そして、スイッチＳ
ＷＶＨ及びＳＷＶＲの他端はロジック回路２５に共通接
続されている。従って、コンパレータ回路２３の出力は
逆位相になるようにスイッチＳＷＶＨ及びスイッチＳＷ
ＶＲに伝達され、いずれかのスイッチがオン状態になっ
たときに、ロジック回路２５にハーバー回路２１又はレ
ギュレータ回路２２からの電圧が供給される。
ＳＷＶＨに接続され、レギュレータ選択電圧線２９はス
イッチＳＷＶＲに接続されている。そして、スイッチＳ
ＷＶＨ及びＳＷＶＲの他端はロジック回路２５に共通接
続されている。従って、コンパレータ回路２３の出力は
逆位相になるようにスイッチＳＷＶＨ及びスイッチＳＷ
ＶＲに伝達され、いずれかのスイッチがオン状態になっ
たときに、ロジック回路２５にハーバー回路２１又はレ
ギュレータ回路２２からの電圧が供給される。
【０００６】このように構成された従来の電源回路にお
いては、コンパレータ回路２３にハーバー比較電圧線２
６を介してハーバー回路２１の出力電圧ＶＤＤ／２が入
力され、レギュレータ比較電圧線２７を介してレギュレ
ータ回路２２の出力電圧ＶＲが入力される。そして、コ
ンパレータ回路２３によりそれらの電位差が検出され
る。その結果、電圧ＶＤＤ／２が電圧ＶＲより大きい場
合には、スイッチＳＷＶＨがオン状態とされ、スイッチ
ＳＷＶＲがオフ状態とされ、ハーバー選択電圧線２８の
電圧がロジック回路２５に供給される。一方、電圧ＶＤ
Ｄ／２が電圧ＶＲ以下である場合には、スイッチＳＷＶ
Ｒがオン状態とされ、スイッチＳＷＶＨがオフ状態とさ
れ、レギュレータ選択電圧線２９の電圧がロジック回路
２５に供給される。
いては、コンパレータ回路２３にハーバー比較電圧線２
６を介してハーバー回路２１の出力電圧ＶＤＤ／２が入
力され、レギュレータ比較電圧線２７を介してレギュレ
ータ回路２２の出力電圧ＶＲが入力される。そして、コ
ンパレータ回路２３によりそれらの電位差が検出され
る。その結果、電圧ＶＤＤ／２が電圧ＶＲより大きい場
合には、スイッチＳＷＶＨがオン状態とされ、スイッチ
ＳＷＶＲがオフ状態とされ、ハーバー選択電圧線２８の
電圧がロジック回路２５に供給される。一方、電圧ＶＤ
Ｄ／２が電圧ＶＲ以下である場合には、スイッチＳＷＶ
Ｒがオン状態とされ、スイッチＳＷＶＨがオフ状態とさ
れ、レギュレータ選択電圧線２９の電圧がロジック回路
２５に供給される。
【０００７】
【発明が解決しようとする課題】しかしながら、近時、
チップ面積を小さくすることによる製品の小型化及びコ
スト削減がマイクロコンピュータの開発において重要と
なってきているのに対し、上述の従来の電源回路に使用
されているコンパレータ回路２３には高い精度が必要さ
れるので、チップ面積の縮小化は困難である。また、コ
ンパレータ回路２３によりオン／オフが制御されるスイ
ッチＳＷＶＨ及びＳＷＶＲもチップ面積の縮小化を妨げ
る原因となっている。従って、上述の従来の電源回路は
小型化及びコスト削減には不適当であるという問題点が
ある。
チップ面積を小さくすることによる製品の小型化及びコ
スト削減がマイクロコンピュータの開発において重要と
なってきているのに対し、上述の従来の電源回路に使用
されているコンパレータ回路２３には高い精度が必要さ
れるので、チップ面積の縮小化は困難である。また、コ
ンパレータ回路２３によりオン／オフが制御されるスイ
ッチＳＷＶＨ及びＳＷＶＲもチップ面積の縮小化を妨げ
る原因となっている。従って、上述の従来の電源回路は
小型化及びコスト削減には不適当であるという問題点が
ある。
【０００８】本発明はかかる問題点に鑑みてなされたも
のであって、チップ面積を縮小することができる電源回
路を提供することを目的とする。
のであって、チップ面積を縮小することができる電源回
路を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明に係る電源回路
は、電源から電源電圧を入力し所定の電圧を出力するレ
ギュレータ回路と、前記電源から電源電圧を入力しその
１／２の電圧を出力するハーバー回路と、前記レギュレ
ータ回路から出力される電圧が前記ハーバー回路から出
力される電圧より高くなったことにより、前記レギュレ
ータ回路から流れる電流を検出し、この検出結果に基づ
き前記ハーバー回路の動作を停止させる制御回路と、を
有することを特徴とする。
は、電源から電源電圧を入力し所定の電圧を出力するレ
ギュレータ回路と、前記電源から電源電圧を入力しその
１／２の電圧を出力するハーバー回路と、前記レギュレ
ータ回路から出力される電圧が前記ハーバー回路から出
力される電圧より高くなったことにより、前記レギュレ
ータ回路から流れる電流を検出し、この検出結果に基づ
き前記ハーバー回路の動作を停止させる制御回路と、を
有することを特徴とする。
【００１０】本発明においては、ハーバー回路から出力
される電圧が所定の電圧以下となったときにレギュレー
タ回路から所定の電圧が出力されるので、従来の電源回
路で使用されていた高精度のコンパレータ回路及びこれ
に付随するスイッチは不要となる。従って、チップ面積
の縮小化が可能である。
される電圧が所定の電圧以下となったときにレギュレー
タ回路から所定の電圧が出力されるので、従来の電源回
路で使用されていた高精度のコンパレータ回路及びこれ
に付随するスイッチは不要となる。従って、チップ面積
の縮小化が可能である。
【００１１】前記レギュレータ回路は、前記電源から入
力した電源電圧を前記所定の電圧まで降圧して出力する
ものであってもよく、前記制御回路は、前記レギュレー
タ回路に接続され前記電流を検出する電流検出回路と、
前記電流検出回路から出力された信号に基づき前記ハー
バー回路へのクロック信号の供給を制御するクロック制
御回路と、を有することができる。
力した電源電圧を前記所定の電圧まで降圧して出力する
ものであってもよく、前記制御回路は、前記レギュレー
タ回路に接続され前記電流を検出する電流検出回路と、
前記電流検出回路から出力された信号に基づき前記ハー
バー回路へのクロック信号の供給を制御するクロック制
御回路と、を有することができる。
【００１２】また、前記レギュレータ回路は、前記電源
電圧が供給されるソースを有する電界効果トランジスタ
と、この電界効果トランジスタのドレインと接地との間
に接続された抵抗素子と、前記所定の電圧と前記ドレイ
ンの電圧とを比較しこの比較結果を前記電界効果トラン
ジスタのゲートに出力する比較回路と、を有してもよ
い。
電圧が供給されるソースを有する電界効果トランジスタ
と、この電界効果トランジスタのドレインと接地との間
に接続された抵抗素子と、前記所定の電圧と前記ドレイ
ンの電圧とを比較しこの比較結果を前記電界効果トラン
ジスタのゲートに出力する比較回路と、を有してもよ
い。
【００１３】更に、前記制御回路は、前記比較回路と前
記ゲートとの間に接続されていてもよい。
記ゲートとの間に接続されていてもよい。
【００１４】更にまた、前記所定の電圧は前記比較回路
の正転入力に入力され、前記ドレインの電圧は前記比較
回路の反転入力に入力され、前記電界効果トランジスタ
のチャネルの導電型はｐ型であってもよい。
の正転入力に入力され、前記ドレインの電圧は前記比較
回路の反転入力に入力され、前記電界効果トランジスタ
のチャネルの導電型はｐ型であってもよい。
【００１５】
【発明の実施の形態】以下、本発明の実施例に係る電源
回路について、添付の図面を参照して具体的に説明す
る。図１は本発明の実施例に係る電源回路を示すブロッ
ク図である。
回路について、添付の図面を参照して具体的に説明す
る。図１は本発明の実施例に係る電源回路を示すブロッ
ク図である。
【００１６】本実施例には、クロック信号が入力される
クロック制御回路３が設けられている。更に、電池電源
の電源電圧ＶＤＤを電圧ＶＤＤ／２まで降圧するハーバ
ー回路１がクロック制御回路３に接続されており、クロ
ック信号は外部からクロック制御回路３を介してハーバ
ー回路１に供給される。
クロック制御回路３が設けられている。更に、電池電源
の電源電圧ＶＤＤを電圧ＶＤＤ／２まで降圧するハーバ
ー回路１がクロック制御回路３に接続されており、クロ
ック信号は外部からクロック制御回路３を介してハーバ
ー回路１に供給される。
【００１７】また、クロック制御回路３には、クロック
停止信号線９が接続されており、このクロック停止信号
線９の他端に電流検出回路４が接続されている。クロッ
ク制御回路３及び電流検出回路４からハーバー回路１の
動作制御を行う制御回路が構成されている。更に、電流
検出回路４には、レギュレータ電流検知信号線８が接続
されており、このレギュレータ電流検知信号線８の他端
に電池電源の電源電圧ＶＤＤを任意の電圧値ＶＲまで降
圧するレギュレータ回路２が接続されている。
停止信号線９が接続されており、このクロック停止信号
線９の他端に電流検出回路４が接続されている。クロッ
ク制御回路３及び電流検出回路４からハーバー回路１の
動作制御を行う制御回路が構成されている。更に、電流
検出回路４には、レギュレータ電流検知信号線８が接続
されており、このレギュレータ電流検知信号線８の他端
に電池電源の電源電圧ＶＤＤを任意の電圧値ＶＲまで降
圧するレギュレータ回路２が接続されている。
【００１８】ハーバー回路１には、ハーバー電圧供給線
６が接続され、レギュレータ回路２には、レギュレータ
電圧供給線７が接続され、これらの電圧供給線６及び７
はロジック回路５に共通接続されている。即ち、ハーバ
ー回路１及びレギュレータ回路２はロジック回路５の電
源供給源となっている。
６が接続され、レギュレータ回路２には、レギュレータ
電圧供給線７が接続され、これらの電圧供給線６及び７
はロジック回路５に共通接続されている。即ち、ハーバ
ー回路１及びレギュレータ回路２はロジック回路５の電
源供給源となっている。
【００１９】ハーバー回路１は、２つのコンデンサが直
列又は並列を繰り返す構造となっており、クロック信号
によりＶＤＤ／２の電圧を発生することができる回路で
ある。
列又は並列を繰り返す構造となっており、クロック信号
によりＶＤＤ／２の電圧を発生することができる回路で
ある。
【００２０】一方、レギュレータ回路２は、あるシステ
ムにおいて任意に設定された基準電圧に対して、同等の
電圧を発生することができる回路である。図２は本発明
の実施例におけるレギュレータ回路２を示すブロック図
である。
ムにおいて任意に設定された基準電圧に対して、同等の
電圧を発生することができる回路である。図２は本発明
の実施例におけるレギュレータ回路２を示すブロック図
である。
【００２１】レギュレータ回路２には、所定の基準電圧
が正転入力に供給されるコンパレータ回路１１が設けら
れている。コンパレータ回路１１の出力にはｐチャネル
ＭＯＳトランジスタＴ１のゲートが接続されている。ト
ランジスタＴ１のソースには、電源電圧ＶＤＤが供給さ
れ、ドレインには、抵抗素子１２が接続されている。抵
抗素子１２の他端は接地されている。また、トランジス
タＴ１のドレインはコンパレータ回路１１の反転入力に
も接続されている。そして、レギュレータ電流検知信号
線８はコンパレータ回路１１の出力に接続され、レギュ
レータ電圧供給線７はトランジスタＴ１のドレインに接
続されている。
が正転入力に供給されるコンパレータ回路１１が設けら
れている。コンパレータ回路１１の出力にはｐチャネル
ＭＯＳトランジスタＴ１のゲートが接続されている。ト
ランジスタＴ１のソースには、電源電圧ＶＤＤが供給さ
れ、ドレインには、抵抗素子１２が接続されている。抵
抗素子１２の他端は接地されている。また、トランジス
タＴ１のドレインはコンパレータ回路１１の反転入力に
も接続されている。そして、レギュレータ電流検知信号
線８はコンパレータ回路１１の出力に接続され、レギュ
レータ電圧供給線７はトランジスタＴ１のドレインに接
続されている。
【００２２】また、電流検出回路４は、レギュレータ回
路２からロジック回路５への電流経路が発生したことを
検出する機能を有している。図３は本発明の実施例にお
ける電流検出回路４を示すブロック図である。
路２からロジック回路５への電流経路が発生したことを
検出する機能を有している。図３は本発明の実施例にお
ける電流検出回路４を示すブロック図である。
【００２３】電流検出回路４においては、レギュレータ
電流検知信号線８にゲートが接続されたｐチャネルＭＯ
ＳトランジスタＴ２が設けられている。トランジスタＴ
２のソースには、電源電圧ＶＤＤが供給され、ドレイン
には、抵抗素子１５が接続されている。抵抗素子１５の
他端は接地されている。また、トランジスタＴ２のドレ
インには、インバータ１４の入力が接続されており、こ
のインバータ１４の出力が接続されたラッチ回路１３が
設けられている。ラッチ回路１３には、電源電圧ＶＤＤ
が供給されると共に、クロック停止信号線９が接続され
ている。
電流検知信号線８にゲートが接続されたｐチャネルＭＯ
ＳトランジスタＴ２が設けられている。トランジスタＴ
２のソースには、電源電圧ＶＤＤが供給され、ドレイン
には、抵抗素子１５が接続されている。抵抗素子１５の
他端は接地されている。また、トランジスタＴ２のドレ
インには、インバータ１４の入力が接続されており、こ
のインバータ１４の出力が接続されたラッチ回路１３が
設けられている。ラッチ回路１３には、電源電圧ＶＤＤ
が供給されると共に、クロック停止信号線９が接続され
ている。
【００２４】また、クロック制御回路３は、電流検出回
路４からクロック停止信号線９を介して伝達された信号
に基づいてハーバー回路１へのクロック信号の供給のオ
ン／オフを制御する回路である。
路４からクロック停止信号線９を介して伝達された信号
に基づいてハーバー回路１へのクロック信号の供給のオ
ン／オフを制御する回路である。
【００２５】このように構成された本実施例において
は、レギュレータ回路２からロジック回路５へ電流が流
れたことが電流検出回路４により検出されていない場合
には、ハーバー回路１へクロック信号がクロック制御回
路３を介して供給されるが、電流が流れたことが検出さ
れると、ハーバー回路１へのクロック信号の供給がクロ
ック制御回路３により停止される。
は、レギュレータ回路２からロジック回路５へ電流が流
れたことが電流検出回路４により検出されていない場合
には、ハーバー回路１へクロック信号がクロック制御回
路３を介して供給されるが、電流が流れたことが検出さ
れると、ハーバー回路１へのクロック信号の供給がクロ
ック制御回路３により停止される。
【００２６】具体的には、ハーバー回路１の出力電圧Ｖ
ＤＤ／２がレギュレータ回路２の出力電圧ＶＲより高い
場合、即ち、ＶＤＤ／２＞ＶＲの条件下では、レギュレ
ータ回路２がその出力電圧ＶＲより高い電圧を受けるこ
とになるため、レギュレータ回路２からロジック回路５
には電流は流されず、ハーバー回路１の出力電圧ＶＤＤ
／２がハーバー電圧供給線６を介してロジック回路５に
供給される。このとき、レギュレータ電流検知信号線８
はハイレベルのままであり、電流検知回路４内のトラン
ジスタＴ２はオフ状態となっている。従って、クロック
停止信号線９はロウレベルのままであり、これを受ける
クロック制御回路３によるハーバー回路１へのクロック
信号の供給は停止されない。
ＤＤ／２がレギュレータ回路２の出力電圧ＶＲより高い
場合、即ち、ＶＤＤ／２＞ＶＲの条件下では、レギュレ
ータ回路２がその出力電圧ＶＲより高い電圧を受けるこ
とになるため、レギュレータ回路２からロジック回路５
には電流は流されず、ハーバー回路１の出力電圧ＶＤＤ
／２がハーバー電圧供給線６を介してロジック回路５に
供給される。このとき、レギュレータ電流検知信号線８
はハイレベルのままであり、電流検知回路４内のトラン
ジスタＴ２はオフ状態となっている。従って、クロック
停止信号線９はロウレベルのままであり、これを受ける
クロック制御回路３によるハーバー回路１へのクロック
信号の供給は停止されない。
【００２７】その後、電池が消耗して、ハーバー回路１
の出力電圧ＶＤＤ／２がレギュレータ回路２の出力電圧
ＶＲ以下になった場合、即ち、ＶＤＤ／２≦ＶＲの条件
下では、レギュレータ回路２がその出力電圧ＶＲより低
い電圧を受けることになるため、レギュレータ回路２か
らロジック回路５に電流が流される。このとき、レギュ
レータ電流検知信号線８はロウレベルとなり、電流検知
回路４内のトランジスタＴ２がオン状態となる。従っ
て、インバータ２４を介した立ち下がりエッジがラッチ
回路１３により受けられて、クロック停止信号線９がハ
イレベルとなり、ラッチ回路１３によってハイレベルが
保持される。そして、このハイレベルを受けたクロック
制御回路３により、ハーバー回路１へのクロック信号の
供給が停止され、ハーバー回路１は非動作状態とされ
る。
の出力電圧ＶＤＤ／２がレギュレータ回路２の出力電圧
ＶＲ以下になった場合、即ち、ＶＤＤ／２≦ＶＲの条件
下では、レギュレータ回路２がその出力電圧ＶＲより低
い電圧を受けることになるため、レギュレータ回路２か
らロジック回路５に電流が流される。このとき、レギュ
レータ電流検知信号線８はロウレベルとなり、電流検知
回路４内のトランジスタＴ２がオン状態となる。従っ
て、インバータ２４を介した立ち下がりエッジがラッチ
回路１３により受けられて、クロック停止信号線９がハ
イレベルとなり、ラッチ回路１３によってハイレベルが
保持される。そして、このハイレベルを受けたクロック
制御回路３により、ハーバー回路１へのクロック信号の
供給が停止され、ハーバー回路１は非動作状態とされ
る。
【００２８】このように、本実施例においては、レギュ
レータ回路２からの電流の有無を検出する電流検出回路
４が設けられており、ハーバー回路１からの出力電圧の
変化に応じて確実に所定の電圧がロジック回路５に供給
される。また、本実施例の電源回路の構成については、
従来のものほど高い精度が要求されるコンパレータ回路
は不要であり、これに付随するスイッチ素子も不要であ
る。従って、従来の電源回路と比して必要な素子数が著
しく低減され、ＬＳＩにおけるチップ面積の縮小化が容
易なものとなる。
レータ回路２からの電流の有無を検出する電流検出回路
４が設けられており、ハーバー回路１からの出力電圧の
変化に応じて確実に所定の電圧がロジック回路５に供給
される。また、本実施例の電源回路の構成については、
従来のものほど高い精度が要求されるコンパレータ回路
は不要であり、これに付随するスイッチ素子も不要であ
る。従って、従来の電源回路と比して必要な素子数が著
しく低減され、ＬＳＩにおけるチップ面積の縮小化が容
易なものとなる。
【００２９】
【発明の効果】以上詳述したように、本発明によれば、
ハーバー回路から出力される電圧が所定の電圧以下とな
ったときに所定の電圧を出力するレギュレータ回路を設
けているので、ハーバー回路から出力される電圧とレギ
ュレータ回路から出力される電圧とを比較する比較回路
は不要となるので、チップ面積を縮小化することができ
る。
ハーバー回路から出力される電圧が所定の電圧以下とな
ったときに所定の電圧を出力するレギュレータ回路を設
けているので、ハーバー回路から出力される電圧とレギ
ュレータ回路から出力される電圧とを比較する比較回路
は不要となるので、チップ面積を縮小化することができ
る。
【図１】本発明の実施例に係る電源回路を示すブロック
図である。
図である。
【図２】本発明の実施例におけるレギュレータ回路２を
示すブロック図である。
示すブロック図である。
【図３】本発明の実施例における電流検出回路４を示す
ブロック図である。
ブロック図である。
【図４】従来の電源回路を示すブロック図である。
１、２１；ハーバー回路 ２、２２；レギュレータ回路 ３；クロック制御回路 ４；電流検出回路 ５、２５；ロジック回路 ６；ハーバー電圧供給線 ７；レギュレータ電圧供給線 ８；レギュレータ電流検知信号線 ９；クロック信号線 １１、２３；コンパレータ回路 １２、１５；抵抗素子 １３；ラッチ回路 １４、２４；インバータ Ｔ１、Ｔ２；トランジスタ ２６；ハーバー比較電圧線 ２７；レギュレータ比較電圧線 ２８；ハーバー選択電圧線 ２９；レギュレータ選択電圧線 ＳＷＶＲ、ＳＷＶＨ；スイッチ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−228094（ＪＰ，Ａ) 特開 昭57−76615（ＪＰ，Ａ) 特開 昭62−77025（ＪＰ，Ａ) 実開 昭62−195399（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G05F 1/56 310
Claims (6)
- 【請求項１】 電源から電源電圧を入力し所定の電圧を
出力するレギュレータ回路と、前記電源から電源電圧を
入力しその１／２の電圧を出力するハーバー回路と、前
記レギュレータ回路から出力される電圧が前記ハーバー
回路から出力される電圧より高くなったことにより、前
記レギュレータ回路から流れる電流を検出し、この検出
結果に基づき前記ハーバー回路の動作を停止させる制御
回路と、を有することを特徴とする電源回路。 - 【請求項２】 前記レギュレータ回路は、前記電源から
入力した電源電圧を前記所定の電圧まで降圧して出力す
るものであることを特徴とする請求項１に記載の電源回
路。 - 【請求項３】 前記制御回路は、前記レギュレータ回路
に接続され前記電流を検出する電流検出回路と、前記電
流検出回路から出力された信号に基づき前記ハーバー回
路へのクロック信号の供給を制御するクロック制御回路
と、を有することを特徴とする請求項２に記載の電源回
路。 - 【請求項４】 前記レギュレータ回路は、前記電源電圧
が供給されるソースを有する電界効果トランジスタと、
この電界効果トランジスタのドレインと接地との間に接
続された抵抗素子と、前記所定の電圧と前記ドレインの
電圧とを比較しこの比較結果を前記電界効果トランジス
タのゲートに出力する比較回路と、を有することを特徴
とする請求項１乃至３のいずれか１項に記載の電源回
路。 - 【請求項５】 前記制御回路は、前記比較回路と前記ゲ
ートとの間に接続されていることを特徴とする請求項４
に記載の電源回路。 - 【請求項６】 前記所定の電圧は前記比較回路の正転入
力に入力され、前記ドレインの電圧は前記比較回路の反
転入力に入力され、前記電界効果トランジスタのチャネ
ルの導電型はｐ型であることを特徴とする請求項４又は
５に記載の電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33328698A JP3184163B2 (ja) | 1998-11-24 | 1998-11-24 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33328698A JP3184163B2 (ja) | 1998-11-24 | 1998-11-24 | 電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000163140A JP2000163140A (ja) | 2000-06-16 |
| JP3184163B2 true JP3184163B2 (ja) | 2001-07-09 |
Family
ID=18264407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33328698A Expired - Fee Related JP3184163B2 (ja) | 1998-11-24 | 1998-11-24 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3184163B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3847069B2 (ja) * | 2000-09-14 | 2006-11-15 | Ｎｅｃエレクトロニクス株式会社 | マイクロコンピュータ |
-
1998
- 1998-11-24 JP JP33328698A patent/JP3184163B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000163140A (ja) | 2000-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5280198A (en) | Power supply level detector | |
| US7383138B2 (en) | Semiconductor device | |
| US5347170A (en) | Semiconductor integrated circuit having a voltage stepdown mechanism | |
| KR20000000932A (ko) | 기준전압 발생기의 스타트 업 회로 | |
| JPH0954620A (ja) | 電源監視回路 | |
| JP2568442B2 (ja) | 半導体集積回路装置 | |
| JP3184163B2 (ja) | 電源回路 | |
| JP3225887B2 (ja) | 半導体集積回路装置 | |
| US6873192B2 (en) | Power-up detection apparatus | |
| US7265585B2 (en) | Method to improve current and slew rate ratio of off-chip drivers | |
| US6859090B2 (en) | Buried fuse reading device | |
| JP3909542B2 (ja) | 電圧検出装置 | |
| US20010026189A1 (en) | Intermediate voltage control circuit having reduced power consumption five | |
| KR100788344B1 (ko) | 전압 검출회로 | |
| JP4007250B2 (ja) | パワーオンリセット回路装置 | |
| JPH08233914A (ja) | マイクロコントローラのテスト回路 | |
| JPH10199261A (ja) | パワーアップ信号発生回路 | |
| JP3181306B2 (ja) | 半導体集積回路 | |
| JP3211881B2 (ja) | 半導体記憶装置 | |
| JP3219724B2 (ja) | 漏電防止装置 | |
| JP3512611B2 (ja) | 半導体集積回路 | |
| KR200222131Y1 (ko) | 전력 오류 감지 회로 | |
| JP2692555B2 (ja) | 自己過電流保護回路 | |
| JP3117404B2 (ja) | 入力回路およびこれを含む半導体集積回路 | |
| JP3147042B2 (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080427 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090427 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100427 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |