KR20200065703A - 메모리 시스템 - Google Patents

메모리 시스템 Download PDF

Info

Publication number
KR20200065703A
KR20200065703A KR1020180152417A KR20180152417A KR20200065703A KR 20200065703 A KR20200065703 A KR 20200065703A KR 1020180152417 A KR1020180152417 A KR 1020180152417A KR 20180152417 A KR20180152417 A KR 20180152417A KR 20200065703 A KR20200065703 A KR 20200065703A
Authority
KR
South Korea
Prior art keywords
voltage
temperature region
disposed
signal
low temperature
Prior art date
Application number
KR1020180152417A
Other languages
English (en)
Inventor
이세원
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180152417A priority Critical patent/KR20200065703A/ko
Priority to US16/564,837 priority patent/US11127451B2/en
Priority to CN201911198940.5A priority patent/CN111261203B/zh
Publication of KR20200065703A publication Critical patent/KR20200065703A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25D—REFRIGERATORS; COLD ROOMS; ICE-BOXES; COOLING OR FREEZING APPARATUS NOT OTHERWISE PROVIDED FOR
    • F25D3/00—Devices using other cold materials; Devices using cold-storage bodies
    • F25D3/10—Devices using other cold materials; Devices using cold-storage bodies using liquefied gases, e.g. liquid air
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25D—REFRIGERATORS; COLD ROOMS; ICE-BOXES; COOLING OR FREEZING APPARATUS NOT OTHERWISE PROVIDED FOR
    • F25D3/00—Devices using other cold materials; Devices using cold-storage bodies
    • F25D3/10—Devices using other cold materials; Devices using cold-storage bodies using liquefied gases, e.g. liquid air
    • F25D3/102—Stationary cabinets
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/44—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements the complete device being wholly immersed in a fluid other than air
    • H01L23/445—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements the complete device being wholly immersed in a fluid other than air the fluid being a liquefied gas, e.g. in a cryogenic vessel
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations

Abstract

본 발명의 실시예는 고온영역에 배치되며, 제1 전압을 생성하기 위한 전압 생성기; 저온영역에 배치되며, 제2 전압을 이용하는 메모리; 및 상기 고온영역과 상기 저온영역 사이에 배치되며, 상기 제1 전압을 상기 제2 전압으로 변환하며, 금속보다 열전도율이 낮은 물질로 제조된 코어(core)를 가지는 전압 변환기를 포함하는 메모리 시스템을 제공하낟.

Description

메모리 시스템{MEMORY SYSTEM}
본 발명은 반도체 설계 기술에 관한 것으로, 더욱 상세하게는 극저온(cryogenic)에서 동작하는 메모리를 포함하는 메모리 시스템에 관한 것이다.
극저온에서 동작하는 메모리는 상온에서 동작하는 메모리와 비교했을 때 전력 소모가 현저히 적다. 예컨대, 극저온에서 동작하는 디램(DRAM)은 상온에서 동작하는 디램과 비교했을 때 메모리 셀(memory cell)의 데이터 유지시간이 상대적으로 길어진다. 그러므로, 극저온에서 동작하는 디램은 리프레쉬(refresh) 동작을 거의 실시하지 않거나 또는 리프레쉬 주기를 최대로 늘림으로써, 전력 소모가 감소된다.
그러나, 극저온 상태가 유지되지 못할 경우(즉, 온도가 상승할 경우) 극저온에서 동작하는 메모리의 오동작을 유발한다. 따라서, 상기 오동작을 억제하기 위한 과정에 따른 전력 소모와 극저온 상태를 유지하기 위한(즉, 상승된 온도를 낮추기 위한) 과정에 따른 전력 소모가 발생한다.
본 발명의 실시예는 발열의 발생 가능성이 최소화된 메모리 시스템을 제공한다.
본 발명의 일 측면에 따르면, 고온영역에 배치되며, 제1 전압을 생성하기 위한 전압 생성기; 저온영역에 배치되며, 제2 전압을 이용하는 메모리; 및 상기 고온영역과 상기 저온영역 사이에 배치되며, 상기 제1 전압을 상기 제2 전압으로 변환하며, 금속보다 열전도율이 낮은 물질로 제조된 코어(core)를 가지는 전압 변환기를 포함할 수 있다.
본 발명의 다른 측면에 따르면, 고온영역에 배치되며, 전압 정보에 기초하여 제1 전압을 생성하기 위한 전압 생성기; 저온영역에 배치되며, 제2 전압을 이용하여 라이트(write) 데이터 신호를 저장하고 리드(read) 데이터 신호를 출력하기 위한 메모리; 상기 저온영역에 배치되며, 상기 제2 전압에 대응하는 디지털 신호를 생성하기 위한 제1 신호 변환기; 상기 고온영역과 상기 저온영역 사이에 배치되며, 상기 제1 전압을 상기 제2 전압으로 변환하며, 금속보다 열전도율이 낮은 물질로 제조된 코어(core)를 가지는 전압 변환기; 상기 고온영역과 상기 저온영역 사이에 배치되며, 상기 리드 데이터 신호와 상기 디지털 신호에 기초하여 제1 정보 신호를 생성하고, 제2 정보 신호에 기초하여 상기 라이트 데이터 신호를 생성하기 위한 인터페이스; 상기 고온영역에 배치되며, 상기 제1 정보 신호를 피드백(feedback) 신호로서 출력하거나 또는 상기 제1 정보 신호를 리드(read) 동작에 따라 처리하고, 라이트 동작에 따라 상기 제2 정보 신호를 생성하기 위한 제어기; 및 상기 피드백 신호에 대응하는 상기 전압 정보를 생성하기 위한 제2 신호 변환기를 포함할 수 있다.
본 발명의 실시예는 발열의 발생 가능성이 최소화됨으로써 극저온에서 동작하는 메모리의 오동작을 방지하면서도 상기 메모리의 전력 소모를 최소화할 수 있는 효과가 있다.
도 1은 본 발명의 제1 실시예에 따른 메모리 시스템의 블록 구성도이다.
도 2는 도 1에 도시된 전압 변환기의 내부 구성도이다.
도 3은 본 발명의 제2 실시예에 따른 메모리 시스템의 블록 구성도이다.
도 4는 도 3에 도시된 전압 변환기의 내부 구성도이다.
도 5는 도 3에 도시된 인터페이스의 블록 구성도이다.
도 6은 본 발명의 제3 실시예에 따른 메모리 시스템의 블록 구성도이다.
도 7은 도 6에 도시된 전압 변환기의 내부 구성도이다.
도 8은 도 6에 도시된 인터페이스의 블록 구성도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1에는 본 발명의 제1 실시예에 따른 메모리 시스템이 블록 구성도로 도시되어 있다.
도 1을 참조하면, 메모리 시스템(100)은 전압 생성기(110), 메모리(120), 전압 변환기(130), 제1 냉각기(140), 및 제2 냉각기(150)를 포함할 수 있다.
전압 생성기(110)와 제1 냉각기(140)는 상대적으로 열이 많이 발생하기 때문에 고온 영역(NA)에 배치될 수 있다. 예컨대, 고온 영역(NA)은 상온(예: 300K)을 포함하는 온도 범위를 가질 수 있다. 메모리(120)와 제2 냉각기(150)는 저온 영역(CA)에 배치될 수 있다. 예컨대, 저온 영역(CA)은 극저온(cryogenic)(예: 77K)을 포함하는 온도 범위를 가질 수 있다. 전압 변환기(130)는 고온 영역(NA)과 저온 영역(CA)의 경계에 배치될 수 있다. 즉, 전압 변환기(130)의 일부는 고온 영역(NA)에 배치될 수 있고, 전압 변환기(130)의 나머지 일부는 저온 영역(CA)에 배치될 수 있다(도 2 참조).
본 발명의 실시예에서는 메모리 시스템(100)의 구성들 중 일부(110, 140)가 고온 영역(NA)에 배치되고 다른 일부(120, 150)가 저온 영역(CA)에 배치되는 것으로 예를 들어 설명하고 있지만, 반드시 이에 한정되는 것은 아니며, 동작 성능 및 설계에 따라 배치 위치는 달라질 수 있다. 예컨대, 제1 냉각기(140)는 저온 영역(CA)에 배치될 수도 있다.
전압 생성기(110)는 고온 영역(NA)에서 동작할 수 있다. 전압 생성기(110)는 제1 전압(V1)을 생성하여 전압 변환기(130)에게 출력할 수 있다.
전압 변환기(130)는 제1 전압(V1)을 변환하여 제2 전압(V2)을 생성할 수 있고, 제2 전압(V2)을 메모리(120)에게 출력할 수 있다. 예컨대, 전압 변환기(130)는 자기장을 이용한 방식을 통해 제1 전압(V1)에 대응하는 제2 전압(V2)을 생성할 수 있다. 전압 변환기(130)는 상기 자기장을 이용한 방식을 채택함으로써 제1 전압(V1)을 제2 전압(V2)으로 변환할 때 발생하는 전력손실이 최소화될 수 있다. 또한, 전압 변환기(130)는 고온 영역(NA)과 저온 영역(CA)의 경계에 배치되기 때문에 고온 영역(NA)의 열이 저온 영역(CA)으로 전달되지 않도록 설계되는 것이 좋다.
메모리(120)는 저온 영역(CA)에서 동작할 수 있다. 메모리(120)는 제2 전압(V2)을 이용하여 내부 동작을 수행할 수 있다. 예컨대, 메모리(120)는 디램(DRAM)을 포함할 수 있고, 상기 내부 동작은 라이트(write) 동작, 리드(read) 동작, 리프레쉬(refresh) 동작 등을 포함할 수 있다.
제1 냉각기(140)는 상기 고온 영역(NA)에서 동작할 수 있다. 제1 냉각기(140)는 냉매(FL1)를 생성하여 제2 냉각기(150)에게 제공할 수 있다. 예컨대, 제1 냉각기(140)는 모터와 응축기를 포함할 수 있다. 상기 모터는 온도 정보에 기초하여 제2 냉각기(150)로부터 기체 상태의 냉매(FL2)를 상기 응축기로 유도할 수 있다. 상기 응축기는 상기 기체 상태의 냉매(FL2)를 액체 상태의 냉매(FL1)로 액화할 수 있다. 예컨대, 냉매(FL1)는 액체질소를 포함할 수 있다. 상기 액체질소는 극저온(예: 77K)에서 액체 상태로 존재하며, 비용이 저렴한 특징때문에 현재 각광받는 냉매 중 하나이다.
제2 냉각기(150)는 저온 영역(CA)에서 동작할 수 있다. 제2 냉각기(150)는 제1 냉각기(140)로부터 냉매(FL1)를 제공받고 저온 영역(CA)의 온도(예: 77K)를 일정하게 유지할 수 있다. 예컨대, 제2 냉각기(150)는 온도 센서와 증발기를 포함할 수 있다. 상기 온도 센서는 저온 영역(CA)의 온도를 감지하여 상기 온도 정보를 생성할 수 있다. 상기 증발기는 상기 액체 상태의 냉매(FL1)를 이용하여 저온 영역(CA)으로부터 열흡수 동작을 실시할 수 있고, 상기 열흡수 동작에 따라 생성된 상기 기체 상태의 냉매(FL2)를 상기 모터의 유도에 따라 상기 응축기로 제공할 수 있다.
도 2에는 도 1에 도시된 전압 변환기(130)의 내부 구성도가 도시되어 있다.
도 2를 참조하면, 전압 변환기(130)는 코어(131), 제1 코일(133), 제2 코일(135)을 포함할 수 있다.
코어(131)는 고온 영역(NA)과 저온 영역(CA) 사이에 배치될 수 있다. 코어(131)는 고온 영역(NA)에서 제1 코일(133)을 지지할 수 있고, 저온 영역(CA)에서 제2 코일(135)을 지지할 수 있다. 코어(131)는 제1 코일(133)에서 유발된 자기장이 제2 코일(135)로 전달되도록 매개해주는 역할을 한다. 코어(131)는 금속보다 열전도율이 낮은 물질로 제조될 수 있다. 예컨대, 코어(131)는 플라스틱, 세라믹 등으로 제조될 수 있다.
제1 코일(133)은 전압 생성기(110)에 접속될 수 있다. 제1 코일(133)은 코어(131)의 일측(즉, 고온 영역(NA) 측)에 감길 수 있다. 제1 코일(133)은 제1 전압(V1)에 대응하는 제1 전류가 흐르면서 자기장을 유발할 수 있다.
제2 코일(135)은 메모리(120)에 접속될 수 있다. 제2 코일(135)은 코어(131)의 타측(즉, 저온 영역(CA) 측)에 감길 수 있다. 제2 코일(135)은 코어(131)를 통해 전달된 자기장에 따라 제2 전류가 흐르면서 상기 제2 전류에 대응하는 제2 전압(V2)을 생성할 수 있다.
이하, 상기와 같은 구성을 가지는 본 발명의 제1 실시예에 따른 메모리 시스템(100)의 동작을 설명한다.
고온 영역(NA)에서, 전압 생성기(110)는 제1 전압(V1)을 생성하여 전압 변환기(130)에게 출력할 수 있다.
고온 영역(NA)과 저온 영역(CA) 사이에서, 전압 변환기(130)는 제1 전압(V1)을 변환하여 제2 전압(V2)을 생성할 수 있고, 제2 전압(V2)을 메모리(120)에게 출력할 수 있다. 이때, 전압 변환기(130)는 자기장을 이용한 방식을 채택함으로써 제1 전압(V1)을 제2 전압(V2)으로 변환할 때 발생하는 전력손실이 최소화될 수 있다. 또한, 전압 변환기(130)는 금속보다 열전도도가 낮은 물질(예: 플라스틱, 세라믹 등)로 제조된 코어(131)를 포함함으로써 고온 영역(NA)의 열이 저온 영역(CA)으로 거의 전달되지 않을 수 있다.
저온 영역(CA)에서, 메모리(120)는 제2 전압(V2)을 이용하여 내부 동작을 수행할 수 있다. 예컨대, 상기 내부 동작은 라이트(write) 동작, 리드(read) 동작, 리프레쉬(refresh) 동작 등을 포함할 수 있다.
한편, 저온 영역(CA)에서, 제2 냉각기(150)는 액체 상태의 냉매(FL1)를 이용하여 극저온(예: 77K) 상태를 유지할 수 있다. 이때, 냉매(FL1)는 액체질소를 포함할 수 있고, 상기 액체질소의 기화 온도(즉, 77K)에 따라 저온 영역(CA)은 상기 극저온 상태를 유지할 수 있다. 제2 냉각기(150)는 제1 냉각기(140)의 유도에 따라 기체 상태의 냉매(FL2)를 제1 냉각기(140)로 제공할 수 있다. 고온 영역(NA)에서, 제1 냉각기(140)는 상기 기체 상태의 냉매(FL2)를 상기 액체 상태의 냉매(FL1)로 액화할 수 있다.
이와 같은 본 발명의 제1 실시예에 따르면, 고온 영역에서 저온 영역으로 전압을 공급할 때 전력 손실 및 열 전달을 최소화할 수 있는 이점이 있다.
도 3에는 본 발명의 제2 실시예에 따른 메모리 시스템이 블록 구성도로 도시되어 있다.
도 3을 참조하면, 메모리 시스템(200)은 전압 생성기(210), 메모리(220), 전압 변환기(230), 인터페이스(240), 제1 냉각기(250), 및 제2 냉각기(260)를 포함할 수 있다.
전압 생성기(210)와 제1 냉각기(250)는 상대적으로 열이 많이 발생하기 때문에 고온 영역(NA)에 배치될 수 있다. 예컨대, 고온 영역(NA)은 상온(예: 300K)을 포함하는 온도 범위를 가질 수 있다. 메모리(220)와 제2 냉각기(260)는 저온 영역(CA)에 배치될 수 있다. 예컨대, 저온 영역(CA)은 극저온(cryogenic)(예: 77K)을 포함하는 온도 범위를 가질 수 있다. 전압 변환기(230)와 인터페이스(240)는 고온 영역(NA)과 저온 영역(CA)의 경계에 배치될 수 있다. 즉, 전압 변환기(230)의 일부와 인터페이스(240)의 일부는 고온 영역(NA)에 배치될 수 있고, 전압 변환기(230)의 나머지 일부와 인터페이스(240)의 나머지 일부는 저온 영역(CA)에 배치될 수 있다(도 4 및 도 5 참조).
본 발명의 실시예에서는 메모리 시스템(200)의 구성들 중 일부(210, 250)가 고온 영역(NA)에 배치되고 다른 일부(220, 260)가 저온 영역(CA)에 배치되는 것으로 예를 들어 설명하고 있지만, 반드시 이에 한정되는 것은 아니며, 동작 성능 및 설계에 따라 배치 위치는 달라질 수 있다. 예컨대, 제1 냉각기(250)는 저온 영역(CA)에 배치될 수도 있다.
전압 생성기(210)는 고온 영역(NA)에서 동작할 수 있다. 전압 생성기(210)는 전압 정보(V_INF)에 기초하여 제1 전압(V1)을 생성하여 전압 변환기(230)에게 출력할 수 있다. 전압 정보(V_INF)는 후술하는 제2 전압(V2)을 모니터링한 결과이므로, 제1 전압(V1)과 제2 전압(V2)은 안정된 전압 레벨을 가질 수 있다. 즉, 제1 전압(V1) 및 제2 전압(V2)의 품질은 대폭 개선될 수 있다.
전압 변환기(230)는 제1 전압(V1)을 변환하여 제2 전압(V2)을 생성할 수 있고, 제2 전압(V2)을 메모리(220)에게 출력할 수 있다. 예컨대, 전압 변환기(230)는 자기장을 이용한 방식을 통해 제1 전압(V1)에 대응하는 제2 전압(V2)을 생성할 수 있다. 전압 변환기(230)는 상기 자기장을 이용한 방식을 채택함으로써 제1 전압(V1)을 제2 전압(V2)으로 변환할 때 발생하는 전력 손실이 최소화될 수 있다. 또한, 전압 변환기(230)는 고온 영역(NA)과 저온 영역(CA)의 경계에 배치되기 때문에 고온 영역(NA)의 열이 저온 영역(CA)으로 전달되지 않도록 설계되는 것이 좋다.
메모리(220)는 저온 영역(CA)에서 동작할 수 있다. 메모리(220)는 제2 전압(V2)을 이용하여 내부 동작을 수행할 수 있다. 예컨대, 메모리(220)는 디램(DRAM)을 포함할 수 있고, 상기 내부 동작은 라이트(write) 동작, 리드(read) 동작, 리프레쉬(refresh) 동작 등을 포함할 수 있다.
인터페이스(240)는 인에이블신호(EN)에 기초하여 제2 전압(V2)에 대응하는 전압 정보(V_INF)를 전압 생성기(210)에게 출력할 수 있다. 예컨대, 인터페이스(240)는 제2 전압(V2)을 모니터링하고 그 모니터링 결과에 대응하는 전압 정보(V_INF)를 생성할 수 있다.
인에이블신호(EN)는 인터페이스(240)에 의한 전력 소모를 줄이기 위하여 제2 전압(V2)이 드랍(drop)되는 구간 동안 활성화될 수 있다. 예컨대, 인에이블신호(EN)는 상기 라이트 동작, 상기 리드 동작, 상기 리프레쉬 동작 등 메모리(220)가 제2 전압(V2)을 이용하는 구간 동안 활성화될 수 있다.
제1 냉각기(250)는 상기 고온 영역(NA)에서 동작할 수 있다. 제1 냉각기(250)는 냉매(FL1)를 생성하여 제2 냉각기(260)에게 제공할 수 있다. 예컨대, 제1 냉각기(250)는 모터와 응축기를 포함할 수 있다. 상기 모터는 온도 정보에 기초하여 제2 냉각기(260)로부터 기체 상태의 냉매(FL2)를 상기 응축기로 유도할 수 있다. 상기 응축기는 상기 기체 상태의 냉매(FL2)를 액체 상태의 냉매(FL1)로 액화할 수 있다. 예컨대, 냉매(FL1)는 액체질소를 포함할 수 있다. 상기 액체질소는 극저온(예: 77K)에서 액체 상태로 존재하며, 비용이 저렴한 특징때문에 현재 각광받는 냉매 중 하나이다.
제2 냉각기(260)는 저온 영역(CA)에서 동작할 수 있다. 제2 냉각기(260)는 제1 냉각기(250)로부터 냉매(FL1)를 제공받고 저온 영역(CA)의 온도(예: 77K)를 일정하게 유지할 수 있다. 예컨대, 제2 냉각기(260)는 온도 센서와 증발기를 포함할 수 있다. 상기 온도 센서는 저온 영역(CA)의 온도를 감지하여 상기 온도 정보를 생성할 수 있다. 상기 증발기는 상기 액체 상태의 냉매(FL1)를 이용하여 저온 영역(CA)으로부터 열흡수 동작을 실시할 수 있고, 상기 열흡수 동작에 따라 생성된 상기 기체 상태의 냉매(FL2)를 상기 모터의 유도에 따라 상기 응축기로 제공할 수 있다.
도 4에는 도 3에 도시된 전압 변환기(230)의 내부 구성도가 도시되어 있다.
도 4를 참조하면, 전압 변환기(230)는 코어(231), 제1 코일(233), 제2 코일(235)을 포함할 수 있다.
코어(231)는 고온 영역(NA)과 저온 영역(CA) 사이에 배치될 수 있다. 코어(231)는 고온 영역(NA)에서 제1 코일(233)을 지지할 수 있고, 저온 영역(CA)에서 제2 코일(235)을 지지할 수 있다. 코어(231)는 제1 코일(233)에서 유발된 자기장이 제2 코일(235)로 전달되도록 매개해주는 역할을 한다. 코어(231)는 금속보다 열전도율이 낮은 물질로 제조될 수 있다. 예컨대, 코어(231)는 플라스틱, 세라믹 등으로 제조될 수 있다.
제1 코일(233)은 전압 생성기(210)에 접속될 수 있다. 제1 코일(233)은 코어(231)의 일측(즉, 고온 영역(NA) 측)에 감길 수 있다. 제1 코일(233)은 제1 전압(V1)에 대응하는 제1 전류가 흐르면서 자기장을 유발할 수 있다.
제2 코일(235)은 메모리(220)에 접속될 수 있다. 제2 코일(235)은 코어(231)의 타측(즉, 저온 영역(CA) 측)에 감길 수 있다. 제2 코일(235)은 코어(231)를 통해 전달된 자기장에 따라 제2 전류가 흐르면서 상기 제2 전류에 대응하는 제2 전압(V2)을 생성할 수 있다.
도 5에는 도 3에 도시된 인터페이스(240)의 블록 구성도가 도시되어 있다.
도 5를 참조하면, 인터페이스(240)는 광-커플러(opto-coupler)를 포함할 수 있다. 상기 광-커플러는 빛 신호를 이용하기 때문에, 상기 광-커플러에 의한 열 전달은 거의 발생하지 않는다. 인터페이스(240)는 발신 회로(241), 및 수신 회로(243)를 포함할 수 있다.
발신 회로(241)는 저온 영역(CA)에 배치될 수 있다. 발신 회로(241)는 제2 전압(V2)에 기초하여 발신 정보(VP)를 생성할 수 있다. 예컨대, 발신 회로(241)는 발광 다이오드(LED)를 포함할 수 있다. 상기 발광 다이오드(LED)는 제2 전압(V2)에 대응하는 빛 신호를 발신 정보(VP)로서 생성할 수 있다.
수신 회로(243)는 고온 영역(NA)에 배치될 수 있다. 수신 회로(243)는 발신 정보(VP)에 기초하여 전압 정보(V_INF)를 생성할 수 있다. 예컨대, 수신 회로(243)는 포토 트랜지스터(photo transistor)를 포함할 수 있다.
이하, 상기와 같은 구성을 가지는 본 발명의 제2 실시예에 따른 메모리 시스템(200)의 동작을 설명한다.
고온 영역(NA)에서, 전압 생성기(210)는 전압 정보(V_INF)에 기초하여 제1 전압(V1)을 생성하고 전압 변환기(230)에게 출력할 수 있다. 이때, 전압 정보(V_INF)는 제2 전압(V2)을 모니터링한 결과이므로, 제1 전압(V1) 및 제2 전압(V2)은 안정된 전압 레벨을 가질 수 있다.
고온 영역(NA)과 저온 영역(CA) 사이에서, 전압 변환기(230)는 제1 전압(V1)을 변환하여 제2 전압(V2)을 생성할 수 있고, 제2 전압(V2)을 메모리(120)에게 출력할 수 있다. 이때, 전압 변환기(230)는 자기장을 이용한 방식을 채택함으로써 제1 전압(V1)을 제2 전압(V2)으로 변환할 때 발생하는 전력손실이 최소화될 수 있다. 또한, 전압 변환기(230)는 금속보다 열전도도가 낮은 물질(예: 플라스틱, 세라믹 등)로 제조된 코어(231)를 포함함으로써 고온 영역(NA)의 열이 저온 영역(CA)으로 거의 전달되지 않을 수 있다.
고온 영역(NA)과 저온 영역(CA) 사이에서, 인터페이스(240)는 제2 전압(V2)을 모니터링하고 그 모니터링 결과에 대응하는 전압 정보(V_INF)를 전압 생성기(210)에게 출력할 수 있다. 이때, 전압 정보(V_INF)는 빛 신호에 기초하여 생성됨으로써 인터페이스(240)에 의한 열 전달이 거의 발생하지 않는다. 또한, 인터페이스(240)는 특정 동작시에만 인에이블됨으로써 인터페이스(240)에 의한 전력 소모를 줄일 수 있다. 예컨대, 상기 특정 동작은 상기 라이트 동작, 상기 리드 동작, 상기 리프레쉬 동작 등을 포함할 수 있다.
저온 영역(CA)에서, 메모리(220)는 제2 전압(V2)을 이용하여 내부 동작을 수행할 수 있다. 이때, 메모리(220)는 안정된 전압 레벨을 가지는 제2 전압(V2)을 이용함으로써 안정된 상기 내부 동작을 수행할 수 있다. 예컨대, 상기 내부 동작은 상기 라이트 동작, 상기 리드 동작, 상기 리프레쉬 동작 등을 포함할 수 있다.
한편, 저온 영역(CA)에서, 제2 냉각기(260)는 액체 상태의 냉매(FL1)를 이용하여 극저온(예: 77K) 상태를 유지할 수 있다. 이때, 냉매(FL1)는 액체질소를 포함할 수 있고, 상기 액체질소의 기화 온도(즉, 77K)에 따라 저온 영역(CA)은 상기 극저온 상태를 유지할 수 있다. 제2 냉각기(260)는 제1 냉각기(250)의 유도에 따라 기체 상태의 냉매(FL2)를 제1 냉각기(250)로 제공할 수 있다. 고온 영역(NA)에서, 제1 냉각기(250)는 상기 기체 상태의 냉매(FL2)를 상기 액체 상태의 냉매(FL1)로 액화할 수 있다.
이와 같은 본 발명의 제2 실시예에 따르면, 고온 영역에서 저온 영역으로 전압을 공급할 때 전력 손실 및 열 전달을 최소화할 수 있고, 고품질의 전압을 공급하면서도 고품질의 전압을 공급시 전력 소모를 줄일 수 있는 이점이 있다.
도 6에는 본 발명의 제3 실시예에 따른 메모리 시스템이 블록 구성도로 도시되어 있다.
도 6을 참조하면, 메모리 시스템(300)은 전압 생성기(310), 메모리(320), 제1 신호 변환기(330), 전압 변환기(340), 인터페이스(350), 제어기(360), 제2 신호 변환기(370), 제1 냉각기(380), 및 제2 냉각기(390)를 포함할 수 있다.
전압 생성기(310), 제어기(360), 제2 신호 변환기(370), 및 제1 냉각기(380)는 고온 영역(NA)에 배치될 수 있다. 특히, 전압 생성기(310)와 제1 냉각기(380)는 상대적으로 열이 많이 발생하기 때문에 고온 영역(NA)에 배치되는 것이 좋다. 예컨대, 고온 영역(NA)은 상온(예: 300K)을 포함하는 온도 범위를 가질 수 있다. 메모리(320), 제2 신호 변환기(330), 및 제2 냉각기(390)는 저온 영역(CA)에 배치될 수 있다. 예컨대, 저온 영역(CA)은 극저온(cryogenic)(예: 77K)을 포함하는 온도 범위를 가질 수 있다. 전압 변환기(340)와 인터페이스(350)는 고온 영역(NA)과 저온 영역(CA)의 경계에 배치될 수 있다. 즉, 전압 변환기(340)의 일부와 인터페이스(350)의 일부는 고온 영역(NA)에 배치될 수 있고, 전압 변환기(340)의 나머지 일부와 인터페이스(350)의 나머지 일부는 저온 영역(CA)에 배치될 수 있다(도 7 및 도 8 참조).
본 발명의 실시예에서는 메모리 시스템(300)의 구성들 중 일부(310, 360, 370, 380)가 고온 영역(NA)에 배치되고 다른 일부(320, 330, 390)가 저온 영역(CA)에 배치되는 것으로 예를 들어 설명하고 있지만, 반드시 이에 한정되는 것은 아니며, 동작 성능 및 설계에 따라 배치 위치는 달라질 수 있다. 예컨대, 제1 냉각기(380)는 저온 영역(CA)에 배치될 수도 있다.
전압 생성기(310)는 고온 영역(NA)에서 동작할 수 있다. 전압 생성기(310)는 전압 정보(V_INF)에 기초하여 제1 전압(V1)을 생성하여 전압 변환기(330)에게 출력할 수 있다. 전압 정보(V_INF)는 후술하는 제2 전압(V2)을 모니터링한 결과이므로, 제1 전압(V1)과 제2 전압(V2)은 안정된 전압 레벨을 가질 수 있다. 즉, 제1 전압(V1) 및 제2 전압(V2)의 품질은 대폭 개선될 수 있다.
전압 변환기(340)는 제1 전압(V1)을 변환하여 제2 전압(V2)을 생성할 수 있고, 제2 전압(V2)을 메모리(320)에게 출력할 수 있다. 예컨대, 전압 변환기(340)는 자기장을 이용한 방식을 통해 제1 전압(V1)에 대응하는 제2 전압(V2)을 생성할 수 있다. 전압 변환기(340)는 상기 자기장을 이용한 방식을 채택함으로써 제1 전압(V1)을 제2 전압(V2)으로 변환할 때 발생하는 전력 손실이 최소화될 수 있다. 또한, 전압 변환기(340)는 고온 영역(NA)과 저온 영역(CA)의 경계에 배치되기 때문에 고온 영역(NA)의 열이 저온 영역(CA)으로 전달되지 않도록 설계되는 것이 좋다.
메모리(320)는 저온 영역(CA)에서 동작할 수 있다. 메모리(320)는 제2 전압(V2)을 이용하여 내부 동작을 수행할 수 있다. 예컨대, 메모리(320)는 디램(DRAM)을 포함할 수 있고, 상기 내부 동작은 라이트(write) 동작, 리드(read) 동작, 리프레쉬(refresh) 동작 등을 포함할 수 있다. 메모리(320)는 상기 라이트 동작시 인터페이스(350)로부터 전달된 라이트 데이터 신호(WT)를 저장할 수 있고, 상기 리드 동작시 리드 데이터 신호(RD)를 인터페이스(350)에게 출력할 수 있다.
제1 신호 변환기(330)는 저온 영역(CA)에서 동작할 수 있다. 제1 신호 변환기(330)는 제2 전압(V2)에 대응하는 디지털 신호(DS1)를 생성할 수 있다. 디지털 신호(DS1)는 제2 전압(V2)을 모니터링한 결과에 대응할 수 있다. 예컨대, 제1 신호 변환기(330)는 아날로그 투 디지털 컨버터(ADC)를 포함할 수 있다.
인터페이스(350)는 디지털 신호(DS1)와 리드 데이터 신호(RD)에 기초하여 제1 정보 신호(DOUT)를 생성할 수 있고, 제2 정보 신호(DIN)에 기초하여 라이트 데이터 신호(WT)를 생성할 수 있다. 인터페이스(350)는 인에이블신호(EN)에 기초하여 인에블될 수 있다. 인에이블신호(EN)는 인터페이스(350)에 의한 전력 소모를 줄이기 위하여 제2 전압(V2)이 드랍(drop)되는 구간 동안 활성화될 수 있다. 예컨대, 인에이블신호(EN)는 상기 라이트 동작, 상기 리드 동작, 상기 리프레쉬 동작 등 메모리(320)가 제2 전압(V2)을 이용하는 구간 동안 활성화될 수 있다.
제어기(360)는 고온 영역(NA)에서 동작할 수 있다. 제어기(360)는 모니터링 동작에 따라 제1 정보 신호(DOUT)를 피드백(feedback) 신호(DS2)로서 제2 신호 변환기(370)에게 출력하거나 또는 상기 리드 동작에 따라 제1 정보 신호(DOUT)를 처리할 수 있다. 제어기(360)는 상기 라이트 동작에 따라 제2 정보 신호(DIN)를 생성할 수 있다. 예컨대, 제어기(360)는 메모리 시스템(300)의 전반적인 동작을 제어하기 위한 중앙처리장치(CPU)를 포함할 수 있다.
제2 신호 변환기(370)는 고온 영역(NA)에서 동작할 수 있다. 제2 신호 변환기(370)는 피드백 신호(DS2)에 대응하는 아날로그 신호를 전압 정보(V_INF)로서 생성할 수 있다. 예컨대, 제2 신호 변환기(370)는 디지털 투 아날로그 컨버터(DAC)를 포함할 수 있다.
제1 냉각기(380)는 상기 고온 영역(NA)에서 동작할 수 있다. 제1 냉각기(380)는 냉매(FL1)를 생성하여 제2 냉각기(390)에게 제공할 수 있다. 예컨대, 제1 냉각기(380)는 모터와 응축기를 포함할 수 있다. 상기 모터는 온도 정보에 기초하여 제2 냉각기(390)로부터 기체 상태의 냉매(FL2)를 상기 응축기로 유도할 수 있다. 상기 응축기는 상기 기체 상태의 냉매(FL2)를 액체 상태의 냉매(FL1)로 액화할 수 있다. 예컨대, 냉매(FL1)는 액체질소를 포함할 수 있다. 상기 액체질소는 극저온(예: 77K)에서 액체 상태로 존재하며, 비용이 저렴한 특징때문에 현재 각광받는 냉매 중 하나이다.
제2 냉각기(390)는 저온 영역(CA)에서 동작할 수 있다. 제2 냉각기(390)는 제1 냉각기(380)로부터 냉매(FL1)를 제공받고 저온 영역(CA)의 온도(예: 77K)를 일정하게 유지할 수 있다. 예컨대, 제2 냉각기(390)는 온도 센서와 증발기를 포함할 수 있다. 상기 온도 센서는 저온 영역(CA)의 온도를 감지하여 상기 온도 정보를 생성할 수 있다. 상기 증발기는 상기 액체 상태의 냉매(FL1)를 이용하여 저온 영역(CA)으로부터 열흡수 동작을 실시할 수 있고, 상기 열흡수 동작에 따라 생성된 상기 기체 상태의 냉매(FL2)를 상기 모터의 유도에 따라 상기 응축기로 제공할 수 있다.
도 7에는 도 6에 도시된 전압 변환기(340)의 내부 구성도가 도시되어 있다.
도 7을 참조하면, 전압 변환기(340)는 코어(341), 제1 코일(343), 제2 코일(345)을 포함할 수 있다.
코어(341)는 고온 영역(NA)과 저온 영역(CA) 사이에 배치될 수 있다. 코어(341)는 고온 영역(NA)에서 제1 코일(343)을 지지할 수 있고, 저온 영역(CA)에서 제2 코일(345)을 지지할 수 있다. 코어(341)는 제1 코일(343)에서 유발된 자기장이 제2 코일(345)로 전달되도록 매개해주는 역할을 한다. 코어(341)는 금속보다 열전도율이 낮은 물질로 제조될 수 있다. 예컨대, 코어(341)는 플라스틱, 세라믹 등으로 제조될 수 있다.
제1 코일(343)은 전압 생성기(340)에 접속될 수 있다. 제1 코일(343)은 코어(341)의 일측(즉, 고온 영역(NA) 측)에 감길 수 있다. 제1 코일(343)은 제1 전압(V1)에 대응하는 제1 전류가 흐르면서 자기장을 유발할 수 있다.
제2 코일(345)은 메모리(320)에 접속될 수 있다. 제2 코일(345)은 코어(341)의 타측(즉, 저온 영역(CA) 측)에 감길 수 있다. 제2 코일(345)은 코어(341)를 통해 전달된 자기장에 따라 제2 전류가 흐르면서 상기 제2 전류에 대응하는 제2 전압(V2)을 생성할 수 있다.
도 8에는 도 6에 도시된 인터페이스(350)의 블록 구성도가 도시되어 있다.
도 8을 참조하면, 인터페이스(350)는 선택 회로(351), 제1 발신 회로(353), 제1 수신 회로(355), 제2 발신 회로(357), 및 제2 수신 회로(359)를 포함할 수 있다.
선택 회로(351), 제1 발신 회로(353), 및 제2 수신 회로(359)는 저온 영역(CA)에 배치될 수 있다. 제1 수신 회로(355)와 제2 발신 회로(357)는 고온 영역(NA)에 배치될 수 있다.
선택 회로(351)는 리드(read) 제어신호(RD_EN)에 기초하여 디지털 신호(DS1)와 리드 데이터 신호(RD) 중 어느 하나를 선택신호(SS)로서 제1 발신 회로(353)에게 출력할 수 있다. 예컨대, 선택 회로(351)는 다중화기(multiplexer)를 포함할 수 있다.
제1 발신 회로(353)는 선택 신호(SS)에 기초하여 제1 발신 신호(VP1)를 생성할 수 있고, 제1 발신 신호(VP1)를 제1 수신 회로(355)에게 출력할 수 있다. 제1 발신 신호(VP1)는 제1 광 케이블을 통해 전달될 수 있다.
제1 수신 회로(355)는 제1 발신 신호(VP1)에 기초하여 제1 정보 신호(DOUT)를 생성할 수 있고, 제1 정보 신호(DOUT)를 제어기(360)에게 출력할 수 있다.
제2 발신 회로(357)는 제2 정보 신호(DIN)에 기초하여 제2 발신 신호(VP2)를 생성할 수 있고, 제2 발신 신호(VP2)를 제2 수신 회로(359)에게 출력할 수 있다. 제2 발신 신호(VP2)는 제2 광 케이블을 통해 전달될 수 있다.
제2 수신 회로(355)는 제2 발진 신호(VP2)에 기초하여 라이트 데이터 신호(WT)를 생성할 수 있고, 라이트 데이터 신호(WT)를 메모리(320)에게 출력할 수 있다.
이하, 상기와 같은 구성을 가지는 본 발명의 제3 실시예에 따른 메모리 시스템(300)의 동작을 설명한다.
고온 영역(NA)에서, 전압 생성기(310)는 전압 정보(V_INF)에 기초하여 제1 전압(V1)을 생성하고 전압 변환기(340)에게 출력할 수 있다. 이때, 전압 정보(V_INF)는 제2 전압(V2)을 모니터링한 결과이므로, 제1 전압(V1) 및 제2 전압(V2)은 안정된 전압 레벨을 가질 수 있다.
고온 영역(NA)과 저온 영역(CA) 사이에서, 전압 변환기(340)는 제1 전압(V1)을 변환하여 제2 전압(V2)을 생성할 수 있고, 제2 전압(V2)을 메모리(320)에게 출력할 수 있다. 이때, 전압 변환기(340)는 자기장을 이용한 방식을 채택함으로써 제1 전압(V1)을 제2 전압(V2)으로 변환할 때 발생하는 전력손실이 최소화될 수 있다. 또한, 전압 변환기(340)는 금속보다 열전도도가 낮은 물질(예: 플라스틱, 세라믹 등)로 제조된 코어(341)를 포함함으로써 고온 영역(NA)의 열이 저온 영역(CA)으로 거의 전달되지 않을 수 있다.
저온 영역(CA)에서, 메모리(320)는 제2 전압(V2)을 이용하여 내부 동작을 수행할 수 있다. 이때, 메모리(320)는 안정된 전압 레벨을 가지는 제2 전압(V2)을 이용함으로써 안정된 상기 내부 동작을 수행할 수 있다. 예컨대, 상기 내부 동작은 상기 라이트 동작, 상기 리드 동작, 상기 리프레쉬 동작 등을 포함할 수 있다. 메모리(320)는 상기 라이트 동작시 인터페이스(350)로부터 전달된 라이트 데이터 신호(WT)를 저장할 수 있다. 메모리(320)는 상기 리드 동작시 리드 데이터 신호(RD)를 인터페이스(350)에게 출력할 수 있다.
저온 영역(CA)에서, 제1 신호 변환기(330)는 제2 전압(V2)에 대응하는 디지털 신호(DS1)를 생성할 수 있다. 디지털 신호(DS1)는 제2 전압(V2)을 모니터링한 결과에 대응할 수 있다.
고온 영역(NA)과 저온 영역(CA) 사이에서, 인터페이스(350)는 디지털 신호(DS1)와 리드 데이터 신호(RD)에 기초하여 제1 정보 신호(DOUT)를 생성할 수 있고, 제2 정보 신호(DIN)에 기초하여 라이트 데이터 신호(WT)를 생성할 수 있다. 한편, 인터페이스(350)는 인에이블신호(EN)에 기초하여 인에블될 수 있다. 인에이블신호(EN)는 인터페이스(350)에 의한 전력 소모를 줄이기 위하여 제2 전압(V2)이 드랍(drop)되는 구간 동안 활성화될 수 있다. 예컨대, 인에이블신호(EN)는 상기 라이트 동작, 상기 리드 동작, 상기 리프레쉬 동작 등 메모리(320)가 제2 전압(V2)을 이용하는 구간 동안 활성화될 수 있다.
고온 영역(NA)에서, 제어기(360)는 모니터링 동작에 따라 제1 정보 신호(DOUT)를 피드백(feedback) 신호(DS2)로서 제2 신호 변환기(370)에게 출력하거나 또는 상기 리드 동작에 따라 제1 정보 신호(DOUT)를 처리할 수 있다. 제어기(360)는 상기 라이트 동작에 따라 제2 정보 신호(DIN)를 생성할 수 있다.
고온 영역(NA)에서, 제2 신호 변환기(370)는 피드백 신호(DS2)에 대응하는 아날로그 신호를 전압 정보(V_INF)로서 생성할 수 있다.
한편, 저온 영역(CA)에서, 제2 냉각기(390)는 액체 상태의 냉매(FL1)를 이용하여 극저온(예: 77K) 상태를 유지할 수 있다. 이때, 냉매(FL1)는 액체질소를 포함할 수 있고, 상기 액체질소의 기화 온도(즉, 77K)에 따라 저온 영역(CA)은 상기 극저온 상태를 유지할 수 있다. 제2 냉각기(390)는 제1 냉각기(380)의 유도에 따라 기체 상태의 냉매(FL2)를 제1 냉각기(380)로 제공할 수 있다. 고온 영역(NA)에서, 제1 냉각기(380)는 상기 기체 상태의 냉매(FL2)를 상기 액체 상태의 냉매(FL1)로 액화할 수 있다.
이와 같은 본 발명의 제3 실시예에 따르면, 고온 영역에서 저온 영역으로 전압을 공급할 때 전력 손실 및 열 전달을 최소화할 수 있고, 고품질의 전압을 공급하면서도 고품질의 전압을 공급시 전력 소모를 줄일 수 있고, 모니터링 신호와 라이트 데이터 신호를 인터페이스하기 위한 회로를 공유할 수 있는 이점이 있다.
본 발명의 기술 사상은 상기 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
100 : 메모리 시스템 110 : 전압 생성기
120 : 메모리 130 : 전압 변환기
140 : 제1 냉각기 150 : 제2 냉각기

Claims (23)

  1. 고온영역에 배치되며, 제1 전압을 생성하기 위한 전압 생성기;
    저온영역에 배치되며, 제2 전압을 이용하는 메모리; 및
    상기 고온영역과 상기 저온영역 사이에 배치되며, 상기 제1 전압을 상기 제2 전압으로 변환하며, 금속보다 열전도율이 낮은 물질로 제조된 코어(core)를 가지는 전압 변환기
    를 포함하는 메모리 시스템.
  2. 제1항에 있어서,
    상기 저온영역은 77K 이하의 온도를 가지는 메모리 시스템.
  3. 제1항에 있어서,
    상기 물질은 플라스틱과 세라믹 중 어느 하나를 포함하는 메모리 시스템.
  4. 제1항에 있어서,
    상기 전압 변환기는,
    상기 코어;
    상기 전압 생성기에 접속되며, 상기 코어의 일측에 감긴 제1 코일(coil); 및
    상기 메모리에 접속되며, 상기 코어의 타측에 감긴 제2 코일을 포함하는 메모리 시스템.
  5. 제1항에 있어서,
    상기 고온영역과 상기 저온영역 사이에 배치되며, 상기 제2 전압에 대응하는 전압 정보를 상기 전압 생성기에게 출력하기 위한 인터페이스를 더 포함하고,
    상기 전압 생성기는 상기 전압 정보에 기초하여 상기 제1 전압을 생성하는 메모리 시스템.
  6. 제5항에 있어서,
    상기 인터페이스는 광-커플러(opto-coupler)를 포함하는 메모리 시스템.
  7. 제5항에 있어서,
    상기 인터페이스는,
    상기 저온영역에 배치되며, 상기 제2 전압에 기초하여 발신 정보를 생성하기 위한 발신 회로; 및
    상기 고온영역에 배치되며, 상기 발신 정보에 기초하여 상기 전압 정보를 생성하기 위한 수신 회로를 포함하는 메모리 시스템.
  8. 제5항에 있어서,
    상기 인터페이스는 상기 메모리의 제1 모드시 인에이블되고, 상기 메모리의 제2 모드시 디스에이블되는 메모리 시스템.
  9. 제8항에 있어서,
    상기 제1 모드는 라이트 모드, 리드 모드, 및 리프레쉬(refresh) 모드 중 적어도 하나를 포함하고,
    상기 제2 모드는 파워다운모드(power down mode)를 포함하는 메모리 시스템.
  10. 제1항에 있어서,
    상기 고온영역에 배치되며, 냉매를 생성하기 위한 제1 냉각기; 및
    상기 저온영역에 배치되며, 상기 냉매를 제공받기 위한 제2 냉각기를 더 포함하는 메모리 시스템.
  11. 제10항에 있어서,
    상기 냉매는 액체질소를 포함하는 메모리 시스템.
  12. 제10항에 있어서,
    상기 제1 냉각기는 응축기를 포함하고,
    상기 제2 냉각기는 증발기를 포함하는 메모리 시스템.
  13. 고온영역에 배치되며, 전압 정보에 기초하여 제1 전압을 생성하기 위한 전압 생성기;
    저온영역에 배치되며, 제2 전압을 이용하여 라이트(write) 데이터 신호를 저장하고 리드(read) 데이터 신호를 출력하기 위한 메모리;
    상기 저온영역에 배치되며, 상기 제2 전압에 대응하는 디지털 신호를 생성하기 위한 제1 신호 변환기;
    상기 고온영역과 상기 저온영역 사이에 배치되며, 상기 제1 전압을 상기 제2 전압으로 변환하며, 금속보다 열전도율이 낮은 물질로 제조된 코어(core)를 가지는 전압 변환기;
    상기 고온영역과 상기 저온영역 사이에 배치되며, 상기 리드 데이터 신호와 상기 디지털 신호에 기초하여 제1 정보 신호를 생성하고, 제2 정보 신호에 기초하여 상기 라이트 데이터 신호를 생성하기 위한 인터페이스;
    상기 고온영역에 배치되며, 상기 제1 정보 신호를 피드백(feedback) 신호로서 출력하거나 또는 상기 제1 정보 신호를 리드(read) 동작에 따라 처리하고, 라이트 동작에 따라 상기 제2 정보 신호를 생성하기 위한 제어기; 및
    상기 피드백 신호에 대응하는 상기 전압 정보를 생성하기 위한 제2 신호 변환기
    를 포함하는 메모리 시스템.
  14. 제13항에 있어서,
    상기 저온영역은 77K 이하의 온도를 가지는 메모리 시스템.
  15. 제13항에 있어서,
    상기 물질은 플라스틱과 세라믹 중 어느 하나를 포함하는 메모리 시스템.
  16. 제13항에 있어서,
    상기 전압 변환기는,
    상기 코어;
    상기 전압 생성기에 접속되며, 상기 코어의 일측에 감긴 제1 코일(coil); 및
    상기 메모리에 접속되며, 상기 코어의 타측에 감긴 제2 코일을 포함하는 메모리 시스템.
  17. 제13항에 있어서,
    상기 인터페이스는,
    상기 저온영역에 배치되며, 리드(read) 제어신호에 기초하여 상기 디지털 신호와 상기 리드 데이터 신호 중 어느 하나를 선택하기 위한 선택 회로;
    상기 저온영역에 배치되며, 상기 선택 회로의 출력신호에 기초하여 제1 발신 신호를 생성하기 위한 제1 발신 회로;
    상기 고온영역에 배치되며, 상기 제1 발신 신호에 기초하여 상기 제1 정보 신호를 생성하기 위한 제1 수신 회로;
    상기 고온영역에 배치되며, 상기 제2 정보 신호에 기초하여 제2 발신 신호를 생성하기 위한 제2 발신 회로; 및
    상기 제2 발신 신호에 기초하여 상기 라이트 데이터 신호를 생성하기 위한 제2 수신 회로를 포함하는 메모리 시스템.
  18. 제13항에 있어서,
    상기 인터페이스는,
    상기 제1 발신 신호를 전달하기 위한 제1 광 케이블; 및
    상기 제2 발신 신호를 전달하기 위한 제2 광 케이블을 더 포함하는 메모리 시스템.
  19. 제13항에 있어서,
    상기 인터페이스는 상기 메모리의 제1 모드시 인에이블되고, 상기 메모리의 제2 모드시 디스에이블되는 메모리 시스템.
  20. 제13항에 있어서,
    상기 제1 모드는 라이트 모드, 리드 모드, 및 리프레쉬(refresh) 모드 중 적어도 하나를 포함하고,
    상기 제2 모드는 파워다운모드(power down mode)를 포함하는 메모리 시스템.
  21. 제13항에 있어서,
    상기 고온영역에 배치되며, 냉매를 생성하기 위한 제1 냉각기; 및
    상기 저온영역에 배치되며, 상기 냉매를 제공받기 위한 제2 냉각기를 더 포함하는 메모리 시스템.
  22. 제21항에 있어서,
    상기 냉매는 액체질소를 포함하는 메모리 시스템.
  23. 제21항에 있어서,
    상기 제1 냉각기는 응축기를 포함하고,
    상기 제2 냉각기는 증발기를 포함하는 메모리 시스템.
KR1020180152417A 2018-11-30 2018-11-30 메모리 시스템 KR20200065703A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180152417A KR20200065703A (ko) 2018-11-30 2018-11-30 메모리 시스템
US16/564,837 US11127451B2 (en) 2018-11-30 2019-09-09 Memory system with minimized heat generation which includes memory that operates at cryogenic temperature
CN201911198940.5A CN111261203B (zh) 2018-11-30 2019-11-29 存储系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180152417A KR20200065703A (ko) 2018-11-30 2018-11-30 메모리 시스템

Publications (1)

Publication Number Publication Date
KR20200065703A true KR20200065703A (ko) 2020-06-09

Family

ID=70849351

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180152417A KR20200065703A (ko) 2018-11-30 2018-11-30 메모리 시스템

Country Status (3)

Country Link
US (1) US11127451B2 (ko)
KR (1) KR20200065703A (ko)
CN (1) CN111261203B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200099794A (ko) * 2019-02-15 2020-08-25 에스케이하이닉스 주식회사 반도체 메모리 장치

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2019027A (en) * 1933-10-13 1935-10-29 Cutler Hammer Inc Welder control
US4771366A (en) * 1987-07-06 1988-09-13 International Business Machines Corporation Ceramic card assembly having enhanced power distribution and cooling
US6285550B1 (en) * 2000-01-04 2001-09-04 Hewlett Packard Company Sub-cooled processor and companion voltage regulator
JP2002133876A (ja) * 2000-10-23 2002-05-10 Hitachi Ltd 半導体記憶装置
JP4477429B2 (ja) * 2003-11-05 2010-06-09 富士通マイクロエレクトロニクス株式会社 半導体集積回路
US7243507B2 (en) * 2005-02-19 2007-07-17 Shapiro Leonid A Cryogenic computer system with parallel multiple cooling temperatures
DE102006024167A1 (de) * 2006-05-23 2007-11-29 Enocean Gmbh Thermogenerator
DE102008049726B4 (de) * 2008-09-30 2012-02-09 Advanced Micro Devices, Inc. Gestapelte Chipkonfiguration mit stromgespeistem Wärmeübertragungssystem und Verfahren zum Steuern der Temperatur in einem Halbleiterbauelement
EP2627955A2 (en) * 2010-09-14 2013-08-21 Quantum Production Lmited Cryogenic storage devices
WO2013015610A2 (en) * 2011-07-25 2013-01-31 Woongjin Coway Co., Ltd Electronic temperature control apparatus, cooler using the same, heater using the same, and control method thereof
US8659897B2 (en) * 2012-01-27 2014-02-25 International Business Machines Corporation Liquid-cooled memory system having one cooling pipe per pair of DIMMs
JP5996283B2 (ja) * 2012-06-07 2016-09-21 ルネサスエレクトロニクス株式会社 電圧発生回路を備える半導体装置
US20150089961A1 (en) * 2013-09-30 2015-04-02 Yacov Duzly Temperature-Controlled Storage Module
KR20150096292A (ko) * 2014-02-12 2015-08-24 에스케이하이닉스 주식회사 내부 전압 생성 회로
JP2016053757A (ja) * 2014-09-02 2016-04-14 株式会社東芝 メモリシステム
US9780674B2 (en) * 2014-10-28 2017-10-03 Advanced Charging Technologies, LLC Electrical circuit for delivering power to consumer electronic devices
US9641075B2 (en) 2014-12-08 2017-05-02 Nxp B.V. Current feedback and offset voltage cancellation for DC-DC converter
US10345836B1 (en) * 2015-08-21 2019-07-09 Rambus Inc. Bidirectional signaling with asymmetric termination
US10509448B2 (en) * 2015-09-24 2019-12-17 Rambus Inc. Thermal clamp for cyrogenic digital systems
US9875787B2 (en) * 2015-12-08 2018-01-23 Rambus Inc. Reduced transport energy in a memory system
US10817033B2 (en) * 2017-12-14 2020-10-27 Schneider Electric It Corporation Method and system for predicting effect of a transient event on a data center
KR102571616B1 (ko) * 2018-12-06 2023-08-29 에스케이하이닉스 주식회사 슈도 극저온 온도 센싱부 및 전압 공급부를 갖는 슈도 극저온용 반도체 소자 및 반도체 스택

Also Published As

Publication number Publication date
US11127451B2 (en) 2021-09-21
US20200176049A1 (en) 2020-06-04
CN111261203A (zh) 2020-06-09
CN111261203B (zh) 2023-10-20

Similar Documents

Publication Publication Date Title
EP1855328B1 (en) Thermoelectric power generator with built-In temperature adjustment
KR20200065703A (ko) 메모리 시스템
JPS6276605A (ja) 超電導磁石装置
CN101950007B (zh) 磁共振冷却系统及成像装置
TWI597912B (zh) 能量採集系統與能量採集系統的控制方法
JP2012084824A (ja) 電子部品の温度制御
JP2015012193A (ja) 超電導磁石装置
JP2012168410A (ja) 光送信装置、光送受信装置、制御方法および制御プログラム
KR20160131520A (ko) 디스플레이장치
JP5047873B2 (ja) 極低温装置
JP2015079846A (ja) 超電導磁石装置
JP2007271254A (ja) 冷却装置
Zhu et al. Design of a scientific CMOS camera for astronomical observation
TW201223426A (en) Cooling system for cooling a heat source and projector having the same
JP2004104925A (ja) モーターの冷却構造
US20120153830A1 (en) LED Cooling System
JP2006191309A (ja) 光送信機
JP2005072197A (ja) 高温動作レーザダイオード装置
Chkalov et al. High-precision medium power laser diode driver with microprocessor-based control system
KR100369811B1 (ko) 상변화를 이용한 열 전달 매체를 구비한 광소자 모듈
JP5175595B2 (ja) 冷却装置及び超電導装置
JP2002115981A (ja) 熱輸送装置
JP2002208511A (ja) 冷凍機冷却型超電導マグネット装置
JP2009243820A (ja) 極低温冷却装置
CN216748270U (zh) 一种载玻片

Legal Events

Date Code Title Description
E902 Notification of reason for refusal