DE602004007865T2 - Integrierte Halbleiterschaltung mit Temperaturdetektor - Google Patents

Integrierte Halbleiterschaltung mit Temperaturdetektor Download PDF

Info

Publication number
DE602004007865T2
DE602004007865T2 DE602004007865T DE602004007865T DE602004007865T2 DE 602004007865 T2 DE602004007865 T2 DE 602004007865T2 DE 602004007865 T DE602004007865 T DE 602004007865T DE 602004007865 T DE602004007865 T DE 602004007865T DE 602004007865 T2 DE602004007865 T2 DE 602004007865T2
Authority
DE
Germany
Prior art keywords
temperature
refresh
semiconductor integrated
integrated circuit
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE602004007865T
Other languages
English (en)
Other versions
DE602004007865D1 (de
Inventor
Hiroyuki Kobayashi
Atsumasa Sako
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of DE602004007865D1 publication Critical patent/DE602004007865D1/de
Application granted granted Critical
Publication of DE602004007865T2 publication Critical patent/DE602004007865T2/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft eine integrierte Halbleiterschaltung mit einem Temperaturdetektor.
  • 2. Beschreibung der verwandten Technik
  • Ein SRAM ist herkömmlicherweise als Arbeitsspeicher von tragbaren Geräten wie beispielsweise einem Mobiltelefon verwendet worden. Jedoch hat sich die Speicherkapazität, die für tragbare Geräte benötigt wird, von Jahr zu Jahr erhöht. Deshalb wird in den letzten Jahren ein DRAM mit dynamischen Speicherzellen oder ein Pseudo-SRAM als Arbeitsspeicher eingesetzt. Ein DRAM kann eine größere Speicherkapazität als ein Arbeitsspeicher bei denselben Kosten haben, da eine Speicherzelle von ihm kleiner als eine Speicherzelle des SRAM ist.
  • Indessen muss ein Speicher, der in ein Mobiltelefon montiert wird, einen niedrigen Energieverbrauch haben, damit die Batterielebensdauer lang ist. Ein niedriger Standby-Strom ist in einem Mobiltelefon besonders wichtig, um die kontinuierliche Standby-Zeit zu verlängern. Der DRAM und der Pseudo-SRAM erfordern eine regelmäßige Auffrischoperation von Speicherzellen, auch wenn die tragbaren Geräte nicht in Betrieb sind, und die Auffrischoperation ist ein Faktor, der den Standby-Strom erhöht. Deshalb sind verschiedene Verfahren ersonnen worden, um den Standby-Strom in dem DRAM und dem Pseudo-SRAM zu reduzieren.
  • Zum Beispiel ist eine gewisse Technik zum Reduzieren des Standby-Stromes vorgeschlagen worden, indem der Vorteil der Charakteristiken der dynamischen Speicherzelle genutzt wird, die eine Datenhaltezeit hat, die länger wird, wenn die Chiptemperatur höher ist, und ein langes Auffrischintervall eingestellt wird, wenn die Chiptemperatur niedriger als eine gewisse Grenztemperatur ist, um die Frequenz der Auffrischoperation zu verringern (die zum Beispiel in der japanischen ungeprüften Patentanmeldung Nr. Hei 5-266658, Hei 7-73668 und Hei 3-207084 offenbart ist).
  • 1 zeigt die temperaturabhängige Datenhaltezeit einer dynamischen Speicherzelle. Wie oben beschrieben, ist die Datenhaltezeit der dynamischen Speicherzelle umso länger, je niedriger die Chiptemperatur ist. Der Standby-Strom kann durch das Verändern des Auffrischintervalls gemäß der Grenztemperatur Tth, die durch einen Temperaturdetektor detektiert wird, reduziert werden.
  • 2 zeigt ein problematisches Beispiel für eine herkömmliche integrierte Halbleiterschaltung mit Temperaturdetektor. Wenn die integrierte Halbleiterschaltung im Bereich einer Grenztemperatur Tth arbeitet, verändert sich eine Ausgabe des Temperaturdetektors in einem kurzen Zyklus, falls sich die Wärmeerzeugung aufgrund der Operation von internen Schaltungen und die Wärmeabgabe aufgrund der Operationsbeendigung der internen Schaltungen wiederholen. Als Resultat verändert eine Steuerschaltung, die mit einem Ausgang des Temperaturdetektors verbunden ist, ihren Operationszustand (Niedrigenergieoperation und normale Operation) als Reaktion auf die Ausgabe des Temperaturdetektors. Durch diese Umschaltoperation erhöht sich der Stromverbrauch der Steuerschaltung, so dass ein Effekt zum Reduzieren des Standby-Stromes verringert wird.
  • 3 zeigt ein anderes Beispiel für ein Problem der herkömmlichen integrierten Halbleiterschaltung mit dem Temperaturdetektor. Wenn sich Zeiten der Operation und Zeiten ohne Operation der internen Schaltungen der integrierten Halbleiterschaltung im Bereich der Grenztemperatur Tth wiederholen, kommt es manchmal zu Fehlfunktionen des Temperaturdetektors, da er ein Rauschen der Energiezufuhr als Temperaturveränderung detektiert. Deshalb variiert die Ausgabe des Temperaturdetektors mit kurzem Zyklus. Da zu dieser Zeit, wie in 2, der Operationszustand der Steuerschaltung, die mit dem Ausgang des Temperaturdetektors verbunden ist, mit kurzem Zyklus umgeschaltet wird, nimmt der Stromverbrauch der Steuerschaltung zu. Ferner wird der Operationszustand der in 3 gezeigten Steuerschaltung ungeachtet der Chiptemperatur umgeschaltet, so dass es zur Fehlfunktion der integrierten Halbleiterschaltung kommt.
  • US 5,278,796 sieht eine integrierte Halbleiterschaltung mit vier Komparatoren und fünf Auffrischraten auf der Basis der Temperatur vor. Eine Oszillationsfrequenz wird in Abhängigkeit von Temperaturbändern über Komparatoren gesteuert. Für die Komparatoren ist eine Hysterese mit Widerständen vorgesehen, um ein Rauschen zu unterdrücken.
  • US 6,134,167 sieht ebenfalls eine Auffrischlogik in einer integrierten Halbleiterschaltung mit einer temperaturabhängigen Auffrischrate und Hysterese in Komparatoren vor.
  • US 6,489,831 B1 sieht ebenfalls eine Temperaturdetektionseinheit in einer integrierten Halbleiterschaltung mit Hysterese der Umschalttemperatur vor, um eine Fehlfunktion in elektronischen Schaltungen zu vermeiden.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist eine Aufgabe der vorliegenden Erfindung, den Stromverbrauch einer integrierten Halbleiterschaltung zu reduzieren, die einen Temperaturdetektor hat.
  • Ein anderes Ziel der vorliegenden Erfindung ist das Verhindern einer Fehlfunktion eines Temperaturdetektors aufgrund des Rauschens, wodurch eine Fehlfunktion einer integrierten Halbleiterschaltung verhindert wird.
  • In der integrierten Halbleiterschaltung der vorliegenden Erfindung stellt ein Temperaturdetektor den Pegel eines Temperaturdetektionssignals auf einen Pegel ein, der einen Zustand hoher Temperatur angibt, wenn er detektiert, dass eine Chiptemperatur sich von niedrig auf hoch verschiebt und höher als eine erste Grenztemperatur ist. Ferner stellt der Temperaturdetektor den Pegel des Temperaturdetektionssignals auf einen Pegel ein, der einen Zustand niedriger Temperatur angibt, wenn er detektiert, dass die Chiptemperatur sich von hoch auf niedrig verschiebt und niedriger als eine zweite Grenztemperatur ist, die im Vergleich zu der ersten Grenztemperatur niedriger ist. Eine Steuerschaltung ändert ihren eigenen Operationszustand gemäß dem Pegel des Temperaturdetektionssignals.
  • In der oben beschriebenen integrierten Halbleiterschaltung unterscheidet sich die Grenztemperatur, auf deren Basis der Operationszustand der Steuerschaltung von einem gewissen Zustand in einen anderen Zustand verändert wird, von der Grenztemperatur, auf deren Basis ihr Operationszustand von einem anderen Zustand in einen gewissen Zustand verändert wird, so dass verhindert werden kann, dass der Operationszustand der Steuerschaltung häufig umgeschaltet wird, auch wenn die Chiptemperatur im Bereich der Grenztemperatur schwankt. Als Resultat kann der Stromverbrauch der Steuerschaltung aufgrund der Umschaltoperation reduziert werden. Da ferner die erste Grenztemperatur und die zweite Grenztemperatur eine Pufferzone festlegen, detektiert der Tempera turdetektor kein Rauschen der Energiezufuhr oder dergleichen, das aufgrund der Operation von internen Schaltungen erzeugt wird, als Temperaturschwankung. Als Resultat kann eine Fehlfunktion des Temperaturdetektors und der integrierten Halbleiterschaltung verhindert werden.
  • In der integrierten Halbleiterschaltung der vorliegenden Erfindung behält der Temperaturdetektor den Pegel des Temperaturdetektionssignals bei, während die Chiptemperatur zwischen der ersten Grenztemperatur und der zweiten Grenztemperatur liegt.
  • Aufgrund des Beibehaltens des Pegels des Temperaturdetektionssignals, während die Chiptemperatur zwischen der ersten Grenztemperatur und der zweiten Grenztemperatur liegt, wird es möglich zu verhindern, dass der Operationszustand der Steuerschaltung häufig umgeschaltet wird, wodurch der Stromverbrauch aufgrund des Umschaltens der Steuerschaltung reduziert werden kann.
  • Gemäß der vorliegenden Erfindung hat der Temperaturdetektor eine Temperaturdetektionseinheit, einen ersten Differenzverstärker, einen zweiten Differenzverstärker und ein Flipflop. Gemäß einem Aspekt der Erfindung hat die Temperaturdetektionseinheit einen Widerstand und einen Bipolartransistor, die zwischen einer Energiezufuhrleitung und einer Erdleitung seriell verbunden sind. Die Temperaturdetektionseinheit erzeugt eine Detektionsspannung entsprechend der Chiptemperatur z. B. von einem Verbindungsknoten des Widerstandes und des Bipolartransistors. Der erste Differenzverstärker vergleicht eine erste Referenzspannung, die der ersten Grenztemperatur entspricht, mit der Detektionsspannung. Der zweite Differenzverstärker vergleicht eine zweite Referenzspannung, die der zweiten Grenztemperatur ent spricht, mit der Detektionsspannung. Das Flipflop erzeugt den Pegel des Temperaturdetektionssignals gemäß Resultaten der Vergleiche von den ersten und zweiten Differenzverstärkern. Die integrierte Halbleiterschaltung der Erfindung ist in Anspruch 1 definiert.
  • In der integrierten Halbleiterschaltung gemäß der Erfindung kann die Chiptemperatur als Detektionsspannung überwacht werden, indem der Vorteil von temperaturabhängigen Veränderungen einer Schwellenspannung des Bipolartransistors genutzt wird. Die ersten und zweiten Differenzverstärker werden verwendet, um die Detektionsspannung mit den ersten und zweiten Referenzspannungen zu vergleichen, die den ersten bzw. zweiten Grenztemperaturen entsprechen, wodurch es möglich wird, die Veränderung der Chiptemperatur mit einer einfachen Schaltung akkurat zu detektieren und den Operationszustand der Steuerschaltung sicher umzuschalten.
  • Gemäß der vorliegenden Erfindung hat der Temperaturdetektor eine Temperaturdetektionseinheit, einen Basisdifferenzverstärker, einen ersten Differenzverstärker, einen zweiten Differenzverstärker und ein Flipflop. Die Temperaturdetektionseinheit kann einen Widerstand und einen Bipolartransistor haben, die zwischen einer Energiezufuhrleitung und einer Erdleitung seriell verbunden sind, und erzeugt eine Detektionsspannung entsprechend der Chiptemperatur von einem Verbindungsknoten des Widerstandes und des Bipolartransistors. Der Basisdifferenzverstärker vergleicht eine Basisreferenzspannung und die Detektionsspannung, um ein Resultat des Vergleichs als Basisdetektionsspannung auszugeben. Der erste Differenzverstärker vergleicht eine erste Referenzspannung, die der ersten Grenztemperatur entspricht, mit der Basisdetektionsspannung. Der zweite Differenzver stärker vergleicht eine zweite Referenzspannung, die der zweiten Grenztemperatur entspricht, mit der Basisdetektionsspannung. Das Flipflop erzeugt den Pegel des Temperaturdetektionssignals gemäß Resultaten der Vergleiche von den ersten und zweiten Differenzverstärkern.
  • Darüber hinaus wird die Veränderung der Detektionsspannung (Basisdetektionsspannung), die den ersten und zweiten Differenzverstärkern eingegeben wird, durch die Verstärkung der Detektionsspannung durch den Basisdifferenzverstärker, die von der Temperaturdetektionseinheit ausgegeben wird, steil. Dies ermöglicht eine sichere Erzeugung des Temperaturdetektionssignals, wenn die ersten und zweiten Grenztemperaturen dicht beieinanderliegen, auch wenn die Schwankung oder anderes der Herstellungsbedingungen der integrierten Halbleiterschaltung Veränderungen der Charakteristiken der ersten und zweiten Differenzverstärker verursachen und die Veränderungen eine Offsetspannung bewirken.
  • Gemäß einer Ausführungsform der integrierten Halbleiterschaltung der vorliegenden Erfindung ist ein Widerstandsarray aus einer Vielzahl von Widerständen gebildet, die zwischen der Energiezufuhrleitung und der Erdleitung seriell angeordnet sind. Das Widerstandsarray erzeugt die ersten und zweiten Referenzspannungen von Verbindungsknoten von jeweiligen vorbestimmten Widerständen. Eine variable Widerstandseinheit ist mit dem Widerstandsarray seriell verbunden, und ein Widerstandswert von ihr ist veränderlich. Die ersten und zweiten Referenzspannungen werden durch das Verändern des Widerstandswertes des variablen Widerstandes eingestellt. Deshalb ist es möglich, eine Schaltung zu bilden, in der die ersten und zweiten Referenzspannungen justierbar sind, ohne das Ausmaß der Schaltung zu vergrößern.
  • Gemäß einer anderen Ausführungsform der integrierten Halbleiterschaltung der vorliegenden Erfindung sind ein erster variabler Widerstand und ein zweiter variabler Widerstand auf der Seite einer Energiezufuhrleitung und der Seite einer Erdleitung des Widerstandsarrays angeordnet, wodurch ein einfaches und feines Justieren der ersten und zweiten Referenzspannungen ermöglicht wird.
  • Gemäß einer anderen Ausführungsform der integrierten Halbleiterschaltung der vorliegenden Erfindung wird eine Summe von Widerstandswerten der ersten und zweiten variablen Widerstände immer konstant gemacht, wodurch es möglich wird, dass eine Differenz zwischen den ersten und zweiten Referenzspannungen konstant wird, um die ersten und zweiten Referenzspannungen zu vergrößern oder zu verringern. Als Resultat kann der Temperaturdetektor den Pegel eines Temperaturdetektionssignals immer verändern, wenn ein gewisser Grad der Temperaturveränderung auftritt.
  • Gemäß einer anderen Ausführungsform der integrierten Halbleiterschaltung der vorliegenden Erfindung wird der Widerstandswert der variablen Widerstandseinheit durch eine ROM-Schaltung voreingestellt. Dadurch kann eine integrierte Halbleiterschaltung mit einer optimalen Charakteristik hergestellt werden, die erste und zweite Referenzspannungen mit optimalen Werten gemäß einer Schwankung der Herstellungsbedingungen oder gemäß Produktspezifikationen erzeugt.
  • Gemäß einer anderen Ausführungsform der integrierten Halbleiterschaltung der vorliegenden Erfindung erzeugt ein Spannungsgenerator eine Vielzahl von Arten von Spannungen. Eine Schaltanordnung selektiert zwei Arten von der Vielzahl von Arten von Spannungen, um die selektierten Spannungen als erste und als zweite Referenzspannung auszugeben. Eine ROM- Schaltung nimmt die Voreinstellung der Spannungen vor, die durch die Schaltanordnung zu selektieren sind.
  • In der oben beschriebenen integrierten Halbleiterschaltung kann eine Vielzahl der ersten und zweiten Referenzspannungen durch das Selektieren der Schaltanordnung gemäß Werten erzeugt werden, die durch die ROM-Schaltung eingestellt wurden. Dadurch wird es möglich, eine integrierte Halbleiterschaltung mit einer optimalen Charakteristik entsprechend Schwankungen der Herstellungsbedingungen und den Produktspezifikationen herzustellen.
  • Gemäß einer anderen Ausführungsform der integrierten Halbleiterschaltung der vorliegenden Erfindung hat ein Speicherarray dynamische Speicherzellen. Die Steuerschaltung ist ein Auffrischzeitgeber, der konfiguriert ist, um einen Erzeugungszyklus eines Auffrischaufforderungssignals zum Auffrischen der Speicherzelle gemäß dem Pegel des Temperaturdetektionssignals zu verändern.
  • In der oben beschriebenen integrierten Halbleiterschaltung wird der Auffrischzyklus der Speicherzelle gemäß der Chiptemperatur verändert, wodurch es möglich wird, den Energieverbrauch der integrierten Halbleiterschaltung zu reduzieren.
  • Gemäß einer anderen Ausführungsform der integrierten Halbleiterschaltung der vorliegenden Erfindung decodiert ein Befehlsdecodierer ein Lesebefehlssignal und ein Schreibbefehlssignal, die Zugriffsaufforderungen sind, die über einen externen Anschluss zugeführt werden. Eine Operationssteuerschaltung gibt ein Zeitlagensignal zur Inbetriebnahme des Speicherarrays aus, um eine Zugriffsoperation als Antwort auf das Lesebefehlssignal und das Schreibbefehlssignal und eine Auffrischoperation als Antwort auf das Auffrischauffor derungssignal auszuführen. Die Operationssteuerschaltung hat einen Arbiter, der konfiguriert ist, um zu bestimmen, welche von der Zugriffsoperation und der Auffrischoperation Priorität haben soll, wenn das Lesebefehlssignal oder das Schreibbefehlssignal mit dem Auffrischaufforderungssignal in Konflikt gerät.
  • Der Auffrischzeitgeber kann effektiv betrieben werden, um den Standby-Strom zu reduzieren, da die oben beschriebene integrierte Halbleiterschaltung den Arbiter hat, der konfiguriert ist, um zu bestimmen, welche von der Zugriffsoperation und der Auffrischoperation zuerst ausgeführt wird, wenn der Lesebefehl oder der Schreibbefehl mit dem Auffrischbefehl in Konflikt gerät.
  • Gemäß einer anderen Ausführungsform der integrierten Halbleiterschaltung der vorliegenden Erfindung decodiert während eines normalen Operationsmodus ein Befehlsdecodierer ein Lesebefehlssignal und ein Schreibbefehlssignal, die Zugriffsaufforderungen sind, die über einen externen Anschluss zugeführt werden, und ein Selbstauffrischbefehlssignal zum Verändern des normalen Operationsmodus in einen Selbstauffrischmodus. Eine Operationssteuerschaltung gibt ein Zeitlagensignal zur Inbetriebnahme des Speicherarrays aus, um eine Zugriffsoperation als Antwort auf das Lesebefehlssignal und das Schreibbefehlssignal und eine Auffrischoperation als Antwort auf das Auffrischaufforderungssignal auszuführen. Ein Auffrischzeitgeber startet die Operation, wenn der Befehlsdecodierer das Selbstauffrischbefehlssignal decodiert.
  • In der oben beschriebenen integrierten Halbleiterschaltung ist es möglich, den Auffrischzeitgeber effektiv zu betreiben, um den Standby-Strom (Selbstauffrischstrom) zu reduzieren, da die integrierte Halbleiterschaltung den Selbstauffrischmodus hat.
  • Gemäß einer anderen Ausführungsform der integrierten Halbleiterschaltung der vorliegenden Erfindung legt der Auffrischzeitgeber nach dem Umstellen von dem normalen Operationsmodus auf den Selbstauffrischmodus den Erzeugungszyklus des Auffrischaufforderungssignals ungeachtet des Pegels des Temperaturdetektionssignals auf einen kurzen Zyklus fest, bis er eine vorbestimmte Anzahl von Auffrischaufforderungssignalen erzeugt. Nach Vollendung der Erzeugung verändert der Auffrischzeitgeber den Operationszyklus gemäß dem Pegel des Temperaturdetektionssignals. Die internen Schaltungen der integrierten Halbleiterschaltung sind manchmal unmittelbar nach dem Umstellen auf den Selbstauffrischmodus in einem instabilen Zustand, und der Oszillationszyklus eines Selbstzeitgebers ist manchmal instabil. In solchen Fällen wird es durch das Festlegen des Erzeugungszyklus des Auffrischaufforderungssignals auf einen kurzen Zyklus möglich, einen Verlust von Daten zu verhindern, die in Speicherzellen gehalten werden. Deshalb kann die Zuverlässigkeit der in den Speicherzellen gehaltenen Daten verbessert werden.
  • Gemäß einer anderen Ausführungsform der integrierten Halbleiterschaltung der vorliegenden Erfindung verändert der Auffrischzeitgeber nach der Pegelveränderung des Temperaturdetektionssignals den Erzeugungszyklus des Auffrischaufforderungssignals, nachdem er eine vorbestimmte Anzahl von Auffrischaufforderungssignalen erzeugt. Das Verändern des Erzeugungszyklus mit einer Zeitverzögerung ab der Pegelveränderung des Temperaturdetektionssignals kann eine Fehlfunktion des Temperaturdetektors und der integrierten Halblei terschaltung sicher verhindern, auch wenn der Temperaturdetektor häufig zu einer Detektion aufgrund des Rauschens der Energiezufuhr und dergleichen kommt.
  • Gemäß einer anderen Ausführungsform der integrierten Halbleiterschaltung der vorliegenden Erfindung wird der Erzeugungszyklus nicht nach der Pegelveränderung des Temperaturdetektionssignals aufgrund der Verschiebung der Chiptemperatur von hoch auf niedrig verlängert, sondern nach Vollzug der Erzeugung einer vorbestimmten Anzahl von Auffrischaufforderungssignalen gemäß der Pegelveränderung. Ferner wird nach der Pegelveränderung des Temperaturdetektionssignals aufgrund der Verschiebung der Chiptemperatur von niedrig auf hoch der Erzeugungszyklus als Antwort auf die Pegelveränderung verkürzt. Wenn sich der Pegel des Temperaturdetektionssignals aufgrund der Verschiebung der Chiptemperatur von hoch auf niedrig verändert, das heißt, dass die Zuverlässigkeit von Daten verringert wird, die in Speicherzellen gehalten werden, kann ein Verzögern der Umstellzeitlage eine Minderung der Zuverlässigkeit der in den Speicherzellen gehaltenen Daten verhindern.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Das Wesen, das Prinzip und die Nützlichkeit der Erfindung gehen aus der folgenden eingehenden Beschreibung in Verbindung mit den beiliegenden Zeichnungen deutlicher hervor, in denen gleiche Teile mit identischen Bezugszeichen versehen sind und in denen:
  • 1 ein Charakteristikdiagramm ist, das die temperaturabhängige Datenhaltezeit einer dynamischen Speicherzelle zeigt;
  • 2 ein Erläuterungsdiagramm ist, das ein problematisches Beispiel für eine herkömmliche integrierte Halbleiterschaltung mit einem Temperaturdetektor zeigt;
  • 3 ein Erläuterungsdiagramm ist, das ein anderes problematisches Beispiel für die herkömmliche integrierte Halbleiterschaltung mit dem Temperaturdetektor zeigt;
  • 4 ein Blockdiagramm ist, das eine erste Ausführungsform der integrierten Halbleiterschaltung der vorliegenden Erfindung zeigt;
  • 5 ein Blockdiagramm ist, das einen Temperaturdetektor und einen Auffrischzeitgeber, die in 4 dargestellt sind, im Detail zeigt;
  • 6 ein Wellenformdiagramm ist, das die Operation des Temperaturdetektors von 5 zeigt;
  • 7 ein Wellenformdiagramm ist, das die Operation des Temperaturdetektors und des Auffrischzeitgebers gemäß einer Veränderung der Chiptemperatur in der ersten Ausführungsform zeigt;
  • 8 ein Blockdiagramm ist, das eine zweite Ausführungsform der integrierten Halbleiterschaltung der vorliegenden Erfindung zeigt;
  • 9 ein Schaltungsdiagramm ist, das eine Referenzspannungseinstellschaltung und einen Referenzspannungsgenerator von 8 im Detail zeigt;
  • 10 ein Schaltungsdiagramm ist, das einen wesentlichen Teil einer dritten Ausführungsform der integrierten Halbleiterschaltung der vorliegenden Erfindung zeigt;
  • 11 ein Wellenformdiagramm ist, das die Operation eines Temperaturdetektors von 10 zeigt;
  • 12 ein Blockdiagramm ist, das eine vierte Ausführungsform der integrierten Halbleiterschaltung der vorliegenden Erfindung zeigt;
  • 13 ein Schaltungsdiagramm ist, das einen Temperaturdetektor von 12 im Detail zeigt;
  • 14 ein Wellenformdiagramm ist, das die Operation des Temperaturdetektors und eines Auffrischzeitgebers gemäß der Veränderung der Chiptemperatur in der vierten Ausführungsform zeigt;
  • 15 ein Blockdiagramm ist, das eine fünfte Ausführungsform der integrierten Halbleiterschaltung der vorliegenden Erfindung zeigt;
  • 16 ein Blockdiagramm ist, das eine sechste Ausführungsform der integrierten Halbleiterschaltung der vorliegenden Erfindung zeigt;
  • 17 ein Schaltungsdiagramm ist, das eine Referenzspannungseinstellschaltung und einen Referenzspannungsgenerator von 16 im Detail zeigt;
  • 18 ein Schaltungsdiagramm ist, das ein Beispiel für den Referenzspannungsgenerator von 17 zeigt;
  • 19 ein Schaltungsdiagramm ist, das einen wesentlichen Teil einer siebten Ausführungsform der integrierten Halbleiterschaltung der vorliegenden Erfindung zeigt;
  • 20 ein Blockdiagramm ist, das eine achte Ausführungsform der integrierten Halbleiterschaltung der vorliegenden Erfindung zeigt;
  • 21 ein Wellenformdiagramm ist, das die Operationen eines Temperaturdetektors und eines Auffrischzeitgebers gemäß einer Veränderung der Chiptemperatur in der achten Ausführungsform zeigt;
  • 22 ein Blockdiagramm ist, das eine neunte Ausführungsform der integrierten Halbleiterschaltung der vorliegenden Erfindung zeigt;
  • 23 ein Wellenformdiagramm ist, das die Operationen eines Temperaturdetektors und eines Auffrischzeitgebers gemäß einer Veränderung der Chiptemperatur in der neunten Ausführungsform zeigt; und
  • 24 ein Schaltungsdiagramm ist, das ein anderes Beispiel für den Referenzspannungsgenerator von 17 zeigt.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Nachfolgend werden Ausführungsformen der vorliegenden Erfindung unter Verwendung der Zeichnungen erläutert. Die Doppelkreise in den Zeichnungen stellen externe Anschlüsse dar. In den Zeichnungen ist jede Signalleitung, die durch eine dicke Linie gekennzeichnet ist, aus einer Vielzahl von Leitungen gebildet. Der Teil eines Blocks, mit dem die dicke Linie verbunden ist, ist aus einer Vielzahl von Schaltungen gebildet. Dieselben Bezugszeichen und Symbole wie jene der externen Anschlüsse werden verwendet, um Signale zu bezeichnen, die über die externen Anschlüsse zugeführt werden. Dieselben Bezugszeichen und Symbole wie jene der Signale werden verwendet, um Signalleitungen zu bezeichnen, über die die Signale übertragen werden.
  • 4 zeigt eine erste Ausführungsform der integrierten Halbleiterschaltung der vorliegenden Erfindung. Diese integrierte Halbleiterschaltung wird auf einem Siliziumsubstrat als Pseudo-SRAM unter Einsatz eines CMOS-Prozesses gebildet. Der Pseudo-SRAM hat einen Speicherkern eines DRAM und eine Schnittstelle eines SRAM. Der Pseudo-SRAM führt eine Auffrischoperation periodisch innerhalb eines Chips aus, ohne einen externen Auffrischbefehl zu empfangen, und hält Daten, die in Speicherzellen geschrieben sind. Der Pseudo-SRAM wird als Arbeitsspeicher verwendet, der zum Beispiel in ein Mobiltelefon montiert wird. Eine Leseoperation und eine Schreiboperation werden als Antwort auf Befehlssignale CMD (ein Lesebefehlssignal und ein Schreibbefehlssignal) ausgeführt, die über einen externen Anschluss zugeführt werden.
  • Der Pseudo-SRAM hat eine Befehlsseingangsschaltung 10, einen Referenzspannungsgenerator 12, einen Temperaturdetektor 14, einen Auffrischzeitgeber 16, einen Auffrischadressgenerator 18, eine Adresseneingangsschaltung 20, eine Dateneingangs-/-ausgangsschaltung 22, eine Operationssteuerschaltung 24, eine Adressenumschaltanordnung 26 und einen Speicherkern 28. Es sei erwähnt, dass in 4 nur wichtige Signale gezeigt sind, die zum Erläutern der vorliegenden Erfindung nötig sind.
  • Die Befehlseingangsschaltung 10 (Befehlsdecodierer) empfängt das Befehlssignal CMD (zum Beispiel ein Chipfreigabesignal/CE, ein Schreibfreigabesignal/WE, ein Ausgangsfreigabesignal/OE oder dergleichen), das über einen Befehlsanschluss zugeführt wird. Die Befehlseingangsschaltung 10 decodiert das empfangene Befehlssignal CMD (Zugriffsaufforderung), um ein internes Befehlssignal ICMD zur Inbetriebnahme des Speicherkerns 28 auszugeben.
  • Der Referenzspannungsgenerator 12 erzeugt eine Schwellenspannung Vth1 (erste Referenzspannung) und eine Schwellenspannung Vth2 (zweite Referenzspannung). Die Schwellenspannungen Vth1, Vth2 entsprechen einer ersten Grenztempera tur Tth1 bzw. einer zweiten Grenztemperatur Tth2, die später beschrieben werden.
  • Der Temperaturdetektor 14 stellt ein Temperaturdetektionssignal TDET auf einen niedrigen Pegel ein, der einen Zustand hoher Temperatur angibt, wenn er detektiert, dass sich die Chiptemperatur des Pseudo-SRAM von einer niedrigen Temperatur auf eine hohe Temperatur verschiebt, um höher als die Grenztemperatur Tth1 (dargestellt durch die Schwellenspannung Vth1) zu sein. Die Temperaturdetektionsschaltung 14 stellt den Pegel des Temperaturdetektionssignals TDET auf einen hohen Pegel ein, der einen Zustand niedriger Temperatur angibt, wenn sie detektiert, dass sich die Chiptemperatur von einer hohen Temperatur auf eine niedrige Temperatur verschiebt, um niedriger als die Grenztemperatur Tth2 (dargestellt durch die Schwellenspannung Vth2) zu sein. Der Temperaturdetektor 14 behält den Pegel des Temperaturdetektionssignals TDET bei, wenn die Chiptemperatur zwischen den Grenztemperaturen Tth1, Tth2 liegt. Die Grenztemperatur Tth1 ist höher als die Grenztemperatur Tth2.
  • Der Auffrischzeitgeber 16 erzeugt in einem vorbestimmten Zyklus ein Auffrischaufforderungssignal RREQ zum Auffrischen einer Speicherzelle MC. Der Auffrischzeitgeber 16 stellt einen langen Zeitgeberzyklus ein, wenn das Temperaturdetektionssignal TDET auf dem hohen Pegel ist, und stellt einen kurzen Zeitgeberzyklus ein, wenn das Temperaturdetektionssignal TDET auf dem niedrigen Pegel ist. Mit anderen Worten: die Ausgabefrequenz des Auffrischaufforderungssignals RREQ ist niedrig, wenn die Chiptemperatur niedrig ist, und hoch, wenn die Chiptemperatur hoch ist.
  • Der Auffrischadressgenerator 18 führt eine Zähloperation als Antwort auf das Auffrischaufforderungssignal RREQ aus, um ein Auffrischadresssignal RFA auszugeben, das aus einer Vielzahl von Bits gebildet ist. Das Auffrischadresssignal RFA ist ein Reihenadresssignal zum Selektieren einer Wortleitung WL.
  • Die Adresseneingangsschaltung 20 empfängt ein Adresssignal ADD, das von einem Adressanschluss zugeführt wird, und gibt das empfangene Signal als Reihenadresssignal RA und Spaltenadresssignal CA aus. Das Reihenadresssignal RA wird zum Selektieren der Wortleitung WL verwendet. Das Spaltenadresssignal CA wird zum Selektieren einer Bitleitung BLZ (oder BLX) verwendet.
  • Die Dateneingangs-/-ausgangsschaltung 22 gibt Lesedaten, die von dem Speicherkern 28 über einen gemeinsamen Datenbus CDB übertragen wurden, an einen Datenanschluss DQ (zum Beispiel 16 Bits) zu der Zeit der Leseoperation aus. Die Dateneingangs-/-ausgangsschaltung 22 empfängt Schreibdaten, die über den Datenanschluss DQ zugeführt werden, um die empfangenen Daten über den gemeinsamen Datenbus CDB zu der Zeit der Schreiboperation zu dem Speicherkern 28 zu übertragen.
  • Die Operationssteuerschaltung 24 hat einen Arbiter 25, der bestimmt, welchem von dem internen Befehlssignal ICMD und dem Auffrischaufforderungssignal RREQ, die asynchron eingegeben werden, Priorität gewährt werden soll, wenn sie miteinander in Konflikt geraten. Die Operationssteuerschaltung 24 gibt ein Auffrischsignal REFZ aus, wenn die Auffrischoperation als Antwort auf das Auffrischaufforderungssignal RREQ ausgeführt wird. Die Auffrischoperation wird durch den Arbiter 25 zwischen den Leseoperationen oder den Schreiboperationen ausgeführt, die als Antwort auf den Lesebefehl oder den Schreibbefehl ausgeführt werden, der von einem externen Teil des Pseudo-SRAM zugeführt wird. Mit anderen Worten: die Auffrischoperation wird innerhalb des Pseudo-SRAM automatisch ausgeführt. Die Operationssteuerschaltung 24 gibt ein Zeitlagensignal TIMING zum Bestimmen der Operationszeitlage einer Vielzahl von Steuerschaltungen (einem Wortdecodierer WDEC, einem Leseverstärker SA usw., die später zu beschreiben sind) in dem Speicherkern 28 als Antwort auf die internen Befehlssignale ICMD (das Lesebefehlssignal und das Schreibbefehlssignal) oder das Auffrischaufforderungssignal RREQ (Auffrischbefehlssignal) aus, je nachdem, welchem durch die Bestimmung des Arbiters 25 Priorität gewährt wird.
  • Die Adressenumschaltanordnung 26 gibt das Reihenadresssignal RA als internes Reihenadresssignal IRA aus, während sie das Auffrischsignal REFZ mit niedrigem Pegel (während der Leseoperation, der Schreiboperation oder einer Standby-Periode) empfängt. Die Adressenumschaltanordnung 26 gibt das Auffrischadresssignal RFA als internes Reihenadresssignal IRA aus, während sie das Auffrischsignal REFZ mit hohem Pegel (während der Auffrischoperation) empfängt. Dies bedeutet, dass das extern zugeführte Reihenadresssignal RA während der Leseoperation, der Schreiboperation und der Standby-Periode selektiert wird und das intern erzeugte Auffrischadresssignal RFA während der Auffrischoperation selektiert wird.
  • Der Speicherkern 28 hat den Wortdecodierer WDEC, den Leseverstärker SA, eine Vorladeschaltung PRE, ein Speicherarray ARY, einen Spaltendecodierer CDEC, einen Lesepuffer SB und einen Schreibverstärker WA. Die Operationszeitlagen der Schaltungen außer dem Speicherarray ARY werden durch die jeweiligen Zeitlagensignale TIMING festgelegt.
  • Der Wortdecodierer WDEC selektiert die Wortleitung WL, die dem internen Reihenadresssignal IRA entspricht. Der Leseverstärker SA verstärkt eine Spannungsdifferenz zwischen Bitleitungen BLZ, BLX zu der Zeit der Leseoperation, der Schreiboperation und der Auffrischoperation. Die Vorladeschaltung PRE setzt die Bitleitungen BLZ, BLX auf vorbestimmte Spannungen, während der Speicherkern 28 nicht in Betrieb ist.
  • Während der Leseoperation und der Schreiboperation selektiert der Spaltendecodierer CDEC einen Spaltenschalter zum Verbinden der Bitleitungen BLZ, BLX und des Datenbusses DB gemäß dem Spaltenadresssignal CA und schaltet den selektierten Spaltenschalter synchron mit einem Spaltenleitungssteuersignal CLZ ein. Der Lesepuffer SB verstärkt einen Signalbetrag der Lesedaten auf dem Datenbus DB zu der Zeit der Leseoperation, um sie an den gemeinsamen Datenbus CDB auszugeben. Der Schreibverstärker WA verstärkt einen Signalbetrag der Schreibdaten auf dem gemeinsamen Datenbus CDB zu der Zeit der Schreiboperation, um sie an den Datenbus DB auszugeben.
  • Das Speicherarray ARY hat die vielen dynamischen Speicherzellen MC, die in einer Matrix angeordnet sind, und die vielen Wortleitungen WL und die vielen Bitleitungspaare BLZ, BLX, die mit den Speicherzellen MC verbunden sind. Jede der Speicherzellen MC, die dieselben wie typische DRAM-Speicherzellen sind, hat einen Kondensator (Speicherknoten) zum Halten von Daten als Ladungen und einen Transfertransistor, der zwischen diesem Kondensator und der Bitleitung BL angeordnet ist. Ein Gate des Transfertransistors ist mit der Wortleitung WL verbunden.
  • 5 zeigt den Temperaturdetektor 14 und den Auffrischzeitgeber 16 von 4 im Detail. Der Temperaturdetektor 14 hat eine Temperaturdetektionseinheit 14a, einen ersten Differenzverstärker 14b, einen zweiten Differenzverstärker 14c, ein Flipflop 14d usw. Die Temperaturdetektionseinheit 14a hat einen Widerstand R1 (zum Beispiel einen Diffusionswiderstand) und einen Bipolartransistor BP1, die zwischen einer internen Energiezufuhrleitung VII und einer Erdleitung VSS verbunden sind. Die Temperaturdetektionseinheit 14a erzeugt eine Detektionsspannung entsprechend der Chiptemperatur von einem Verbindungsknoten N01 des Widerstandes R1 und des Bipolartransistors BP1. Zum Beispiel verringert sich eine Schwellenspannung des Bipolartransistors BP1, wenn die Chiptemperatur ansteigt, weshalb die Spannung am Knoten N01 abfällt.
  • Der Differenzverstärker 14b vergleicht die Schwellenspannung Vth1, die die erste Grenztemperatur Tth1 darstellt, und die Detektionsspannung N01. Ein Ausgangsknoten N02 des Differenzverstärkers 14b verändert sich auf den hohen Pegel, wenn die Detektionsspannung N01 < die Schwellenspannung Vth1 ist und verändert sich auf den niedrigen Pegel, wenn die Detektionsspannung N01 > die Schwellenspannung Vth1 ist. Der Differenzverstärker 14c vergleicht die Schwellenspannung Vth2, die die zweite Grenztemperatur Tth2 darstellt, und die Detektionsspannung N01. Ein Ausgangsknoten N04 des Differenzverstärkers 14c wechselt auf den hohen Pegel, wenn die Detektionsspannung N01 > die Schwellenspannung Vth2 ist, und wechselt auf den niedrigen Pegel, wenn die Detektionsspannung N01 < die Schwellenspannung Vth2 ist. Inverter, die jeweilig mit Ausgängen der Differenzverstärker 14b, 14c verbunden sind, bilden und invertieren Wellenformen der Knoten N02, N04 und geben die invertierten Wellenformen über Knoten N03, N05 an das Flipflop 14d aus.
  • Das Flipflop 14d verändert das Temperaturdetektionssignal TDET auf den niedrigen Pegel, wenn sich der Knoten N03 von dem hohen Pegel auf den niedrigen Pegel ändert, und verändert das Temperaturdetektionssignal TDET auf den hohen Pegel, wenn sich der Knoten N05 von den hohen Pegel auf den niedrigen Pegel ändert.
  • Der Auffrischzeitgeber 16 hat einen Ringoszillator 16a, einen Frequenzteiler 16b und einen Selektor 16c. Der Ringoszillator 16a hat Inverter mit ungeradzahligen Stufen, die kaskadiert verbunden sind, und gibt ein Oszillationssignal mit einem vorbestimmten Zyklus aus. Der Frequenzteiler 16b hat 1/2-Frequenzteiler mit mehreren Stufen, die kaskadiert verbunden sind, zum Teilen der Frequenz des Oszillationssignals. Der Selektor 16c selektiert eines der frequenzgeteilten Signale, die von zwei vorbestimmten der 1/2-Frequenzteiler ausgegeben werden, gemäß dem Logikpegel des Temperaturdetektionssignals TDET und gibt das selektierte frequenzgeteilte Signal als Auffrischaufforderungssignal RREQ aus. Es sei erwähnt, dass die 1/2-Frequenzteiler, die die frequenzgeteilten Signale ausgeben, die dem Selektor 16c einzugeben sind, nicht auf die zwei 1/2-Frequenzteiler begrenzt sind, die in der Zeichnung gezeigt sind, sondern gemäß der Konstruktion und Spezifikationen des Pseudo-SRAM bestimmt werden können.
  • 6 zeigt die Operation des Temperaturdetektors 14 von 5. Die Temperaturdetektionseinheit 14a, die in 5 gezeigt ist, erzeugt eine Spannung in dem Knoten N01 gemäß der Chiptemperatur. Wenn sich die Chiptemperatur von einer niedrigen Temperatur auf eine hohe Temperatur verändert, um die Grenztemperatur Tth2 zu überschreiten (6(a)), wechselt der Ausgangsknoten N04 des Differenzverstärkers 14c von dem hohen Pegel auf den niedrigen Pegel und wechselt der Knoten N05 von dem niedrigen Pegel auf den hohen Pegel (6(b)). Da der Knoten N03 zu dieser Zeit auf dem hohen Pegel ist, behält eine Ausgabe (TDET) des Flipflop 14d den hohen Pegel bei (6(c)).
  • Wenn die Chiptemperatur von einer niedrigen Temperatur auf eine hohe Temperatur wechselt, um die Grenztemperatur Tth1 zu überschreiten (6(d)), ändert sich der Ausgangsknoten N02 des Differenzverstärkers 14b von dem niedrigen Pegel auf den hohen Pegel und ändert sich der Knoten N03 von dem hohen Pegel auf den niedrigen Pegel (6(e)). Da der Knoten N05 zu dieser Zeit auf dem hohen Pegel ist, wechselt die Ausgabe (TDET) des Flipflops 14d von dem hohen Pegel auf den niedrigen Pegel (6(f)).
  • Wenn die Chiptemperatur umgekehrt von einer hohen Temperatur auf eine niedrige Temperatur wechselt, um niedriger als die Grenztemperatur Tth1 zu sein (6(g)), ändert sich der Ausgangsknoten N02 des Differenzverstärkers 14b von dem hohen Pegel auf den niedrigen Pegel und ändert sich der Knoten N03 von dem niedrigen Pegel auf den hohen Pegel (6(h)). Da der Knoten N05 zu dieser Zeit auf dem hohen Pegel ist, behält die Ausgabe (TDET) des Flipflops 14d den niedrigen Pegel bei (6(i)).
  • Wenn die Chiptemperatur von einer hohen Temperatur auf eine niedrige Temperatur wechselt, um niedriger als die Grenztemperatur Tth2 zu sein (6(j)), ändert sich der Ausgangsknoten N04 des Differenzverstärkers 14c von dem niedrigen Pegel auf den hohen Pegel und ändert sich der Knoten N05 von dem hohen Pegel auf den niedrigen Pegel (6(k)). Da der Knoten N03 zu dieser Zeit auf dem hohen Pegel ist, ändert sich die Ausgabe (TDET) des Flipflops 14d von dem niedrigen Pegel auf den hohen Pegel (6(l)). Somit hat der Temperaturdetektor 14 eine Schmitt-Trigger-Funktion, und das Temperaturdetektionssignal TDET gibt einen vorhergehenden Wert an, als die Chiptemperatur zwischen den Grenztemperaturen Tth1, Tth2 lag.
  • 7 zeigt die Operation des Temperaturdetektors 14 und des Auffrischzeitgebers 16 gemäß der Veränderung der Chiptemperatur in der ersten Ausführungsform. Das Temperaturdetektionssignal TDET wechselt nur dann von dem hohen Pegel auf den niedrigen Pegel, wenn die Chiptemperatur die Grenztemperatur Tth2 überschreitet und weiterhin Tth1 überschreitet (7(a)). Ferner wechselt das Temperaturdetektionssignal TDET von dem niedrigen Pegel nur dann auf den hohen Pegel, wenn die Chiptemperatur niedriger wird als die Grenztemperatur Tth1 und weiterhin niedriger wird als Tth2 (7(b)). Mit anderen Worten: wenn die Chiptemperatur um den Bereich der Grenztemperatur Tth1 (7(c)), der Grenztemperatur Tth2 (7(d, e)) und zwischen den Grenztemperaturen Tth1, Tth2 schwankt (7(f, g)), ändert sich der Pegel des Temperaturdetektionssignals TDET nicht. Auf diese Weise legen bei der vorliegenden Erfindung die Grenztemperaturen Tth1, Tth2 eine Pufferzone fest, so dass verhindert werden kann, dass sich der Ausgangspegel des Temperaturdetektionssignals TDET aufgrund einer leichten Änderung der Chiptemperatur oder des Rauschens der Energiezufuhr, das durch die Operation der internen Schaltungen des Pseudo-SRAM verursacht wird, häufig verändert. Deshalb kann die Operation des Temperaturdetektors 14 mehr stabilisiert werden. Als Resultat ist es möglich, eine Fehlfunktion des Temperaturdetektors 14 zu verhindern, wodurch eine Fehlfunktion des Pseudo-SRAM verhindert wird.
  • Wenn das Temperaturdetektionssignal TDET auf dem hohen Pegel ist, verlängert der Auffrischzeitgeber 16 das Erzeugungsintervall des Auffrischaufforderungssignals RREQ. Bei einer niedrigen Chiptemperatur wird die Datenhaltezeit der Speicherzelle MC lang, so dass Daten, die in der Speicherzelle MC gehalten werden, auch dann nicht verlorengehen, wenn die Auffrischfrequenz verringert wird. Andererseits wird bei einer hohen Chiptemperatur die Datenhaltezeit der Speicherzelle MC kurz, so dass es erforderlich ist, den Verlust der in der Speicherzelle MC gehaltenen Daten zu verhindern, indem die Auffrischfrequenz erhöht wird. Die Veränderung der Auffrischfrequenz gemäß der Chiptemperatur macht es möglich, eine unnötige Operation des Auffrischzeitgebers 16 usw. zu verhindern, um den Standby-Strom zu reduzieren. Darüber hinaus kann ein häufiges Umschalten des Auffrischzyklus verhindert werden, wenn die Temperatur um die Grenztemperatur Tth1 oder Tth2 schwankt. Demzufolge können eine Erhöhung des Stromverbrauchs des Temperaturdetektors 14 und des Auffrischzeitgebers 16 und eine Erhöhung des Standby-Stromes verhindert werden, die durch die Umschaltoperation verursacht werden.
  • In dieser Ausführungsform, die oben beschrieben ist, wird der Logikpegel des Temperaturdetektionssignals TDET, das durch den Temperaturdetektor 14 ausgegeben wird, unter Verwendung der zwei Grenztemperaturen Tth1, Tth2 als Referenzen verändert und wird der Logikpegel des Temperaturdetektionssignals TDET beibehalten, wenn die Chiptemperatur zwischen den Grenztemperaturen Tth1, Tth2 liegt, wodurch es möglich wird, ein häufiges Verändern des Zyklus des Auf frischaufforderungssignals RREQ zu verhindern, auch wenn die Chiptemperatur um die Grenztemperatur Tth1 oder Tth2 schwankt. Als Resultat kann die Frequenz der Umschaltoperation in dem Auffrischzeitgeber 16 zum Verändern des Zyklus des Auffrischaufforderungssignals RREQ (des Auffrischzyklus der Speicherzelle MC) verringert werden. Deshalb ist es möglich, den Standby-Strom des Pseudo-SRAM zu reduzieren, der den Arbiter 25 hat, der die Reihenfolge bestimmt, in der die Zugriffsoperation und die Auffrischoperation ausgeführt werden.
  • Die Temperaturdetektionseinheit 14a des Temperaturdetektors 14 kann die Chiptemperatur als Detektionsspannung N01 überwachen, indem die temperaturabhängige Veränderung der Schwellenspannung des Bipolartransistors BP1 genutzt wird. Ferner vergleichen die Differenzverstärker 14b, 14c die Detektionsspannung N01 mit den Schwellenspannungen Vth1, Vth2, die jeweilig den Grenztemperaturen Tth1, Tth2 entsprechen, so dass die Veränderung der Chiptemperatur mit einer einfachen Schaltung akkurat detektiert werden kann.
  • 8 zeigt eine zweite Ausführungsform der integrierten Halbleiterschaltung der vorliegenden Erfindung. Dieselben Bezugszeichen und Symbole werden verwendet, um dieselben Elemente wie die Elemente zu bezeichnen, die in der ersten Ausführungsform erläutert wurden, und die eingehende Erläuterung derselben wird weggelassen. Die integrierte Halbleiterschaltung dieser Ausführungsform wird auf einem Siliziumsubstrat als Pseudo-SRAM unter Einsatz eines CMOS-Prozesses gebildet.
  • Der Pseudo-SRAM hat einen Referenzspannungsgenerator 30 anstelle des Referenzspannungsgenerators 12 der ersten Ausführungsform. Weiterhin ist zusätzlich eine Referenzspan nungseinstellschaltung 32 gebildet. Die übrige Konfiguration ist im Wesentlichen dieselbe wie die der ersten Ausführungsform.
  • Die Referenzspannungseinstellschaltung 32 gibt Vier-Bit-Einstellsignale SET aus, um jeweilige Werte der Schwellenspannungen Vth1, Vth2 anfangs einzustellen, die durch den Referenzspannungsgenerator 30 zu erzeugen sind. Die Logik der Einstellsignale SET wird während der Herstellungsprozesse des Pseudo-SRAM festgelegt. Der Referenzspannungsgenerator 30 erzeugt die Schwellenspannungen Vth1, Vth2 mit Werten gemäß der Logik der Einstellsignale SET.
  • 9 zeigt die Referenzspannungseinstellschaltung 32 und den Referenzspannungsgenerator 30 von 8 im Detail. Bei diesem Beispiel sind nur Schaltungen zum Erzeugen der Schwellenspannung Vth1 gezeigt. Der Pseudo-SRAM hat dieselben Schaltungen wie jene in 9 zum Erzeugen der Schwellenspannung Vth2.
  • Die Referenzspannungseinstellschaltung 32 hat eine ROM-Schaltung 32a, die Schmelzsignale FS1, FS0 ausgibt, deren Logik während der Herstellungsprozesse des Pseudo-SRAM festgelegt wird, und einen Decodierer 32b, der die Schmelzsignale FS1, FS0 decodiert und die Einstellsignale SET (SET11, SET10, SET01, SET00) ausgibt. Die ROM-Schaltung 32a hat zwei ROM-Einheiten 32c, 32d. Jede der ROM-Einheiten 32c, 32d hat ein Schmelzelement und einen nMOS-Transistor, die zwischen einer internen Energiezufuhrleitung VII und einer Erdleitung VSS seriell verbunden sind, und einen Inverter, der mit einem Verbindungsknoten des Schmelzelementes und des nMOS-Transistors verbunden ist. Der nMOS-Transistor ist mit der internen Energiezufuhrleitung VII an seinem Gate verbun den, um konstant ein zu sein, und fungiert als hochohmiger Widerstand.
  • Die ROM-Einheit (32c oder 32d), in der das Schmelzelement existiert, gibt das Schmelzsignal (FS1 oder FS0) mit niedrigem Pegel aus. Die ROM-Einheit (32c oder 32d), in der das Schmelzelement durchgebrannt ist, gibt das Schmelzsignal (FS1 oder FS0) mit hohem Pegel aus. Eines von den zwei Schmelzelementen wird gemäß Herstellungsspezifikationen bei den Herstellungsprozessen des Pseudo-SRAM durchgebrannt oder nicht durchgebrannt, so dass der Decodierer 32b nur eines der Einstellsignale auf den niedrigen Pegel setzt. Es sei erwähnt, dass die nachgestellten Zahlen der Einstellsignale SET11, SET10, SET01, SET00 die Logik der Schmelzsignale FS1, FS0 darstellen. Wenn zum Beispiel die Logik der Schmelzsignale FS1, FS0 als Binärzahl "10" lautet, behält das Einstellsignal SET10 den niedrigen Pegel bei und behalten die anderen Einstellsignale SET11, SET01, SET00 den hohen Pegel bei.
  • Der Referenzspannungsgenerator 30 hat eine Vielzahl von Widerständen, die zwischen der internen Energiezufuhrleitung VII und der Erdleitung VSS seriell verbunden sind, und auch eine Schaltanordnung 30a zum Verbinden von einem der Verbindungsknoten der zwei benachbarten Widerstände mit einem Ausgangsknoten der Schwellenspannung Vth1. Die Schaltanordnung 30a ist aus einer Vielzahl von Sätzen aus einem CMOS-Transmissionsgatter und einem Inverter gebildet, und wenn das Einstellsignal SET auf dem niedrigen Pegel ist, wird das entsprechende CMOS-Transmissionsgatter eingeschaltet. Bei diesem Beispiel werden vier Arten der Schwellenspannungen Vth1 gemäß der Logik der Einstellsignale SET (SET11, SET10, SET01, SET00) erzeugt. Die Widerstandswerte werden jeweilig gemäß den vier erzeugten Schwellenspannungen Vth1 eingestellt.
  • Diese Ausführungsform ist als Beispiel dafür beschrieben worden, bei dem der Referenzspannungsgenerator 30 für jede der Schwellenspannungen Vth1, Vth2 gebildet ist. Die vielen Widerstände, die zwischen der internen Energiezufuhrleitung VII und der Erdleitung VSS seriell verbunden sind, können jedoch gemeinsam zum Erzeugen der Schwellenspannungen Vth1, Vth2 verwendet werden, wodurch die Schwellenspannungen Vth1, Vth2 unter Verwendung von einem Referenzspannungsgenerator erzeugt werden.
  • Dieselben Effekte wie jene in der oben beschriebenen ersten Ausführungsform können auch in dieser Ausführungsform erhalten werden. Darüber hinaus ermöglichen in dieser Ausführungsform die Referenzspannungseinstellschaltung 32 und die Schaltanordnung 30a die Erzeugung der vielen Arten der Schwellenspannungen Vth1, Vth2. Demzufolge kann ein Pseudo-SRAM mit optimaler Charakteristik gemäß der Schwankung der Herstellungsbedingungen oder gemäß Produktspezifikationen (Energieverbrauchsspezifikationen) hergestellt werden.
  • 10 zeigt einen wesentlichen Teil einer dritten Ausführungsform der integrierten Halbleiterschaltung der vorliegenden Erfindung. Dieselben Bezugszeichen und Symbole werden verwendet, um dieselben Elemente wie die Elemente zu bezeichnen, die in der ersten Ausführungsform erläutert wurden, und ihre eingehende Erläuterung wird weggelassen. In dieser Ausführungsform unterscheidet sich ein Temperaturdetektor 34 von dem Temperaturdetektor 14 der ersten und zweiten Ausführungsformen. Die übrige Konfiguration ist im Wesentlichen dieselbe wie die der ersten und zweiten Ausfüh rungsformen. Deshalb ist in 10 nur der Temperaturdetektor 34 gezeigt.
  • Der Temperaturdetektor 34 ist aus dem in 5 gezeigten Temperaturdetektor 14 zuzüglich eines Basisdifferenzverstärkers 34a gebildet. Der Basisdifferenzverstärker 34a ist zwischen einem Verbindungsknoten N10 eines Widerstandes R1 und eines Bipolartransistors BP1 und einem Eingangsknoten N11 der Differenzverstärker 14b, 14c angeordnet. Der Basisdifferenzverstärker 34a vergleicht eine voreingestellte Schwellenspannung Vth10 (Basisreferenzspannung) und eine Detektionsspannung N10, um das Vergleichsresultat als Basisdetektionsspannung N11 auszugeben. Der Differenzverstärker 14b vergleicht eine Schwellenspannung Vth11 und die Basisdetektionsspannung N11. Der Differenzverstärker 14c vergleicht die Basisdetektionsspannung N11 und eine Schwellenspannung Vth12.
  • 11 zeigt die Operation des Temperaturdetektors 34 von 10. Die Basisdetektionsspannung N11 wechselt auf den hohen Pegel, wenn die Detektionsspannung N10 > die Schwellenspannung Vth10 ist (11(a)), und wechselt im umgekehrten Zustand auf den niedrigen Pegel (11(b)). Hierbei wird die Schwellenspannung Vth10 auf einen Mittelwert der Schwellenspannungen Vth1, Vth2 gesetzt.
  • Die Operationen der Differenzverstärker 14b, 14c, die die Basisdetektionsspannung N11 empfangen, und eines Flipflops 14d sind dieselben wie jene in der ersten Ausführungsform (6). In dieser Ausführungsform empfangen die Differenzverstärker 14b, 14c die Detektionsspannung N10, die durch eine Temperaturdetektionseinheit 14a erzeugt wird, über einen Differenzverstärker 34a. Deshalb kann die Detektionsspannung N10, die sich sanft verändert, in die Basisde tektionsspannung N11 konvertiert werden, die sich steil verändert. Dadurch wird eine steile Spannungsveränderung an den Knoten N14, N12 im Vergleich zu jener in der ersten Ausführungsform möglich.
  • Dieselben Effekte wie jene der oben beschriebenen ersten Ausführungsform können auch in dieser Ausführungsform erhalten werden. Da in dieser Ausführungsform darüber hinaus die Spannungsänderung der Knoten N14, N12 steil sein kann, kann ein Temperaturdetektionssignal TDET auch dann sicher erzeugt werden, wenn eine Schwankung der Herstellungsbedingungen zu Abweichungen bei den Charakteristiken der Differenzverstärker 14b, 14c führt und die Abweichungen eine Offsetspannung bewirken. Als Resultat kann eine Fehlfunktion des Temperaturdetektors 34 verhindert werden und kann dadurch das Temperaturdetektionssignal TDET auch in einem Pseudo-SRAM sicher erzeugt werden, dessen Spezifikation so ist, dass die Schwellenspannungen Vth12, Vth11 (Grenztemperaturen Tth1, Tth2) dicht beieinanderliegen. Alternativ dazu ist es möglich, das Temperaturdetektionssignal TDET sicher zu erzeugen, auch wenn die Schwellenspannungen Vth12, Vth11 aufgrund der Schwankung der Herstellungsbedingungen variieren.
  • 12 zeigt eine vierte Ausführungsform der integrierten Halbleiterschaltung der vorliegenden Erfindung. Dieselben Bezugszeichen und Symbole werden verwendet, um dieselben Elemente wie die Elemente zu bezeichnen, die in den ersten und zweiten Ausführungsformen erläutert wurden, und ihre eingehende Erläuterung wird weggelassen. Die integrierte Halbleiterschaltung dieser Ausführungsform wird unter Einsatz eines CMOS-Prozesses auf einem Siliziumsubstrat als Pseudo-SRAM gebildet.
  • Der Pseudo-SRAM hat einen Referenzspannungsgenerator 36, einen Temperaturdetektor 38, einen Auffrischzeitgeber 40 und eine Referenzspannungseinstellschaltung 42 anstelle des Referenzspannungsgenerators 30, des Temperaturdetektors 14, des Auffrischzeitgebers 16 und der Referenzspannungseinstellschaltung 32 der zweiten Ausführungsform. Die übrige Konfiguration ist im Wesentlichen dieselbe wie die der zweiten Ausführungsform.
  • Der Referenzspannungsgenerator 36 erzeugt vier Schwellenspannungen Vth1, Vth2, Vth3, Vth4 entsprechend Grenztemperaturen Tth1, Tth2, Tth3, Tth4. Der Temperaturdetektor 38 vergleicht eine Spannung, die gemäß der Chiptemperatur des Pseudo-SRAM detektiert wurde, mit den Schwellenspannungen Vth1-4, um 2-Bit-Temperaturdetektionssignale TDET1-2 gemäß den Vergleichsresultaten auszugeben. Der Auffrischzeitgeber 40 ändert den Zeitgeberzyklus gemäß den Temperaturdetektionssignalen TDET1-2. Dies bedeutet, dass das Erzeugungsintervall (die Ausgabefrequenz) eines Auffrischaufforderungssignals RREQ gemäß den Temperaturdetektionssignalen TDET1-2 eingestellt wird.
  • Die Referenzspannungseinstellschaltung 42 gibt 8-Bit-Einstellsignale SET aus, um jeweilige Werte der Schwellenspannungen Vth1-4, die durch den Referenzspannungsgenerator 36 zu erzeugen sind, anfangs einzustellen. 2 Bits der Einstellsignale SET werden verwendet, um die Anfangseinstellung von jeder der Schwellenspannungen Vth1-4 vorzunehmen. Die Logik der Einstellsignale SET wird, wie in der zweiten Ausführungsform, während der Herstellungsprozesse des Pseudo-SRAM festgelegt.
  • 13 zeigt den Temperaturdetektor 38, der in 12 gezeigt ist, im Detail. Eine Temperaturdetektionseinheit 14a, Differenzverstärker 14b, 14c und ein Flipflop 14d zum Erzeugen des Temperaturdetektionssignals TDET1 sind dieselben wie jene im Temperaturdetektor 14 (5) der ersten Ausführungsform. Ferner hat der Temperaturdetektor 38 Differenzverstärker 38b, 38c und ein Flipflop 38d zum Erzeugen des Temperaturdetektionssignals TDET2. Eine Ausgabe (eine Detektionsspannung N31) der Temperaturdetektionseinheit 14a wird den Differenzverstärkern 14b, 14c, 38b, 38c gemeinsam eingegeben.
  • Ein Generator für das Temperaturdetektionssignal TDET2, der aus Differenzverstärkern 38b, 38c, dem Flipflop 38b usw. gebildet ist, ist derselbe wie der Generator für das Temperaturdetektionssignal TDET1, der aus den Differenzverstärkern 14b, 14c, dem Flipflop 14d usw. gebildet ist. Der Differenzverstärker 38b vergleicht die Schwellenspannung Vth3 und die Detektionsspannung N31, um das Vergleichsresultat an einen Ausgangsknoten N36 auszugeben. Der Differenzverstärker 38c vergleicht die Detektionsspannung N31 und die Schwellenspannung Vth4, um das Vergleichsresultat an einen Ausgangsknoten N38 auszugeben.
  • 14 zeigt die Operation des Temperaturdetektors 38 und des Auffrischzeitgebers 40 gemäß der Veränderung der Chiptemperatur. Der Temperaturdetektor 38 setzt das Temperaturdetektionssignal TDET1 auf den niedrigen Pegel, der einen Zustand hoher Temperatur angibt, wenn er detektiert, dass sich die Chiptemperatur des Pseudo-SRAM von einer niedrigen Temperatur auf eine hohe Temperatur verschiebt, um die Grenztemperatur Tth1 (dargestellt durch die Schwellenspannung Vth1) zu überschreiten (14(a, b)). Deshalb verändert sich das Temperaturdetektionssignal TDET1 nur von dem hohen Pegel auf den niedrigen Pegel, wenn die Chiptemperatur die Grenztemperatur Tth2 überschreitet und ferner Tth1 überschreitet. Der Temperaturdetektor 38 setzt das Temperaturdetektionssignal TDET1 auf den hohen Pegel, der einen Zustand niedriger Temperatur angibt, wenn er detektiert, dass sich die Chiptemperatur von einer hohen Temperatur auf eine niedrige Temperatur verschiebt, um niedriger als die Grenztemperatur Tth2 (dargestellt durch die Schwellenspannung Vth2) zu sein (14(c, d)). Deshalb wechselt das Temperaturdetektionssignal TDET1 nur von dem niedrigen Pegel auf den hohen Pegel, wenn die Chiptemperatur niedriger als die Grenztemperatur Tth1 und ferner niedriger als Tth2 wird.
  • Weiterhin setzt der Temperaturdetektor 38 das Temperaturdetektionssignal TDET2 auf den niedrigen Pegel, der einen Zustand hoher Temperatur angibt, wenn er detektiert, dass sich die Chiptemperatur des Pseudo-SRAM von einer niedrigen Temperatur auf eine hohe Temperatur verschiebt, um die Grenztemperatur Tth3 zu überschreiten (14(e, f)). Deshalb wechselt das Temperaturdetektionssignal TDET2 nur dann von dem hohen Pegel auf den niedrigen Pegel, wenn die Chiptemperatur die Grenztemperatur Tth4 überschreitet und ferner Tth3 überschreitet. Der Temperaturdetektor 38 setzt das Temperaturdetektionssignal TDET2 auf den hohen Pegel, der einen Zustand niedriger Temperatur angibt, wenn er detektiert, dass sich die Chiptemperatur von einer hohen Temperatur auf eine niedrige Temperatur verschiebt, um niedriger als die Grenztemperatur Tth4 (dargestellt durch die Schwellenspannung Vth4) zu sein (14(g, h)). Deshalb wechselt das Temperaturdetektionssignal TDET2 nur von dem niedrigen Pegel auf den hohen Pegel, wenn die Chiptemperatur niedriger als die Grenztemperatur Tth3 wird und ferner niedriger als Tth4 wird.
  • Der Temperaturdetektor 38 behält den Pegel der Temperaturdetektionssignale TDET1-2 bei, wenn die Chiptemperatur zwischen den Grenztemperaturen Tth1, Tth2 und zwischen den Grenztemperaturen Tth3, Tth4 liegt. Wenn die Chiptemperatur ferner um die Grenztemperatur Tth1, die Grenztemperatur Tth2, die Grenztemperatur Tth3 und die Grenztemperatur Tth4 schwankt, ändert sich der Pegel der Temperaturdetektionssignale TDET1-2 nicht. Die Grenztemperaturen sind definiert als Tth1 > Tth2 > Tth3 > Tth4.
  • Der Auffrischzeitgeber 40 stellt das Erzeugungsintervall eines Auffrischaufforderungssignals RREQ lang ein, wenn die Logikwerte der Temperaturdetektionssignale TDET1-2 "11" sind. Der Auffrischzeitgeber 40 stellt das Erzeugungsintervall des Auffrischaufforderungssignals RREQ auf einen Standardwert ein, wenn die Logikwerte der Temperaturdetektionssignale TDET1-2 "10" sind. Der Auffrischzeitgeber 40 stellt das Erzeugungsintervall des Auffrischaufforderungssignals RREQ kurz ein, wenn die Logikwerte der Temperaturdetektionssignale TDET1-2 "00" sind.
  • Dieselben Effekte wie jene der oben beschriebenen ersten und zweiten Ausführungsformen können auch in dieser Ausführungsform erhalten werden. Darüber hinaus wird die Auffrischfrequenz in dieser Ausführungsform gemäß der Chiptemperatur fein verändert, wodurch es möglich wird, eine unnötige Operation des Auffrischzeitgebers 40 usw. zu verhindern und den Standby-Strom weiter zu reduzieren.
  • 15 zeigt eine fünfte Ausführungsform der integrierten Halbleiterschaltung der vorliegenden Erfindung. Dieselben Bezugszeichen und Symbole werden verwendet, um dieselben Elemente wie die Elemente zu bezeichnen, die in der ersten Ausführungsform erläutert wurden, und ihre einge hende Erläuterung wird weggelassen. Die integrierte Halbleiterschaltung dieser Ausführungsform wird unter Einsatz eines CMOS-Prozesses auf einem Siliziumsubstrat als DRAM gebildet, der eine Selbstauffrischfunktion hat. Der DRAM führt eine Leseoperation, eine Schreiboperation oder eine Auffrischoperation (Automatikauffrischen) als Antwort auf einen externen Befehl CMD während eines normalen Operationsmodus aus.
  • Der DRAM führt die Auffrischoperation während eines Selbstauffrischmodus als Antwort auf ein Auffrischaufforderungssignal RREQ aus, das periodisch intern erzeugt wird. Der DRAM wird als Arbeitsspeicher verwendet, der zum Beispiel in einen Notebook-Personalcomputer montiert wird.
  • Der DRAM hat eine Befehlseingangsschaltung 44, einen Referenzspannungsgenerator 46, einen Temperaturdetektor 48, einen Auffrischzeitgeber 50 und eine Operationssteuerschaltung 52 anstelle der Befehlseingangsschaltung 10, des Referenzspannungsgenerators 12, des Temperaturdetektors 14, des Auffrischzeitgebers 16 und der Operationssteuerschaltung 24 der ersten Ausführungsform. Die übrige Konfiguration ist im Wesentlichen dieselbe wie die der ersten Ausführungsform.
  • Während des normalen Operationsmodus empfängt die Befehlseingangsschaltung 44 (ein Befehlsdecodierer) das Befehlssignal CMD (zum Beispiel ein Reihenadressen-Strobe-Signal/RAS, ein Spaltenadressen-Strobe-Signal/CAS, ein Schreibfreigabesignal/WE oder dergleichen), das über einen Befehlsanschluss zugeführt wird. Die Befehlseingangsschaltung 44 decodiert das empfangene Befehlssignal CMD (einen Lesebefehl, einen Schreibbefehl oder einen Automatikauffrischbefehl), um ein internes Befehlssignal ICMD auszugeben, damit ein Speicherkern 28 eine Leseoperation, eine Schreiboperation oder eine Auffrischoperation (Automatikauffrischen) ausführt.
  • Wenn über den Befehlsanschluss CMD ein Selbstauffrischbefehl empfangen wird, gibt die Befehlseingangsschaltung 44 ferner ein Selbstauffrischsignal SREF als internes Befehlssignal ICMD zum Umstellen eines Chips von dem normalen Operationsmodus auf den Selbstauffrischmodus aus. Die Befehlseingangsschaltung 44 akzeptiert keine Zugriffsaufforderungen (den Lesebefehl, den Schreibbefehl) und den Automatikauffrischbefehl während des Selbstauffrischmodus.
  • Der Referenzspannungsgenerator 46, der Temperaturdetektor 48 und der Auffrischzeitgeber 50 werden zur Operation aktiviert, während sie das Selbstauffrischsignal SREF empfangen. Mit anderen Worten: diese Schaltungen 46, 48, 50 stoppen die Operation während des normalen Operationsmodus. Die Schaltungen, die während des normalen Operationsmodus unnötig sind, stoppen die Operation, wodurch eine Reduzierung des Energieverbrauchs des DRAM möglich wird. Die Basisfunktionen des Referenzspannungsgenerators 46, des Temperaturdetektors 48 und des Auffrischzeitgebers 50 sind dieselben wie jene des Referenzspannungsgenerators 12, des Temperaturdetektors 14 und des Auffrischzeitgebers 16 der ersten Ausführungsform.
  • Wenn der Lesebefehl, der Schreibbefehl oder der Automatikauffrischbefehl von der Befehlseingangsschaltung 44 während des normalen Operationsmodus empfangen wird, gibt die Operationssteuerschaltung 52 ein Zeitlagensignal TIMING aus, damit ein Speicherkern 28 die Leseoperation, die Schreiboperation oder die Auffrischoperation ausführt. Wenn das Auffrischaufforderungssignal RREQ während des Selbstauffrischmodus empfangen wird, gibt die Operationssteuerschal tung 52 das Zeitlagensignal TIMING aus, damit der Speicherkern 28 die Auffrischoperation ausführt. Die Operation der Operationssteuerschaltung 52 ist dieselbe wie die der Operationssteuerschaltung 24 der ersten Ausführungsform. In dieser Ausführungsform gerät jedoch eine Leseaufforderung oder eine Schreibaufforderung mit einer Auffrischaufforderung nicht in Konflikt. Deshalb hat die Operationssteuerschaltung 52 keinen Arbiter.
  • Dieselben Effekte wie die der oben beschriebenen ersten Ausführungsform können auch in dieser Ausführungsform erreicht werden. Darüber hinaus kann in dieser Ausführungsform der Standby-Strom (Selbstauffrischstrom) auch in dem DRAM reduziert werden, der den Selbstauffrischmodus hat.
  • 16 zeigt eine sechste Ausführungsform der integrierten Halbleiterschaltung der vorliegenden Erfindung. Dieselben Bezugszeichen und Symbole werden verwendet, um dieselben Elemente wie jene zu bezeichnen, die in den ersten und zweiten Ausführungsformen erläutert wurden, und ihre eingehende Erläuterung wird weggelassen. Die integrierte Halbleiterschaltung dieser Ausführungsform wird unter Einsatz eines CMOS-Prozesses auf einem Siliziumsubstrat als Pseudo-SRAM gebildet.
  • Der Pseudo-SRAM hat einen Referenzspannungsgenerator 54 und eine Referenzspannungseinstellschaltung 56 anstelle des Referenzspannungsgenerators 30 und der Referenzspannungseinstellschaltung 32 der zweiten Ausführungsform. Die übrige Konfiguration ist dieselbe wie die der zweiten Ausführungsform.
  • Die Referenzspannungseinstellschaltung 56 gibt Drei-Bit-Schmelzsignale FS aus, um die Anfangseinstellung von jeweiligen Werten der Schwellenspannungen Vth1, Vth2 vorzu nehmen, die durch den Referenzspannungsgenerator 54 zu erzeugen sind. Die Logik der Schmelzsignale FS wird bei einem Herstellungsprozess des Pseudo-SRAM festgelegt. Der Referenzspannungsgenerator 54 erzeugt die Schwellenspannungen Vth1, Vth2 gemäß der Logik des Schmelzsignals FS, wie in der zweiten Ausführungsform.
  • 17 zeigt die Referenzspannungseinstellschaltung 56 und den Referenzspannungsgenerator 54, die in 16 dargestellt sind, im Detail. Die Referenzspannungseinstellschaltung 56 hat ROM-Einheiten 56a (ROM-Schaltungen), die jeweilig die Schmelzsignale FS (FS1-3) ausgeben, deren Logik bei dem Herstellungsprozess des Pseudo-SRAM festgelegt wird. Die Konfiguration der ROM-Einheiten 56a ist dieselbe wie die der ROM-Einheiten 32c, 32d der zweiten Ausführungsform (9).
  • Der Referenzspannungsgenerator 54 hat einen Decodierer 54a, variable Widerstände 54b, 54c (variable Widerstandseinheit) und ein Widerstandsarray 54d, das aus drei Widerständen gebildet ist, die seriell verbunden sind. Der Decodierer 54a decodiert die Logik der Drei-Bit-Schmelzsignale FS1-3, aktiviert eines der decodierten Acht-Bit-Signale und deaktiviert die anderen decodierten Signale. Die decodierten Acht-Bit-Signale werden den beiden variablen Widerständen 54b, 54c gemeinsam zugeführt.
  • Der variable Widerstand 54b (der erste variable Widerstand), das Widerstandsarray 54d und der variable Widerstand 54c (der zweite variable Widerstand) sind zwischen einer internen Energiezufuhrleitung VII und einer Erdleitung VSS seriell verbunden. Die Schwellenspannung Vth1 (oder Vth2) wird von einem Verbindungsknoten von zwei benachbarten Widerständen des Widerstandsarrays 54b erzeugt.
  • Widerstandswerte der variablen Widerstände 54b, 54c werden gemäß dem aktivierten decodierten Signal eingestellt. Hier werden die Widerstandswerte der variablen Widerstände 54b, 54c so eingestellt, dass deren Summe ungeachtet des aktivierten decodierten Signals ein konstanter Wert ist. Das heißt, falls der Widerstandswert des variablen Widerstandes 54b um einen gewissen Wert zunimmt, nimmt der Widerstandswert des variablen Widerstandes 54c um denselben Wert ab. Deshalb ist die Summe der Widerstandswerte des variablen Widerstandes 54b, des Widerstandsarrays 54d und des variablen Widerstandes 54c unverändert. Dadurch wird es möglich, einen Wert des Stromes, der durch diese Widerstände fließt, konstant zu halten, so dass eine Differenz zwischen den Schwellenspannungen Vth1, Vth2 konstant sein kann. Die konstante Spannungsdifferenz macht eine Temperaturdifferenz zwischen Grenztemperaturen Tth1, Tth2, bei denen ein Temperaturdetektor 14 den Pegel eines Temperaturdetektionssignals TDET wechselt, immer konstant, wodurch die Konstruktion des Temperaturdetektors 14 erleichtert wird.
  • Es sei erwähnt, dass die Schwellenspannungen Vth1, Vth2 durch das Erhöhen des Widerstandswertes des variablen Widerstandes 54b und das Verringern des Widerstandswertes des variablen Widerstandes 54c abfallen. Ähnlich steigen die Schwellenspannungen Vth1, Vth2 durch das Verringern des Widerstandswertes des variablen Widerstandes 54b und das Erhöhen des Widerstandswertes des variablen Widerstandes 54c an.
  • 18 zeigt ein Beispiel für den Referenzspannungsgenerator 54 von 17. Der variable Widerstand 54b hat Widerstände R1 bis R8, die zwischen der internen Energiezufuhrleitung VII und dem Widerstandsarray 54d parallel ver bunden sind, und Schalter SW, die mit den jeweiligen Widerständen R1 bis R8 seriell verbunden sind. Jeder der Schalter SW empfängt eines der decodierten Signale von dem Decodierer 54a. Der Schalter SW, der das aktivierte decodierte Signal empfängt, schaltet sich ein, und die anderen Schalter SW schalten sich aus. Demzufolge wird einer der Widerstände R1 bis R8 mit dem Widerstandsarray 54d verbunden. Die Widerstände R1 bis R8 nehmen im Widerstandswert in der Ordnung der Widerstandsnummer zu. Die Widerstände R1 bis R8 sind so konstruiert, dass Differenzen in den Widerstandswerten zwischen benachbarten Widerständen (zum Beispiel R1 und R2 oder R5 und R6) alle gleich sind.
  • Die Struktur des variablen Widerstandes 54c ist dieselbe wie die des variablen Widerstandes 54b, außer dass die Schalter SW die decodierten Signale in umgekehrter Reihenfolge empfangen. In dieser Ausführungsform sind die Widerstände R1, R8 der variablen Widerstände 54b, 54c mit dem Widerstandsarray 54d verbunden, oder die Widerstände R4, R5 der variablen Widerstände 54b, 54c sind mit dem Widerstandsarray 54d verbunden, je nach den decodierten Signalen. Deshalb ist die Summe der Widerstandswerte der variablen Widerstände 54b, 54c immer konstant, wie oben beschrieben.
  • Dieselben Effekte wie die in den oben beschriebenen ersten und zweiten Ausführungsformen können auch in dieser Ausführungsform erhalten werden. Da in dieser Ausführungsform darüber hinaus die variablen Widerstände 54b, 54c verwendet werden, um den Referenzspannungsgenerator 54 zu bilden, können verschiedene Schwellenspannungen Vth1 (oder Vth2) von demselben Verbindungsknoten des Widerstandsarrays 54d erzeugt werden. Deshalb braucht das Widerstandsarray 54d nicht mit einem Schalter (zum Beispiel der Schaltanordnung 30a in 9) zum Selektieren der Schwellenspannung Vth1 (oder Vth2) versehen zu sein, so dass das Widerstandsarray 54d in seiner Struktur vereinfacht werden kann.
  • Die Summe der Widerstandswerte der variablen Widerstände 54b, 54c wird konstant gemacht, wodurch die Schwellenspannungen Vth1, Vth2 mit einer konstanten Spannungsdifferenz zwischen sich erhöht oder verringert werden können. Demzufolge kann der Temperaturdetektor 14 den Pegel des Temperaturdetektionssignals TDET immer dann ändern, wenn ein gewisser Grad der Temperaturveränderung eintritt. Dies kann das Konstruieren von Schaltungen erleichtern, die an der Temperaturdetektion beteiligt sind.
  • 19 zeigt einen wesentlichen Teil einer siebten Ausführungsform der integrierten Halbleiterschaltung der vorliegenden Erfindung. Dieselben Bezugszeichen und Symbole werden verwendet, um dieselben Elemente wie die Elemente zu bezeichnen, die in den ersten, vierten und sechsten Ausführungsformen erläutert wurden, und ihre eingehende Erläuterung wird weggelassen. In dieser Ausführungsform unterscheiden sich eine Referenzspannungseinstellschaltung 56 und ein Referenzspannungsgenerator 58 von der Referenzspannungseinstellschaltung 42 und dem Referenzspannungsgenerator 36 der vierten Ausführungsform. Die übrige Konfiguration ist dieselbe wie die der vierten Ausführungsform. Deshalb zeigt 19 nur die Referenzspannungseinstellschaltung 56 und den Referenzspannungsgenerator 58 von den Schaltungen, die den Pseudo-SRAM bilden. Da die Referenzspannungseinstellschaltung 56 dieselbe wie in der sechsten Ausführungsform ist, wird ihre eingehende Erläuterung weggelassen.
  • Der Referenzspannungsgenerator 58 hat ein Widerstandsarray 54e anstelle des Widerstandsarrays 54d der sechsten Ausführungsform. Die übrige Konfiguration ist dieselbe wie die logische Konfiguration des Referenzspannungsgenerators 54 der sechsten Ausführungsform. Das Widerstandsarray 54e hat vier Widerstände, die seriell verbunden sind. Eine Schwellenspannung Vth1 (oder Vth2, Vth3, Vth4) wird von einem Verbindungsknoten von zwei benachbarten Widerständen erzeugt.
  • Dieselben Effekte wie jene der oben beschriebenen ersten, zweiten, vierten und sechsten Ausführungsformen können auch in dieser Ausführungsform erhalten werden.
  • 20 zeigt eine achte Ausführungsform der integrierten Halbleiterschaltung der vorliegenden Erfindung. Dieselben Bezugszeichen und Symbole werden verwendet, um dieselben Elemente wie die Elemente zu bezeichnen, die in den ersten und fünften Ausführungsformen erläutert wurden, und ihre eingehende Erläuterung wird weggelassen. Die integrierte Halbleiterschaltung dieser Ausführungsform wird unter Einsatz eines CMOS-Prozesses auf einem Siliziumsubstrat als DRAM gebildet, der eine Selbstauffrischfunktion hat. Der DRAM führt eine Leseoperation, eine Schreiboperation oder eine Auffrischoperation (Automatikauffrischen) als Antwort auf einen externen Befehl CMD während eines normalen Operationsmodus aus.
  • Der DRAM führt die Auffrischoperation während eines Selbstauffrischmodus als Antwort auf ein Auffrischaufforderungssignal RREQ aus, das periodisch intern erzeugt wird. Der DRAM wird als Arbeitspeicher verwendet, der zum Beispiel in einen Notebook-Personalcomputer montiert wird. Der DRAM hat einen Auffrischzeitgeber 60 anstelle des Auffrischzeitgebers 50 der fünften Ausführungsform. Die übrige Konfiguration ist dieselbe wie die der fünften Ausführungsform.
  • Ein Referenzspannungsgenerator 46, ein Temperaturdetektor 48 und der Auffrischzeitgeber 60 werden zur Operation aktiviert, während ein Selbstauffrischsignal SREF empfangen wird. Mit anderen Worten: diese Schaltungen 46, 48, 60 arbeiten im normalen Operationsmodus nicht.
  • Ferner stellt der Auffrischzeitgeber 60 anfangs einen Erzeugungszyklus des Auffrischaufforderungssignals RREQ ungeachtet einer Chiptemperatur kurz ein, unmittelbar nachdem sich der DRAM von dem normalen Operationsmodus auf den Selbstauffrischmodus umstellt. Mit anderen Worten: auch wenn die Chiptemperatur niedriger als Tth2 ist, wird der Erzeugungszyklus des Auffrischaufforderungssignals RREQ nicht länger. Die anderen Operationen sind dieselben wie die der fünften Ausführungsform. Unmittelbar nach der Umstellung auf den Selbstauffrischmodus ist eine Energiezufuhrspannung innerhalb des DRAM manchmal in einem instabilen Zustand, und somit auch ein Oszillationszyklus des Auffrischzeitgebers 60. Der Erzeugungszyklus des Auffrischaufforderungssignals RREQ wird auf einen kürzeren Zyklus gestellt, bis er aus dem instabilen Zustand heraus ist, wodurch die Operation des DRAM stabilisiert werden kann. Mit anderen Worten: es ist möglich, einen Verlust von in den Speicherzellen MC gehaltenen Daten zu verhindern, woraus eine verbesserte Zuverlässigkeit der Daten resultiert, die in den Speicherzellen MC gehalten werden.
  • 21 zeigt die Operationen des Temperaturdetektors 48 und des Auffrischzeitgebers 60 gemäß der Veränderung der Chiptemperatur in der achten Ausführungsform. Der Auffrischzeitgeber 60 stellt den Erzeugungszyklus des Auffrischaufforderungssignals RREQ ungeachtet der Chiptemperatur kurz ein, wenn der Pegel des Selbstauffrischsignals SREF von dem niedrigen Pegel auf den hohen Pegel wechselt und sich der DRAM auf den Selbstauffrischmodus umstellt (21(a)). Der Auffrischzeitgeber 60 verändert den Erzeugungszyklus der Auffrischaufforderungssignale RREQ in Abhängigkeit von der Chiptemperatur nach zweimaligem Erzeugen des Auffrischaufforderungssignals RREQ (21(b)).
  • Bei diesem Beispiel ist die Chiptemperatur zu der Zeit der Umstellung von dem normalen Operationsmodus auf den Selbstauffrischmodus niedriger als Tth2. Deshalb ist der Erzeugungszyklus des Auffrischaufforderungssignals RREQ ursprünglich lang einzustellen. Jedoch wird es durch das Verkürzen des Erzeugungszyklus des Auffrischaufforderungssignals RREQ für einen Zeitraum unmittelbar nach der Umstellung auf den Selbstauffrischmodus, bis sich die interne Operation des DRAM stabilisiert hat, möglich, einen Verlust der in den Speicherzellen gehaltenen Daten zu verhindern, wie oben beschrieben.
  • Dieselben Effekte wie die in den oben beschriebenen ersten und fünften Ausführungsformen können auch in dieser Ausführungsform erreicht werden. Darüber hinaus lässt der Auffrischzeitgeber 60 in dieser Ausführungsform den Erzeugungszyklus des Auffrischaufforderungssignals RREQ für einen vorbestimmten Zeitraum ungeachtet der Chiptemperatur nach der Umstellung auf den Selbstauffrischmodus kurz. Daher ist es möglich, die Speicherzellen MC während einer Periode sicher aufzufrischen, in der die interne Operation unmittelbar nach der Umstellung auf den Selbstauffrischmodus instabil ist, woraus eine verbesserte Zuverlässigkeit der in den Speicherzellen MC gehaltenen Daten resultiert.
  • 22 zeigt eine neunte Ausführungsform der integrierten Halbleiterschaltung der vorliegenden Erfindung.
  • Dieselben Bezugszeichen und Symbole werden verwendet, um dieselben Elemente wie die Elemente zu bezeichnen, die in der ersten Ausführungsform erläutert wurden, und ihre eingehende Erläuterung wird weggelassen. Die integrierte Halbleiterschaltung dieser Ausführungsform wird unter Einsatz eines CMOS-Prozesses auf einem Siliziumsubstrat als Pseudo-SRAM gebildet. Der Pseudo-SRAM hat einen Auffrischzeitgeber 62 anstelle des Auffrischzeitgebers 16 der ersten Ausführungsform. Die übrige Konfiguration ist dieselbe wie jene der ersten Ausführungsform.
  • Der Auffrischzeitgeber 62 verändert einen Erzeugungszyklus eines Auffrischaufforderungssignals RREQ nicht sofort von einem kurzen Zyklus in einen langen Zyklus, wenn der Pegel eines Temperaturdetektionssignals TDET aufgrund der Verschiebung der Chiptemperatur von niedrig auf hoch auf den hohen Pegel wechselt. Der Erzeugungszyklus des Auffrischaufforderungssignals RREQ wird in einen langen Zyklus verändert, nachdem das Auffrischaufforderungssignal zweimal erzeugt ist, nachdem sich das Temperaturdetektionssignal TDET verändert. Die Datenzuverlässigkeit ist bei einem kurzen Auffrischzyklus höher als bei einem langen Auffrischzyklus. Das Verzögern der Umstellzeitlage, wenn die Umstellung die Datenzuverlässigkeit niedriger macht, ermöglicht eine Verhinderung des Verlustes der in den Speicherzellen MC gehaltenen Daten, auch wenn ein Temperaturdetektor 14 fälschlicherweise wiederholt einen Temperaturabfall aufgrund des Rauschens der Energiezufuhr und dergleichen detektiert. Als Resultat ist es möglich, die Zuverlässigkeit der Daten zu verbessern, die in den Speicherzellen MC gehalten werden, und eine Fehlfunktion des Temperaturdetektors und der integrierten Halbleiterschaltung sicher zu verhindern.
  • Der Auffrischzeitgeber 62 verändert den Erzeugungszyklus des Auffrischaufforderungssignals RREQ sofort von lang auf kurz, wenn der Pegel des Temperaturdetektionssignals TDET aufgrund der Verschiebung der Chiptemperatur von niedrig auf hoch auf den niedrigen Pegel wechselt. Durch ein schnelles Umschalten des Erzeugungszyklus, wenn die Umstellung die Datenzuverlässigkeit höher macht, wird es möglich, einen Verlust der in den Speicherzellen MC gehaltenen Daten zu verhindern, wie oben beschrieben.
  • 23 zeigt die Operationen des Temperaturdetektors 14 und des Auffrischzeitgebers 62 gemäß der Veränderung der Chiptemperatur in der neunten Ausführungsform. Der Pegel des Temperaturdetektionssignals TDET wechselt nur dann von dem niedrigen Pegel auf den hohen Pegel, wenn die Chiptemperatur niedriger als eine Grenztemperatur Tth1 und ferner niedriger als Tth2 wird (23(a)). Zu dieser Zeit verändert der Auffrischzeitgeber 62 den Erzeugungszyklus des Auffrischaufforderungssignals RREQ nicht sofort, sondern lässt ihn kurz (23(b)). Der Auffrischzeitgeber 62 stellt den Erzeugungszyklus des Auffrischaufforderungssignals RREQ als Antwort auf die zweite Erzeugung des Auffrischaufforderungssignals RREQ lang ein, nachdem der Pegel des Temperaturdetektionssignals TDET auf den hohen Pegel wechselt (23(c)).
  • Indessen wechselt der Pegel des Temperaturdetektionssignals TDET nur dann von hoch auf niedrig, wenn die Chiptemperatur die Grenztemperatur Tth2 überschreitet und ferner Tth1 überschreitet (23(d)). Zu dieser Zeit stellt der Auffrischzeitgeber 62 den Erzeugungszyklus des Auffrischaufforderungssignals RREQ synchron mit einer abfallenden Flanke des Temperaturdetektionssignals TDET kurz ein (23(e)).
  • Dieselben Effekte wie die in der oben beschriebenen ersten Ausführungsform können auch in dieser Ausführungsform erhalten werden. Darüber hinaus wird in dieser Ausführungsform der Erzeugungszyklus des Auffrischaufforderungssignals RREQ aufgrund der Pegelveränderung des Temperaturdetektionssignals TDET von niedrig (hohe Temperatur) auf hoch (niedrige Temperatur) mit einer Zeitverzögerung umgeschaltet. Dadurch kann eine Fehlfunktion des Temperaturdetektors 14 und des Pseudo-SRAM auch dann sicher verhindert werden, wenn die Detektionsresultate des Temperaturdetektors 14 aufgrund des Rauschens der Energiezufuhr und dergleichen außerordentlich schwanken. Als Resultat kann die Zuverlässigkeit der in den Speicherzellen MC gehaltenen Daten verbessert werden.
  • Es sei erwähnt, dass bei den oben beschriebenen Ausführungsformen Beispiele erläutert wurden, bei denen die vorliegende Erfindung auf den Pseudo-SRAM-Chip und den DRAM-Chip angewendet wird. Die vorliegende Erfindung soll jedoch nicht auf solche Ausführungsformen begrenzt sein. Zum Beispiel kann die vorliegende Erfindung auf einen Pseudo-SRAM-Kern und einen DRAM-Kern angewendet werden, die in eine System-LSI montiert werden.
  • Bei den oben beschriebenen Ausführungsformen sind Beispiele erläutert worden, bei denen die vorliegende Erfindung auf den Pseudo-SRAM oder den DRAM angewendet wird. Die vorliegende Erfindung soll nicht auf solche Ausführungsformen begrenzt sein. Zum Beispiel kann die vorliegende Erfindung auf eine Logik-LSI und dergleichen angewendet werden, in denen der Zyklus eines internen Taktsignals gemäß der Chiptemperatur verändert wird.
  • Ferner können die oben beschriebenen zweiten bis vierten, sechsten, siebten und neunten Ausführungsformen auf einen DRAM anstelle eines Pseudo-SRAM angewendet werden.
  • Mit den oben beschriebenen zweiten bis vierten, sechsten und siebten Ausführungsformen sind Beispiele erläutert worden, bei denen die ROM-Schaltung mit den Schmelzelementen verwendet wird, um eine Anfangseinstellung der Schwellenspannungen Vth1, Vth2 und von anderem bei einem Herstellungsprozess (zum Beispiel einem Testprozess) des Pseudo-SRAM vorzunehmen. Die vorliegende Erfindung ist jedoch nicht auf solche Ausführungsformen begrenzt. Zum Beispiel können Signalleitungen der Schmelzsignale FS1 usw. direkt mit der Energiezufuhrleitung VII oder der Erdleitung VSS durch einen Bondingdraht bei einem Herstellungsprozess (zum Beispiel bei einem Montageprozess) des Pseudo-SRAM verbunden werden.
  • Die obige zweite Ausführungsform ist als Beispiel beschrieben worden, bei dem die Referenzspannungseinstellschaltung 32 und der Referenzspannungsgenerator 30 zum Erzeugen von jeder der Schwellenspannungen Vth1, Vth2 gebildet sind. Die vorliegende Erfindung ist jedoch nicht auf solch eine Ausführungsform begrenzt. Zum Beispiel kann die Referenzspannungseinstellschaltung 32 gemeinsam für die Schwellenspannungen Vth1, Vth2 gebildet sein, und die Einstellsignale SET, die von der Referenzspannungseinstellschaltung 32 ausgegeben werden, können gemeinsam an die Referenzspannungsgeneratoren 30 entsprechend den jeweiligen Schwellenspannungen Vth1, Vth2 ausgegeben werden.
  • Mit der obigen sechsten Ausführungsform wurde ein Beispiel beschrieben, bei dem die Widerstände R1 bis R8 zwischen der Energiezufuhrleitung VII und dem Widerstandsarray 54d und zwischen der Erdleitung VSS und dem Widerstandsarray 54d parallel verbunden sind, um die variablen Widerstände 54b, 54c zu bilden. Die vorliegende Erfindung ist jedoch nicht auf solch eine Ausführungsform begrenzt. Zum Beispiel kann, wie in 24 gezeigt, eine Vielzahl von Widerständen R9 zwischen der Energiezufuhrleitung VII und dem Widerstandsarray 54d und zwischen der Erdleitung VSS und dem Widerstandsarray 54d seriell verbunden sein, um variable Widerstände 54e, 54f zu bilden. In diesem Fall sind alle Widerstandwerte der Widerstände R9 auf denselben Wert eingestellt. Die neun Widerstände R9 sind immer zwischen der Energiezufuhrleitung VII und der Erdleitung VSS verbunden, unabhängig von einem EIN-Schalter. Die Widerstände R9 werden im Allgemeinen durch Nutzung eines Diffusionswiderstandes oder Verdrahtungswiderstandes hergestellt. Auch wenn die Herstellungsbedingungen bei dem Halbleiterherstellungsprozess schwanken, sind deshalb die Veränderungsbeträge bei allen Widerstandswerten der Widerstände R9 dieselben. Dadurch können alle hergestellten Widerstände R9 denselben Widerstandswert haben. Als Resultat kann die Summe der Widerstandswerte der variablen Widerstände 54e, 54f auch dann konstant gehalten werden, wenn die Herstellungsbedingungen schwanken.
  • Die Erfindung ist nicht auf die obigen Ausführungsformen begrenzt, und verschiedene Abwandlungen können vorgenommen werden, ohne vom Umfang der Erfindung abzuweichen. Jegliche Verbesserung kann an einem Teil oder der Gesamtheit der Komponenten vorgenommen werden.

Claims (18)

  1. Integrierte Halbleiterschaltung mit: – einem Temperaturdetektor (14), der einen Pegel eines Temperaturdetektionssignals (TDET) auf einen Pegel einstellt, der einen Zustand hoher Temperatur angibt, wenn er detektiert, dass eine Chiptemperatur sich von niedrig auf hoch verschiebt und höher als eine erste Grenztemperatur (Tth1) ist, den Pegel des Temperaturdetektionssignals (TDET) auf einen Pegel einstellt, der einen Zustand niedriger Temperatur angibt, wenn er detektiert, dass die Chiptemperatur sich von hoch auf niedrig verschiebt und niedriger als eine zweite Grenztemperatur (Tth2) ist, die im Vergleich zu der ersten Grenztemperatur (Tth1) niedriger ist, und den Pegel des Temperaturdetektionssignals (TDET) beibehält, während die Chiptemperatur zwischen der ersten Grenztemperatur (Tth1) und der zweiten Grenztemperatur (Tth2) liegt; und – einer Steuerschaltung (16), die ihren eigenen Operationszustand gemäß dem Pegel des Temperaturdetektionssignals (TDET) verändert, dadurch gekennzeichnet, dass der Temperaturdetektor (14) enthält: – eine Temperaturdetektionseinheit (14a), die eine Detektionsspannung (N01) entsprechend der Chiptemperatur erzeugt; – einen ersten Differenzverstärker (14b), der eine erste Referenzspannung (Vth1) entsprechend der ersten Grenztemperatur (Tth1) mit der Detektionsspannung (N01) vergleicht; – einen zweiten Differenzverstärker (14c), der eine zweite Referenzspannung (Vth2) entsprechend der zweiten Grenztemperatur (Tth2) mit der Detektionsspannung (N01) vergleicht; und – ein Flipflop (14d) mit Eingangsanschlüssen, die jeweils mit Ausgangsknoten der ersten und zweiten Differenzverstärker (14b, 14c) verbunden sind, das den Pegel des Temperaturdetektionssignals (TDET) auf einen Pegel, der eine hohe Temperatur angibt, gemäß Veränderungen von Pegeln des Ausgangsknotens des ersten Differenzverstärkers (14b) einstellt und den Pegel des Temperaturdetektionssignals (TDET) auf einen Pegel, der eine niedrige Temperatur angibt, gemäß Veränderungen von Pegeln des Ausgangsknotens des zweiten Differenzverstärkers (14c) einstellt.
  2. Integrierte Halbleiterschaltung nach Anspruch 1, bei der die Temperaturdetektionseinheit (14a) einen Widerstand (R1) und einen Bipolartransistor (BP1) hat und die Detektionsspannung (N01) entsprechend der Chiptemperatur von einem Verbindungsknoten des Widerstandes (R1) und des Bipolartransistors (BP1) erzeugt, die zwischen einer Energiezufuhrleitung und einer Erdleitung seriell verbunden sind.
  3. Integrierte Halbleiterschaltung nach Anspruch 1, ferner mit: – einem Widerstandsarray (54d), das aus einer Vielzahl von Widerständen gebildet ist und die ersten und zweiten Referenzspannungen (Vth1, Vth2) von Verbindungsknoten von jeweiligen vorbestimmten Widerständen erzeugt, welche Vielzahl von Widerständen zwischen der Energiezufuhrleitung und der Erdleitung seriell angeordnet ist; und – einer variablen Widerstandseinheit (54b, 54c), die mit dem Widerstandsarray (54d) seriell verbunden ist und deren Widerstandswert veränderlich ist.
  4. Integrierte Halbleiterschaltung nach Anspruch 3, bei der die variable Widerstandseinheit einen ersten variablen Widerstand (54b) enthält, der zwischen dem Widerstandsarray (54d) und der Energiezufuhrleitung angeordnet ist, und einen zweiten variablen Widerstand (54c), der zwischen dem Widerstandsarray (54d) und der Erdleitung angeordnet ist.
  5. Integrierte Halbleiterschaltung nach Anspruch 4, bei der Widerstandswerte der ersten und zweiten variablen Widerstände (54b, 54c) so eingestellt sind, dass eine Summe der Widerstandswerte immer konstant ist.
  6. Integrierte Halbleiterschaltung nach Anspruch 3, ferner mit einer ROM-Schaltung (56a), die den Widerstandswert der variablen Widerstandseinheit (54b, 54c) vorher einstellt.
  7. Integrierte Halbleiterschaltung nach Anspruch 1, bei der der Temperaturdetektor (34) ferner einen Basisdifferenzverstärker (34a) umfasst, der eine Basisreferenzspannung (Vth10) mit der Detektionsspannung (N10) vergleicht, um ein Resultat des Vergleichs als Basisdetektionsspannung (N11) auszugeben, welche ersten und zweiten Differenzverstärker (14b, 14c) die Basisdetektionsspannung (N11) als Detektionsspannung (N10) empfangen.
  8. Integrierte Halbleiterschaltung nach Anspruch 7, ferner mit: – einem Widerstandsarray (54d), das aus einer Vielzahl von Widerständen gebildet ist und die ersten und zweiten Referenzspannungen (Vth1, Vth2) von Verbindungsknoten von jeweiligen vorbestimmten Widerständen erzeugt, welche Vielzahl von Widerständen zwischen der Energiezufuhrleitung und der Erdleitung seriell angeordnet ist; und – einer variablen Widerstandseinheit (54b, 54c), die mit dem Widerstandsarray (54d) seriell verbunden ist und deren Widerstandswert veränderlich ist.
  9. Integrierte Halbleiterschaltung nach Anspruch 6, bei der die variable Widerstandseinheit einen ersten variablen Widerstand (54b) enthält, der zwischen dem Widerstandsarray und der Energiezufuhrleitung angeordnet ist, und einen zweiten variablen Widerstand (54c), der zwischen dem Widerstandsarray und der Erdleitung angeordnet ist.
  10. Integrierte Halbleiterschaltung nach Anspruch 9, bei der Widerstandswerte der ersten und zweiten variablen Widerstände (54b, 54c) so eingestellt sind, dass eine Summe der Widerstandswerte immer konstant ist.
  11. Integrierte Halbleiterschaltung nach Anspruch 8, ferner mit einer ROM-Schaltung (56a), die den Widerstandswert der variablen Widerstandseinheit (54b, 54c) vorher einstellt.
  12. Integrierte Halbleiterschaltung nach Anspruch 1, ferner mit: – einem Spannungsgenerator (30), der eine Vielzahl von Arten von Spannungen erzeugt; – einer Schaltanordnung (30a), die zwei Arten von der Vielzahl der Arten von Spannungen selektiert, um die selektierten zwei als erste und zweite Referenzspannungen (Vth1, Vth2) auszugeben; und – einer ROM-Schaltung (32c), die Spannungen vorher einstellt, die durch die Schaltanordnung (30a) zu selektieren sind.
  13. Integrierte Halbleiterschaltung nach Anspruch 1, ferner mit: – einem Speicherarray (ARY), das dynamische Speicherzellen (MC) hat, bei der die Steuerschaltung ein Auffrischzeitgeber (16, 60, 62) ist, der einen Erzeugungszyklus eines Auffrischaufforderungssignals (RREQ) gemäß dem Pegel des Temperaturdetektionssignals (TDET) verändert, welches Auffrischaufforderungssignal zum Auffrischen der Speicherzellen (MC) dient.
  14. Integrierte Halbleiterschaltung nach Anspruch 13, ferner mit: – einem Befehlsdecodierer (10), der ein Lesebefehlssignal und ein Schreibbefehlssignal decodiert, die Zugriffsaufforderungen sind, die über einen externen Anschluss (CMD) zugeführt werden; und – einer Operationssteuerschaltung (24), die ein Zeitlagensignal (TIMING) zur Inbetriebnahme des Speicherarrays (ARY) ausgibt, um eine Zugriffsoperation als Antwort auf das Lesebefehlssignal und das Schreibbefehlssignal und eine Auffrischoperation als Antwort auf das Auffrischaufforderungssignal (RREQ) auszuführen, bei der die Operationssteuerschaltung (24) einen Arbiter (25) hat, der bestimmt, welche von der Zugriffsoperation und der Auffrischoperation Priorität haben soll, wenn das Lesebefehlssignal oder das Schreibbefehlssignal mit dem Auffrischaufforderungssignal (RREQ) in Konflikt gerät.
  15. Integrierte Halbleiterschaltung nach Anspruch 13, ferner mit: – einem Befehlsdecodierer (44), der ein Lesebefehlssignal, ein Schreibbefehlssignal und ein Selbstauffrischbefehlssignal (SREF) während eines normalen Operationsmodus decodiert, wobei die Lese- und Schreibbefehlssignale Zugriffsaufforderungen sind, die über einen externen Anschluss (CMD) zugeführt werden, und das Selbstauffrischbefehlssignal zum Verändern des normalen Operationsmodus in einen Selbstauffrischmodus dient; und – einer Operationssteuerschaltung (52), die ein Zeitlagensignal (TIMING) zur Inbetriebnahme des Speicherarrays (ARY) ausgibt, um eine Zugriffsoperation als Antwort auf das Lesebefehlssignal und das Schreibbefehlssignal und eine Auffrischoperation als Antwort auf das Auffrischaufforderungssignal (RREQ) auszuführen, bei der der Auffrischzeitgeber (50) die Operation startet, wenn der Befehlsdecodierer (44) das Selbstauffrischbefehlssignal (SREF) decodiert.
  16. Integrierte Halbleiterschaltung nach Anspruch 15, bei der der Auffrischzeitgeber (60) nach dem Umstellen von dem normalen Operationsmodus auf den Selbstauffrischmodus den Erzeugungszyklus des Auffrischaufforderungssignals (RREQ) ungeachtet des Pegels des Temperaturdetektionssignals (TDET) auf einen kurzen Zyklus festlegt, bis er eine vorbestimmte Anzahl von Auffrischaufforderungssignalen (RREQ) erzeugt, und der Auffrischzeitgeber nach Vollendung der Erzeugung den Erzeugungszyklus gemäß dem Pegel des Temperaturdetektionssignals (TDET) verändert.
  17. Integrierte Halbleiterschaltung nach Anspruch 13, bei der der Auffrischzeitgeber (62) nach einer Pegelveränderung des Temperaturdetektionssignals (TDET) den Erzeugungszyklus des Auffrischaufforderungssignals (RREQ) verändert, nachdem er eine vorbestimmte Anzahl von Auffrischaufforderungssignalen (RREQ) erzeugt.
  18. Integrierte Halbleiterschaltung nach Anspruch 13, bei der der Auffrischzeitgeber (62) nach einer Pegelveränderung des Temperaturdetektionssignals (TDET) aufgrund der Verschiebung der Chiptemperatur von hoch auf niedrig den Erzeugungszyklus gemäß der Pegelveränderung verlängert, nachdem er die vorbestimmte Anzahl von Auffrischaufforderungssignalen (RREQ) erzeugt, und der Auffrischzeitgeber nach einer Pegelveränderung des Temperaturdetektionssignals (TDET) aufgrund der Verschiebung der Chiptemperatur von niedrig auf hoch den Erzeugungszyklus als Antwort auf die Pegelveränderung verkürzt.
DE602004007865T 2003-11-05 2004-11-04 Integrierte Halbleiterschaltung mit Temperaturdetektor Active DE602004007865T2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003375276 2003-11-05
JP2003375276 2003-11-05
JP2004187938 2004-06-25
JP2004187938A JP4477429B2 (ja) 2003-11-05 2004-06-25 半導体集積回路

Publications (2)

Publication Number Publication Date
DE602004007865D1 DE602004007865D1 (de) 2007-09-13
DE602004007865T2 true DE602004007865T2 (de) 2007-12-20

Family

ID=34436952

Family Applications (1)

Application Number Title Priority Date Filing Date
DE602004007865T Active DE602004007865T2 (de) 2003-11-05 2004-11-04 Integrierte Halbleiterschaltung mit Temperaturdetektor

Country Status (5)

Country Link
US (3) US7149644B2 (de)
EP (1) EP1530218B1 (de)
JP (1) JP4477429B2 (de)
CN (1) CN1331229C (de)
DE (1) DE602004007865T2 (de)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050118952A (ko) * 2004-06-15 2005-12-20 삼성전자주식회사 히스테리리스 특성을 갖는 온도 감지 회로
KR100610011B1 (ko) * 2004-07-29 2006-08-09 삼성전자주식회사 셀프 리프레쉬 주기 제어회로
JP4838518B2 (ja) * 2005-02-22 2011-12-14 富士通セミコンダクター株式会社 半導体記憶装置
US7532532B2 (en) 2005-05-31 2009-05-12 Micron Technology, Inc. System and method for hidden-refresh rate modification
CN100449901C (zh) * 2005-09-22 2009-01-07 华为技术有限公司 一种防止设备内部燃烧向外蔓延的装置
KR100791918B1 (ko) * 2006-05-08 2008-01-04 삼성전자주식회사 셀프 보정 기능을 가지는 온도 센서 회로 및 그 방법
JP4850578B2 (ja) * 2006-05-19 2012-01-11 富士通セミコンダクター株式会社 半導体記憶装置及びリフレッシュ周期制御方法
KR100832029B1 (ko) * 2006-09-28 2008-05-26 주식회사 하이닉스반도체 온도 정보 출력 장치 및 그를 갖는 반도체 소자
KR100834403B1 (ko) * 2007-01-03 2008-06-04 주식회사 하이닉스반도체 안정적인 셀프리프레쉬 동작을 수행하는 메모리장치 및셀프리프레쉬주기 제어신호 생성방법
US8175555B2 (en) * 2007-05-07 2012-05-08 Analogix Semiconductor, Inc. Apparatus and method for termination powered differential interface periphery
US8063504B2 (en) 2007-05-07 2011-11-22 Analogix Semiconductor, Inc. Systems and methods for powering circuits for a communications interface
US8035359B2 (en) 2007-05-07 2011-10-11 Analogix Semiconductor, Inc. Apparatus and method for recovery of wasted power from differential drivers
US9041241B2 (en) 2007-05-07 2015-05-26 Analogix Semiconductor, Inc. Systems and methods for powering a charging circuit of a communications interface
WO2009008081A1 (ja) * 2007-07-12 2009-01-15 Fujitsu Microelectronics Limited 半導体装置
JP5006739B2 (ja) * 2007-09-10 2012-08-22 株式会社リコー 温度検出回路およびそれを用いた電子機器
TW200912265A (en) * 2007-09-12 2009-03-16 Unisense Technology Co Ltd Adjustment method and adjustment system for temperature sensing component
EP2232341A1 (de) 2007-12-27 2010-09-29 Arçelik Anonim Sirketi Sicherheitsschaltkreis für ein haushaltsgerät
US7876135B2 (en) * 2008-02-29 2011-01-25 Spectra Linear, Inc. Power-on reset circuit
JP5303985B2 (ja) * 2008-03-27 2013-10-02 富士通セミコンダクター株式会社 半導体記憶装置、半導体記憶装置の動作方法およびメモリシステム
US8449173B1 (en) * 2008-04-10 2013-05-28 Google Inc. Method and system for thermal testing of computing system components
US8552791B2 (en) * 2008-09-23 2013-10-08 Decicon, Inc. Protected power switch with low current consumption
JP5498047B2 (ja) * 2009-04-01 2014-05-21 株式会社東芝 半導体集積回路
JP2011170943A (ja) 2010-02-22 2011-09-01 Sony Corp 記憶制御装置、記憶装置、記憶装置システム
JP5738141B2 (ja) * 2011-09-20 2015-06-17 ルネサスエレクトロニクス株式会社 半導体装置及び温度センサシステム
CN103544987B (zh) * 2012-07-09 2016-04-27 晶豪科技股份有限公司 具有自我更新时序电路的半导体存储器元件
JP6101047B2 (ja) * 2012-11-07 2017-03-22 キヤノン株式会社 情報処理装置及びその制御方法、並びにプログラム
JP2014098978A (ja) * 2012-11-13 2014-05-29 Sony Corp メモリ制御装置、メモリシステム、情報処理システムおよびメモリ制御方法
US9147461B1 (en) 2012-11-28 2015-09-29 Samsung Electronics Co., Ltd. Semiconductor memory device performing a refresh operation, and memory system including the same
KR102254098B1 (ko) * 2014-11-20 2021-05-20 삼성전자주식회사 온도를 센싱할 수 있는 반도체 칩, 및 상기 반도체 칩을 포함하는 반도체 시스템
US9999025B2 (en) * 2016-03-08 2018-06-12 Verily Life Sciences Llc Beacon using an FBAR-based oscillator
US10284132B2 (en) 2016-04-15 2019-05-07 Emerson Climate Technologies, Inc. Driver for high-frequency switching voltage converters
US9933842B2 (en) 2016-04-15 2018-04-03 Emerson Climate Technologies, Inc. Microcontroller architecture for power factor correction converter
US10763740B2 (en) 2016-04-15 2020-09-01 Emerson Climate Technologies, Inc. Switch off time control systems and methods
US10656026B2 (en) 2016-04-15 2020-05-19 Emerson Climate Technologies, Inc. Temperature sensing circuit for transmitting data across isolation barrier
US10305373B2 (en) 2016-04-15 2019-05-28 Emerson Climate Technologies, Inc. Input reference signal generation systems and methods
US10277115B2 (en) 2016-04-15 2019-04-30 Emerson Climate Technologies, Inc. Filtering systems and methods for voltage control
US10770966B2 (en) 2016-04-15 2020-09-08 Emerson Climate Technologies, Inc. Power factor correction circuit and method including dual bridge rectifiers
US10212657B2 (en) 2016-04-27 2019-02-19 Verily Life Sciences Llc Bluetooth low energy beacon with FBAR-based oscillator-per-channel
US10097387B1 (en) 2016-08-15 2018-10-09 Verily Life Sciences Llc Temperature-stable FBAR transmitter
JP2019101515A (ja) * 2017-11-29 2019-06-24 ルネサスエレクトロニクス株式会社 半導体装置及びその電源監視方法
US10497423B1 (en) * 2018-05-14 2019-12-03 Nanya Technology Corporation Frequency-adjusting circuit, electronic memory, and method for determining a refresh frequency for a plurality of dram chips
KR20200065703A (ko) * 2018-11-30 2020-06-09 에스케이하이닉스 주식회사 메모리 시스템
CN113870917B (zh) * 2020-06-30 2023-09-12 长鑫存储技术有限公司 半导体装置
JP2022035175A (ja) * 2020-08-20 2022-03-04 キオクシア株式会社 半導体記憶装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4730228A (en) * 1986-03-21 1988-03-08 Siemens Aktiengesellschaft Overtemperature detection of power semiconductor components
JP2521783B2 (ja) * 1987-09-28 1996-08-07 三菱電機株式会社 半導体装置およびその製造方法
JPH03207084A (ja) 1990-01-08 1991-09-10 Nec Corp ダイナミック型半導体メモリ
US5278796A (en) * 1991-04-12 1994-01-11 Micron Technology, Inc. Temperature-dependent DRAM refresh circuit
JP3186276B2 (ja) * 1992-01-21 2001-07-11 松下電器産業株式会社 温度検知回路およびダイナミック・ランダムアクセス・メモリ装置
JPH07141865A (ja) * 1993-06-28 1995-06-02 Mitsubishi Electric Corp 発振回路および半導体記憶装置
KR950010624B1 (ko) * 1993-07-14 1995-09-20 삼성전자주식회사 반도체 메모리장치의 셀프리프레시 주기조절회로
JP3637181B2 (ja) * 1997-05-09 2005-04-13 株式会社東芝 コンピュータシステムおよびそのクーリング制御方法
US5875142A (en) * 1997-06-17 1999-02-23 Micron Technology, Inc. Integrated circuit with temperature detector
US6134167A (en) * 1998-06-04 2000-10-17 Compaq Computer Corporation Reducing power consumption in computer memory
US6281760B1 (en) * 1998-07-23 2001-08-28 Texas Instruments Incorporated On-chip temperature sensor and oscillator for reduced self-refresh current for dynamic random access memory
EP1081477B1 (de) * 1999-08-31 2006-10-18 STMicroelectronics S.r.l. Temperaturfühler in Cmos-Technologie
JP2001332082A (ja) 2000-05-18 2001-11-30 Nec Corp 強誘電体メモリ
JP4021643B2 (ja) * 2001-10-29 2007-12-12 富士通株式会社 温度検出機能を備えた半導体装置
FR2834343B1 (fr) 2001-12-28 2004-04-09 St Microelectronics Sa Detecteur thermique
US6921199B2 (en) * 2002-03-22 2005-07-26 Ricoh Company, Ltd. Temperature sensor
JP4363871B2 (ja) * 2003-03-19 2009-11-11 Ｏｋｉセミコンダクタ株式会社 半導体装置
WO2004095465A1 (ja) * 2003-04-23 2004-11-04 Fujitsu Limited 半導体記憶装置
US7027343B2 (en) * 2003-09-22 2006-04-11 Micron Technology Method and apparatus for controlling refresh operations in a dynamic memory device
JP4237109B2 (ja) * 2004-06-18 2009-03-11 エルピーダメモリ株式会社 半導体記憶装置及びリフレッシュ周期制御方法

Also Published As

Publication number Publication date
EP1530218A2 (de) 2005-05-11
US7844411B2 (en) 2010-11-30
US20050093618A1 (en) 2005-05-05
CN1331229C (zh) 2007-08-08
US7532996B2 (en) 2009-05-12
US7149644B2 (en) 2006-12-12
DE602004007865D1 (de) 2007-09-13
EP1530218B1 (de) 2007-08-01
EP1530218A3 (de) 2005-08-31
JP4477429B2 (ja) 2010-06-09
US20070043522A1 (en) 2007-02-22
US20090204358A1 (en) 2009-08-13
JP2005158222A (ja) 2005-06-16
CN1614781A (zh) 2005-05-11

Similar Documents

Publication Publication Date Title
DE602004007865T2 (de) Integrierte Halbleiterschaltung mit Temperaturdetektor
DE4314321C2 (de) Impulssignal-Erzeugungsschaltung und Verwendung derselben in einer Halbleiterspeichereinrichtung
DE60213560T2 (de) Halbleiterspeicher
DE19622398C2 (de) Synchronhalbleiterspeichereinrichtung
DE4332452C2 (de) Halbleitervorrichtung mit einem Boostmittel und Verfahren zum Festklemmen einer Spannung
DE19502557C2 (de) Temperaturabhängige Selbstrefresh-Steuerschaltung für ein Speicherzellenfeld
DE102007038615B4 (de) Speicher mit Speicherbänken und Modusregistern, sowie Verfahren zum Betreiben eines solchen Speichers
DE10043650A1 (de) Takterzeugerschaltung und Halbleiterspeichervorrichtung
DE4022153C2 (de)
CN110910927B (zh) 用于运用反向温度系数延迟控制dram字线的设备和方法
DE19928454B4 (de) Speichervorrichtung mit Reihendecodierer
DE10300948A1 (de) Auffrischbetrieb benötigende Halbleiterspeicher-Vorrichtung
DE10130752A1 (de) Halbleiterspeichervorrichtung und Steuerverfahren
DE10310539A1 (de) Halbleiterspeichervorrichtung, die stabil betrieben werden kann
DE102006048972A1 (de) Gezieltes automatisches Auffrischen für einen dynamischen Direktzugriffsspeicher
DE4201785C2 (de) Halbleiterspeichereinrichtung und Verfahren zur Initialisierung einer internen Schaltung einer Halbleiterspeichereinrichtung
DE19944727B4 (de) Integrierte Schaltung und synchrones Halbleiterspeicherbauelement mit einer Takterzeugungsschaltung
DE19604764B4 (de) Halbleiterspeichereinrichtung und Verfahren zum Auswählen einer Wortleitung in einer Halbleiterspeichereinrichtung
DE3882324T2 (de) Dynamischer RAM-Speicher.
DE10321452A1 (de) Implementierung eines Temperatursensors zum Steuern von internen Chipspannungen
DE102005030594A1 (de) Schaltung und Verfahren zum Einstellen einer Schwellendrift über eine Temperatur bei einem CMOS-Empfänger
DE10300715A1 (de) Halbleiterspeicherbauelement mit Signalverzögerung
DE4041408C2 (de)
DE60221490T2 (de) Verfahren zum Datenzugriff in einer Auffrischung benötigenden Halbleiterspeicheranordnung und Halbleiterspeicheranordnung dafür
DE102004061299B4 (de) Direktzugriffsspeicher und Eingangspuffer mit Differenzverstärker

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: FUJITSU MICROELECTRONICS LTD., TOKYO, JP

8327 Change in the person/name/address of the patent owner

Owner name: FUJITSU SEMICONDUCTOR LTD., YOKOHAMA, KANAGAWA, JP

8328 Change in the person/name/address of the agent

Representative=s name: SEEGER SEEGER LINDNER PARTNERSCHAFT PATENTANWAELTE