DE10321452A1

DE10321452A1 - Implementierung eines Temperatursensors zum Steuern von internen Chipspannungen

Info

Publication number: DE10321452A1
Application number: DE10321452A
Authority: DE
Inventors: George William Alexander; Steven M Baker
Original assignee: Infineon Technologies AG
Current assignee: Polaris Innovations Ltd
Priority date: 2002-05-13
Filing date: 2003-05-13
Publication date: 2003-11-27
Anticipated expiration: 2023-05-14
Also published as: US20030210598A1; DE10321452B4; US6809978B2

Abstract

Ein Verfahren zum Regeln einer Spannung eines Interne-Spannung-Erzeugers einer integrierten Schaltung, das das Erfassen einer Temperatur einer integrierten Schaltung, das Vergleichen der erfaßten Temperatur mit einer Spannung eines Netzwerks der integrierten Schaltung und das Regeln einer Spannung eines Interne-Spannung-Erzeugers der integrierten Schaltung, basierend auf dem Vergleichen, umfaßt.

Description

Die vorliegende Erfindung bezieht sich allgemein auf das Gebiet von integrierten Halbleiterschaltungen und insbesondere auf integrierte Halbleiterspeicherchips.
Eine bekannte integrierte Halbleiterschaltung, wie z. B. eine integrierte Halbleiterspeicher-IC 100, die ein beschreibbarer Speicher vom DRAM-Typ ist, ist in Fig. 1 gezeigt. Ein solcher Dynamischer-Direktzugriffsspeicher-Chip (DRAM-Chip) 100 umfaßt eine Mehrzahl von Speicherspeicherungszellen 102, in denen jede Zelle 102 einen Transistor 104 und einen intrinsischen Kondensator 106 aufweist, wie in Fig. 4 gezeigt ist. Die Speicherspeicherungszellen 102 sind in Arrays 108 angeordnet, wie in Fig. 2 und 3 gezeigt ist, wobei die Speicherspeicherungszellen 102 in jedem Array 108 miteinander über Spalten von Leitern 110 und Zeilen von Leitern 112 verbunden sind. Die Transistoren 104 werden verwendet, um die Kondensatoren 106 auf bestimmte Spannungspegel zu laden und zu entladen. Die Kondensatoren 106 speichern dann die Spannungen als Binärbits 1 oder 0, die die Spannungspegel darstellen. Die binäre 1 wird als ein "hoher Zustand" bezeichnet und die binäre 0 wird als ein "niedriger Zustand" bezeichnet. Der Spannungswert der Informationen, die in dem Kondensator 106 einer entsprechenden Speicherspeicherungszelle 102 gespeichert sind, wird der logische Zustand der Speicherspeicherungszelle 102 genannt.
Wie in Fig. 1 und 2 gezeigt ist, umfaßt der Speicherchip 100 sechs Adreßeingangskontaktstifte A0, A1, A2, A3, A4, A5 entlang seiner Kanten, die sowohl für die Zeilen- als auch für die Spalten-Adressen der Speicherspeicherungszellen 102 verwendet werden. Der Zeilenadreßhinweissignal-Eingangsstift (RAS-Eingangsstift; RAS = row address strobe) empfängt ein Signal RAS, das die Adresse, die auf den DRAM- Adreßstiften A0 bis A5 vorliegt, in die Zeilenadreßlatches 114 taktet. Auf ähnliche Weise empfängt ein Spaltenadreßhinweissignal-Eingangsstift (CAS-Eingangsstift; CAS = column address strobe) ein Signal CAS, das die Adresse, die auf den DRAM-Adreßstiften A0 bis A5 vorliegt, in die Spaltenadreßlatches 116 taktet. Der Speicherchip 100 weist einen Datenstift Din, der Daten empfängt, und einen Datenstift Dout, der Daten aus dem Speicherchip 100 sendet, auf. Der Speicherchip 100 weist einen Stift Vss auf, der eine externe Spannung von 5 V empfängt. Die Operationsmodi des Speicherchips 100, wie z. B. Lesen, Schreiben und Aktualisieren sind bekannt, und somit besteht kein Bedarf, dieselben zu dem Zweck des Beschreibens der vorliegenden Erfindung zu erörtern.
Eine Abweichung der integrierten Halbleiterschaltung oder eines DRAM-Chips ist in den Fig. 5 und 6 gezeigt. Genauer gesagt, durch Hinzufügen einer synchronen Schnittstelle zwischen der Basiskern-DRAM-Operation/Schaltungsanordnung eines Zweite-Generation-DRAM und der Steuerung, die von außerhalb des Chips kommt, wird ein synchroner dynamischer Direktzugriffsspeicher-Chip (SDRAM-Chip) 200 gebildet. Der SDRAM-Chip 200 umfaßt eine Bank aus Speicherarrays 208, wobei jedes Array 208 Speicherspeicherungszellen 210 umfaßt, die miteinander über Spalten und Zeilen von Leitern verbunden sind.
Wie in Fig. 5 und 6 gezeigt ist, umfaßt der Speicherchip 200 zwölf Adreßeingangskontaktstifte A0-All, die sowohl für die Zeilen- als auch Spalten-Adressen der Speicherspeicherungszellen der Bank von Speicherarrays 208 verwendet werden. Der Zeilenadreßhinweissignal-Eingangsstift (RAS-Eingangsstift) empfängt ein Signal RAS, das die Adresse, die an den DRAM-Adreßstiften A0-A11 vorliegt, in die Bank aus Zeilenadreßlatches 214 taktet. Auf ähnliche Weise empfängt ein Spaltenadreßhinweissignal-Eingangsstift (CAS-Eingangsstift) ein Signal CAS, das die Adresse, die an den DRAM- Adreßstiften A0-A11 vorliegt, in die Bank aus Spaltenadreßlatches 216 taktet. Der Speicherchip 200 weist Daten- Eingangs-/Ausgangs-Stifte DQO-15 auf, die Eingangssignale und Ausgangssignale empfangen und senden. Die Eingangssignale werden von den Stiften DQO-15 zu einem Dateneingangsregister 218 und dann zu einer DQM-Verarbeitungskomponente 220 weitergeleitet, die eine DQM-Maskierungslogik und Schreibtreiber zum Speichern der Eingangsdaten in der Bank von Speicherarrays 208 umfaßt. Die Ausgangssignale werden von einem Datenausgaberegister 222 empfangen, das die Signale von der DQM-Verarbeitungskomponente 220 empfangen hat, die Lesedatenlatches zum Lesen der Ausgangsdaten aus der Bank von Speicherarrays 208 umfaßt. Der Speicherchip 200 weist einen Stift Vss auf, der ungefähr auf Masse ist, und einen Stift V_DD, der eine externe Spannung von 3,3 V empfängt. Die Operationsmodi des Speicherchips 200, wie z. B. Lesen, Schreiben und Aktualisieren sind bekannt und es besteht somit kein Bedarf dieselben zu dem Zweck des Beschreibens der vorliegenden Erfindung zu erörtern.
Eine Abweichung des oben erörterten SDRAM-Speicherchips 200 ist ein sogenannter DDR DRAM-Speicherchip, der Befehle und Operationen an der ansteigenden Flanke des Taktsignals registriert, während Daten sowohl an der ansteigenden als auch der abfallenden Flanke des Taktsignals übertragen werden. Bei einem solchen DDR DRAM-Speicherchip beträgt die externe Spannung, die durch den Stift V_DD empfangen wird, ungefähr 2,5 V.
Es wird darauf hingewiesen, daß neue Generationen von DRAM, SDRAM und DDR DRAM-Chips entworfen werden, bei denen die Stärke der extern und intern erzeugten Spannungen reduziert wird, so daß Leistung und Wärme reduziert werden. Mit der Reduzierung der extern erzeugten Spannungen besteht ein Bedarf, die internen Spannungen auf ihren aktuellen Pegeln beizubehalten, während sich Stromlasten ändern und somit das Vertrauen auf solche intern erzeugten Spannungen erhöhen. Mit einem solchen erhöhten Vertrauen auf intern erzeugte Spannungen erhöht sich die nachteilige Auswirkung auf die intern erzeugten Spannungen basierend auf der Temperatur des Speicherchips und der Auswirkung der Wärme desselben, aufgrund von Faktoren wie Stromfluß und Umgebung.
Es ist die Aufgabe der vorliegenden Erfindung, ein Spannungssteuerungssystem für ein Halbleiterbauelement und ein Verfahren zum Regeln einer Spannung eines Interne-Spannung- Erzeugers einer integrierten Schaltung mit verbesserten Charakteristika zu schaffen.
Diese Aufgabe wird durch ein Spannungssteuerungssystem gemäß Anspruch 1 und ein Verfahren gemäß Anspruch 6 gelöst.
Ein Aspekt der vorliegenden Erfindung bezieht sich auf ein Spannungssteuerungssystem für eine integrierte Schaltung, das eine integrierte Schaltung umfaßt, die einen Interne- Spannung-Erzeuger und ein Netzwerk und einen Temperatursensor aufweist, der positioniert ist, um eine Temperatur der integrierten Schaltung zu erfassen, und der ein Signal erzeugt, das die erfaßte Temperatur repräsentiert. Ein Komparator, der mit dem Temperatursensor und dem Netzwerk verbunden ist, um das Signal zu empfangen, das die erfaßte Temperatur und eine Spannung des Netzwerks darstellt, wobei der Komparator ein Regelsignal erzeugt, das verwendet wird, um eine Spannung des Interne-Spannung-Erzeugers zu regeln. Ein Steuerungssystem ist mit der integrierten Schaltung und dem Komparator verbunden, wobei das Steuerungssignal das Regelsignal empfängt und die Spannung des Interne-Spannung- Erzeugers basierend auf dem Regelsignal regelt.
Ein zweiter Aspekt der vorliegenden Erfindung bezieht sich auf ein Verfahren zum Regeln einer Spannung eines Interne- Spannung-Erzeugers einer integrierten Schaltung, das folgende Schritte aufweist: Erfassen einer Temperatur einer integrierten Schaltung, Vergleichen der erfaßten Temperatur mit einer Spannung eines Netzwerks der integrierten Schaltung und Regeln einer Spannung eines Interne-Spannung- Erzeugers der integrierten Schaltung basierend auf dem Vergleichen.
Jeder der obigen Aspekte der vorliegenden Erfindung liefert den Vorteil des Kompensierens der Spannungen von Interne- Spannung-Erzeugern eines Speicherchips im Hinblick auf Temperatur.
Jeder der obigen Aspekte der vorliegenden Erfindung liefert den Vorteil des Ermöglichens, daß externe Spannungen zu einer integrierten Schaltung geliefert werden, um reduziert zu werden, und des Verhinderns eines wesentlichen Stromabfalls aufgrund einer solchen Reduzierung von externen Spannungen.
Die vorliegende Erfindung ist zusammen mit den begleitenden Objekten und Vorteilen am besten Bezug nehmend auf die nachfolgende detaillierte Beschreibung in Verbindung mit den beiliegenden Zeichnungen verständlich.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
Fig. 1 schematisch eine Draufsicht eines Ausführungsbeispiels eines bekannten Speicherchips;
Fig. 2 ein Blockdiagramm des Speicherchips aus Fig. 1;
Fig. 3 schematisch ein Ausführungsbeispiel eines Speicherarrays, das mit dem Speicherchip aus Fig. 1 verwendet werden soll;
Fig. 4 schematisch ein Ausführungsbeispiel einer Speicherzelle, die mit dem Speicherarray aus Fig. 3 verwendet werden soll;
Fig. 5 schematisch eine Draufsicht eines zweiten Ausführungsbeispiels eines bekannten Speicherchips;
Fig. 6 ein Blockdiagramm des Speicherchips aus Fig. 5;
Fig. 7 ein Blockdiagramm eines Ausführungsbeispiels eines Spannungssteuerungssystems für einen Speicher gemäß der vorliegenden Erfindung;
Fig. 8 ein Blockdiagramm eines zweiten Ausführungsbeispiels eines Spannungssteuersystems für einen Speicher gemäß der vorliegenden Erfindung; und
Fig. 9 ein Ausführungsbeispiel eines Verfahrens zum Steuern eines Spannungssteuerungssystems gemäß der vorliegenden Erfindung.
Wie in Fig. 7 gezeigt ist, umfaßt ein Spannungssteuerungssystem 301 gemäß der vorliegenden Erfindung mindestens entweder die integrierten Halbleiterschaltungsspeicherchips 100, 200, die vorangehend Bezug nehmend auf Fig. 1-6 beschrieben wurden, oder den DDR DRAM-Speicherchip, der vorangehend beschrieben wurde. Es sollte darauf hingewiesen werden, daß die vorliegende Erfindung mit anderen Typen von Speicherchips oder anderen Halbleiternetzwerken verwendet werden könnte, unter Verwendung von Interne-Spannung- Erzeugern, wie z. B. SDRAMs und DDR DRAMs.
Wie in Fig. 7 gezeigt ist, umfaßt das Spannungssteuerungssystem 301 ferner einen Temperatursensor 350, der an dem Halbleiterchip (die) des Speicherchips 100, 200 angebracht ist und zentral auf dem Speicherchip 100, 200 positioniert ist und mit einem Leistungsbus verbunden sein kann, um die Echtzeittemperatur des Speicherchips 100, 200 zu erfassen.
Es wird darauf hingewiesen, daß eine Vielzahl von bekannten Sensoren, wie z. B. eine Wheatstonesche Brücke, für den Temperatursensor 350 angemessen wäre. Der Temperatursensor 350 erzeugt ein analoges Signal 352 T_analogreal, das die erfaßte Echtzeittemperatur darstellt, und das Signal 352, T_analogreal, wird zu einem Analog-zu-Digital-Wandler 354 gesendet, wo dasselbe digitalisiert wird. Das Signal T_digitalreal der erfaßten Echtzeittemperatur wird dann zu einem Komparator 256 gesendet.
Das Spannungssteuerungssystem 301 überwacht ferner die Echtzeitspannung, die an ein internes Chipnetzwerk oder die Last 358 des Speicherchips 100, 200 angelegt ist. Eine Spannung V_analogreal, die einer Echtzeitspannung des Netzwerks oder einer Last 358 entspricht, wird zu einem Analog-zu- Digital-Wandler 362 gesendet, wo dieselbe digitalisiert wird. Das digitale Signal V_digitalreal, das der Echtzeitspannung des Netzwerks oder der Last 358 entspricht, wird dann zu dem Komparator 356 gesendet. Wie in Fig. 7 und 9 gezeigt ist, vergleicht der Komparator 356 die Signale T_digitalreal und V_digitalreal und erzeugt ein Signal 364, das verwendet wird, um die intern erzeugten Spannungen zu regeln.
Wie in Fig. 7 und 9 gezeigt ist, wird das Signal 364 zu einem Steuerungssystem 366 gesendet, das mit dem Speicherchip 100, 200 verbunden ist. Das Steuerungssystem 366 stellt die Spannung, die durch den Interne-Spannung-Erzeuger 368 erzeugt wird, basierend auf dem Signal 366 ein. Genauer gesagt ändert das Steuerungssystem 366 basierend auf dem Signal 364 die Eingabe in den Interne-Spannung-Erzeuger 368 so, daß der Interne-Spannung-Erzeuger 368 eine Spannung derart erzeugt, daß das Chipnetzwerk 358 keine Änderung des Pegels der Leistung sieht, die zu demselben durch den Interne-Spannung-Erzeuger 368 geliefert wird. Es wird angenommen, daß ein Bedarf besteht, die Ausgabe der Interne- Spannung-Erzeuger zu erhöhen, um den Leistungspegel beizubehalten, da sich die Temperatur erhöht und die externe Spannung sinkt. Idealerweise wird keine Leistungsänderung durch das Chipnetzwerk 358 angetroffen, trotz Änderungen bei der Temperatur, so lange der Rest des Systems schnell genug auf die Temperaturänderungen reagiert.
Es wird darauf hingewiesen, daß bei einem alternativen Ausführungsbeispiel, das in Fig. 8 gezeigt ist, eine Mehrzahl N von Interne-Spannung-Erzeugern 368 _{i=1, . . . N} entsprechende Spannungen erzeugt, die an das Chipnetzwerk 358 angelegt sind. Das Spannungssteuerungssystem 301' überwacht die Echtzeitspannungen, die an das interne Chipnetzwerk oder die Last 358 angelegt sind, durch die Spannungsgeneratoren 368 _{i=1, . . . N}. Mehrere analoge Signale V_{analogreal i=1, . . . N} die den Echtzeitspannungen entsprechen, die durch die Generatoren 368 _{i=1, . . . N} angelegt werden, werden zu entsprechenden Analogzu-Digital-Wandlern 362 _{i=1, . . . N} gesendet, wo dieselben digitalisiert werden und dann zu entsprechenden Komparatoren 356 _{i=1, . . . N} gesendet werden. Wie in Fig. 8 und 9 gezeigt ist, vergleichen die Komparatoren 356 _{i=1, . . . N} das Signal T_digitalreal mit den Signalen V_digitalreal _{i=1, . . . N} und erzeugen entsprechende Signale 364 _{i=1, . . . N}.
Wie in Fig. 8 und 9 gezeigt ist, werden die Signale 364 _{i=1, . . . N} zu einem Steuerungssystem 366 gesendet, das mit dem Speicherchip 100, 200 verbunden ist. Das Steuerungssystem 366 paßt die Spannungen, die durch die Interne-Spannung- Erzeuger 368 _{i=1, . . . N} basierend auf den entsprechenden Signalen 364 _{i=1, . . . N} erzeugt werden, auf ähnliche Weise zu der an, die vorangehend Bezug nehmend auf das Ausführungsbeispiel von Fig. 7 beschrieben wurde.

Claims

1. Spannungssteuerungssystem (301; 301') für ein Halbleiterbauelement, das folgende Merkmale aufweist:
eine integrierte Schaltung, die einen Interne-Spannung-Erzeuger (368) und ein Netzwerk (356) aufweist;
einen Temperatursensor (350), der positioniert ist, um eine Temperatur der integrierten Schaltung zu erfassen und der ein Signal erzeugt, das die erfaßte Temperatur darstellt;
einen Komparator (356), der mit dem Temperatursensor (350) und dem Netzwerk (358) verbunden ist, um das Signal zu empfangen, das die erfaßte Temperatur und eine Spannung des Netzwerks darstellt, wobei der Komparator ein Regelsignal erzeugt, das verwendet wird, um eine Spannung des Interne-Spannung-Erzeugers (368) zu regeln; und
ein Steuerungssystem (366), das mit der integrierten Schaltung und dem Komparator verbunden ist, wobei das Steuerungssystem das Regelsignal empfängt und die Spannung des Interne-Spannung-Erzeugers (368) basierend auf dem Regelsignal regelt.

2. Spannungssteuerungssystem (301; 301') gemäß Anspruch 1, bei dem der Temperatursensor an der integrierten Schaltung angebracht ist.

3. Spannungssteuerungssystem (301; 301') gemäß Anspruch 1 oder 2, bei dem das Regelsignal so bestimmt ist, daß das Netzwerk keine Änderung eines Pegels der Leistung antrifft, der durch den Interne-Spannung-Erzeuger (368) zu demselben geliefert wird.

4. Spannungssteuerungssystem (301; 301') gemäß einem der Ansprüche 1 bis 3, bei dem die integrierte Schaltung ein Speicherchip (100, 200) ist.

5. Spannungssteuerungssystem (301; 301') gemäß Anspruch 4, bei dem der Speicherchip (100, 200) einen DRAM- Speicher aufweist.

6. Verfahren zum Regeln einer Spannung eines Interne- Spannung-Erzeugers (368) einer integrierten Schaltung, das folgende Schritte aufweist:
Erfassen einer Temperatur einer integrierten Schaltung;
Vergleichen der erfaßten Temperatur mit einer Spannung eines Netzwerks der integrierten Schaltung; und
Regeln einer Spannung des Interne-Spannung-Erzeugers (368) der integrierten Schaltung basierend auf dem Vergleichen.

7. Verfahren gemäß Anspruch 6, bei dem die Spannung des Interne-Spannung-Erzeugers (368) geregelt ist, so daß das Netzwerk keine Änderung eines Pegels der Leistung antrifft, der zu demselben durch den Interne-Spannung- Erzeuger (368) geliefert wird.

8. Verfahren gemäß Anspruch 6 oder 7, bei dem die integrierte Schaltung ein Speicherchip (100, 200) ist.

9. Verfahren gemäß Anspruch 8, bei dem der Speicherchip (100, 200) einen DRAM-Speicher aufweist.