-
Die Erfindung betrifft das Gebiet
der Halbleiterspeichervorrichtungen und insbesondere eine Halbleiterspeichervorrichtung
mit einer darin integrierten Stromversorgungsschaltung, die eine
interne Stromversorgungsspannung auf einem stabilen Spannungspegel
erzeugen kann.
-
Als Halbleiterspeichervorrichtung
mit hoher Kapazität,
die Daten mit hoher Geschwindigkeit ein- bzw. ausgeben kann, wird
in der Praxis zunehmend ein DDR-SDRAM (synchroner Schreib-Lese-Speicher mit
doppelter Datenrate) verwendet.
-
Der DDR-SDRAM gibt Daten synchron
zum Steigen und Fallen eines periodischen Signals ein bzw. aus.
Zu diesem Zweck besitzt der DDR-SDRAM eine integrierte DLL-Schaltung
(Verzögerungsregelschleifen-Schaltung),
die das periodische Signal erzeugt.
-
Der DDR-SDRAM empfängt von
außen
die komplementären
Takte CLK, /CLK, die eine Phasendifferenz von 180° gegeneinander
haben. Die DLL-Schaltung empfängt
die gepufferten Takte CLK, /CLK, d, h. die Takte BUFF_CLK, BUFF_/CLK,
und verwendet die empfangenen Takte BUFF_CLK, BUFF_/CLK zum Erzeugen
der periodischen Signale DLLCLK_P, DLLCLK_N.
-
Anhand von 28 wird nun die Erzeugung der periodischen
Signale DLLCLK_P, DLLCLK_N beschrieben. Der DDR-SDRAM ist mit einer
VDC-Schaltung (Spannungsabwärtsumsetzer-Schaltung) 1000 und mit
einer DLL-Schaltung 1100 versehen.
-
Die VDC-Schaltung 1000 setzt
eine dem DDR-SDRAM von außen
zugeführte
externe Stromversorgungsspannung EXTVDD auf einen Spannungspegel
einer Referenzspannung VREFP abwärts
um, die in dem DDR-SDRAM erzeugt wird, um eine interne Stromversorgungsspannung
VDD4 zu erzeugen. Sie liefert die erzeugte interne Stromversorgungsspannung
VDD4 an die DLL-Schaltung 1100.
-
Die DLL-Schaltung 1100 empfängt die
Takte BUFF_CLK, BUFF_/CLK, die dem DDR-SDRAM von außen zugeführt werden
und der Pufferung unterlagen, sowie die interne Stromversorgungsspannung
VDD4 und erzeugt die periodischen Signale DLLCLK_P, DLLCLK_N, deren
Phasen dem Spannungspegel der internen Stromversorgungsspannung
VDD4 entsprechen. Das periodische Signal DLLCLK_P besitzt eine Phasendifferenz
von 180° in
bezug auf das periodische Signal DLLCLK_N. Wenn die DLL-Schaltung 1100 mit
einem externen Takt EXTCLK verriegelt ist, erzeugt sie normalerweise
das periodische Signal DLLCLK_P, das konstant den gleichen Zeitablauf
in bezug auf den externen Takt EXTCLK besitzt.
-
In den DDR-SDRAM werden Daten synchron
zu den periodischen Signalen DLLCLK_P, DLLCLK_N ein- bzw. ausgegeben.
-
Hierbei gibt es ein Problem, daß sich der
Spannungspegel der externen Stromversorgungsspannung EXTVDD ändert. Wenn
der externen Stromversorgungsspannung EXTVDD ein Rauschen überlagert
ist, gibt es kein Problem, wenn der Spannungspegel der internen
Stromversorgungsspannung VDD4 ausreichend kleiner als der Spannungspegel
der externen Stromversorgungsspannung EXTVDD ist. Wenn der Spannungspegel
der internen Stromversorgungsspannung VDD4 aber in der Nähe des Spannungspegels
der externen Stromversorgungsspannung EXTVDD liegt, wird das Rauschen
auf die interne Stromversorgungsspannung VDD4 übertragen. Im Ergebnis ist
die Anstiegszeit des periodischen Signals DLLCLK_P gegenüber dem
des externen Takts EXTCLK verschoben.
-
Wie in 29 gezeigt ist, steigt genauer das periodische
Signal DLLCLK_P in dem Gebiet, in dem die externe Stromversorgungsspannung
EXTVDD frei von Rauschen ist, im selben Zeitablauf wie der externe
Takt EXTCLK an. Allerdings ist in dem Gebiet vom Zeitpunkt t1 zum
Zeitpunkt t2, in dem der externen Stromversorgungsspannung EXTVDD
ein Rauschen überlagert
ist, das Rauschen auch einer internen Stromversorgungsspannung VDD4 überlagert,
wobei jeder Anstiegszeitpunkt des periodischen Signals DLLCLK_P
gegenüber dem
jeweiligen Anstiegszeitpunkt des externen Takts EXTCLK verschoben
ist.
-
In diesem Fall ist es für den DDR-SDRAM
schwierig, die Daten zu konstanten Zeitpunkten ein- bzw. auszugeben.
-
Eine solche Phasenverschiebung des
periodischen Signals DLLCLK_P wegen der Änderung des Spannungspegels
der externen Stromversorgungsspannung EXTVDD wird verhindert, wenn
der Spannungspegel der internen Stromversorgungsspannung VDD4 ausreichend
niedriger als der der externen Stromversorgungsspannung EXTVDD gehalten
wird. Allerdings steigt der Verzöge rungsbetrag
in der DLL-Schaltung, wenn der Spannungspegel der internen Stromversorgungsspannung
VDD4 ausreichend tief gemacht wird, was die winzige Steuerung in
der Größenordnung
von Pikosekunden (ps) erschwert, so daß der Betriebsgrenzwert verringert
wird. Somit ist es schwierig, die der DLL-Schaltung zugeführte interne
Stromversorgungsspannung VDD4 auf einem ausreichend tiefen Pegel
zu halten.
-
JP 2000-40394 offenbart eine Erfindung,
die sich auf einen DRAM bezieht, der mit zwei verschiedenen Stromversorgungsschaltungen
versehen ist. In der Erfindung erzeugt eine Stromversorgungsschaltung
eine erste Stromversorgungsspannung, während die andere Stromversorgungsschaltung
eine zweite Stromversorgungsspannung erzeugt, deren Spannungspegel
höher als
der der ersten Stromversorgungsspannung ist.
-
Wenn der Spannungspegel der zweiten
Stromversorgungsspannung sinkt, sinkt auch der Spannungspegel der
ersten Stromversorgungsspannung, so daß der Spannungspegel der ersten
Stromversorgungsspannung niedriger als der der zweiten Stromversorgungsspannung
wird.
-
Es wird angenommen, daß die erste
und die zweite Stromversorgungsspannung der vorliegenden internen
Stromversorgungsspannung VDD4 bzw. externen Stromversorgungsspannung
EXTVDD entsprechen. Falls die interne Stromversorgungsspannung VDD4
in Übereinstimmung
mit dem Sinken. der externen Stromversorgungsspannung EXTVDD sinkt,
sinkt wie obenbeschrieben der Betriebsgrenzwert, was einen stabilen Betrieb
des DDR-SDRAM behindert.
-
Die Erfindung der JP 2000-40394 steuert
den Spannungspegel der ersten Stromversorgungsspannung in Übereinstimmung
mit dem Spannungspegel der zweiten Stromversorgungsspannung. Es
ist nicht vorgesehen, den Spannungspegel einer der Stromver sorgungsspannungen
zu stabilisieren.
-
Der Erfindung liegt daher die Aufgabe
zugrunde, eine Halbleiterspeichervorrichtung zu schaffen, in die eine
Stromversorgungsschaltung integriert ist, die eine interne Stromversorgungsspannung
erzeugt, bei der verhindert wird, daß sie einen Einfluß einer
externen Stromversorgungsspannung erleidet, und die somit einen stabilen
Betrieb der Halbleiterspeichervorrichtung ermöglicht.
-
Diese Aufgabe wird erfindungsgemäß gelöst durch
eine Halbleiterspeichervorrichtung nach Anspruch 1. Weiterbildungen
der Erfindung sind in den abhängigen
Ansprüchen
angegeben.
-
Die Halbleitervorrichtung gemäß der Erfindung
enthält:
eine Speicherzellenmatrix, die Daten speichert; eine Stromversorgungsschaltung,
die einen Spannungspegel einer externen Stromversorgungsspannung ändert, um
eine erste interne Stromversorgungsspannung zu erzeugen, und die
einen Spannungspegel der erzeugten ersten internen Stromversorgungsspannung ändert, um
eine zweite interne Stromversorgungsspannung zu erzeugen; eine Schaltung
zum Erzeugen eines periodischen Signals, die ein periodisches Signal erzeugt,
dessen Phase einem Spannungspegel der von der Stromversorgungsschaltung
zugeführten
zweiten internen Stromversorgungsspannung entspricht; und eine Ausgangsschaltung,
die die aus der Speicherzellenmatrix ausgelesenen Lesedaten synchron
zu dem periodischen Signal nach außen ausgibt.
-
In der Halbleiterspeichervorrichtung
der Erfindung wird die zweite interne Stromversorgungsspannung,
die in der Schaltung zum Erzeugen eines periodischen Signals verwendet
wird, durch Ändern
des Spannungspegels der externen Stromversorgungsspannung erzeugt.
-
Somit kann gemäß der Erfindung eine interne
Stromversorgungsspannung erzeugt werden, die einen stabilen Spannungspegel
besitzt und bei der unwahrscheinlich ist, daß sie einen Einfluß eines
der externen Stromversorgungsspannung überlagerten Rauschens erleidet.
-
Weitere Merkmale und Zweckmäßigkeiten
der Erfindung ergeben sich aus der Beschreibung von Ausführungsformen
der Erfindung anhand der Figuren. Von den Figuren zeigen:
-
1 einen
schematischen Blockschaltplan einer Halbleiterspeichervorrichtung
gemäß einer
ersten Ausführungsform
der Erfindung;
-
2 einen
Blockschaltplan der in 1 gezeigten
Speicherzellenmatrix;
-
3 einen
Blockschaltplan der in 1 gezeigten
Stromversorgungsschaltung;
-
4 einen
Stromlaufplan der in 3 gezeigten
Spannungsanhebungsschaltung;
-
5 einen
Stromlaufplan der in 3 gezeigten
Referenzspannungs-Erzeugungsschaltung;
-
6 einen
Stromlaufplan der in 3 gezeigten
VDC-Schaltung;
-
7 einen
Zeitablaufplan der in der Stromversorgungsschaltung verwendeten
Spannungen und der in der in 1 gezeigten
DLL verwendeten Signale;
-
8 einen
schematischen Blockschaltplan einer Halbleiterspeichervorrichtung
gemäß einer
zweiten Ausführungs form
der Erfindung;
-
9 einen
Blockschaltplan der in 8 gezeigten
Stromversorgungsschaltung;
-
10 einen
Zeitablaufplan der in der Stromversorgungsschaltung in 8 verwendeten Spannungen
und der in der DLL in 8 verwendeten
Signale;
-
11 einen
schematischen Blockschaltplan einer Halbleiterspeichervorrichtung
gemäß einer
dritten Ausführungsform
der Erfindung;
-
12 einen
Blockschaltplan der in 11 gezeigten
Stromversorgungsschaltung;
-
13 einen
schematischen Blockschaltplan einer Halbleiterspeichervorrichtung
gemäß einer
vierten Ausführungsform
der Erfindung;
-
14 einen
Blockschaltplan der in 13 gezeigten
Stromversorgungsspannung;
-
15 einen
Zeitablaufplan der in der Stromversorgungsspannung in 13 verwendeten Spannungen
und der in der DLL in 13 verwendeten
Signale;
-
16 einen
schematischen Blockschaltplan einer Halbleiterspeichervorrichtung
gemäß einer
fünften Ausführungsform
der Erfindung;
-
17 einen
Blockschaltplan der in 16 gezeigten
Stromversorgungsschaltung;
-
18 einen
Stromlaufplan der VDC-Schaltung und der Pegel verschiebungsschaltung
in 17;
-
19 einen
Zeitablaufplan der in der Stromversorgungsschaltung in 16 verwendeten Spannungen
und der in der DLL in 16 verwendeten
Signale;
-
20 einen
schematischen Blockschaltplan einer Halbleiterspeichervorrichtung
gemäß einer
sechsten Ausführungsform
der Erfindung;
-
21 einen
Blockschaltplan der in 20 gezeigten
Stromversorgungsschaltung;
-
22 einen
Zeitablaufplan der in der Stromversorgungsschaltung in 20 verwendeten Spannungen
und der in der DLL in 20 verwendeten
Signale;
-
23 einen
schematischen Blockschaltplan einer Halbleiterspeichervorrichtung
gemäß einer
siebenten Ausführungsform
der Erfindung;
-
24 einen
Blockschaltplan der in 23 gezeigten
Stromversorgungsschaltung;
-
25 einen
Stromlaufplan der in 24 gezeigten
Referenzspannungs-Erzeugungsschaltung;
-
26 einen
Zeitablaufplan der in der Stromversorgungsschaltung in 23 verwendeten Spannungen
und der in der DLL in 23 verwendeten
Signale;
-
27 einen
Zeitablaufplan der in der Stromversorgungsschaltung der Erfindung
verwendeten Signale und der in der DLL der Erfindung verwendeten
Signale;
-
28 den
bereits erwähnten
Blockschaltplan einer VDC-Schaltung
und einer DLL-Schaltung, die in einen DDR-SDRAM integriert sind; und
-
29 den
bereits erwähnten
Zeitablaufplan der Spannungen und Signale, der ein Problem der in 28 gezeigten Vorrichtung
zeigt.
-
Im folgenden werden anhand der Zeichnung
Ausführungsformen
der Erfindung ausführlich
beschrieben. In der Zeichnung sind die gleichen oder einander entsprechenden
Abschnitte mit dem gleichen Bezugszeichen bezeichnet, wobei ihre
Beschreibung nicht wiederholt wird.
-
Erste Ausführungsform
-
Wie in 1 gezeigt
ist, enthält
die Halbleiterspeichervorrichtung 100 gemäß der ersten
Ausführungsform
einen Adressenpuffer 10, einen Taktpuffer 20,
einen Steuersignalpuffer 30, eine Steuerschaltung 40,
ein Betriebsartregister 50, eine Speicherzellenmatrix 60,
eine Stromversorgungsschaltung 70, eine DLL 80,
einen E/A-Puffer 90, einen QS-Puffer 110 und die
Datenbusse BS1, BS2. Die Speicherzellenmatrix 60 enthält die Bänke 61-64.
-
Der Adressenpuffer 10 empfängt die
Adressen A0-A12 und die Bankadressen BA0, 1 und gibt die empfangenen
Adressen A0-A12 und Bankadressen BA0, 1 synchron zu den vom Taktpuffer 20 empfangenen Takten
BUFF_CLK, BUFF_/CLK an die Steuerschaltung 40 aus.
-
Der Taktpuffer 20 empfängt von
außen
die Takte CLK, /CLK und ein Taktfreigabesignal CLK und puffert die
empfangenen Takte CLK, /CLK und das Taktfreigabesignal CKE. Der
Taktpuffer 20 gibt die gepufferten Takte BUFF_CLK, BUFF_/CLK
an den Adres senpuffer 10, an den Steuersignalpuffer 30,
an die Steuerschaltung 40 und an die DLL 80 aus
und gibt das gepufferte Taktfreigabesignal CKE an die Steuerschaltung 40 aus.
-
Der Steuersignalpuffer 30 empfängt von
außen
ein Chipauswahlsignal /CS, ein Zeilenadressen-Übernahmesignal /RAS, ein Spaltenadressen-Übernahmesignal
/CAS, ein Schreibfreigabesignal /WE und ein Datenmaskensignal DM,
puffert sie und gibt sie an die Steuerschaltung 40 aus.
-
Wenn das Taktfreigabesignal CKE beim
Anstieg der vom Taktpuffer 20 empfangenen Takte BUFF_CLK,
BUFF_/CLK auf einem H-Pegel (logisch hohen Pegel) ist, bestimmt
die Steuerschaltung 40, daß der nächste Anstieg der Takte BUFF_CLK,
BUFF_/CLK gültig
ist. Wenn das Taktfreigabesignal CKE beim Anstieg der Takte BUFF_CLK,
BUFF_/CLK auf einem L-Pegel (logisch tiefen Pegel) ist, bestimmt
die Steuerschaltung 40, daß der nächste Anstieg der Takte BUFF_CLK,
BUFF_/CLK ungültig
ist.
-
Wenn die Steuerschaltung 40 bestimmt,
daß die
Takte BUFF_CLK, BUFF_/CLK gültig
sind, steuert sie die Halbleiterspeichereinrichtung 100 anhand
des Chipauswahlsignals /CS, des Zeilenadressen-Übernahmesignals /RAS, des Spaltenadressen-Übernahmesignals
/CAS, des Schreibfreigabesignals /WE und des Datenmaskensignals
DM, die vom Steuersignalpuffer 30 empfangen werden.
-
Genauer erkennt die Steuerschaltung 40 anhand
des Chipauswahlsignals /CS auf einem L-Pegel, daß die Halbleiterspeichervorrichtung 100 ausgewählt worden
ist, während
sie anhand des Chipauswahlsignals /CS auf einem H-Pegel erkennt,
daß die
Halbleiterspeichervorrichtung 100 nicht ausgewählt worden
ist. Die Steuerschaltung 40 wählt anhand der vom Adressenpuffer 10 empfangenen
Bankadressen BA0, 1 eine oder alle Bänke 61–64 aus.
Ferner betrachtet die Steuerschaltung 40 die vorn Adressenpuffer 10 zu
einem Zeitpunkt, zu dem das Zeilenadressen-Übernahmesignal /RAS von einem
H-Pegel auf einen L-Pegel übergeht, empfangenen
Adressen A0-A12 als eine Zeilenadresse, wobei sie die Zeilenadresse
synchron zu den Takten BUFF_CLK, BUFF_/CLK vom Taktpuffer 20 an
eine oder an alle Bänke 61–64 ausgibt.
-
Ferner betrachtet die Steuerschaltung 40 die
Adressen A0-A12, welche vom Adressenpuffer 10 zu einem
Zeitpunkt empfangen werden, zu dem das Spaltenadressen-Übernahmesignal
/CAS von einem H-Pegel auf einen L-Pegel übergeht, als eine Spaltenadresse,
wobei sie die Spaltenadresse synchron zu den Takten BUFF_CLK, BUFF_/CLK
vom Taktpuffer 20 an eine oder an alle Bänke 61–64 ausgibt.
-
Noch weiter erkennt die Steuerschaltung 40 anhand
des Schreibfreigabesignals /WE eine Datenschreibbetriebsart oder
eine Datenlesebetriebsart. In der Schreibbetriebsart steuert die
Steuerschaltung 40 den E/A-Puffer 90 in der Weise,
daß die
von den Eingangs/Ausgangs-Anschlüssen
DQ0-DQ7 eingegebenen Schreibdaten synchron zu einem Datenübernahmesignal
DQS vom QS-Puffer 110 in die Bänke 61–64 eingegeben
werden, wobei sie den QS-Puffer 110 in der Weise steuert,
daß er
das von außen
zugeführte
Datenübernahmesignal
DQS an den E/A-Puffer 90 ausgibt. In der Lesebetriebsart
steuert die Steuerschaltung 40 den E/A-Puffer 90 in
der Weise, daß die
von den Bänken 61–64 über den
Datenbus BS2 ausgelesenen Lesedaten synchron zu den periodischen
Signalen DLLCLK_P, DLLCLK_N von der DLL 80 an die Eingangs/Ausgangs-Anschlüsse DQ0-DQ7
ausgegeben werden, wobei sie den QS-Puffer 110 in der Weise
steuert, daß er die
periodischen Signale DLLCLK_P, DLLCLK_N von der DLL 80 nach
außen
ausgibt.
-
Außerdem steuert die Steuerschaltung 40 anhand
des Datenmaskensignals DM den E/A-Puffer 90. Genauer steuert
die Steuer schaltung 40 den E/A-Puffer 90 in der
Schreibbetriebsart anhand des Datenmaskensignals DM auf einem H-Pegel
in der Weise, daß er
die Schreibdaten während
einer Zeitdauer, in der das Datenmaskensignal DM auf einem H-Pegel
ist, nicht in die Bänke 61–64 schreibt,
während
sie den E/A-Puffer 90 anhand des Datenmaskensignals DM
auf einem L-Pegel in der Weise steuert, daß er alle Schreibdaten in die
Bänke 61–64 schreibt.
In der Lesebetriebsart deaktiviert die Steuerschaltung 40 den
/A-Puffer 90 anhand des Datenmaskensignals DM auf einem
H-Pegel, während
sie ihn anhand des Datenmaskensignals DM auf einem L-Pegel aktiviert.
-
Außerdem steuert die Steuerschaltung 40 den
Zeitablauf von dem Zeitpunkt, zu dem eine Datenleseoperation bestimmt
wird, bis zu dem Zeitpunkt, zu dem die Daten tatsächlich gelesen
werden, anhand der durch das Betriebsartregister 50 eingestellten
CAS-Latenzzeit CL, wobei sie die DLL 80 in Übereinstimmung mit
einer Bestimmung vom Betriebsartregister 50 aktiviert oder
deaktiviert.
-
Das Betriebsartregister 50 stellt
die CAS-Latenzzeit CL ein und gibt die eingestellte CAS-Latenzzeit CL
an die Steuerschaltung 40 aus. Das Betriebsartregister 50 bestimmt
für die
Steuerschaltung 40 die Aktivierung oder Deaktivierung der
DLL 80.
-
Die Speicherzellenmatrix 60 enthält die Bänke 61–64 zur
Speicherung von Daten. Die Stromversorgungsspannung 70 erzeugt
eine interne Stromversorgungsspannung VDD4 mit einem stabilen Spannungspegel,
der auf später
beschriebene Weise auf einer von außen zugeführten externen Stromversorgungsspannung
EXTVDD beruht, und gibt die erzeugte interne Stromversorgungsspannung
VDD4 an die DLL 80 aus.
-
Die DLL 80 empfängt vom
Taktpuffer 20 die Takte BUFF_CLK, BUFF_/CLK und von der
Stromversorgungsschaltung 70 die interne Stromversorgungsspannung
VDD4, erzeugt auf der Grundlage der Takte BUFF_CLK, BUFF_/CLK die
periodischen Signale DLLCLK_P, DLLCLK_N, deren Phasen einem Spannungspegel
der internen Stromversorgungsspannung VDD4 entsprechen, und gibt
die erzeugten periodischen Signale DLLCLK_P, DLLCLK_N an den E/A-Puffer 90 und
an den QS-Puffer 110 aus.
-
In der Schreibbetriebsart schreibt
der E/A-Puffer 90 die von den Eingangs/Ausgangs-Anschlüssen DQ0-DQ7
eingegebenem Schreibdaten synchron zum Datenübernahmesignal DQS vom QS-Puffer 110 in
die Bänke 61–64.
In der Lesebetriebsart gibt der E/A-Puffer 90 die von den
Bänken 61–64 gelesenen
Lesedaten über
den Datenbus BS2 synchron zu den Taktsignalen DLLCLK_P, DLLCLK_N
von der DLL 80 an die Eingangs/Ausgangs-Anschlüsse DQ0-DQ7 aus.
-
In der Schreibbetriebsart gibt der
QS-Puffer 110 das von außen angelegte Datenübernahmesignal DQS
an den E/A-Puffer 90 aus. In der Lesebetriebsart gibt der
QS-Puffer 110 die von der DLL 80 empfangenen periodischen
Signale DLLCLK_P, DLLCLK_N nach außen aus.
-
Der Datenbus BS1 gibt die Adressen
A0-A12, das Zeilenadressen-Übernahmesignal
/RAS und andere von der Steuerschaltung 40 empfangene Steuersignale
in eine oder in alle Bänke 61–64 ein.
Der Datenbus BS2 überträgt Schreibdaten
oder Lesedaten zwischen einer Bank oder allen Bänken 61–64 und
dem E/A-Puffer 90.
-
Die DLL 80 bildet die Schaltung
zur Erzeugung periodischer Signale, während der E/A-Puffer 90 die Ausgangsschaltung
der Erfindung bildet.
-
Wie in 2 gezeigt
ist, enthält
jede der Bänke 61–64 einen Zeilendecodierer 610,
einen Wortleitungstreiber 620, einen Spaltendecodierer 630,
einen Leseverstärker 640 und
eine Speichermatrix 650.
-
Der Zeilendecodierer 610 decodiert
eine von der Steuerschaltung 40 empfangene Zeilenadresse
und gibt die decodierte Zeilenadresse an den Wortleitungstreiber 620 aus.
Der Wortleitungstreiber 620 aktiviert eine durch die vom
Zeilendecodierer 610 empfangene Zeilenadresse bestimmte
Wortleitung (irgendeine der Wortleitungen WL1-WLn, wobei n eine
natürliche
Zahl ist).
-
Der Spaltendecodierer 630 decodiert
eine von der Steuerschaltung 40 empfangene Spaltenadresse und
aktiviert ein durch die decodierte Spaltenadresse bestimmtes Bitleitungspaar
(irgendeines der Bitleitungspaare BL1, /BL1 bis BLm, /BLm, wobei
m eine natürliche
Zahl ist). In der Lesebetriebsart schreibt der Leseverstärker 640 die
Schreibdaten vom E/A-Puffer 90 in das aktivierte Bitleitungspaar
(irgendeines der Bitleitungspaare BL1, /BL1 bis BLm, /BLm). In der
Lesebetriebsart verstärkt
der Leseverstärker 640 die
Lesedaten auf dem aktivierten Bitleitungspaar (irgendeines der Bitleitungspaare
BL1, /BL1 bis BLm, /BLm) und gibt die verstärkten Lesedaten an den E/A-Puffer 90 aus.
-
Die Speichermatrix 650 enthält mehrere
Bitleitungspaare BL1, /BLl bis BLm, /BLm, mehrere Wortleitungen
WL1-WLn, mehrere Entzerrschaltungen 651-65m und n × m Speicherzellen
MC. Die mehreren Entzerrschaltungen 651-65m sind entsprechend den
mehreren Bitleitungspaaren BL1, /BL1 bis BLm, /BLm vorgesehen. Jede
der Entzerrschaltungen 651-65m lädt
das entsprechende Bitleitungspaar (irgendeines der Bitleitungspaare
BL1, /BLl bis BLm, /BLm) auf eine vorgeschriebene Spannung VBL (=
EXTVDD/2) vor, bevor Daten in die Speicherzelle MC geschrieben oder
aus ihr gelesen werden.
-
Jede der n × m Speicherzellen MC ist an
einer Kreuzung der Bitleitung (irgendeiner der Bitleitungen BL1-BLm,
/BL1-/BLm) und der Wortleitung (irgendeiner der Wortleitungen (WL1-WLn)
angeordnet.
-
Somit werden in der Speichermatrix 650 Daten
in diejenige Speicherzelle MC ein- oder aus ihr ausgegeben, die
an der Kreuzung der aktivierten Wortleitung (irgendeiner der Wortleitungen
WL1-WLn) und der aktivierten Bitleitung (irgendeiner der Bitleitungen
BL1-BLm, /BL1-/BLm) angeordnet ist.
-
Wie in 3 gezeigt
ist, enthält
die Stromversorgungsschaltung 70 eine Spannungsanhebungsschaltung 71,
die Referenzspannungs-Erzeugungsschaltungen 72, 73 und
eine VDC-Schaltung (Abwärtsumsetzerschaltung) 74.
-
Die Spannungsanhebungsschaltung 71 erzeugt
auf der Grundlage der von außen
angelegten externen Stromversorgungsspannung EXTVDD und einer von
der Referenzspannungs-Erzeugungsschaltung 72 empfangenen
Referenzspannung VREFD eine interne Stromversorgungsspannung VDDH,
deren Spannungspegel gegenüber
dem der externen Stromversorgungsspannung EXTVDD angehoben ist.
Die Spannungsanhebungsschaltung 71 gibt die erzeugte interne
Stromversorgungsspannung VDDH an die VDC-Schaltung 74 aus.
-
Die Referenzspannungs-Erzeugungsschaltung 72 erzeugt
auf der Grundlage der von außen
angelegten externen Stromversorgungsspannung EXTVDD die Referenzspannung
VREFD und gibt die erzeugte Referenzspannung VREFD an die Spannungsanhebungsschaltung 71 aus.
-
Die Referenzspannungs-Erzeugungsschaltung 73 erzeugt
auf der Grundlage einer von außen
angelegten externen Stromversor gungsspannung EXTVDD eine Referenzspannung
VREFP und gibt die erzeugte Referenzspannung VREFP an die VDC-Schaltung 74 aus.
-
Die VDC-Schaltung 74 setzt
die interne Stromversorgungsspannung VDDH von der Spannungsanhebungsschaltung 71 auf
einen Spannungspegel der Referenzspannung VREFP von der Referenzspannungs-Erzeugungsschaltung 73 abwärts um,
um eine interne Stromversorgungsspannung VDD4 zu erzeugen, und gibt
die erzeugte interne Stromversorgungsspannung VDD4 an die DLL 80 aus.
-
Die externe Stromversorgungsspannung
EXTVDD liegt im Bereich von 2,3-2,5 V, während die interne Stromversorgungsspannung
VDDH nicht niedriger als 3,0 V ist. Die interne Stromversorgungsspannung
VDD4 liegt im Bereich von 1,9-2,1 V.
-
Wie in 4 gezeigt
ist, enthält
die Spannungsanhebungsschaltung 71 die P-Kanal-MOS-Transistoren 711, 712, 717, 718, 731, 732,
die N-Kanal-MOS-Transistoren 713, 714, ein UND-Gatter 720,
die Inverter 721-72k (wobei k eine ungerade natürliche Zahl
ist) und einen Kondensator 730.
-
Der P-Kanal-MOS-Transistor 711 und
der N-Kanal-MOS-Transistor 713 sind zwischen einem Stromversorgungsknoten
VDD1 und einem Masseknoten GND in Serie geschaltet. Der P-Kanal-MOS-Transistor 712 und
der N-Kanal-MOS-Transistor 714 sind zwischen dem Stromversorgungsknoten
VDD1 und dem Masseknoten GND in Serie geschaltet. Der P-Kanal-MOS-Transistor 711 und
der N-Kanal-MOS-Transistor 713 sind zu
dem P-Kanal-MOS-Transistor 712 und zu dem N-Kanal-MOS-Transistor 714 parallelgeschaltet.
-
Die Gate-Anschlüsse der P-Kanal-MOS-Transistoren 711, 712 empfangen
eine Spannung an einem Knoten 715. Der Gate-Anschluß des N-Kanal-MOS-Transistors 713 empfängt die
Referenzspannung VREFD von der Referenzspannungs-Erzeugungsschal tung 72.
Der Gate-Anschluß des
N-Kanal-MOS-Transistors 714 empfängt die Spannung VDDHD an einem
Knoten 719. Der Stromversorgungsknoten VDD1 empfängt die
von außen
zugeführte
externe Stromversorgungsspannung EXTVDD.
-
Die P-Kanal-MOS-Transistoren 717, 718 sind
zwischen einem Stromversorgungsknoten VDD2 und dem Knoten 719 in
Serie geschaltet. Jeder der P-Kanal-MOS-Transistoren 717, 718 ist
diodengeschaltet. Der Stromversorgungsknoten VDD2 empfängt. die
durch die Spannungsanhebungsschaltung 71 erzeugte interne Stromversorgungsspannung
VDDH.
-
Somit wirken die P-Kanal-MOS-Transistoren 717, 718 als
Widerstand, wobei sie an den Knoten 719 die Spannung VDDHD
ausgeben, deren Spannungspegel gegenüber dem der an den Stromversorgungsknoten
VDD2 angelegten internen Stromversorgungsspannung VDDH verringert
ist.
-
Die P-Kanal-MOS-Transistoren 711, 712 und
die N-Kanal-MOS-Transistoren 713, 714 bilden
eine Stromspiegel-Differenzverstärkerschaltung
DFR1, die die Spannung VDDHD mit einem Spannungspegel, der gegenüber dem
der internen Stromversorgungsspannung VDDH verringert ist, mit der
Referenzspannung VREFD von der Referenzspannungs-Erzeugungsschaltung 72 vergleicht
und von einem Knoten 716 ein Signal RING mit einem Spannungspegel,
der dem Vergleichsergebnis entspricht, an einen Anschluß des UND-Gatters 720 ausgibt.
-
Wenn in diesem Fall der Spannungspegel
der Spannung VDDHD höher
als der Spannungspegel der Referenzspannung VREFD ist, gibt die
Differenzverstärkerschaltung
DFA1 das Signal RING auf einem L-Pegel an den einen Anschluß des UND-Gatters 720 aus.
Wenn der Spannungspegel der Spannung VDDHD niedriger als der der
Referenzspannung VREFD ist, gibt die Differenzverstärkerschaltung
DFA1 das Signal RING auf einem H-Pegel an den einen Anschluß des UND-Gatters 720 aus.
-
Somit erfaßt die Differenzverstärkerschaltung
DFA1 einen Spannungspegel der Spannung VDDHD dadurch, daß sie die
Spannung VDDHD mit einem Spannungspegel, der gegenüber dem
der internen Stromversorgungsspannung VDDH verringert ist, mit der
Referenzspannung VREFD vergleicht. Diese Erfassung des Spannungspegels
der Spannung VDDHD entspricht der Erfassung des Spannungspegels
der internen Stromversorgungsspannung VDDH.
-
Das UND-Gatter 720 empfängt an dem
einen Anschluß das
Signal RING, während
es an dem anderen Anschluß ein
Ausgangssignal eines Inverters 72k-1 empfängt. Das
UND-Gatter 720 führt
eine UND-Operation der empfangenen beiden Signale aus und gibt das
Ergebnis an den Inverter 721 aus.
-
Eine ungerade Anzahl der Inverter 721 bis 72k sind
in Serie geschaltet. Der Inverter 72k-1 invertiert das
Eingangssignal und gibt das invertierte Signal an den Inverter 72k und
an den anderen Anschluß des UND-Gatters 720 aus.
Die Inverter 721 bis 72k-2 invertieren die Eingangssignale
und geben die invertierten Signale jeweils an die Inverter 722 bis 72k-1 aus.
Der Inverter 72k invertiert das Ausgangssignal des Inverters 72k-1 und
gibt ein Signal PUMP an den Kondensator 730 aus.
-
Das UND-Gatter 720 und die
Inverter 721-72k bilden einen Oszillator OSC. Wenn der
Oszillator OSC von der Differenzverstärkerschaltung DFA1 das Signal
RING auf einem H-Pegel empfängt,
gibt er an den Kondensator 730 das Signal PUMP auf einem
L-Pegel aus. Wenn er von der Differenzverstärkerschaltung DFA1 das Signal
RING auf einem L-Pegel empfängt,
gibt er an den Kondensator 730 das Signal PUMP auf einem H-Pegel
aus.
-
Der Kondensator 730 ist
zwischen den Inverter 72k und einen Knoten 733 geschaltet.
Die P-Kanal-MOS-Transistoren 731, 732 sind zwischen
dem Stromversorgungsknoten VDD1 und einem Knoten 734 in Serie
geschaltet. Jeder der P-Kanal-MOS-Transistoren 731 und 732 ist
diodengeschaltet.
-
Wenn vom Oszillator OSC das Signal
PUMP auf einem L-Pegel ausgegeben wird, sammeln sich negative Ladungen
an einer Elektrode des Kondensators 730, während in
die andere Elektrode des Kondensators 730 an der Seite
des Knotens 733 positive Ladungen eingeführt werden.
Somit sammelt der Kondensator 730 die positiven Ladungen
vom Stromversorgungsknoten VDD1 über
den P-Kanal-MOS-Transistor 731 an einem Knoten 733 an.
Dementsprechend steigt die Spannung am Knoten 733 an, wobei
die positiven Ladungen am Knoten 733 über den P-Kanal-MOS-Transistor 732 zum
Knoten 734 fließen.
Die Ansammlung der positiven Ladungen am Knoten 734 wird
während
einer Zeitdauer, in der der Kondensator 730 vom Oszillator OSC
das Signal PUMP auf einem L-Pegel empfängt, fortgesetzt. Somit gibt
der Knoten 734 die interne Stromversorgungsspannung VDDH
aus, deren Spannungspegel gegenüber
dem der externen Stromversorgungsspannung EXTVDD angehoben ist.
-
Wenn der Kondensator 730 andererseits
vom Oszillator OSC das Signal PUMP auf einem H-Pegel empfängt, sammeln
sich positive Ladungen an der einen Elektrode des Kondensators 730 an.
Somit verringert der Kondensator 730 den Strom, der von
dem Stromversorgungsknoten VDD1 über
den P-Kanal-MOS-Transistor 731 zum Knoten 733 fließt. Im Ergebnis
wird der Strom, der vom Knoten 733 über den P-Kanal-MOS-Transistor 732 zum
Knoten 734 fließt,
verringert, so daß der
Spannungspegel der internen Stromversorgungsspannung VDDH ebenfalls
verringert wird.
-
Wenn der Spannungspegel der internen
Stromversorgungsspannung VDDH verringert wird und der Spannungspegel
der Spannung VDDHD niedriger als der der Referenzspannung VREFD
wird, gibt. die Differenzverstärkerschaltung
DFA1 an den einen Anschluß des
UND-Gatters 720 das Signal RING auf einem H-Pegel aus.
Dementsprechend gibt der Oszillator OSC an den Kondensator 730 das
Signal PUMP auf einem L-Pegel aus, so daß der vom Stromversorgungsknoten
VDD1 über
die P-Kanal-MOS-Transistoren 731, 732 zum Knoten 734 fließende Strom
steigt und dementsprechend der Spannungspegel der internen Stromversorgungsspannung
VDDH ebenfalls steigt.
-
Wenn der Spannungspegel der internen
Stromversorgungsspannung VDDH steigt und der Spannungspegel der
Spannung VDDHD größer als
der der Referenzspannung VREFD wird, gibt die Differenzverstärkerschaltung
DFA1 an den einen Anschluß des
UND-Gatters 720 das Signal RING auf einem L-Pegel aus. Dementsprechend
gibt der Oszillator OSC an den Kondensator 730 das Signal
PUMP auf einem H-Pegel aus, wobei der vom Stromversorgungsknoten
VDD1 über
die P-Kanal-MOS-Transistoren 731, 732 zum Knoten 734 fließende Strom
sinkt. Somit sinkt auch der Spannungspegel der internen Stromversorgungsspannung
VDDH.
-
Somit erfaßt die Spannungsanhebungsschaltung 71 unter
Verwendung der Referenzspannung VREFD einen Spannungspegel der erzeugten
internen Stromversorgungsspannung VDDH, wobei sie den dem Knoten 734 vom
Stromversorgungsknoten VDD1 zuzuführenden Strom in Übereinstimmung
mit dem erfaßten
Spannungspegel der internen Stromversorgungsspannung VDDH steuert.
Somit hält
die Spannungsanhebungsschaltung 71 die durch Anheben der
externen Stromversorgungsspannung EXTVDD erzeugte interne Stromversorgungsspannung
VDDH auf einem konstanten Spannungspegel.
-
Wie in 5 gezeigt
ist, enthält
jede der Referenzspannungs-Erzeugungsschaltungen 72, 73 einen P-Kanal-MOS-Transistor 735 und
einen N-Kanal-MOS-Transistor 736. Der P-Kanal- MOS-Transistor 735 und der
N-Kanal-MOS-Transistor 736 sind zwischen dem Stromversorgungsknoten
VDD1 und dem Masseknoten GND in Serie geschaltet.
-
Der P-Kanal-MOS-Transistor 735 ist
diodengeschaltet, wobei sein Gate-Anschluß eine Spannung an einem Knoten 737 empfängt. Der
Gate-Anschluß des
N-Kanal-MOS-Transistors 736 empfängt die vom Stromversorgungsknoten
VDD1 zugeführte
externe Stromversorgungsspannung EXTVDD.
-
Somit geben der P-Kanal-MOS-Transistor 735 und
der N-Kanal-MOS-Transistor 736 vom
Knoten 738 die Referenzspannung VREFD oder VREFP aus, deren
Spannungspegel gegenüber
dem der externen Stromversorgungsspannung EXTVDD, die dem Stromversorgungsknoten
VDD1 zugeführt
wird, verringert ist.
-
Die Spannungspegel der jeweiligen
Referenzspannungen VREFD, VREFP sind gemäß den Größen des P-Kanal-MOS-Transistors 735 und
des N-Kanal-MOS-Transistors 736 bestimmt. Der Spannungspegel
der Referenzspannung VREFD unterscheidet sich von dem der Referenzspannung
VREFP. Somit unterscheiden sich die Größen des P-Kanal-MOS-Transistors 735 und
des N-Kanal-MOS-Transistors 736 je nachdem, ob der Transistor
für die
Referenzspannungs-Erzeugungsschaltung 72 oder für die Referenzspannungs-Erzeugungsschaltung 73 verwendet
wird.
-
Wie in 6 gezeigt
ist, enthält
die VDC-Schaltung 74 die P-Kanal-MOS-Transistoren 741, 742 und die
N-Kanal-MOS-Transistoren 743, 744, 747.
-
Der P-Kanal-MOS-Transistor 741 und
der N-Kanal-MOS-Transistor 743 sind zwischen dem Stromversorgungsknoten
VDD2 und dem Masseknoten GND in Serie geschaltet. Der P-Kanal-MOS-Transistor 742 und der
N-Kanal-MOS-Transistor 744 sind zwischen dem Stromversorgungsknoten
VDD2 und dem Masseknoten GND in Serie geschaltet. Der P-Kanal-MOS-Transistor 741 und
der N-Kanal-MOS-Transistor 743 sind
zu dem P-Kanal-MOS-Transistor 742 und zu dem N-Kanal-MOS-Transistor 744 parallelgeschaltet.
-
Die Gate-Anschlüsse der P-Kanal-MOS-Transistoren 741, 742 empfangen
eine Spannung an einem Knoten 745. Der Gate-Anschluß des N-Kanal-MOS-Transistors 743 empfängt die
Referenzspannung VREFP von der Referenzspannungs-Erzeugungsschaltung 73.
Der Gate-Anschluß des
N-Kanal-MOS-Transistors 744 empfängt die interne Stromversorgungsspannung
VDD4 an einem Knoten 748. Der Stromversorgungsknoten VDD2
empfängt
die von der Spannungsanhebungsschaltung 71 erzeugte interne
Stromversorgungsspannung VDDH.
-
Die P-Kanal-MOS-Transistoren 741, 742 und
die N-Kanal-MOS-Transistoren 743, 744 bilden
eine Stromspiegel-Differenzverstärkerschaltung
DFA2. Die Differenzverstärkerschaltung
DFA2 vergleicht die interne Stromversorgungsspannung VDD4 mit der
Referenzspannung VREFP und gibt vom Knoten 746 des N-Kanal-MOS-Transistors 747 eine
Spannung VCMP, deren Spannungspegel dem Vergleichsergebnis entspricht, an
einen Gate-Anschluß aus.
-
Genauer gibt die Differenzverstärkerschaltung
DFA2 vom Knoten 746 die Spannung VCMP aus, deren Spannungspegel
höher als
der einer Referenzspannung VSTD ist, wenn die interne Stromversorgungsspannung
VDD4 niedriger als die Referenzspannung VREFP ist. Wenn die interne
Stromversorgungsspannung VDD4 nicht niedriger als die Referenzspannung
VREFP ist, gibt die Differenzverstärkerschaltung DFA2 vom Knoten 746 die
Spannung VCMP aus, deren Spannungspegel niedriger als der der Referenzspannung
VSTD ist. Die Referenzspannung VSTD ist eine Spannung, die an den
Gate-Anschluß des
N-Kanal-MOS-Transistors 747 angelegt wird, wenn die interne
Stromversorgungsspannung VDD4 einen vorgegebenen Spannungspegel erreicht
hat.
-
Der N-Kanal-MOS-Transistor 747 ist
zwischen den Stromversorgungsknoten VDD2 und den Knoten 748 geschaltet.
Der N-Kanal-MOS-Transistor 747 übergibt
in Übereinstimmung
mit dem Spannungspegel der von der Differenzverstärkerschaltung
DFA2 empfangenen Spannung VCMP einen Strom vom Stromversorgungsknoten
VDD2 an den Knoten 748. Somit erzeugt die VDC-Schaltung 74 eine
interne Stromversorgungsspannung VDD4, deren Spannungspegel gegenüber dem
der internen Stromversorgungsspannung VDDH, welche dem Stromversorgungsknoten
VDD2 zugeführt
wird, abwärts
umgesetzt ist.
-
Der N-Kanal-MOS-Transistor 747 bildet
eine Treiberschaltung.
-
Wenn der Spannungspegel der internen
Stromversorgungsspannung VDD4 niedriger als der der Referenzspannung
VREFP wird, gibt die Differenzverstärkerschaltung DFA2 vom Knoten 746 die
Spannung VCMP mit einem Spannungspegel, der höher als der der Referenzspannung
VSTD ist, an den Gate-Anschluß des
N-Kanal-MOS-Transistors 747 aus.
Der N-Kanal-MOS-Transistor 747 erhöht den von dem Stromversorgungsknoten
VDD2 an den Knoten 748 zu übergebenden Strom und damit
den Spannungspegel der internen Stromversorgungsspannung VDD4 am
Knoten 748.
-
Wenn der Spannungspegel der internen
Stromversorgungsspannung VDD4 den Spannungspegel der Referenzspannung
VREFP erreicht oder höher
als dieser wird, gibt die Differenzverstärkerschaltung DFA2 an den Gate-Anschluß des N-Kanal-MOS-Transistors 747 die
Spannung VCMP aus, deren Spannungspegel niedriger als der der Referenzspannung
VSTD ist. Der N-Kanal-MOS-Transistor 747 verringert
den Strom, der von dem Stromversorgungsknoten VDD2 zum Knoten 748 fließen soll,
und dadurch den Spannungspegel der internen Stromversorgungsspannung
VDD4 am Knoten 748.
-
Somit erzeugt die VDC-Schaltung 74 durch
Abwärtsumsetzen
der internen Stromversorgungsspannung VDDH die interne Stromversorgungsspannung
VDD4, wobei sie den Spannungspegel der internen Stromversorgungsspannung
VDD4 in der Weise steuert, daß er
gleich dem Spannungspegel der Referenzspannung VREFP ist.
-
Anhand von 7 wird nun der Betrieb der Stromversorgungsschaltung 70 erläutert. Eine
Potentialdifferenz zwischen der externen Stromversorgungsspannung
EXTVDD und der internen Stromversorgungsspannung VDD4 ist als ΔV dargestellt.
-
Wenn von außen die externe Stromversorgungsspannung
EXTVDD zugeführt
wird, erzeugt die Referenzspannungs-Erzeugungsschaltung 72 in
der Stromversorgungsschaltung 70 auf die obenbeschriebene Weise
die Referenzspannung VREFD, deren Spannungspegel gegenüber dem
der externen Stromversorgungsspannung EXTVDD verringert ist, und
gibt die erzeugte Referenzspannung VREFD an die Spannungsanhebungsschaltung 71 aus.
Die Spannungsanhebungsschaltung 71 empfängt die externe Stromversorgungsspannung
EXTVDD und die Referenzspannung VREFD und erzeugt dadurch, daß sie die
externe Stromversorgungsspannung EXTVDD auf die obenbeschriebene
Weise anhebt, die interne Stromversorgungsspannung VDDH und gibt
die erzeugte interne Stromversorgungsspannung VDDH an die VDC-Schaltung 74 aus.
-
Wenn der externen Stromversorgungsspannung
EXTVDD in diesem Fall ein Rauschen überlagert ist, wird das relevante
Rauschen an die interne Stromversorgungsspannung VDDH übertragen.
Der Pegel des auf die interne Stromversorgungsspannung VDDH übertragenen
Rauschens wird niedriger als der Pegel des der externen Stromversorgungsspannung
EXTVDD überlagerten
Rauschens.
-
Die Referenzspannungs-Erzeugungsschaltung 73 empfängt die
externe Stromversorgungsspannung EXTVDD, erzeugt auf die obenbeschriebene
Weise die Referenzspannung VREFP, deren Spannungspegel gegenüber dem
der externen Stromversorgungsspannung EXTVDD verringert ist, und
gibt die erzeugte Referenzspannung VREFP an die VDC-Schaltung 74 aus.
Die VDC-Schaltung 74 empfängt die
interne Stromversorgungsspannung VDDH und die Referenzspannung VREFP,
erzeugt dadurch, daß sie
die interne Stromversorgungsspannung VDDH auf die obenbeschriebene
Weise auf einen Spannungspegel der Referenzspannung VREFP umsetzt,
die interne Stromversorgungsspannung VDD4 und gibt die erzeugte
interne Stromversorgungsspannung VDD4 an die DLL 80 aus.
-
Das Erzeugen der internen Stromversorgungsspannung
VDD4 durch Abwärtsumsetzen
der internen Stromversorgungsspannung VDDH verhindert, daß das auf
die interne Stromversorgungsspannung VDDH übertragene Rauschen auf die
interne Stromversorgungsspannung VDD4 übertragen wird. Somit besitzt
die interne Stromversorgungsspannung VDD4 einen stabilen Spannungspegel.
-
Im Ergebnis erzeugt die DLL 80 auf
der Grundlage des vom Taktpuffer 20 empfangenen Takts BUFF_CLK
das periodische Signal DLLCLK_P, welches einen konstanten Zeitablauf
in bezug auf den externen Takt EXTCLK besitzt. Somit erzeugt die
DLL 80 auf der Grundlage des Takts BUFF_CLK das periodische Signal
DLLCLK_P, das eine konstante Phase besitzt, die dem Spannungspegel
der internen Stromversorgungsspannung VDD4 entspricht.
-
Außerdem erzeugt die DLL 80 auf
der Grundlage des Takts BUFF_/CLK vom Taktpuffer 20 das
periodische Signal DLLCLK_N, welches gegenüber dem periodischen Signal
DLLCLK_P eine Phasendifferenz von 180° besitzt.
-
Somit erzeugt die Stromversorgungsschaltung 70 auch
dann, wenn einer von außen
zugeführten
externen Stromversorgungsspannung EXTVDD ein Rauschen überlagert
ist, die interne Stromversorgungsspannung VDD4, aus der das Rauschen
beseitigt ist, wobei sie die erzeugte interne Stromversorgungsspannung VDD4
der DLL 80 zuführt.
Dadurch kann die DLL 80 die periodischen Signale DLLCLK_P,
DLLCLK_N mit konstanten Zeitabläufen
in Bezug auf den externen Takt EXTCLK erzeugen. Im Ergebnis können die
gelesenen Daten mit konstanten Zeitabläufen aus der Halbleiterspeichervorrichtung 100 ausgegeben
werden.
-
Nunmehr erneut anhand der 1 und 2 werden die Daten-Schreib/Lese-Operationen in die bzw.
aus der Halbleiterspeichervorrichtung 100 erläutert. Im
folgenden wird angenommen, daß die
Bitleitungspaare BL1, /BL1 bis BLm, /BLm auf einen vorgeschriebenen
Spannungspegel VBL vorgeladen worden sind.
-
Zunächst wird die Operation des
Schreibens von Daten in die Halbleiterspeichervorrichtung 100 erläutert.
-
Der Taktpuffer 20 puffert
die von außen
zugeführten
Takte CLK, /CLK und das Taktfreigabesignal CKE und gibt die gepufferten
Takte BUFF_CLK, BUFF_/CLK an den Adressenpuffer 10, an
den Steuersignalpuffer 30, an die Steuerschaltung 40 und
an die DLL 80 aus. Der Taktpuffer 20 gibt das
gepufferte Taktfreigabesignal CKE an die Steuerschaltung 40 aus.
-
Als Reaktion darauf bestimmt die
Steuerschaltung 40, ob das Taktfreigabesignal CKE auf einem
bestimmten Anstieg der Takte BUFF_CLK, BUFF_/CLK auf einem H-Pegel
oder auf einem L-Pegel ist, wobei sie bewirkt, daß die Halbleiterspeichervorrichtung 100 einen
angehaltenen Zustand erreicht, wenn es auf einem L-Pegel ist. Wenn die
Steuerschaltung 40 bestimmt, daß das Taktfreigabesignal CKE
auf einem bestimmten Anstieg der Takte BUFF_CLK, BUFF_/CLK auf einem
H-Pegel ist, betrachtet sie die Takte BUFF_CLK, BUFF_/CLK als gültig, wobei
sie bewirkt, daß die
Halbleiterspeichervorrichtung 100 einen Betriebszustand
erreicht.
-
In der Schreibbetriebsart bestimmt
das Betriebsartregister 50, daß die Steuerschaltung 40 die
DLL 80 deaktivieren soll, so daß die Steuerschaltung 40 die
DLL 80 deaktiviert. Der Adressenpuffer 10 empfängt von außen die
Bankadressen BA0, 1 und die Adressen A0-A12 und gibt synchron zu
den vom Kontaktpuffer 20 zugeführten Takten BUFF_CLK, BUFF_/CLK
die empfangenen Bankadressen BA0, 1 und die Adressen A0-A12 an die
Steuerschaltung 40 aus. Der Steuersignalpuffer 30 empfängt von
außen
das Chipauswahlsignal /CS auf einem L-Pegel, das Zeilenadressen-Übernahmesignal
/RAS auf einem L-Pegel, das Spaltenadressen-Übernahmesignal /CAS auf einem
L-Pegel und das Schreibübernahmesignal
/WE auf einem L-Pegel, puffert sie und gibt sie an die Steuerschaltung 40 aus.
-
Als Reaktion erkennt die Steuerschaltung 40 anhand
des Chipauswahlsignals /CS auf dem L-Pegel, daß die Halbleiterspeichervorrichtung 100 ausgewählt worden
ist, wobei sie eine Bank (irgendeine der Bänke 61–64)
auswählt,
die durch die Bankadressen BA0, 1 bestimmt worden ist. Die Steuerschaltung 40 bewirkt, daß die Halbleiterspeichervorrichtung 100 in Übereinstimmung
mit dem Schreibfreigabesignal /WE auf dem L-Pegel in die Schreibbetriebsart eintritt.
-
Die Steuerschaltung 40 betrachtet
die Adressen A0-A12, die von dem Adressenpuffer 10 zu einem Zeitpunkt
eingegeben werden, zu dem das Zeilenadressen-Übernahmesignal /RAS von einem
H-Pegel auf einen L-Pegel übergeht,
als eine Zeilenadresse und gibt die Zeilenadresse synchron zu den
Takten BUFF_CLK, BUFF_/CLK an die ausgewählte Bank (irgendeine der Bänke 61–64)
aus. Die Steuerschaltung 40 betrachtet die Adressen A0-A12,
die von dem Adressenpuffer 10 zu einem Zeitpunkt ein gegeben
werden, zu dem das Spaltenadressen-Übernahmesignal /CAS von einem
H-Pegel auf einen L-Pegel übergeht,
als eine Spaltenadresse und gibt die Spaltenadresse synchron zu
den Takten BUFF_CLK, BUFF_/CLK an die ausgewählte Bank (irgendeine der Bänke 61–64)
aus.
-
Der QS-Puffer 110 empfängt von
außen
das Datenübernahmesignal
DQS, puffert das empfangene Datenübernahmesignal DQS und gibt
es an den E/A-Puffer 90 aus. Der E/A-Puffer 90 empfängt von
den Eingangs/Ausgangs-Anschlüssen
DQ0-DQ7 die Schreibdaten und gibt die empfangenen Schreibdaten synchron zu
dem Datenübernahmesignal
DQS an die ausgewählte
Bank (irgendeine der Bänke 61–64)
aus.
-
Als Reaktion decodiert der Zeilendecodierer 610 in
der ausgewählten
Bank (irgendeine der Bänke 61–64)
die Zeilenadresse und gibt die decodierte Zeilenadresse an den Wortleitungstreiber 620 aus.
Der Wortleitungstreiber 620 aktiviert die durch die decodierte
Zeilenadresse bestimmte Wortleitung WLi (wobei i eine natürliche Zahl
ist, die 1 ≤ i ≤ n genügt).
-
Der Spaltendecodierer 630 decodiert
die Spaltenadresse und aktiviert das durch die decodierte Spaltenadresse
bestimmte Bitleitungspaar BLj, /BLj (wobei j eine natürliche Zahl
ist, die 1 ≤ j ≤ m genügt). Der
Leseverstärker 640 schreibt
die vom E/A-Puffer 90E/A-Puffer 90 empfangenen
Schreibdaten in das aktivierte Bitleitungspaar BLj, /BLj. Somit
werden die Schreibdaten in die an der Kreuzung der aktivierten Wortleitung
WLi und des aktivierten Bitleitungspaars BLj, /BLj angeordnete Speicherzelle
MC geschrieben, womit die Datenschreiboperation in die Halbleiterspeichervorrichtung 100 abgeschlossen
ist.
-
Nachfolgend wird der Betrieb zum
Lesen von Daten aus der Halbleiterspeichervorrichtung 100 erläutert. Wenn
von außen
die externe Stromversorgungsspannung EXTVDD zugeführt wird,
erzeugt die Stromversorgungsschaltung 70 auf die obenbeschriebene
Weise die interne Stromversorgungsspannung VDD4 mit einem stabilen
Spannungspegel und führt
die erzeugte interne Stromversorgungsspannung VDD4 der DLL 80 zu.
Der Taktpuffer 20 puffert die von außen zugeführten Takte CLK, /CLK und das
Taktfreigabesignal CKE und gibt die gepufferten Takte BUFF_CLK,
BUFF_/CLK an den Adressenpuffer 10, an den Steuersignalpuffer 30, an
die Steuerschaltung 40 und an die DLL 80 aus.
Der Taktpuffer 20 gibt das gepufferte Taktfreigabesignal
CKE an die Steuerschaltung 40 aus.
-
Als Reaktion darauf bestimmt die
Steuerschaltung 40, ob das Taktfreigabesignal CKE auf einem
bestimmten Anstieg der Takte BUFF_CLK, BUFF_/CLK auf einem H-Pegel
oder auf einem L-Pegel ist, wobei sie die Halbleiterspeichervorrichtung 100 in
einen angehaltenen Zustand bringt, wenn es auf einem L-Pegel ist. Wenn
die Steuerschaltung 40 bestimmt, daß das Taktfreigabesignal CKE
auf einem bestimmten Anstieg der Takte BUFF_CLK, BUFF_/CLK auf einem
H-Pegel ist, betrachtet sie die Takte BUFF_CLK, BUFF_/CLK als gültig, wobei
sie die Halbleiterspeichervorrichtung 100 in einen Betriebszustand
bringt.
-
Das Betriebsartregister 50 stellt
die CAS-Latenzzeit CL ein und gibt diese an die Steuerschaltung 40 aus.
Die Steuerschaltung 40 paßt den Ausgabezeitablauf der
Lesedaten in Übereinstimmung
mit der durch das Betriebsartregister 50 eingestellten
CAS-Latenzzeit CL an.
-
Die DLL 80 erzeugt auf der
Grundlage der Takte BUFF_CLK, BUFF_/CLK vom Taktpuffer 20 die
periodischen Signale DLLCLK_P, DLLCLK_N, deren Phasen dem Spannungspegel
der internen Stromversorgungsspannung VDD4 von der Stromversorgungsschaltung 70 entsprechen.
Die DLL 80 gibt die erzeugten periodischen Signale DLLCLK_P,
DLLCLK_N an den E/A-Puffer 90 und an den QS-Puffer 110 aus.
-
Der Adressenpuffer 10 empfängt von
außen
die Bankadressen BA0, 1 und die Adressen A0-A12 und gibt die empfangenen
Bankadressen BA0, 1 und die Adressen A0-A12 synchron zu den vom
Taktpuffer 20 gelieferten Takten BUFF_CLK, BUFF_/CLK an
die Steuerschaltung 40 aus. Der Steuersignalpuffer 30 empfängt von
außen
das Chipauswahlsignal /CS auf einem L-Pegel, das Zeilenadressen-Übernahmesignal
/RAS auf einem L-Pegel, das Spaltenadressen-Übernahmesignal /CAS auf einem
L-Pegel und das Schreibfreigabesignal /WE auf einem H-Pegel, puffert
sie und gibt sie an die Steuerschaltung 40 aus.
-
Als Reaktion darauf erkennt die Steuerschaltung 40,
daß die
Halbleiterspeichervorrichtung 100 als Reaktion auf das
Chipauswahlsignal /CS auf dem L-Pegel ausgewählt worden ist, wobei sie die
durch die Bankadressen BA0, 1 bestimmte Bank (irgendeine der Bänke 61–64)
auswählt.
Die Steuerschaltung 40 bewirkt, daß die Halbleiterspeichervorrichtung 100 als
Reaktion auf das Schreibfreigabesignal /WE auf dem H-Pegel in die
Lesebetriebsart eintritt.
-
Die Steuerschaltung 40 betrachtet
die Adressen A0-A12, die vom Adressenpuffer 10 zu einem
Zeitpunkt eingegeben werden, zu dem das Zeilenadressen-Übernahmesignal
/RAS von einem H-Pegel
auf einen L-Pegel übergeht,
als eine Zeilenadresse, wobei sie die Zeilenadresse synchron zu
den Takten BUFF_CLK, BUFF_/CLK an die ausgewählte Bank (irgendeine der Bänke 61–64)
ausgibt. Die Steuerschaltung 40 betrachtet die Adressen
A0-A12, die vom Adressenpuffer 10 zu einem Zeitpunkt eingegeben
werden, zu dem das Spaltenadressen-Übernahmesignal /CAS von einem
H-Pegel auf einen L-Pegel übergeht,
als eine Spaltenadresse und gibt die Spaltenadresse synchron zu
den Takten BUFF_CLK, BUFF_/CLK an die ausgewählte Bank (irgendeine der Bänke 61–64)
aus.
-
Als Reaktion darauf decodiert der
Zeilendecodierer 610 in der ausgewählten Bank (irgendeine der Bänke 61–64)
die Zeilenadresse und gibt die decodierte Zeilenadresse an den Wortleitungstreiber 620 aus. Der
Wortleitungstreiber 620 aktiviert die durch die decodierte
Zeilenadresse bestimmte Wortleitung WLi.
-
Der Spaltendecodierer 630 decodiert
die Spaltenadresse und aktiviert das durch die decodierte Spaltenadresse
bestimmte Bitleitungspaar BLj, /BLj. Die Daten werden aus der an
der Kreuzung der aktivierten Wortleitung WLi und des aktivierten
Bitleitungspaars BLj, /BLj angeordneten Speicherzelle MC gelesen,
wobei der Leseverstärker 640 die
Lesedaten auf dem Bitleitungspaar BLj, /BLj verstärkt, um
sie an den E/A-Puffer 90 auszugeben.
-
Der E/A-Puffer 90E/A-Puffer 90 gibt
die vom Leseverstärker 640 der
ausgewählten
Bank (irgendeiner der Bänke 61–64)
empfangenen Lesedaten synchron zu den periodischen Signalen DLLCLK_P,
DLLCLK_N von der DLL 80 an die Eingangs/Ausgangs-Anschlüsse DQ0-DQ7
aus. Der QS-Puffer 110 gibt die periodischen Signale DLLCLK_P,
DLLCLK_N von der DLL 80 nach außen aus. Somit ist die Datenleseoperation
aus der Halbleiterspeichervorrichtung 100 abgeschlossen.
-
Gemäß der ersten Ausführungsform
ist die Halbleiterspeichervorrichtung mit einer Stromversorgungsschaltung
versehen, die durch Anheben der externen Stromversorgungsspannung
EXTVDD die interne Stromversorgungsspannung VDDH und durch Abwärtsumsetzen
der erzeugten internen Stromversorgungsspannung VDDH auf einen Spannungspegel,
der niedriger als der der externen Stromversorgungsspannung EXTVDD
ist, die interne Stromversorgungsspannung VDD4 erzeugt. Somit wird
auch dann, wenn der externen Stromversorgungsspannung ein Rauschen überlagert ist,
eine interne Stromversorgungsspannung VDD4 erzeugt, aus der das
Rauschen beseitigt ist. Im Ergebnis dessen können die Anstiegszeiten der
in der DLL erzeugten periodischen Signale in bezug auf die Anstiegszeiten
des externen Takts auch dann konstant gehalten werden, wenn der
externen Stromversorgungsspannung ein Rauschen überlagert ist. Somit kann die
Halbleiterspeichervorrichtung die Lesedaten zu konstanten Zeitabläufen ausgeben.
-
Zweite Ausführungsform
-
Wie in 8 gezeigt
ist, ist die Halbleiterspeichervorrichtung 100A gemäß der zweiten
Ausführungsform
abgesehen davon, daß die
Stromversorgungsschaltung 70 der Halbleiterspeichervorrichtung 100 durch eine
Stromversorgungsschaltung 70A ersetzt ist, gleich der Halbleiterspeichervorrichtung 100.
-
Wie in 9 gezeigt
ist, ist die Stromversorgungsschaltung 70A abgesehen davon,
daß die
Spannungsanhebungsschaltung 71 durch eine VPP-Schaltung 71A ersetzt
ist, gleich der Stromversorgungsschaltung 70. Die VPP-Schaltung 71A besitzt
die gleiche Schaltungskonfiguration wie die Spannungsanhebungsschaltung 71 der
Stromversorgungsschaltung 70 (siehe 4).
-
In der VPP-Schaltung 71A empfängt der
Stromversorgungsknoten VDD2 eine Spannung VPP mit einem Spannungspegel,
der gegenüber
dem der externen Stromversorgungsspannung EXTVDD erhöht ist.
Die VPP-Schaltung 71A hebt die externe Stromversorgungsschaltung
EXTVDD auf die gleiche Weise wie in der Spannungsanhebungsschaltung 71 an,
erzeugt die Spannung VPP und gibt die erzeugte Spannung VPP an die
VDC-Schaltung 74 und an die in den Bänken 61–64 enthaltenen
Wortleitungstreiber 620 aus. Die Spannung VPP wird zum
Aktivieren der Wortleitung WLi verwendet.
-
Somit erzeugt die Stromversorgungsschaltung 70A dadurch,
daß die
Spannungsanhebungsschaltung 71 der Stromversorgungsschaltung 70 durch
die VPP-Schaltung 71A ersetzt ist, unter Verwendung der
Spannung VPP zum Aktivieren der Wortleitung WLi die interne Stromversorgungsspannung
VDD4 mit einem stabilen Spannungspegel.
-
Die VPP-Schaltung bildet die Schaltung
zum Erzeugen einer angehobenen Spannung der Erfindung.
-
Der Betrieb der Stromversorgungsschaltung 70A ist
gleich dem der Stromversorgungsschaltung 70 der obenbeschriebenen
ersten Ausführungsform,
wobei die Spannungsanhebungsschaltung 71 durch die VPP-Schaltung 71A und
die interne Stromversorgungsspannung VDDH durch die Spannung VPP
ersetzt ist.
-
Wie in 10 gezeigt
ist, sinkt im Ergebnis dessen auch dann, wenn der externen Stromversorgungsspannung
EXTVDD ein Rauschen überlagert
ist, der Pegel des an die Spannung VPP übertragenen Rauschens, wobei
die durch die Abwärtsumsetzungsspannung
VPP erzeugte interne Stromversorgungsspannung VDD4 frei von dem
Rauschen wird. Somit erzeugt die DLL 80 auch dann, wenn
der externen Stromversorgungsspannung EXTVDD ein Rauschen überlagert
ist, ein periodisches Signal DLLCLK_P mit einer konstanten Phasendifferenz
in bezug auf jede Anstiegszeit des externen Takts EXTCLK.
-
Ansonsten ist die zweite Ausführungsform
gleich der ersten Ausführungsform.
-
Gemäß der zweiten Ausführungsform
ist die Halbleiterspeichervorrichtung mit einer Stromversorgungsschaltung
versehen, die eine VPP-Schaltung enthält, die eine erhöhte Spannung
zum Aktivieren einer Wortleitung erzeugt, und die durch Anheben
der externen Stromversorgungsspannung EXTVDD die Spannung VPP und
daraufhin durch Abwärtsumsetzen
der erzeugten Spannung VPP auf einen Spannungspegel, der niedriger
als der der externen Stromversorgungsspannung EXTVDD ist, die interne
Stromversorgungsspannung VDD4 erzeugt. Somit kann auch dann, wenn
der externen Stromversorgungsspannung ein Rauschen überlagert
ist, eine interne Stromversorgungsspannung VDD4, die frei von Rauschen
ist, mit erhöhter Flächeneffizienz
der in der Halbleiterspeichervorrichtung angeordneten Stromversorgungsspannung
erzeugt werden.
-
Dritte Ausführungsform
-
Wie in 11 gezeigt
ist, ist die Halbleiterspeichervorrichtung 100B gemäß der dritten
Ausführungsform
abgesehen davon, daß die
Stromversorgungsschaltung 70 der Halbleiterspeichervorrichtung 100 durch eine
Stromversorgungsschaltung 70B ersetzt ist und daß zusätzlich eine
Anschlußfläche 120 vorgesehen
ist, gleich der Halbleiterspeichervorrichtung 100.
-
Die Anschlußfläche 120 empfängt von
außen
eine Referenzspannung EXTVREFP und gibt die empfangene Referenzspannung
EXTVREFP an die Stromversorgungsschaltung 70B aus.
-
Wie in 12 gezeigt
ist, unterscheidet sich die Stromversorgungsschaltung 70B von
der Stromversorgungsschaltung 70 lediglich dadurch, daß die Referenzspannungs-Erzeugungsschaltung 73 der
Stromversorgungsschaltung 70 weggelassen ist. In der Stromversorgungsschaltung 70B empfängt die
VDC-Schaltung 74 von der Anschlußfläche 120 die Referenzspannung
EXTVREFP.
-
Es wird nun der Betrieb der Stromversorgungsschaltung 70B erläutert. Bis
zu dem Zeitpunkt, zu dem die Spannungsanhebungsschaltung 71 die
interne Stromversorgungsspannung VDDH erzeugt, ist der Betrieb der
gleiche wie in der Stromversorgungsschaltung 70. Wenn die
interne Stromversorgungsspannung VDDH erzeugt wird, empfängt die
VDC-Schaltung 74 die interne Stromversorgungsspannung VDDH
von der Spannungsanhebungsschaltung 71, wobei sie die empfangene
interne Stromversorgungsspannung VDDH auf einen Spannungspegel der
von der Anschlußfläche 120 empfangenen
Referenzspannung EXTVREFP abwärts umsetzt,
um die interne Stromversorgungsspannung VDD4 zu erzeugen.
-
Somit erzeugt die Stromversorgungsschaltung 70B die
interne Stromversorgungsspannung VDD4 dadurch, daß sie die
interne Stromversorgungsspannung VDDH unter Verwendung der von außen zugeführten Referenzspannung
EXTVREFP abwärts
umsetzt. Somit kann auf der Grundlage der Referenzspannung EXTVREFP
mit einem stabilen Spannungspegel eine interne Stromversorgungsspannung
VDD4 mit einem stabileren Spannungspegel erzeugt werden.
-
Ansonsten ist die dritte Ausführungsform
gleich der ersten Ausführungsform.
-
Gemäß der dritten Ausführungsform
ist die Halbleiterspeichervorrichtung mit einer Stromversorgungsschaltung
versehen, die durch Anheben der externen Stromversorgungsspannung
EXTVDD die interne Stromversorgungsspannung VDDH erzeugt, während sie
durch Abwärtsumsetzen
der erzeugten internen Stromversorgungsspannung VDDH auf einen Spannungspegel,
der niedriger als der der externen Stromversorgungsspannung EXTVDD
ist, die interne Stromversorgungsspannung VDD4 erzeugt, wobei sie
außerdem
mit einer Anschlußfläche versehen
ist, die von außen
die Referenzspannung EXTVREFP empfängt, um sie beim Abwärtsumsetzen
der internen Stromversorgungsspannung VDDH zu verwenden. Dementsprechend
kann die interne Stromversorgungsspannung VDD4 auf der Grundlage
der stabilen Referenzspannung EXTVREFP mit einem stabileren Spannungspegel
erzeugt werden.
-
Vierte Ausführungsform
-
Wie in 13 gezeigt
ist, ist die Halbleiterspeichervorrichtung 1000 gemäß der vierten
Ausführungsform
abgesehen davon, daß die
Stromversorgungsschaltung 70 der Halbleiterspeichervorrichtung 100 durch eine
Stromversorgungsschaltung 70C ersetzt ist, gleich der Halbleiterspeichervorrichtung 100.
-
Wie in 14 gezeigt
ist, unterscheidet sich die Stromversorgungsschaltung 70C von
der Stromversorgungsschaltung 70 lediglich dadurch, daß die Referenzspannungs-Erzeugungsschaltung 73 der
Stromversorgungsschaltung 70 durch eine Referenzspannungs-Erzeugungsschaltung 75 ersetzt
ist.
-
Die Referenzspannungs-Erzeugungsschaltung 75 verringert
anstelle des Spannungspegels der externen Stromversorgungsspannung
EXTVDD einen Spannungspegel der durch die Spannungsanhebungsschaltung 71 erzeugten
internen Stromversorgungsspannung VDDH, um die Referenzspannung
VREFP zu erzeugen, und gibt die erzeugte Referenzspannung VREFP
an die VDC-Schaltung 74 aus.
-
Die Referenzspannungs-Erzeugungsschaltung 75 besitzt
die gleiche Schaltungskonfiguration wie die Referenzspannungs-Erzeugungsschaltung 72 (siehe 5). Allerdings empfängt der
Stromversorgungsknoten VDD1, wenn auf die Referenzspannungs-Erzeugungsschaltung 75 die
in 5 erzeugte Schaltung
angewendet wird, die von der Spannungsanhebungsschaltung 71 erzeugte
interne Stromversorgungsspannung VDDH.
-
Die Referenzspannungs-Erzeugungsschaltung 75 erzeugt
die Referenzspannung VREFP dadurch, daß sie den Spannungspegel der
internen Stromversorgungsspannung VDDH verringert. Somit kann der Spannungspegel
der Referenzspannung VREFP im Vergleich zu dem Fall, in dem die
Referenzspannung VREFP durch Verringern des Spannungspegels der
externen Stromversorgungsspannung EXTVDD erzeugt wird, stabilisiert
werden.
-
Das heißt, wie in 15 gezeigt ist, ist der Rauschpegel der
durch Anheben der externen Stromversorgungsspannung EXTVDD erzeugten
internen Stromversorgungsspannung VDDH niedriger als der der externen
Stromversorgungsspannung EXTVDD. Somit wird das Rauschen kaum auf
die durch Senken des Spannungspegels der internen Stromversorgungsspannung
VDDH erzeugte Referenzspannung VREFP übertragen. Dementsprechend
kann die Referenzspannungs-Erzeugungsschaltung 75 eine
Referenzspannung VREFP mit einem stabileren Spannungspegel erzeugen.
-
In diesem Fall kann die VDC-Schaltung 74 auf
der Grundlage der Referenzspannung VREFP mit dem stabileren Spannungspegel
und der internen Stromversorgungsspannung VDDH mit dem verringerten Rauschpegel
die interne Stromversorgungsspannung VDD4 mit einem nochmals stabileren
Spannungspegel erzeugen.
-
In der vierten Ausführungsform
kann anstelle der in 14 gezeigten
Spannungsanhebungsschaltung 71 die in 9 gezeigte VPP-Schaltung 71A verwendet
werden.
-
Ansonsten ist die vierte Ausführungsform
gleich der ersten Ausführungsform.
-
Gemäß der vierten Ausführungsform
ist die Halbleiterspeichervorrichtung mit einer Stromversorgungsschaltung,
die eine Spannungsanhebungsschaltung enthält, die durch Anheben einer
externen Stromversorgungsspannung eine interne Stromversorgungsspannung
VDDH erzeugt, mit einer Referenzspannungs-Erzeugungsschaltung, die
durch Senken des Spannungspegels der internen Stromversorgungsspannung
VDDH die Referenzspannung VREFP erzeugt, und mit einer VDC-Schaltung,
die durch Ab wärtsumsetzen
der internen Stromversorgungsspannung VDDH auf einen Spannungspegel
der Referenzspannung VREFP die interne Stromversorgungsspannung
VDD4 erzeugt, versehen. Dementsprechend kann eine interne Stromversorgungsspannung
mit einem nochmals stabileren Spannungspegel erzeugt werden.
-
Fünfte Ausführungsform
-
Wie in 16 gezeigt
ist, ist die Halbleiterspeichervorrichtung 100D gemäß der fünften Ausführungsform
abgesehen davon, daß die
Stromversorgungsschaltung 70 der Halbleiterspeichervorrichtung 100 durch eine
Stromversorgungsschaltung 70D ersetzt ist, gleich der Halbleiterspeichervorrichtung 100.
-
Wie in 17 gezeigt
ist, unterscheidet sich die Stromversorgungsschaltung 70D von
der Stromversorgungsschaltung 70 lediglich dadurch, daß zusätzlich eine
Pegelverschiebungsschaltung 76 vorgesehen ist. Die Pegelverschiebungsschaltung 76 empfängt die
interne Stromversorgungsspannung VDD4, erzeugt eine Spannung VDD4L
mit einem Spannungspegel, der gegenüber dem der empfangenen internen
Stromversorgungsspannung VDD4 verringert ist, und gibt die erzeugte
Spannung VDD4L an die VDC-Schaltung 74 aus.
-
Die Referenzspannungs-Erzeugungsschaltung 73 der
Stromversorgungsschaltung 70D erzeugt eine Referenzspannung
VREFPL mit einem Spannungspegel, der niedriger als der der durch
die Referenzspannungs-Erzeugungsschaltung 73 der Stromversorgungsschaltung 70 erzeugten
Referenzspannung VREFP ist, und gibt die erzeugte Referenzspannung
VREFPL an die VDC-Schaltung 74 aus.
-
Die VDC-Schaltung 74 der
Stromversorgungsschaltung 70D empfängt anstelle der internen Stromversorgungsschaltung
VDD4 die Spannung VDD4L von der Pegelverschiebungsschaltung 76 und
anstelle der Referenzspannung VREFP die Referenzspannung VREFPL.
Die VDC-Schaltung 74 vergleicht die Spannung VDD4L mit
der Referenzspannung VREFPL und erzeugt durch Abwärtsumsetzen
der internen Stromversorgungsspannung VDDH die interne Stromversorgungsspannung
VDD4, so daß der
Spannungspegel der Spannung VDD4L gleich dem der Referenzspannung
VREFPL wird.
-
Die VDC-Schaltung 74 und
die Pegelverschiebungsschaltung 76 bilden die Stromversorgungsspannungs-Erzeugungsschaltung
der Erfindung.
-
Wie in 18 gezeigt
ist, enthält
die Pegelverschiebungsschaltung 76 die Widerstände 761, 762,
die zwischen dem Knoten 748 der VDC-Schaltung 74 und
einem Masseknoten GND in Serie geschaltet sind. Dem Stromversorgungsknoten
VDD2 wird die interne Stromversorgungsspannung VDDH zugeführt.
-
Die Pegelverschiebungsschaltung 76 empfängt am Knoten 748 die
interne Stromversorgungsspannung VDD4, teilt die empfangene interne
Stromversorgungsspannung VDD4 durch die Widerstände 761, 762 und
gibt die geteilte Spannung VDD4L vom Knoten 763 an den
Gate-Anschluß des
N-Kanal-MOS-Transistors 744 der VDC-Schaltung 74 aus.
-
Die Differenzverstärkerschaltung
DFA2 vergleicht die Spannung VDD4L mit der Referenzspannung VREFPL
und gibt an den Gate-Anschluß den N-Kanal-MOS-Transistors 747 eine
Spannung VCMP mit einem Spannungspegel, der dem Vergleichsergebnis
entspricht, aus. Ansonsten ist die Differenzverstärkerschaltung DFA2
wie oben in Verbindung mit 6 beschrieben.
-
Anhand von 19 wird nun der Betrieb der Stromversorgungsschaltung 70D erläutert. Bis
zu dem Zeitpunkt, zu dem die Spannungsanhebungsschaltung 71 die
interne Stromversorgungs spannung VDDH erzeugt, ist der Betrieb der
gleiche wie in der Stromversorgungsschaltung 70.
-
Die Referenzspannungs-Erzeugungsschaltung 73 erzeugt
die Referenzspannung VREFPL dadurch, daß sie den Spannungspegel der
externen Stromversorgungsspannung EXTVDD senkt, wobei sie die erzeugte
Referenzspannung VREFPL an die VDC-Schaltung 74 ausgibt.
Die Pegelverschiebungsschaltung 76 erzeugt die Spannung
VDD4L dadurch, daß sie
den Spannungspegel der internen Stromversorgungsspannung VDD4 senkt,
wobei sie die erzeugte Spannung VDD4L an die VDC-Schaltung 74 ausgibt.
-
Die VDC-Schaltung 74 empfängt die
interne Stromversorgungsspannung VDDH von der Spannungsanhebungsschaltung 71,
die Referenzspannung VREFPL von der Referenzspannungs-Erzeugungsschaltung 73 und
die Spannung VDD4L von der Pegelverschiebungsschaltung 76.
Die VDC-Schaltung 74 vergleicht die Spannung VDD4L mit
der Referenzspannung VREFPL und erzeugt durch Abwärtsumsetzen
der internen Stromversorgungsspannung VDDH die interne Stromversorgungsspannung
VDD4, so daß der
Spannungspegel der Spannung VDD4L gleich dem der Referenzspannung
VREFPL ist.
-
Somit vergleicht VDC-Schaltung 74 in
der Stromversorgungsschaltung 70D die Spannung VDD4L mit einem
Spannungspegel, der niedriger als der der internen Stromversorgungsspannung
VDD4 ist, mit der Referenzspannung VREFPL mit einem Spannungspegel,
der niedriger als der der Referenzspannung VREFP ist. Somit kann
die Differenzverstärkerschaltung
DFA2 der Stromversorgungsschaltung 70D stabiler arbeiten.
-
Auch wenn die Pegelverschiebungsschaltung 76 in
der obigen Beschreibung zwei Widerstände 761 und 762 enthält, ist
die Erfindung darauf nicht beschränkt. Normalerweise kann die
Pegelverschiebungsschaltung 76 irgendeine Anzahl von Wider ständen größer als
eins enthalten. Ferner wird der Betrieb der Differenzverstärkerschaltung
DFA2 stabiler, wenn der von der Pegelverschiebungsschaltung 76 ausgegebene
Spannungspegel von VDD4L niedriger ist.
-
In der fünften Ausführungsform kann anstelle der
in 17 gezeigten Spannungsanhebungsschaltung 71 die
in 9 gezeigte VPP-Schaltung 71A verwendet
werden. Alternativ kann die in 17 gezeigte Referenzspannungs-Erzeugungsschaltung 73 weggelassen
werden und von außen über die
in 12 gezeigte Anschlußfläche 120 die
in der VDC-Schaltung 74 verwendete Referenzspannung VREFPL
zugeführt
werden. Ferner kann die in 17 gezeigte
Referenzspannungs-Erzeugungsschaltung 73 durch die in 14 gezeigte Referenzspannungs-Erzeugungsschaltung 75 ersetzt
sein, wobei auf der Grundlage der internen Stromversorgungsspannung
VDDH oder der durch die Spannungsanhebungsschaltung 71 oder
durch die VPP-Schaltung 71A erzeugten Spannung VPP die
Referenzspannung VREFPL erzeugt werden kann.
-
Ansonsten ist die fünfte Ausführungsform
gleich der ersten Ausführungsform.
-
Gemäß der fünften Ausführungsform ist die Halbleiterspeichervorrichtung
mit einer Stromversorgungsschaltung, die eine Spannungsanhebungsschaltung
enthält,
die durch Anheben einer externen Stromversorgungsspannung die interne
Stromversorgungsspannung VDDH erzeugt, mit einer Referenzspannungs-Erzeugungsschaltung,
die die Referenzspannung VREFPL mit einem niedrigeren Spannungspegel
als dem der Referenzspannung VREFP erzeugt, mit einer Pegelverschiebungsschaltung,
die durch Verringern des Spannungspegels der internen Stromversorgungsspannung
VDD4 die Spannung VDD4L erzeugt, und mit einer VDC-Schaltung, die durch
Abwärtsumsetzen
der internen Stromversorgungsspannung VDDH, so daß der Spannungspegel
der Spannung VDD4L gleich dem der Referenzspannung VREFPL ist, die
interne Stromversorgungsspannung VDD4 erzeugt, versehen. Dementsprechend
kann die VDC-Schaltung stabiler betrieben werden, um eine interne
Stromversorgungsspannung VDD4 zu erzeugen, die frei von einem Einfluß des der
externen Stromversorgungsspannung EXTVDD überlagerten Rauschens ist.
-
Sechste Ausführungsform
-
Wie in 20 gezeigt
ist, ist die Halbleiterspeichervorrichtung 100E gemäß der sechsten
Ausführungsform
abgesehen davon, daß die
Stromversorgungsschaltung 70 der Halbleiterspeichervorrichtung 100 durch
eine Stromversorgungsschaltung 70E ersetzt ist, gleich
der Halbleiterspeichervorrichtung 100.
-
Wie in 21 gezeigt
ist, enthält
die Stromversorgungsschaltung 70E eine Spannungsanhebungsschaltung 77,
die Referenzspannungs-Erzeugungsschaltungen 78, 79, 82 und
die VDC-Schaltungen 81, 83.
-
Die Referenzspannungs-Erzeugungsschaltung 78 erzeugt
durch Senken des Spannungspegels der externen Stromversorgungsspannung
EXTVDD eine Referenzspannung VREFD und gibt die erzeugte Referenzspannung
VREFD an die Spannungsanhebungsschaltung 77 aus.
-
Die Spannungsanhebungsschaltung 77 verwendet
die Referenzspannung VREFD zum Anheben der externen Stromversorgungsspannung
EXTVDD und erzeugt eine interne Stromversorgungsspannung VDDHH mit
einem Spannungspegel, der höher
als der der internen Stromversorgungsspannung VDDH ist. Die Spannungsanhebungsschaltung 77 gibt
die erzeugte interne Stromversorgungsspannung VDDHH an die Referenzspannungs-Erzeugungsschaltung 79 und
an die VDC-Schaltung 81 aus.
-
Die Referenzspannungs-Erzeugungsschaltung 79 empfängt die
interne Stromversorgungsspannung VDDHH von der Spannungsanhebungsschaltung 77,
senkt den Spannungspegel der empfangenen internen Stromversorgungsspannung
VDDHH, um die Referenzspannung VREFPH zu erzeugen, und gibt die
erzeugte Referenzspannung VREFPH an die VDC-Schaltung 81 aus.
-
Die VDC-Schaltung 81 setzt
die interne Stromversorgungsspannung VDDHH auf einen Spannungspegel
der Referenzspannung VREFPH abwärts
um, um die interne Stromversorgungsspannung VDDH zu erzeugen, und
gibt die erzeugte interne Stromversorgungsspannung VDDH an die Referenzspannungs-Erzeugungsschaltung 82 und
an die VDC-Schaltung 83 aus.
-
Die Referenzspannungs-Erzeugungsschaltung 82 empfängt die
interne Stromversorgungsspannung VDDH von der VDC-Schaltung 81 und
erzeugt die Referenzspannung VREFP mit einem Spannungspegel, der gegenüber dem
der empfangenen internen Stromversorgungsspannung VDDH verringert
ist. Die Referenzspannungs-Erzeugungsschaltung 82 gibt
die erzeugte Referenzspannung VREFP an die VDC-Schaltung 83 aus.
-
Die VDC-Schaltung 83 setzt
die interne Stromversorgungsspannung VDDH von der VDC-Schaltung 81 auf
einen Spannungspegel der Referenzspannung VREFP abwärts um,
um die interne Stromversorgungsspannung VDD4 zu erzeugen.
-
Die Spannungsanhebungsschaltung 77 besitzt
die gleiche Schaltungskonfiguration wie die Spannungsanhebungsschaltung 71 (siehe 4). Allerdings empfängt der
in 4 gezeigte Stromversorgungsknoten
VDD2 in dieser Ausführungsform
die interne Stromversorgungsspannung VDDHH.
-
Die Referenzspannungs-Erzeugungsschaltungen 78, 79, 82 besit zen
jeweils die gleiche Schaltungskonfiguration wie die Referenzspannungs-Erzeugungsschaltungen 72, 73 (siehe 5). Wenn die in 5 gezeigte Schaltung auf
die Referenzspannungs-Erzeugungsschaltung 79 angewendet
wird, empfängt
der Stromversorgungsknoten VDD1 die interne Stromversorgungsspannung
VDDHH von der Spannungsanhebungsschaltung 77. Wenn sie
auf die Referenzspannungs-Erzeugungsschaltung 82 angewendet
wird, empfängt
der Stromversorgungsknoten VDD1 die interne Stromversorgungsspannung
VDDH von der VDC-Schaltung 81.
-
Die VDC-Schaltungen 81, 83 besitzen
jeweils die gleiche Schaltungskonfiguration wie die VDC-Schaltung 74 (siehe 6). Wenn die in 6 gezeigte Schaltung auf
die VDC-Schaltung 81 angewendet
wird, empfängt
der Stromversorgungsknoten VDD2 die interne Stromversorgungsspannung
VDDHH von der Spannungsanhebungsschaltung 77. Wenn sie
auf die VDC-Schaltung 83 angewendet
wird, empfängt
der Stromversorgungsknoten VDD2 die interne Stromversorgungsspannung
VDDH von der. VDC-Schaltung 81.
-
Anhand von 22 wird nun der Betrieb der Stromversorgungsschaltung 70E erläutert. Die
Referenzspannungs-Erzeugerschaltung 78 empfängt von
außen
die externe Stromversorgungsspannung EXTVDD und senkt den Spannungspegel
der empfangenen externen Stromversorgungsspannung EXTVDD, um die
Referenzspannung VREFD zu erzeugen. Die Referenzspannungs-Erzeugungsschaltung 78 gibt
die erzeugte Referenzspannung VREFD an die Spannungsanhebungsschaltung 77 aus.
-
Als Reaktion darauf verwendet die
Spannungsanhebungsschaltung 77 die Referenzspannung VREFD,
um die externe Stromversorgungsspannung EXTVDD anzuheben und so
die interne Stromversorgungsspannung VDDHH zu erzeugen, wobei sie
die erzeugte interne Stromversorgungsspannung VDDHH an die Referenzspannungs-Erzeugungsschaltung 79 und
an die VDC-Schaltung 81 aus gibt. Die Referenzspannungs-Erzeugungsschaltung 79 senkt
den Spannungspegel der internen Stromversorgungsspannung VDDHH von
der Spannungsanhebungsschaltung 77, um die Referenzspannung
VREFPH zu erzeugen, und gibt die erzeugte Referenzspannung VREFPH
an die VDC-Schaltung 81 aus.
-
Die VDC-Schaltung 81 setzt
die interne Stromversorgungsspannung VDDHH von der Spannungsanhebungsschaltung 77 auf
einen Spannungspegel der Referenzspannung VREFPH abwärts um,
um die interne Stromversorgungsspannung VDDH zu erzeugen, und gibt
die erzeugte interne Stromversorgungsspannung VDDH an die Referenzspannungs-Erzeugungsschaltung 82 und
an die VDC-Schaltung 83 aus.
Die Referenzspannungs-Erzeugungsschaltung 82 senkt den
Spannungspegel der internen Stromversorgungsspannung VDDH von der
VDC-Schaltung 81, um die Referenzspannung VREFP zu erzeugen,
und gibt die erzeugte Referenzspannung VREFP an die VDC-Schaltung 83 aus.
-
Als Reaktion darauf setzt die VDC-Schaltung 83 die
interne Stromversorgungsspannung VDDH von der VDC-Schaltung 81 auf
einen Spannungspegel der Referenzspannung VREFP abwärts um,
um die interne Stromversorgungsspannung VDD4 zu erzeugen.
-
In der Stromversorgungsschaltung 70E senkt
die Referenzspannungs-Erzeugungsschaltung 79 anstelle des
Spannungspegels der externen Stromversorgungsspannung EXTVDD den
Spannungspegel der durch die Spannungsanhebungsschaltung 77 erzeugten
internen Stromversorgungsspannung VDDHH, um die Referenzspannung
VREFPH zu erzeugen. Ähnlich
erzeugt die Referenzspannungs-Erzeugungsschaltung 82 die
Referenzspannung VREFP anstatt durch Senken des Spannungspegels
der externen Stromversorgungsspannung EXTVDD durch Senken des Spannungspegels
der durch die VDC-Schaltung 81 erzeugten internen Stromversorgungsspannung
VDDH.
-
Wenn der externen Stromversorgungsspannung
EXTVDD ein Rauschen überlagert
ist, wird in diesem Fall der an die interne Stromversorgungsspannung
VDDHH übertragene
Rauschpegel niedriger als der an die externe Stromversorgungsspannung
EXTVDD übertragene.
Ferner wird verhindert, daß das
der externen Stromversorgungsspannung EXTVDD überlagerte Rauschen an die
durch Abwärtsumsetzen
der internen Stromversorgungsspannung VDDHH erzeugte interne Stromversorgungsspannung
VDDH übertragen
wird. Dementsprechend haben die Referenzspannungen VREFPH, VREFP
stabilere Spannungspegel, wobei verhindert wird, daß das der
externen Stromversorgungsspannung EXTVDD überlagerte Rauschen an sie übertragen
wird. Im Ergebnis kann die VDC-Schaltung 81 unter Verwendung
der Referenzspannung VREFPH mit einem stabilen Spannungspegel die
interne Stromversorgungsspannung VDDHH mit einem stabilen Spannungspegel
erzeugen und kann die VDC-Schaltung 83 unter Verwendung
der Referenzspannung VREFP mit dem stabilen Spannungspegel die interne
Stromversorgungsspannung VDD4 mit einem stabilen Spannungspegel
erzeugen.
-
Auch wenn oben erläutert worden
ist, daß die
interne Stromversorgungsspannung VDDHH durch Anheben der externen
Stromversorgungsspannung EXTVDD erzeugt wird und daß die interne
Stromversorgungsspannung VDD4 durch zweimaliges Abwärtsumsetzen
der erzeugten internen Stromversorgungsspannung VDDHH erzeugt wird,
ist die Erfindung darauf nicht beschränkt. Normalerweise kann die
erzeugte interne Stromversorgungsspannung VDDHH mehrmals abwärts umgesetzt
werden, um die interne Stromversorgungsspannung VDD4 zu erzeugen.
-
In diesem Fall enthält die Stromversorgungsschaltung 70E mehrere
Referenzspannungs-Erzeugungsschaltungen, die in Übereinstimmung mit der Anzahl
der Abwärtsumsetzungen
mehrere Referenzspannungen erzeugen.
-
Ansonsten ist die sechste Ausführungsform
gleich der ersten Ausführungsform.
-
Gemäß der sechsten Ausführungsform
ist die Halbleiterspeichervorrichtung mit einer Stromversorgungsschaltung,
die eine Spannungsanhebungsschaltung enthält, welche eine externe Stromversorgungsspannung
anhebt, um die interne Stromversorgungsspannung VDDHH zu erzeugen,
mit einer Referenzspannungs-Erzeugungsschaltung,
die den Spannungspegel der internen Stromversorgungsspannung VDDHH senkt,
um die Referenzspannung VREFPH zu erzeugen, mit einer VDC-Schaltung,
die die interne Stromversorgungsspannung VDDHH auf einen Spannungspegel
der Referenzspannung VREFPH abwärts
umsetzt, um die interne Stromversorgungsspannung VDDH zu erzeugen,
mit einer weiteren Referenzspannungs-Erzeugungsschaltung, die den
Spannungspegel der internen Stromversorgungsspannung VDDH senkt,
um die Referenzspannung VREFP zu erzeugen, und mit einer weiteren
VDC-Schaltung, die
die interne Stromversorgungsspannung VDDH auf einen Spannungspegel
der Referenzspannung VREFP abwärts
umsetzt, um die interne Stromversorgungsspannung VDD4 zu erzeugen,
versehen. Dementsprechend kann der Einfluß des der externen Stromversorgungsspannung
EXTVDD überlagerten
Rauschens weiter beseitigt werden, um eine interne Stromversorgungsspannung
VDD4 mit einem nochmals stabileren Spannungspegel zu erzeugen.
-
Siebente Ausführungsform
-
Wie in 23 gezeigt
ist, ist die Halbleiterspeichervorrichtung 100F gemäß der siebenten
Ausführungsform
abgesehen davon, daß die
Stromversorgungsschaltung 70 und die Steuerschaltung 40 der
Halbleiterspeichervorrichtung 100 durch eine Stromversorgungsschaltung 70F bzw.
durch eine Steuerschaltung 41 ersetzt sind und daß zusätzlich ein
Zeilenadressenzähler 130 vorgesehen
ist, gleich der Halbleiterspeichervorrichtung 100.
-
Außer den Funktionen der Steuerschaltung 40 besitzt
die Steuerschaltung 41 die folgende Funktion. Die Steuerschaltung 41 bestimmt
anhand der Bankadressen BA0, 1 und der Adressen A0-A12, die vom Adressenpuffer 10 empfangen
werden, der Takte BUFF_CLK, BUFF_/CLK und des Taktfreigabesignals
CKE, das vom Taktpuffer 20 empfangen wird, sowie des Chipauswahlsignals
/CS, des Zeilenadressen-Übernahmesignals
/RAS, des Spaltenadressen-Übernahmesignals
/CAS und des Schreibfreigabesignals /WE, die vom Steuersignalpuffer 30 empfangen
werden, einen Typ jedes in die Halbleiterspeichervorrichtung 100F eingegebenen Befehls
und gibt an die Stromversorgungsschaltung 70F ein Auswahlsignal
SEL mit einem Logikpegel aus, der dem bestimmten Befehlstyp entspricht.
-
Tabelle 1 zeigt die Beziehungen zwischen
den in die Halbleiterspeichervorrichtung 100F eingegebenen
Befehlen und den Bankadressen BA0, 1, den Adressen A0-A12, den Takten
BUFF_CLK, BUFF_/CLK, dem Taktfreigabesignal CKE, dem Chipauswahlsignal
/CS, dem Zeilenadressen-Übernahmesignal
/RAS, dem Spaltenadressen-Übernahmesignal
/CAS und dem Schreibfreigabesignal /WE.
-
-
Der Befehl DESEL ist ein Befehl,
der die Auswahl der Halbleiterspeichervorrichtung 100F aufhebt.
Der Befehl NOP ist ein Befehl, der bewirkt, daß die Halbleiterspeichervorrichtung 100F einen
angehaltenen Zustand erreicht. Der Befehl ACT ist ein Befehl, der
die Wortleitung WLi aktiviert. Der Befehl PRE ist ein Befehl, der
die Spannung der Wortleitung WLi auf 0 V senkt und bewirkt, daß der Leseverstärker 640 den
Betrieb anhält
und einen vorgeladenen Zustand erreicht. Der Befehl PREA ist ein
Befehl, der die Spannung jeder in den Bänken 61–64 enthaltenen
Wortleitung WLi senkt und bewirkt, daß der Leseverstärker 640 den
Betrieb anhält und
den vorgeladenen Zustand erreicht.
-
Ferner ist der Befehl WRITE ein Befehl,
der das Schreiben von Daten in die Speicherzelle MC bestimmt. Der
Befehl WRITEA ist ein Befehl, der die Spannung der Wortleitung WLi
nach der Schreiboperation auf 0 V senkt und bewirkt, daß der Leseverstärker 640 anhält und den
vorgeladenen Zustand erreicht.
-
Der Befehl READ ist ein Befehl, der
das Lesen von Daten aus der Speicherzelle MC bestimmt. Der Befehl
READA ist ein Befehl, der die Spannung der Wortleitung WLi nach
der Leseoperation auf 0 V senkt und bewirkt, daß der Leseverstärker 640 anhält und den
vorgeladenen Zustand erreicht.
-
Ferner ist der Befehl REFA ein Befehl,
der jede in den Bänken 61–64 enthaltene
Speicherzelle MC auffrischt. Der Befehl REFS ist ein Befehl, der
das Selbstauffrischen bestimmt.
-
In Tabelle 1 bedeutet "H" logisch
hoch und "L" logisch tief . "V" bedeutet gültig, während "X" ungültig bedeutet.
"n" bedeutet eine n-te Komponente der Takte BUFF_CLK, BUFF_/CLK.
-
Somit erkennt die Steuerschaltung 41,
daß der
Befehl ACT eingegeben worden ist, falls das Taktfreigabesignal CKE
beim Anstieg der (n-1)-ten und der n-ten Komponente des Takts BUFF_CLK
auf dem H-Pegel ist, das Chipauswahlsignal /CS und das Zeilenadressen-Übernahmesignal
/RAS jeweils auf einem L-Pegel sind,
das Spaltenadressen-Übernahmesignal
/CAS und das Schreibfreigabesignal /WE jeweils auf einem H-Pegel
sind und die Bankadressen BA0, 1 und die Adressen A0-A12 alle gültig sind.
-
Die Beziehungen zwischen den anderen
Befehlen DESEL, NOP, PRE, PREA, WRITE, WRITEA, READ, READA, REFA,
REFS und den Logikpegeln der Bankadressen BA0, 1, den Adressen A0-A12,
den Takten BUFF_CLK, BUFF_/CLK, dem Taktfreigabesignal CKE, dem
Chipauswahlsignal /CS, dem Zeilenadressen-Übernahmesignal /RAS, dem Spaltenadressen-Übernahmesignal
/CAS und dem Schreibfreigabesignal /WE sind wie in 1 gezeigt..
-
Die Steuerschaltung 41 aktiviert
den Zeilenadressenzähler 130,
wenn das Selbstauffrischen bestimmt ist, d. h., wenn der Befehl
REFS eingegeben wird. Wenn der Zeilenadressenzähler
130 durch die
Steuerschaltung 41 aktiviert wird, zählt er eine Zeilenadresse und
gibt die gezählte
Zeilenadresse an alle Bänke 61–64 aus.
Die Steuerschaltung 41 steuert beim Selbstauffrischen anhand
eines eingebauten Zeitgebers die Auffrischintervalle.
-
In der siebenten Ausführungsform
wird die in der Stromversorgungsspannung 70F erzeugte Referenzspannung
VREF je nach dem Typ des in die Halbleiterspeichervorrichtung 100F eingegebenen
Befehls auf die Referenzspannung VREFDH oder VREFDL geschaltet.
Die Referenzspannung VREFDH besitzt einen höheren Spannungspegel als die
Referenzspannung VREFDL. Beispielsweise beträgt die Referenzspannung VREFDL
3,0V, während
die Referenzspannung VREFDH 3,3V beträgt.
-
Genauer wird die Referenzspannung
VREFDH ausgewählt,
wenn der der Halbleiterspeichervorrichtung 100F von außen zugeführte Strom
ebenso groß wie
in der Normalbetriebsart ist. Wenn der der Halbleiterspeichervorrichtung 100F von
außen
zugeführte
Strom kleiner als in der Normalbetriebsart ist, wird die Referenzspannung
VREFDL ausgewählt.
-
Wenn jeder der Befehle DESEL, NOP,
WRITE oder REFS in die Halbleiterspeichervorrichtung 100F eingegeben
wird, erzeugt die Steuerschaltung 41, wie in Tabelle 1
gezeigt ist, ein Auswahlsignal SEL auf einem L-Pegel, um die Referenzspannung
VREFDL auszuwählen,
wobei sie das Auswahlsignal SEL an die Stromversorgungsspannung 70F ausgibt.
Wenn jeder der Befehle ACT, PRE, PREA, WRITEA, READ, RERDA oder REFA
in die Halbleiterspeichervorrichtung 100F eingegeben wird,
erzeugt die Steuerschaltung 41 das Auswahlsignal SEL auf
einem H-Pegel zur Auswahl der Referenzspannung VREFDH und gibt es
an die Stromversorgungsschaltung 70F aus.
-
Der Grund dafür, daß die Referenzspannung VREFDL
mit einem niedrigeren Spannungspegel ausgewählt wird, wenn jeder der Befehle
DESEL, NOP, WRITE oder REFS in die Halbleiterspeichervorrichtung 100F eingegeben
wird, ist. folgender. Der Strom, der in der Halbleiterspeichervorrichtung 100F verbraucht
wird, wenn irgendeiner dieser Befehle eingegeben wird, liegt in
der Größenordnung
von 2 mA, wobei der der Halbleiterspeichervorrichtung 100F von
außen
zugeführte
Strom klein ist, so daß auch
dann, wenn der externen Stromversorgungsspannung EXTVDD ein Rauschen überlagert
ist, der Einfluß des
Rauschens klein ist.
-
Vergleichsweise wird jeweils die
Referenzspannung VREFDH mit einem höheren Spannungspegel ausgewählt, wenn
in die Halbleiterspeichervorrichtung 100F die Befehle ACT,
PRE, PREA, WRITEA, READ, READA oder REFA eingegeben werden, da der
Strom, der in der Halbleiterspeichervorrichtung 100F verbraucht
wird, wenn irgendwelche dieser Befehle eingegeben werden, in der
Größenordnung
von 150-300 mA liegt, wobei der der Halbleiterspeichervorrichtung 100F von
außen
zugeführte
Strom groß ist.
Somit muß der Einfluß des der
externen Stromversorgungsspannung EXTVDD überlagerten Rauschens beseitigt
werden.
-
Wie in 24 gezeigt
ist, ist die Stromversorgungsschaltung 70F abgesehen davon,
daß die
Referenzspannungs-Erzeugungsschaltung 72 der Stromversorgungsschaltung 70 durch
die Referenzspannungs-Erzeugungsschaltung 84 ersetzt ist,
gleich der Stromversorgungsschaltung 70.
-
Die Referenzspannungs-Erzeugungsschaltung 84 erzeugt
die Referenzspannungen VREFDH, VREFDL, deren Spannungspegel gegenüber dem
der von außen
zugeführten
externen Stromversorgungsspannung EXTVDD verringert sind. Die Referenzspannungs-Erzeugungsschaltung 84 wählt als
Reaktion auf das Auswahlsignal SEL auf einem L-Pegel von der Steuerschaltung 41 die
Refe renzspannung VREFDL aus und gibt sie an die Spannungsanhebungsschaltung 71 aus
oder wählt
als Reaktion auf das Auswahlsignal SEL auf einem H-Pegel von der
Steuerschaltung 41 die Referenzspannung VREFDH aus und
gibt sie an die Spannungsanhebungsschaltung 71 aus.
-
In der Stromversorgungsschaltung 70F erzeugt
die Spannungsanhebungsschaltung 71 gemäß der Referenzspannung VREFDH
die interne Stromversorgungsspannung VDDHH und gemäß der Referenzspannung
VREFDL die interne Stromversorgungsspannung VDDHL (< VDDHH).
-
Die VDC-Schaltung 74 setzt
die internen Stromversorgungsspannungen VDDHH, VDDHL von der Spannungsanhebungsschaltung 71 auf
einem Spannungspegel der Referenzspannung VREFP abwärts um, um
die interne Stromversorgungsspannung VDD4 zu erzeugen. Das heißt, die
VDC-Schaltung 74 erzeugt die interne Stromversorgungsspannung
VDD4 unabhängig
davon, ob sie von der Spannungsanhebungsschaltung 71 die
interne Stromversorgungsspannung VDDHH oder die interne Stromversorgungsspannung
VDDHL empfängt,
auf dem gleichen Spannungspegel.
-
Somit wird der Spannungspegel der
internen Stromversorgungsspannung VDD4, da die Breite der Abwärtsumsetzung
größer ist
als wenn die interne Stromversorgungsspannung VDD4 auf der Grundlage
der internen Stromversorgungsspannung VDDHH erzeugt wird, stabiler,
wenn die interne Stromversorgungsspannung VDD4 durch Abwärtsumsetzen
der internen Stromversorgungsspannung VDDHH erzeugt wird, als wenn sie
durch Abwärtsumsetzen
der internen Stromversorgungsspannung VDDHL erzeugt wird.
-
Wie in 25 gezeigt
ist, enthält
die Referenzspannungs-Erzeugungsschaltung 84 die
P-Kanal-MOS-Transistoren 841, 845, 849, 850,
die N-Kanal-MOS-Transistoren 842, 846, 851, 852 und
einen Inverter 853.
-
Der P-Kanal-MOS-Transistor 841 und
der N-Kanal-MOS-Transistor 842 sind zwischen dem Stromversorgungsknoten
VDD1 und dem Masseknoten GND in Serie geschaltet. Der P-Kanal-MOS-Transistor 841 ist diodengeschaltet
und sein Gate-Anschluß empfängt eine
Spannung an einem Knoten 843. Der Gate-Anschluß des N-Kanal-MOS-Transistors 842 empfängt die
dem Stromversorgungsknoten VDD1 zugeführte externe Stromversorgungsspannung
EXTVDD.
-
Der P-Kanal-MOS-Transistor 841 und
der N-Kanal-MOS-Transistor 842 senken den Spannungspegel der
dem Stromversorgungsknoten VDD1 zugeführten externen Stromversorgungsspannung
EXTVDD und geben von einem Knoten 844 die Referenzspannung
VREFDL aus.
-
Der P-Kanal-MOS-Transistor 845 und
der N-Kanal-MOS-Transistor 846 sind zwischen dem Stromversorgungsknoten
VDD1 und dem Masseknoten GND in Serie geschaltet. Der P-Kanal-MOS-Transistor 845 ist diodengeschaltet,
und sein Gate-Anschluß empfängt eine
Spannung an einem Knoten 847. Der Gate-Anschluß des N-Kanal-MOS-Transistors 846 empfängt die
dem Stromversorgungsknoten VDD1 zugeführte externe Stromversorgungsspannung
EXTVDD.
-
Der P-Kanal-MOS-Transistor 845 und
der N-Kanal-MOS-Transistor 846 senken den Spannungspegel der
dem Stromversorgungsknoten VDD1 zugeführten externen Stromversorgungsspannung
EXTVDD und geben von einem Knoten 848 die Referenzspannung
VREFDH aus.
-
Der Spannungspegel der von dem P-Kanal-MOS-Transistor 845 und
von dem N-Kanal-MOS-Transistor 846 ausgegebenen Referenzspannung
VREFDH ist höher
als der der von dem P-Kanal-MOS-Transistor 841 und von
dem N-Kanal-MOS-Transistor 842 ausgegebenen Referenzspannung
VREFDL, so daß der
P-Kanal-MOS-Transistor 845 und der N-Kanal-MOS-Transistor 846 größer als
der P-Kanal-MOS-Transistor 841 und der N-Kanal-MOS-Transistor 842 sind.
-
Der P-Kanal-MOS-Transistor 849 und
der N-Kanal-MOS-Transistor 851 bilden ein Transfergatter
TG1, das die vom Knoten 844 ausgegebene Referenzspannung
VREFDL empfängt.
Der Gate-Anschluß des P-Kanal-MOS-Transistors 849 empfängt das
Auswahlsignal SEL von der Steuerschaltung 41. Der Gate-Anschluß des N-Kanal-MOS-Transistors 851 empfängt ein
Ausgangssignal des Inverters 853.
-
Der P-Kanal-MOS-Transistor 850 und
der N-Kanal-MOS-Transistor 852 bilden ein Transfergatter
TG2, das die vom Knoten 848 ausgegebene Referenzspannung
VREFDH empfängt.
Der Gate-Anschluß des P-Kanal-MOS-Transistors 850 empfängt das
Ausgangssignal des Inverters 853. Der Gate-Anschluß des N-Kanal-MOS-Transistors 852 empfängt das
Auswahlsignal SEL von der Steuerschaltung 41.
-
Der Inverter 853 invertiert
das Auswahlsignal SEL von der Steuerschaltung 41 und gibt
das invertierte Signal an die Gate-Anschlüsse des P-Kanal-MOS-Transistors 850 und
des N-Kanal-MOS-Transistors 851 aus.
-
Wenn die Steuerschaltung 41 das
Auswahlsignal SEL auf einem L-Pegel ausgibt, invertiert der Inverter 853 das
Auswahlsignal SEL auf dem L-Pegel und gibt das Signal auf einem
H-Pegel an die Gate-Anschlüsse des
P-Kanal-MOS-Transistors 850 und des N-Kanal-MOS-Transistors 851 aus.
Der P-Kanal-MOS-Transistor 849 und der N-Kanal-MOS-Transistor 852 empfangen
das Auswahlsignal SEL auf dem L-Pegel.
-
Als Reaktion darauf werden der P-Kanal-MOS-Transistor 849 und
der N-Kanal-MOS-Transistor 851 eingeschaltet, während der
P-Kanal-MOS-Transistor 850 und
der N-Kanal-MOS-Transistor 852 ausgeschaltet werden. Das
Transfergatter TG1 gibt an den Knoten 854 die vom Knoten 844 ausgegebene
Referenzspannung VREFDL aus, und die Referenzspannungs-Erzeugungsschaltung 84 gibt
an die Spannungsanhebungsschaltung 71 die Referenzspannung
VREFDL vom Knoten 854 aus.
-
Wenn die Steuerschaltung 41 das
Auswahlsignal SEL auf einem H-Pegel ausgibt, invertiert der Inverter 853 das
Auswahlsignal SEL auf dem H-Pegel und gibt das Signal auf einem
L-Pegel an die Gate-Anschlüsse
des P-Kanal-MOS-Transistors 850 und des N-Kanal-MOS-Transistors 851 aus.
Der P-Kanal-MOS-Transistor 849 und der N-Kanal-MOS-Transistor 852 empfangen
das Auswahlsignal SEL auf dem H-Pegel.
-
Als Reaktion darauf werden der P-Kanal-MOS-Transistor 849 und
der N-Kanal-MOS-Transistor 851 ausgeschaltet, während der
P-Kanal-MOS-Transistor 850 und
der N-Kanal-MOS-Transistor 852 eingeschaltet werden. Das
Transfergatter TG2 gibt die vom Knoten 848 ausgegebene
Referenzspannung VREFDH an den Knoten 854 aus, und die
Referenzspannungs-Erzeugungsschaltung 84 gibt die Referenzspannung
VREFDH vom Knoten 854 an die Spannungsanhebungsschaltung 71 aus.
-
Somit erzeugt die Referenzspannungs-Erzeugungsschaltung 84 auf
der Grundlage der externen Stromversorgungsspannung EXTVDD die Referenzspannungen
VREFDL, VREFDH, wählt
sie in Übereinstimmung
mit dem Logikpegel des Auswahlsignals SEL von der Steuerschaltung 41 eine
der Referenzspannungen VREFDL, VREFDH aus und gibt sie sie an die
Spannungsanhebungsschaltung 71 aus.
-
Anhand von 26 wird nun der Betrieb der Stromversorgungsschaltung 70F erläutert. Die
Referenzspannungs-Erzeugungsschaltung 84 erzeugt auf der
Grundlage der externen Stromversorgungsspannung EXTVDD die Referenzspannungen
VREFDL, VREFDH, wählt
gemäß dem Logikpegel
des Auswahlsignals SEL von der Steuerschaltung 41 eine
der Referenzspannungen VREFDL, VREFDH aus und gibt die ausgewählte Referenzspannung
VREFDL oder VREFDH an die Spannungsanhebungsschaltung 71 aus.
-
Wenn die Spannungsanhebungsschaltung 71 die
Referenzspannung VREFDL von der Referenzspannungs-Erzeugungsschaltung 84 empfängt, verwendet
sie die Referenzspannung VREFDL zum Anheben der externen Stromversorgungsspannung
EXTVDD, um die interne Stromversorgungsspannung VDDHL zu erzeugen.
Wenn sie die Referenzspannung VREFDH von der Referenzspannungs-Erzeugungsschaltung 84 empfängt, hebt
die Spannungsanhebungsschaltung 71 unter Verwendung der
Referenzspannung VREFDH die externe Stromversorgungsspannung EXTVDD
an, um die interne Stromversorgungsspannung VDDHH zu erzeugen.
-
Die Referenzspannungs-Erzeugungsschaltung 73 senkt
den Spannungspegel der externen Stromversorgungsspannung EXTVDD,
um die Referenzspannung VREFP zu erzeugen, und gibt die erzeugte
Referenzspannung VREFP an die VDC-Schaltung 74 aus.
-
Als Reaktion darauf setzt die VDC-Schaltung 74 die
von der Spannungsanhebungsschaltung 71 zugeführten internen
Stromversorgungsspannungen VDDHL, VDDHH auf einen Spannungspegel
der Referenzspannung VREFP abwärts
um, um die interne Stromversorgungsspannung VDD4 zu erzeugen, und
gibt die erzeugte interne Stromversorgungsspannung VDD4 an die DLL 80 aus.
-
Somit verwendet die Stromversorgungsschaltung 70F,
wenn einer der Befehle DESEL, NOP, WRITE oder REFS in die Halbleiterspeichervorrichtung 100F eingegeben
wird, die Referenzspannung VREFDL mit einem niedrigeren Spannungspegel,
um die externe Stromversorgungsspannung EXTVDD anzuheben und so die
interne Stromversorgungsspannung VDDHL zu erzeugen, wobei sie die
erzeugte interne Stromversorgungsspannung VDDHL abwärts umsetzt,
um die interne Stromversorgungsspannung VDD4 zu erzeugen. Wenn einer
der Befehle ACT, PRE, PREA, WRITEA, READ, READA oder REFA in die
Halbleiterspeichervorrichtung 100F eingegeben wird, verwendet
die Stromversorgungsschaltung 70F die Referenzspannung
VREFDH mit einem höheren
Spannungspegel, um die externe Stromversorgungsspannung EXTVDD anzuheben und
so die interne Stromversorgungsspannung VDDHH zu erzeugen, wobei
sie die erzeugte interne Stromversorgungsspannung VDDHH abwärts umsetzt,
um die interne Stromversorgungsspannung VDD4 zu erzeugen.
-
Somit wird der DLL 80, falls
der Halbleiterspeichervorrichtung 100F von außen ein
großer
Strom zugeführt
wird, die interne Stromversorgungsspannung VDD4 zugeführt, von
der ein. Einfluß des
der externen Stromversorgungsspannung EXTVDD überlagerten Rauschens beseitigt
ist. Im Ergebnis können
die periodischen Signale DLLCLK_P, DLLCLK_N erzeugt werden, die
jeweils zum gleichen Zeitpunkt wie der externe Takt EXTCLK ansteigen.
-
Nochmals anhand von 23 wird nun der Betrieb der Halbleiterspeichervorrichtung 100F erläutert. Wenn
in die Halbleiterspeichervorrichtung 100F der Befehl DESEL
eingegeben wird, bringt die Steuerschaltung 41 die Halbleiterspeichervorrichtung 100F in
einen angehaltenen Zustand. In diesem Fall erzeugt die Steuerschaltung 41 das
Auswahlsignal SEL auf einem L-Pegel und gibt es an die Stromversorgungsschaltung 70F aus,
wobei die Stromversorgungsschaltung 70F wie obenbeschrieben
durch Anheben der externen Stromversorgungsspannung EXTVDD unter
Verwendung der Referenzspannung VREFDL mit einem niedrigeren Spannungspegel
die interne Stromversorgungsspannung VDDHL erzeugt und auf der Grundlage
der erzeugten internen Stromversorgungsspannung VDDHL die interne
Stromversorgungsspannung VDD4 erzeugt. Allerdings wird die DLL 80 in
diesem Fall durch die Steuerschaltung 41 deaktiviert, so
daß die
DLL
80 die periodischen Signale DLLCLK_P, DLLCLK_N auch
dann nicht erzeugt, wenn sie die interne Stromversorgungsspannung
VDD4 empfängt.
-
Der Betrieb, wenn in die Halbleiterspeichervorrichtung 100F der
Befehl NOP eingegeben wird, ist der gleiche wie der, wenn in sie
der Befehl DESEL eingegeben wird.
-
Wenn in die Halbleiterspeichervorrichtung 100F der
Befehl ACT eingegeben wird, erzeugt die Steuerschaltung 41 das
Auswahlsignal SEL auf einem H-Pegel und gibt es an die Stromversorgungsschaltung 70F aus.
Die Stromversorgungsschaltung 70F verwendet als Reaktion
auf das Auswahlsignal SEL auf dem H-Pegel die Referenzspannung VREFDH mit
einem höheren
Spannungspegel, um die externe Stromversorgungsspannung EXTVDD anzuheben
und so die interne Stromversorgungsspannung VDDHH zu erzeugen, wobei sie
die erzeugte interne Stromversorgungsspannung VDDHH abwärts umsetzt,
um die interne Stromversorgungsspannung VDD4 zu erzeugen.
-
Die DLL 80 empfängt die
interne Stromversorgungsspannung VDD4 von der Stromversorgungsschaltung 70F,
erzeugt die periodischen Signale DLLCLK_P, DLLCLK_N, deren Phasen
dem Spannungspegel der internen Stromversorgungsspannung VDD4 entsprechen,
und gibt die periodischen Signale DLLCLK_P, DLLCLK_N an den E/A-Puffer 90 und
an den QS-Puffer 110 aus.
-
Die Steuerschaltung 41 wählt anhand
der Bankadressen BA0, 1 eine der Bänke 61–64 aus
und betrachtet anhand des Zeilenadressen-Übernahmesignals /RAS auf einem
L-Pegel die Eingangsadressen A0-A12 als Zeilenadresse. Die Steuerschaltung 41 gibt
die Zeilenadresse synchron zu den Takten BUFF_CLK, BUFF_/CLK an
die ausgewählte
Bank (irgendeine der Bänke 61–64)
aus.
-
Der Zeilendecodierer 610 decodiert
die Zeilenadresse und gibt die decodierte Zeilenadresse an den Wortleitungstreiber 620 aus.
Der Wortleitungstreiber 620 aktiviert die durch die decodierte
Zeilenadresse bestimmte Wortleitung WLi. Somit ist der Betrieb,
wenn der Befehl ACT eingegeben wird, abgeschlossen.
-
Wenn in die Halbleiterspeichervorrichtung 100F der
Befehl PRE eingegeben wird, wird nahezu der gleiche Betrieb ausgeführt, wie
wenn der Befehl ACT in sie eingegeben wird. Der Wortleitungstreiber 620,
der in der Bank (irgendeiner der Bänke 61–64)
enthalten ist, die ausgewählt
wird, wenn der Befehl ACT eingegeben wird, senkt die Spannung auf
jeder Wortleitung WL1-WLn auf 0 V, wobei die Steuerschaltung 41 bewirkt, daß der Leseverstärker 640 den
Betrieb anhält.
Somit ist der Betrieb, wenn der Befehl PRE in die Halbleiterspeichervorrichtung 100F eingegeben
wird, abgeschlossen.
-
Wenn in die Halbleiterspeichervorrichtung 100F der
Befehl PREA eingegeben wird, erzeugt die Steuerschaltung 41 das
Auswahlsignal SEL auf einem H-Pegel und gibt es an die Stromversorgungsschaltung 70F aus.
Die Stromversorgungsschaltung 70F und die DLL 80 führen die
gleichen Operationen aus, wie wenn der Befehl ACT eingegeben wird.
Die Steuerschaltung 41 wählt alle Bänke 61–64 aus,
und der in jeder Bank 61–64 enthaltene Wortleitungstreiber 620 senkt
die Spannung auf jeder Wortleitung WL1-WLn auf 0 V. Die Steuerschaltung 41 schließt den Betrieb
des in jeder der Bänke 61–64 enthaltenen
Leseverstärkers 640 ab.
Somit ist der Betrieb, wenn der Befehl PREA eingegeben wird, abgeschlossen.
-
Wenn der Befehl WRITE in die Halbleiterspeichervorrichtung 100F eingegeben
wird, erzeugt die Steuerschaltung 41 das Auswahlsignal
SEL auf einem L-Pegel und gibt es an die Stromversorgungsschaltung 70F aus.
Die Stromversorgungsschaltung 70F und die DLL 80 führen die
gleichen Operationen aus, wie wenn der Befehl DESEL eingegeben wird.
Die Operation, mit der die Schreibdaten in die Speicherzelle MC
geschrieben werden, ist wie in der ersten Ausführungsform beschrieben.
-
Wenn in die Halbleiterspeichervorrichtung 100F der
Befehl WRITEA eingegeben wird, erzeugt die Steuerschaltung 41 das
Auswahlsignal SEL auf einem H-Pegel und gibt es an die Stromversorgungsschaltung 70F aus.
Die Stromversorgungsschaltung 70F und die DLL 80 führen die
gleichen Operationen aus, wie wenn der Befehl ACT eingegeben wird.
Die Steuerschaltung 41 wählt eine Bank (irgendeine der
Bänke 61–64)
aus, in die die Daten zu schreiben sind.
-
Der in der ausgewählten Bank enthaltene Wortleitungstreiber 620 senkt
die Spannung auf jeder Wortleitung WL1-WLn auf 0 V, und die Steuerschaltung 41 schließt die Operation
des Leseverstärkers 640 ab.
Somit ist der Betrieb, wenn der Befehl WRITEA in die Halbleiterspeichervorrichtung 100F eingegeben
wird, abgeschlossen.
-
Wenn in die Halbleiterspeichervorrichtung 100F der
Befehl READ eingegeben wird, erzeugt die Steuerschaltung 41 das
Auswahlsignal SEL auf einem H-Pegel und gibt es an die Stromversorgungsschaltung 70F aus.
Die Stromversorgungsschaltung 70F und die DLL 80 arbeiten
auf die gleiche Weise, wie wenn der Befehl ACT eingegeben wird.
Die Operation des Lesens von Daten aus der Speicherzelle MC und
des Ausgebens der Lesedaten aus der Halbleiterspeichervorrichtung 100F ist
wie in der ersten Ausführungsform
beschrieben.
-
Wenn in die Halbleiterspeichervorrichtung 100F der
Befehl READA eingegeben wird, erzeugt die Steuerschaltung 41 das
Auswahlsignal SEL auf einem H-Pegel und gibt es an die Stromversorgungsschaltung 70F aus.
Die Stromversorgungsschaltung
70F und die DLL 80 arbeiten
auf die gleiche Weise, wie wenn der Befehl ACT eingegeben wird.
Die Steuerschaltung 41 wählt eine Bank (irgendeine der
Bänke 61–64)
aus, von der die Daten zu lesen sind.
-
Der in der ausgewählten Bank enthaltene Wortleitungstreiber 620 senkt
die Spannung auf jeder Wortleitung WL1-WLn auf 0 V, und die Steuerschaltung 41 schließt den Betrieb
des Leseverstärkers 640 ab.
Somit ist der Betrieb, wenn der Befehl READA in die Halbleiterspeichervorrichtung 100F eingegeben
wird, abgeschlossen.
-
Wenn in die Halbleiterspeichervorrichtung 100F der
Befehl REFA eingegeben wird, erzeugt die Steuerschaltung 41 das
Auswahlsignal SEL auf einem H-Pegel und gibt es an die Stromversorgungsschaltung 70F aus.
Die Stromversorgungsschaltung 70F und die DLL 80 führen die
gleichen Operationen aus, wie wenn der Befehl ACT eingegeben wird.
Die Steuerschaltung 41 wählt alle Bänke 61–64 aus,
wobei alle in den Bänken 61–64 enthaltenen
Speicherzellen MC aufgefrischt werden.
-
Wenn in die Halbleiterspeichervorrichtung 100F der
Befehl REFS eingegeben wird, erzeugt die Steuerschaltung 41 das
Auswahlsignal SEL auf einem L-Pegel und gibt es an die Stromversorgungsschaltung 70F aus.
Die Stromversorgungsschaltung 70F und die DLL 80 führen die
gleichen Operationen aus, wie wenn der Befehl DESEL eingegeben wird.
Die Steuerschaltung 41 aktiviert den Zeilenadressenzähler 130,
der die Zeilenadresse zählt
und die gezählte
Zeilenadresse an alle Bänke 61–64 ausgibt.
-
Als Reaktion darauf decodiert der
in jeder der Bänke 61–64 enthaltene
Zeilendecodierer 610 die Zeilenadresse von dem Zeilenadressenzähler 130 und
gibt die decodierte Zeilenadresse an den entsprechenden Wortleitungstreiber 620 aus.
Der Wortleitungstreiber 620 aktiviert die durch die decodierte
Zeilenadresse bestimmte Wortleitung WLi, wobei die an die aktivierte
Wortleitung WLi angeschlossenen Speicherzellen MC aufgefrischt werden.
-
Der Zeilenadressenzähler 130 gibt
die gezählten
Zeilenadressen aufeinanderfolgend an die Zeilendecodierer 610 der
Bänke 61–64 aus,
wobei alle in den Bänken 61–64 enthaltenen
Wortleitungen WL1-WLn aktiviert und alle Speicherzellen aufgefrischt
werden. Somit ist der Betrieb, wenn der Befehl REFS eingegeben wird,
abgeschlossen.
-
Auch wenn oben beschrieben worden
ist, daß die
Referenzspannungs-Erzeugungsschaltung 84 in bezug auf eine
Vielzahl von Befehlen zwei Arten von Referenzspannungen erzeugt,
ist die Erfindung hierauf nicht beschränkt. In Übereinstimmung mit den Arten
der Befehle können
mehr als zwei Arten von Referenzspannungen erzeugt werden, wobei
unter den mehreren erzeugten Referenzspannungen eine Referenzspannung,
die der Art des Befehls entspricht, ausgewählt werden kann, um die externe
Stromversorgungsspannung anzuheben. Während der in der Halbleiterspeichervorrichtung 100F verbrauchte
Strom, wenn einer der Befehle ACT, PRE, PREA, WRITEA, READ, RERDA
oder REFA in sie eingegeben wird, beispielsweise in der Größenordnung
von 150-300 mA liegt, können
die Spannungspegel der Referenzspannungen in Übereinstimmung mit dem verbrauchten
Strom weiter geändert
werden, um die externe Stromversorgungsspannung anzuheben.
-
Ferner kann die Stromversorgungsschaltung
in der Halbleiterspeichervorrichtung 100F durch Anwenden
irgendeiner der zweiten bis sechsten obenbeschriebenen Ausführungsformen
konfiguriert sein.
-
Ansonsten ist die siebente Ausführungsform
gleich der ersten Ausführungsform.
-
Gemäß der siebenten Ausführungsform
ist die Halbleiterspeichervorrichtung mit einer Stromversorgungsschaltung
versehen, die in Übereinstimmung
mit einer Art des Eingabebefehls die internen Stromversorgungsspannungen
VDDHL und VDD4 erzeugt. Genauer hebt die Stromversorgungsschaltungen
in einer Betriebsart, in der von außen ein kleiner Strom zugeführt wird,
unter Verwendung einer Referenzspannung mit einem verringerten Spannungspegel
die externe Stromversorgungsspannung EXTVDD an, um die interne Stromversorgungsspannung
VDDHL zu erzeugen, wobei sie die erzeugte interne Stromversorgungsspannung VDDHL
abwärts
umsetzt, um die interne Stromversorgungsspannung VDD4 zu erzeugen.
In einer Betriebsart, in der von außen ein großer Strom zugeführt wird,
erhöht
die Stromversorgungsschaltung die externe Stromversorgungsspannung
EXTVDD unter Verwendung einer Referenzspannung mit einem erhöhten Spannungspegel,
um die interne Stromversorgungsspannung VDDHH zu erzeugen, wobei
sie die erzeugte interne Stromversorgung VDDHH abwärts umsetzt,
um die interne Stromversorgungsspannung VDD4 zu erzeugen. Dementsprechend
kann der Einfluß des
der externen Stromversorgungsspannung EXTVDD überlagerten Rauschens wirksam
beseitigt werden.
-
Im Ergebnis kann ein periodisches
Signal erzeugt werden, das zu konstanten Zeitabläufen in bezug auf die Anstiegszeitabläufe des
externen Takts ansteigt.
-
Auch wenn beschrieben worden ist,
daß die
interne Stromversorgungsspannung VDDH (oder VDDHH, VDDLH) durch
Anheben der externen Stromversorgungsspannung EXTVDD erzeugt wird
und daß die interne
Stromversorgungsspannung VDD4 durch Abwärtsumsetzen der erzeugten internen
Stromversorgungsspannung VDDH (oder VDDHH, VDDHL) erzeugt wird,
ist die Erfindung darauf nicht beschränkt. Die interne Stromversorgungsspannung
VDD4 kann durch Abwärtsumsetzen
der externen Stromversorgungsspannung EXTVDD und nachfolgendes Anheben
der abwärts
umgesetzten Spannung erzeugt werden.
-
In der Erfindung kann die interne
Stromversorgungsspannung VDD4 dadurch erzeugt werden, daß die externe
Stromversorgungsspannung EXTVDD mehrmals abwärts umgesetzt wird. Dadurch
kann der Spannungspegel der internen Stromversorgungsspannung VDD4
stärker
als im herkömmlichen
Fall stabilisiert werden.
-
Wie in 27 gezeigt
ist, ist ferner der Spannungspegel der internen Stromversorgungsspannung VDD4
höher als
der der externen Stromversorgungsspannung EXTVDD. Somit ermöglicht das
Erzeugen der internen Stromversorgungsspannung VDD4 mit einem Spannungspegel,
der höher
als der der externen Stromversorgungsspannung EXTVDD ist, durch
Anheben der externen Stromversorgungsspannung EXTVDD und darauffolgendes
Abwärtsumsetzen
der erhöhten
Spannung, eine interne Stromversorgungsspannung VDD4 zu erzeugen,
die im Vergleich zu dem Fall, in dem die interne Stromversorgungsspannung
VDD4 lediglich durch einmaliges Anheben der externen Stromversorgungsspannung
EXTVDD erzeugt wird, einen stabileren Spannungspegel besitzt und
weniger wahrscheinlich den Einfluß des einer externen Stromversorgungsspannung
EXTVDD überlagerten
Rauschens erleidet. Da die DLL 80 mit der internen Stromversorgungsspannung
VDD4 mit einem höheren
Spannungspegel als dem der externen Stromversorgungsspannung EXTVDD vorgesehen
ist, können
die Phasen der durch die DLL 80 erzeugten periodischen
Signale DLLCLK_P, DLLCLK_N außerdem
genauestens eingestellt werden.
-
Ferner ist der in den 6 und 18 gezeigte Treibertransistor (N-Kanal-MOS-Transistor 147)
vorzugsweise ein P-Kanal-MOS-Transistor.
-
Auch wenn als Beispiel in der obigen
Beschreibung der DDR- SDRAM
gewählt
worden ist, ist die Erfindung nochmals weiter darauf nicht beschränkt, sondern
auch auf einen Flash-Speicher und auf einen SRAM (statischen Schreib-Lese-Speicher)
anwendbar, die Daten synchron zu periodischen Signalen ein- bzw. ausgeben.
-
Auch wenn die Erfindung ausführlich beschrieben
und gezeigt wurde, dient dies selbstverständlich lediglich zur Erläuterung
und als Beispiel und soll nicht als Beschränkung verstanden werden, wobei
der Erfindungsgedanke und der Umfang der Erfindung lediglich durch
die beigefügten
Ansprüche
beschränkt
ist.