DE4314321C2 - Impulssignal-Erzeugungsschaltung und Verwendung derselben in einer Halbleiterspeichereinrichtung - Google Patents

Impulssignal-Erzeugungsschaltung und Verwendung derselben in einer Halbleiterspeichereinrichtung

Info

Publication number
DE4314321C2
DE4314321C2 DE4314321A DE4314321A DE4314321C2 DE 4314321 C2 DE4314321 C2 DE 4314321C2 DE 4314321 A DE4314321 A DE 4314321A DE 4314321 A DE4314321 A DE 4314321A DE 4314321 C2 DE4314321 C2 DE 4314321C2
Authority
DE
Germany
Prior art keywords
pulse signal
inverters
temperature
node
detection signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4314321A
Other languages
English (en)
Other versions
DE4314321A1 (de
Inventor
Tatsuya Fukuda
Shigeru Mori
Masanori Hayashikoshi
Seiji Sawada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4314321A1 publication Critical patent/DE4314321A1/de
Application granted granted Critical
Publication of DE4314321C2 publication Critical patent/DE4314321C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators

Description

Die Erfindung betrifft eine Impulssignal-Erzeugungsschaltung des technischen Gebietes, wie es in Anspruch 1, 3, 5, 7, 10, 12, 14 oder 16 angegeben ist. Des weiteren betrifft die Erfindung eine Verwendung einer Impulssignal-Erzeugungsschaltung in einer Halb­ leiterspeichereinrichtung des Gebietes, wie es im Anspruch 18 an­ gegeben ist. Eine wichtige Anwendung ist das Steuern eines Auf­ frischvorganges in einer Halbleiterspeichereinrichtung.
Fig. 9 zeigt ein Blockschaltbild der allgemeinen Struktur eines dynamischen Direktzugriffsspeichers (im weiteren als "DRAM" bezeichnet). Das DRAM ist auf einem Halbleiterchip CH gebildet.
Ein Speicherzellenfeld 1 weist eine Mehrzahl von Wortleitungen, eine Mehrzahl von Bitleitungen, die die Mehrzahl von Wortleitungen kreuzen, und eine Mehrzahl von Speicherzellen, die an deren Kreuzungen gebildet sind, auf. Jede Speicherzelle weist einen Kondensator zum Speichern von Daten und einen N-Kanal-Transistor auf. Der N-Kanal-Transistor ist zwischen den Kondensator und die Bitleitung geschaltet, und sein Gate ist mit der Wortleitung verbunden.
Ein RAS-Puffer 2 empfängt ein externes Zeilenadreß-Abtastsignal /RAS und erzeugt ein internes Zeilenadreß-Abtastsignal /RASI. Ein CAS-Puffer 3 empfängt ein externes Spaltenadreß-Abtastsignal /CAS und erzeugt ein internes Zeilenadreß-Abtastsignal /CASI. Ein WE- Puffer 4 empfängt ein externes Schreibaktivierungssignal /W und erzeugt ein internes Schreibaktivierungssignal /WI.
Im Normalbetrieb empfängt ein Zeilenadreßpuffer 5 ein externes Adreßsignal ADD über einen Umschalter 17, und erzeugt ein Zeilenadreßsignal in Abhängigkeit vom internen Zeilenadreß- Abtastsignal /RASI. Ein Zeilendekoder 6 ist abhängig vom Zeilenadreßsignal, um eine der Mehrzahl von Wortleitungen im Speicherzellenfeld 1 auszuwählen. Ein Worttreiber 7 treibt die vom Zeilendekoder 6 ausgewählte Wortleitung auf eine vorbestimmte Spannung. Dadurch werden Daten aus der Mehrzahl von Speicherzellen, die mit der ausgewählten Wortleitung verbunden sind, auf die entsprechenden Bitleitungspaare ausgelesen. Die auf das jeweilige Bitleitungspaar ausgelesenen Daten werden von einem Leseverstärker 8 verstärkt.
Ein Spaltenadreßpuffer 9 ein externes Adreßsignal ADD und erzeugt ein Spaltenadreßsignal in Abhängigkeit vom internen Spaltenadreß- Abtastsignal /CASI. Ein Spaltendekoder 10 ist vom Spaltenadreßsignal abhängig, um eines der Mehrzahl von Bitleitungspaaren auszuwählen.
Dadurch wird das ausgewählte Bitleitungspaar mit einem Eingabe/Ausgabeleitungspaar verbunden.
In einem Schreibbetrieb wird ein extern zugeführter Wert D über das Eingabe/Ausgabeleitungspaar an eine I/O-Schaltung 11 geschickt. In einem Lesevorgang werden Daten auf dem Eingabe/Ausgabeleitungspaar über die I/O-Schaltung 11 nach außen als Ausgabedaten D abgegeben.
Eine Steuerschaltung 12 ist vom internen Zeilenadreß-Abtastsignal /RASI, vom internen Spaltenadreß-Abtastsignal /CASI und vom internen Schreibaktivierungssignal /WI abhängig, um verschiedene Steuersignale zum Steuern verschiedener Abschnitte zu erzeugen.
Eine Selbstauffrischungs-Wechselschaltung 13, eine interne Adreßerzeugungsschaltung 14, eine Impulssignal-Erzeugungsschaltung 15 und ein Zeitgeber 16 bilden eine Auffrischungssteuerschaltung.
Wenn ein vom Zeitgeber 16 ausgegebenes Auffrischungsaktivierungssignal REFE einen aktiven Zustand erreicht (z. B. einen hohen Pegel), dann wird eine Auffrischung ausgeführt. Im Auffrischungsbetrieb ist der Zeilendekoder 6 vom Zeilenadreßsignal abhängig, um eine der Mehrzahl von Wortleitungen im Speicherzellenfeld 1 auszuwählen. Der Worttreiber 7 treibt die vom Zeilendekoder 6 ausgewählte Wortleitung auf eine vorbestimmte Spannung. Dadurch werden Daten aus der Mehrzahl von Speicherzellen, die mit der ausgewählten Wortleitung verbunden sind, auf die entsprechenden Bitleitungspaare ausgelesen. Die auf das jeweilige Bitleitungspaar ausgelesenen Daten werden vom Leseverstärker 8 verstärkt.
Anschließend wird die Spannung der Wortleitung wieder auf den Massepegel zurückgenommen. Dadurch werden die Daten auf der Mehrzahl von Bitleitungspaaren, die vom Leseverstärker 8 verstärkt worden sind, in die Mehrzahl von Speicherzellen eingeschrieben, die mit der ausgewählten Wortleitung verbunden sind. Auf diese Weise werden die Daten in der Mehrzahl von Speicherzellen aufgefrischt, die mit der ausgewählten Wortleitung verbunden sind.
Unter Bezugnahme auf das Signaldiagramm in Fig. 10 wird im folgenden nun ein Selbstauffrischungsvorgang des in Fig. 9 gezeigten DRAM beschrieben.
Die Selbstauffrischungs-Wechselschaltung 13 empfängt ein Taktsignal ΦE von der Steuerschaltung 12. Die Selbstauffrischungs- Wechselschaltung 13 legt ein Selbstauffrischungs-Steuersignal SREF an die interne Adreßerzeugungsschaltung 14, die Impulssignal- Erzeugungsschaltung 15, den Zeitgeber 16 und den Umschalter 17 an.
Wenn wie in Fig. 10 gezeigt das externe Zeilenadreß-Abtastsignal /RAS zum Zeitpunkt t1 auf einen niedrigen Pegel fällt, nachdem das externe Spaltenadreß-Abtastsignal /CAS auf den niedrigen Pegel gefallen ist (d. h. in einem CAS-vor-RAS-Zyklus), steigt das vom Zeitgeber 16 abgegebene Auffrischungsaktivierungssignal REFE auf einen hohen Pegel an. Dadurch wird der oben beschriebene Auffrischungsvorgang ausgeführt.
Die Selbstauffrischungs-Wechselschaltung 13 zählt die Impulse des Taktsignals ΦE und wechselt das Selbstauffrischungs-Steuersignal SREF zum Zeitpunkt t2 zum aktiven Zustand (d. h. hohen Pegel), nachdem eine vorbestimmte Zeitspanne seit dem Zeitpunkt t1 verstrichen ist. Das aktiviert die interne Adreßerzeugungsschaltung 14 und die Impulssignal-Erzeugungsschaltung 15, so daß der Selbstauffrischungsbetrieb beginnt.
Die interne Adreßerzeugungsschaltung 14 erzeugt nacheinander die Auffrischungsadreßsignale, die die Auffrischungsadresse angeben. Die Impulssignal-Erzeugungsschaltung 15 erzeugt ein Impulssignal Φ mit einer konstanten Periode. Der Zeitgeber 16 zählt die Impulse im Impulssignal Φ.
Wenn der Zeitgeber 16 eine vorbestimmte Anzahl von Impulsen gezählt hat, hebt er das Auffrischungsaktivierungssignal REFE auf den hohen Pegel an und senkt anschließend das Auffrischungsaktivierungssignal REFE auf den niedrigen Pegel ab, wenn er eine vorbestimmte Anzahl von Impulsen gezählt hat. Auf diese Weise ist der Zeitgeber 16 vom Impulssignal Φ abhängig, um das Auffrischungsaktivierungssignal REFE wiederholt und abwechselnd mit konstanter Periode T3 zum hohen und niedrigen Pegel zu ändern.
Der RAS-Puffer 2 ist vom Auffrischungsaktivierungssignal REFE abhängig, um wiederholt und abwechselnd das interne Zeilenadreß- Abtastsignal /RASI zum hohen und niedrigen Pegel zu wechseln.
Der Zeilenadreßpuffer 5 ist vom Abfallen des internen Zeilenadreß- Abtastsignal /RASI abhängig, um die Auffrischungsadreßsignale, die von der internen Adreßerzeugungsschaltung 14 kommen, nacheinander an den Zeilendekoder 6 anzulegen. Der Zeilendekoder 6 ist von den Auffrischungsadreßsignalen abhängig, um die Wortleitungen im Speicherzellenfeld 1 nacheinander auszuwählen. Dadurch werden die in den Speicherzellen, die mit der ausgewählten Wortleitung verbunden sind, gehaltenen Daten aufgefrischt.
Der oben beschriebene Vorgang wird wiederholt, bis das externe Zeilenadreß-Abtastsignal /RAS auf den hohen Pegel ansteigt.
Wie in Fig. 10 gezeigt ist, wird der Auffrischungsvorgang während einer Zeitspanne T1 vom Zeitpunkt t1 bis zum Zeitpunkt t2 ausgeführt, und der Selbstauffrischungsvorgang wird während einer Zeitspanne T2 vom Zeitpunkt t2 bis zum Zeitpunkt t3 ausgeführt.
Wie oben beschrieben worden ist, hängt die Auffrischungszeitspanne T3 des Selbstauffrischungsvorgangs von der Zählungsanzahl der Impulse des Impulssignals Φ durch den Zeitgeber 16 ab.
Fig. 11 zeigt die Struktur der Impulssignal-Erzeugungsschaltung 15. Die Impulssignal-Erzeugungsschaltung 15 weist eine Mehrzahl von Invertern G1 auf, die ringförmig miteinander verbunden sind. Die Mehrzahl von Invertern G1 bildet einen Ringoszillator. Das Impulssignal Φ wird von einem Knoten n1 zwischen zweien der Inverter G1 dieses Ringoszillators abgegeben.
Fig. 12 zeigt ein Schaltbild des Inverters. Der Inverter G1 weist einen P-Kanal MOS-Transistor P1 und einen N-Kanal MOS-Transistor N1 auf. Der Transistor P1 ist zwischen einen Knoten n2 und einen Knoten n5 geschaltet, und das Gate ist mit einem Knoten n4 verbunden. Der Transistor N1 ist zwischen den Knoten n5 und einen Knoten n3 geschaltet, und das Gate ist mit dem Knoten n4 verbunden. Der Knoten n2 ist mit einem Spannungsversorgungsanschluß verbunden, der eine Versorgungsspannung Vcc empfängt. Der Knoten n3 ist mit einem Masseanschluß verbunden, der ein Massepotential (0 V) empfängt.
Wenn der Inverter G1 in Abhängigkeit vom Selbstauffrischungs- Steuersignal SREF aktiviert und deaktiviert werden soll, wird ein Transistor zwischen den Spannungsversorgungsanschluß und den Knoten n2 oder zwischen den Masseanschluß und den Knoten n3 geschaltet. Dieser Transistor weist ein Gate auf, das das Selbstauffrischungs- Steuersignal SREF empfängt.
Wie oben beschrieben worden ist, hängt im DRAM die Auffrischungszeitspanne T3 im Selbstauffrischungsbetrieb von der Zählungsanzahl der Impulse des Impulssignals Φ ab, das von der Impulssignal-Erzeugungsschaltung 15 erzeugt wird. Wenn die Betriebstemperatur des DRAM hoch ist, wird die Datenhaltezeit der Speicherzellen kurz. Daher muß die Auffrischungszeitspanne T3 bei hoher Temperatur kurz sein.
In einem DRAM wird die Impulszählungsanzahl des Impulssignales Φ durch den Zeitgeber 16 im Hinblick auf die denkbar schlechteste Bedingung bei hoher Temperatur auf einen relativ kleinen Wert gesetzt. Damit wird die Auffrischung unabhängig von einer hohen oder normalen Temperatur in kurzen Zeitabständen ausgeführt.
Folglich wird der Auffrischungsvorgang in kurzen Abständen ausgeführt, was im Hinblick auf das Verschwinden von Daten bei Normaltemperatur eine übermäßige Sicherheit darstellt. Das führt zu einer zusätzlichen Leistungsaufnahme bei Normaltemperatur.
Aus der DE 34 01 610 A1 ist eine Impulssignal-Erzeugungsschaltung bekannt, bei der eine Widerstandskette zwischen einer Versor­ gungsspannung und einem Ausgabeknoten zum Ausgeben einer internen Spannung geschaltet ist. Ein Signalerzeugungsmittel, das von der internen Spannung getrieben wird, ist zum Ausgeben eines Impuls­ signales vorgesehen.
Aus der DE 31 49 287 A1 ist eine Impulssignal-Erzeugungsschaltung bekannt, bei der die Impulsfrequenz eines Oszillators in Abhän­ gigkeit von einem Druck verändert wird, wobei der Druck über einen druckabhängigen Widerstand die Frequenz des Oszillators steuert. Dabei wird eine Mehrzahl von Invertern verwendet, die ringförmig miteinander verbunden sind, zum Erzeugen eines Impuls­ signales. Ein Widerstandsmittel ist zwischen zwei benachbarte der Mehrzahl von Invertern geschaltet.
Es ist Aufgabe der vorliegenden Erfindung, eine Impulssignal- Erzeugungsschaltung zu schaffen, bei der die Leistungsaufnahme bei insbesondere einem Auffrischbetrieb vermindert ist, selbst wenn die Betriebstemperatur von einer Normaltemperatur abweicht. Es soll ebenfalls eine Verwendung der Impulssignal-Erzeugungs­ schaltung angegeben werden.
Diese Aufgabe wird gelöst durch eine Impulssignal-Erzeugungs­ schaltung mit den Merkmalen des Anspruches 1, des Anspruches 3, des Anspruches 5, des Anspruches 7, des Anspruches 10, des An­ spruches 12, des Anspruches 14 oder des Anspruches 16.
Dabei ändert sich bei der Impulssignal-Erzeugungsschaltung nach Anspruch 1 die Treiberspannung der Signalerzeugungsschaltung in Abhängigkeit von der Betriebstemperatur. Dadurch wiederum ändert sich die Periode des Impulssignales, das von der Signalerzeu­ gungsschaltung erzeugt wird, in Abhängigkeit von der Betriebstem­ peratur.
Bei der Impulssignal-Erzeugungsschaltung von Anspruch 3 ist der Wert des Widerstandselementes bei hoher Betriebstemperatur klein und bei niedriger Betriebstemperatur groß. Dadurch ist die Pe­ riode des von der Signalerzeugungsschaltung erzeugten Impulssi­ gnales bei hoher Betriebstemperatur kurz und bei niedriger Be­ triebstemperatur lang.
Bei der Impulssignal-Erzeugungsschaltung von Anspruch 7 wird die Betriebstemperatur erfaßt, und die Periode des von der Signaler­ zeugungsschaltung erzeugten Impulssignales wird in Abhängigkeit vom Erfassungssignal gesteuert. Die Impulssignal-Erzeugungs­ schaltung kann das Impulssignal erzeugen, dessen Periode sich in Abhängigkeit von der Betriebstemperatur ändert. Daher kann ein Auffrischungsbetrieb unter Verwendung der Impulssignal-Erzeu­ gungsschaltung gesteuert werden, wodurch die Leistungsaufnahme im Auffrischungsbetrieb vermindert werden kann, während stets ein Zeitrahmen beibehalten wird, der ausreicht, um das Verschwinden der Daten zu verhindern.
Bevorzugte Ausgestaltungen der Impulssignal-Erzeugungsschaltung sind in den jeweils zugehörigen Unteransprüchen angegeben.
Die Aufgabe wird auch gelöst durch die Verwendung der Impulssi­ gnal-Erzeugungsschaltung, wie sie in Anspurch 18 angegeben ist.
Bei der Verwendung der Impulssignal-Erzeugungsschaltung in einer Halbleitereinrichtung ändert sich die Periode des Impulssignales, das von der Impulssignal-Erzeugungsschaltung erzeugt wird, in Abhängigkeit von der Betriebstemperatur. Dadurch ändert sich die Periode des Auffrischungsbetriebes in Abhängigkeit von der Be­ triebstemperatur.
Wie oben beschrieben ist, kann in einer Halbleiterspeichereinrichtung ein Auffrischungsbetrieb ausgeführt werden, dessen Periode in Abhängigkeit von der Betriebstemperatur geändert werden kann. Dadurch kann die Leistungsaufnahme im Auffrischungsbetrieb vermindert werden, während stets ein Zeitrahmen beibehalten wird, der ausreicht, um das Verschwinden der Daten zu verhindern.
Es folgt die Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:
Fig. 1 ein Schaltbild der Impulssignal-Erzeugungsschaltung, die in einem DRAM nach einer ersten Ausführungsform verwendet wird;
Fig. 2 ein Schaltbild der Impulssignal-Erzeugungsschaltung, die in einem DRAM nach einer zweiten Ausführungsform verwendet wird;
Fig. 3 ein Schaltbild der Impulssignal-Erzeugungsschaltung, die in einem DRAM nach einer dritten Ausführungsform verwendet wird;
Fig. 4 ein Schaltbild der Impulssignal-Erzeugungsschaltung, die in einem DRAM nach einer vierten Ausführungsform verwendet wird;
Fig. 5 ein Schaltbild der Impulssignal-Erzeugungsschaltung, die in einem DRAM nach einer fünften Ausführungsform verwendet wird;
Fig. 6 ein Schaltbild, das teilweise eine Impulssignal- Erzeugungsschaltung darstellt, die in einem DRAM nach einer sechsten Ausführungsform verwendet wird;
Fig. 7 ein Schaltbild der Impulssignal-Erzeugungsschaltung, die in einem DRAM nach einer siebten Ausführungsform verwendet wird;
Fig. 8 ein Schaltbild der Impulssignal-Erzeugungsschaltung, die in einem DRAM nach einer achten Ausführungsform verwendet wird;
Fig. 9 ein Blockschaltbild der Gesamtstruktur einer DRAM;
Fig. 10 ein Signaldiagramm zur Darstellung eines Selbstauffrischungsvorgangs im DRAM von Fig. 9;
Fig. 11 die Struktur einer Impulssignal-Erzeugungsschaltung; und
Fig. 12 ein Schaltbild eines Inverters.
(1) Erste Ausführungsform
Fig. 1(a) zeigt das Schaltbild einer Impulssignal- Erzeugungsschaltung, die in einem DRAM nach einer ersten Ausführungsform verwendet wird, und Fig. 1(b) ist das Schaltbild eines Inverters. Die Gesamtstruktur des DRAM nach der ersten Ausführungsform ist ähnlich der in Fig. 9 gezeigten.
Die in Fig. 1(a) dargestellte Impulssignal-Erzeugungsschaltung weist einen Ringoszillator 100 und eine interne Spannungserzeugungsschaltung 101 auf. Der Ringoszillator 100 weist eine Mehrzahl von Invertern G1 auf, die ringförmig miteinander verbunden sind.
Jeder Inverter G1 weist einen P-Kanal MOS-Transistor P1 und einen N- Kanal MOS-Transistor N1 auf, wie in Fig. 1(b) gezeigt ist. Der Transistor P1 ist zwischen die Knoten n2 und n5 geschaltet, und sein Gate ist mit dem Knoten n4 verbunden. Der Transistor N1 ist zwischen die Knoten n5 und n3 geschaltet, und sein Gate ist mit dem Knoten n4 verbunden. Der Knoten n2 ist mit einer internen Spannungsversorgungsleitung L und der Knoten n3 mit einem Masseanschluß verbunden.
In der Praxis ist ein Transistor zwischen die interne Spannungsversorgungsleitung L und den Knoten n2 oder zwischen den Knoten n3 und den Masseanschluß geschaltet, um die Impulssignal- Erzeugungsschaltung in Abhängigkeit von einem Selbstauffrischungs- Steuersignal SREF zu aktivieren oder zu deaktivieren.
Die interne Spannungserzeugungsschaltung 101 weist eine Konstantstromquelle 102, einen Differenzverstärker 103, einen P- Kanal MOS-Transistor 104 und einen Widerstand R1 auf. Die Konstantstromquelle 102 ist zwischen den Spannungsversorgungsanschluß, der die Versorgungsspannung Vcc empfängt, und einen Knoten n11 geschaltet. Der Widerstand R1 ist zwischen den Knoten n11 und den Masseanschluß geschaltet. Der Widerstand R1 ist z. B. aus einem Polycid gebildet und weist eine Temperaturkennlinie mit positivem Verlauf auf. Am Knoten n11 erhält man eine Referenzspannung Vref.
Der negative Eingangsanschluß des Differenzverstärkers 103 ist mit dem Knoten n11 und der positive Eingangsanschluß mit dem Knoten n12 verbunden. Der Transistor 104 ist zwischen den Spannungsversorgungsanschluß und den Knoten n12 geschaltet. Der Transistor 104 empfängt an seinem Gate die Ausgangsspannung Vout vom Differenzverstärker 103. Der Knoten n12 ist mit der internen Spannungsversorgungsleitung L verbunden und empfängt eine interne Spannung Voc.
Nun wird der Betrieb der in Fig. 1 dargestellten Impulssignal- Erzeugungsschaltung beschrieben.
Unter der Annahme, daß die Referenzspannung Vref am Knoten n11 stets konstant ist, hängt die Ausgangsspannung Vout des Differenzverstärkers 103 von der internen Spannung Voc des Knoten n12 ab. Wenn die interne Spannung Voc die Referenzspannung Vref überschreitet, steigt die Spannung Vout an. Dadurch nimmt der Transistor 104 einen leichten Durchlaßzustand ein und bewirkt, daß die interne Spannung Voc gesenkt wird.
Wenn die interne Spannung Voc unter die Referenzspannung Vref absinkt, sinkt die Ausgangsspannung Vout. Dadurch nimmt der Transistor 104 einen starken Durchlaßzustand ein und bewirkt, daß die interne Spannung Voc angehoben wird. Durch eine Reihe der oben angeführten Vorgänge wird die interne Spannung Voc so gesteuert, daß sie sich der Referenzspannung Vref annähert, und wird stets auf einem konstanten Pegel gehalten.
Bei der obigen Beschreibung wird angenommen, daß die Referenzspannung Vref stets konstant ist. Durch Verwenden des Widerstands R1 mit einer Kennlinie mit positivem Temperaturverlauf wie in Fig. 1 hängt die Referenzspannung Vref auch von der Temperatur ab. In diesem Fall gibt es jedoch keine Änderung der Beziehung zwischen der Referenzspannung Vref, der internen Spannung Voc und der Ausgangsspannung Vout.
Wenn die Betriebstemperatur (Umgebungstemperatur) ansteigt, steigt auch der Wert des Widerstands R1 an. Das erhöht die Referenzspannung Vref, so daß sich die interne Spannung Voc in Richtung der Referenzspannung Vref erhöht.
Demgegenüber sinkt der Wert des Widerstands R1, wenn die Betriebstemperatur sinkt. Dadurch sinkt die Referenzspannung Vref, so daß die interne Spannung Voc in Richtung der Referenzspannung Vref absinkt.
Wie oben beschrieben worden ist, steigt die interne Spannung Voc an, wenn die Temperatur ansteigt. Wenn die Temperatur sinkt, sinkt auch die interne Spannung Voc.
Weil der Knoten n12 der internen Spannungserzeugungsschaltung 101 mit der internen Spannungsversorgungsleitung L verbunden ist, wird jeder Inverter G1 im Ringoszillator 100 durch die interne Spannung Voc getrieben. Daher hängt die Übertragungsgeschwindigkeit eines jeden Inverters G1 von der internen Spannung Voc ab.
Wenn die Betriebstemperatur ansteigt, erhöht sich damit die Signalübertragungsgeschwindigkeit eines jeden Inverters G1. Folglich sinkt die Periode des Impulssignals Φ, das vom Ringoszillator 100 erzeugt wird. Demgegenüber sinkt die Signalübertragungsgeschwindigkeit eines jeden Inverters G1, wenn die Betriebstemperatur sinkt. Folglich verlängert sich die Periode des Impulssignals Φ, das vom Ringoszillator 100 erzeugt wird.
Daher wird die Periode des vom Zeitgeber 16 erzeugten Auffrischungsaktivierungssignals REFE bei hoher Temperatur kurz und bei Normaltemperatur lang. Damit wird die Auffrischungsperiode T3 (siehe Fig. 10) im Selbstauffrischungsbetrieb bei hoher Temperatur kurz und bei Normaltemperatur lang.
Nach der ersten Ausführungsform wird der Auffrischungsbetrieb selbst bei hoher Temperatur zuverlässig ausgeführt, und die Leistungsaufnahme bei Normaltemperatur wird vermindert.
(2) Zweite Ausführungsform
Fig. 2 zeigt das Schaltbild einer Impulssignal-Erzeugungsschaltung, die in einem DRAM nach einer zweiten Ausführungsform verwendet wird. Die Gesamtstruktur des DRAM nach der zweiten Ausführungsform ist ähnlich der in Fig. 9 gezeigten.
Die in Fig. 2 dargestellte Impulssignal-Erzeugungsschaltung weist einen Ringoszillator 200 auf. Der Ringoszillator 200 weist eine Mehrzahl von Invertern G1 und einen Widerstand R2 auf, die ringförmig miteinander verbunden sind. Der Widerstand R2 ist zwischen zwei benachbarte Inverter G1 geschaltet. Der Widerstand R2 ist z. B. aus einer n⁺-Diffusionsschicht geschaffen und weist eine Kennlinie mit negativem Temperaturverlauf auf.
Nun wird der Betrieb der in Fig. 2 dargestellten Impulssignal- Erzeugungsschaltung beschrieben.
Wenn die Betriebstemperatur ansteigt, sinkt der Wert des Widerstands R2. Dadurch steigt die Übertragungsgeschwindigkeit zwischen den Invertern G1 im Ringoszillator 200 und die Periode des am Knoten n1 erzeugten Impulssignals Φ sinkt. Demgegenüber steigt der Wert des Widerstands R2, wenn die Betriebstemperatur sinkt. Dadurch sinkt die Übertragungsgeschwindigkeit zwischen den Invertern G1 im Ringoszillator 200 und die Periode des am Knoten n1 erzeugten Impulssignals Φ steigt an. Damit wird die Auffrischungsperiode T3 im Auffrischungsbetrieb bei hoher Temperatur kurz und bei Normaltemperatur lang.
Nach der zweiten Ausführungsform wird der Auffrischungsbetrieb selbst bei hoher Temperatur zuverlässig ausgeführt, und die Leistungsaufnahme bei Normaltemperatur wird vermindert.
(3) Dritte Ausführungsform
Fig. 3 zeigt das Schaltbild einer Impulssignal-Erzeugungsschaltung, die in einem DRAM nach einer dritten Ausführungsform verwendet wird. Die Gesamtstruktur des DRAM nach der dritten Ausführungsform ist ähnlich der in Fig. 9 gezeigten.
Die in Fig. 3 dargestellte Impulssignal-Erzeugungsschaltung weist einen Ringoszillator 300, eine erste Steuersignal- Erzeugungsschaltung 301 und eine zweite Steuersignal- Erzeugungsschaltung 302 auf.
Der Ringoszillator 300 weist eine Mehrzahl von Invertern G2 auf, die ringförmig miteinander verbunden sind. Jeder Inverter G2 weist P- Kanal MOS-Transistoren P1 und P2 sowie N-Kanal MOS-Transistoren N1 und N2 auf.
Die Transistoren P1 und P2 sind zwischen den Versorgungsanschluß, der die Versorgungsspannung Vcc empfängt, und einen Knoten n32 geschaltet. Die Transistoren N1 und N2 sind zwischen den Knoten n32 und den Masseanschluß geschaltet. Die Gates der Transistoren P1 und N1 sind mit einem Knoten n31 verbunden. Der Knoten n31 des jeweiligen Inverters ist mit dem Knoten n32 des vorangehenden Inverters verbunden. Der Knoten n32 des jeweiligen Inverters ist mit dem Knoten n31 des nachfolgenden Inverters verbunden.
Der Transistor P2 empfängt an seinem Gate ein Steuersignal S1 mit einem negativen Temperaturverlauf von der ersten Steuersignal- Erzeugungsschaltung 301. Der Transistor N2 empfängt an seinem Gate ein Steuersignal S2 mit einem positiven Temperaturverlauf von der zweiten Steuersignal-Erzeugungsschaltung 302. Jeder der ersten und zweiten Steuersignal-Erzeugungsschaltungen 301 und 302 weist mit folgenden Ausnahmen dieselbe Struktur wie die in Fig. 1 gezeigte interne Spannungserzeugungsschaltung 101 auf. Der in der ersten Steuersignal-Erzeugungsschaltung 301 benutzte Widerstand R1 weist eine Temperaturkennlinie mit negativem Verlauf auf. Demgegenüber weist der in der zweiten Steuersignal-Erzeugungsschaltung 302 benutzte Widerstand R1 eine Temperaturkennlinie mit positivem Verlauf auf.
Nun wird der Betrieb der in Fig. 3 dargestellten Impulssignal- Erzeugungsschaltung beschrieben.
Wenn die Betriebstemperatur ansteigt, sinkt die Spannung des Steuersignals S1 ab und die Spannung des Steuersignals S2 steigt. Dadurch nehmen die Transistoren P2 und N2 im jeweiligen Inverter G2 einen starken Durchlaßzustand an. Das erhöht die Signalübertragungsgeschwindigkeit des jeweiligen Inverters G1 und vermindert die Periode des (nicht dargestellten) Impulssignals Φ.
Demgegenüber steigt die Spannung des Steuersignals S1 und die Spannung des Steuersignals S2 vermindert sich, wenn die Betriebstemperatur sinkt. Dadurch nehmen die Transistoren P2 und N2 im jeweiligen Inverter G2 einen schwachen Durchlaßzustand an. Das vermindert die Signalübertragungsgeschwindigkeit des jeweiligen Inverters G2 und verlängert die Periode des Impulssignals Φ.
Nach der dritten Ausführungsform wird der Auffrischungsbetrieb selbst bei hoher Temperatur zuverlässig ausgeführt, und die Leistungsaufnahme bei Normaltemperatur wird vermindert.
(4) Vierte Ausführungsform
Fig. 4 zeigt das Schaltbild einer Impulssignal-Erzeugungsschaltung, die in einem DRAM nach einer vierten Ausführungsform verwendet wird. Die Gesamtstruktur des DRAM nach der vierten Ausführungsform ist ähnlich der in Fig. 9 gezeigten.
Die in Fig. 4 dargestellte Impulssignal-Erzeugungsschaltung weist einen Ringoszillator 400 und eine Temperaturerfassungsschaltung 401 auf.
Der Ringoszillator 400 weist eine Mehrzahl von ersten Invertern G3, eine Mehrzahl von zweiten Invertern G4, Transfergatter TG1, TG2 und TG3 sowie einen N-Kanal MOS-Transistor N3 auf.
Die zweiten Inverter G4 sind zwischen den Knoten n41 und n1 in Reihe, das Transfergatter TG1 zwischen die Knoten n41 und n42, die ersten Inverter G3 zwischen den Knoten n44 und n43 in Reihe, das Transfergatter TG2 zwischen die Knoten n43 und n41 und das Transfergatter TG3 zwischen die Knoten n42 und n44 geschaltet. Der Knoten n44 liegt über den Transistor N3 auf Masse. Die jeweilige Struktur der Inverter G3 und G4 ist ähnlich der in Fig. 12 gezeigte.
Die Temperaturerfassungsschaltung 401 erfaßt die Betriebstemperatur, um ein Erfassungssignal HT und das invertierte Signal /HT zu erzeugen. Die Temperaturerfassungsschaltung 401 legt das Erfassungssignal HT auf einen niedrigen Pegel, wenn die Betriebstemperatur niedriger als eine vorbestimmte Temperatur ist, und stellt das Erfassungssignal HT auf einen niedrigen Pegel ein, wenn die Betriebstemperatur höher als eine vorbestimmte Temperatur ist. Die Transfergatter TG1, TG2 und TG3 werden vom Erfassungssignal HT und dem invertierten Signal /HT gesteuert, die von der Temperaturerfassungsschaltung 401 erzeugt werden. Der Transistor N3 wird vom Erfassungssignal HT gesteuert.
Nun wird der Betrieb der in Fig. 4 dargestellten Impulssignal- Erzeugungsschaltung beschrieben.
Bei Normaltemperatur erreicht das Erfassungssignal HT den niedrigen und das invertierte Signal /HT den hohen Pegel. Dadurch schalten die Transfergatter TG2 und TG3 durch und das Transfergatter TG1 sperrt. Auch der Transistor N3 wird gesperrt. Dadurch werden alle Inverter G3 und G4 operativ ringförmig gekoppelt. In diesem Fall steigt die Periode des vom Knoten n1 abgegebenen Impulssignals Φ an.
Bei hoher Temperatur erreicht das Erfassungssignal HT den hohen und das invertierte Signal /HT den niedrigen Pegel. Dadurch schaltet das Transfergatter TG1 durch und die Transfergatter TG2 und TG3 sperren.
Auch der Transistor N3 wird durchgeschaltet. Dadurch werden die Inverter G4 ringförmig operativ gekoppelt. In diesem Fall sinkt die Periode des vom Knoten n1 abgegebenen Impulssignals Φ.
Damit steigt die Auffrischungsperiode T3 im Auffrischungsbetrieb bei Normaltemperatur an und bei hoher Temperatur fällt sie ab.
Nach der vierten Ausführungsform wird der Auffrischungsbetrieb selbst bei hoher Temperatur zuverlässig ausgeführt, und die Leistungsaufnahme bei Normaltemperatur wird vermindert.
(5) Fünfte Ausführungsform
Fig. 5 zeigt das Schaltbild einer Impulssignal-Erzeugungsschaltung, die in einem DRAM nach einer fünften Ausführungsform verwendet wird. Die Gesamtstruktur des DRAM nach der fünften Ausführungsform ist ähnlich der in Fig. 9 gezeigten.
Die in Fig. 5 dargestellte Impulssignal-Erzeugungsschaltung weist einen Ringoszillator 500 und eine Temperaturerfassungsschaltung 401 auf. Der Ringoszillator 500 weist eine Mehrzahl von Invertern G1, die ringförmig miteinander verbunden sind, und Kapazitätsschaltungen 501 und 502 auf.
Jede der Kapazitätsschaltungen 501 und 502 weist einen Kondensator C1 und ein Transfergatter TG4 auf. Der Kondensator C1 ist mit seinem ersten Anschluß mit dem Spannungsversorgungsanschluß, der die Versorgungsspannung Vcc empfängt, und mit dem zweiten Anschluß mit dem Transfergatter TG4 verbunden. Die Kapazitätsschaltung 501 ist mit einem Knoten n51 zwischen den Invertern G1 verbunden. Die Kapazitätsschaltung 502 ist mit einem Knoten n52 zwischen den Invertern G1 verbunden.
Die Temperaturerfassungsschaltung 401 arbeitet ähnlich wie die in Fig. 4 dargestellte Temperaturerfassungsschaltung 401. Die Transfergatter TG4 in den Kapazitätsschaltungen 501 und 502 werden vom Erfassungssignal HT und dem invertierten Signal /HT gesteuert.
Nun wird der Betrieb der in Fig. 5 dargestellten Impulssignal- Erzeugungsschaltung beschrieben.
Bei Normaltemperatur erreicht das Erfassungssignal HT den niedrigen und das invertierte Signal /HT den hohen Pegel. Dadurch schalten die Transfergatter TG4 in den Kapazitätsschaltungen 501 und 502 durch und die Kondensatoren C1 werden mit den Knoten n51 bzw. n52 verbunden. Folglich sinkt die Signalübertragungsgeschwindigkeit des jeweiligen Inverters G1 im Ringoszillator 500, und die Periode des vom Knoten n1 abgegebenen Impulssignals Φ wird länger.
Bei hoher Temperatur erreicht das Erfassungssignal HT den hohen und das invertierte Signal /HT den niedrigen Pegel. Dadurch werden die Transfergatter TG4 in den Kapazitätsschaltungen 501 und 502 gesperrt und die Kondensatoren C1 werden von den Knoten n51 bzw. n52 getrennt. Folglich steigt die Signalübertragungsgeschwindigkeit des jeweiligen Inverters G1 im Ringoszillator 500 an, und die Periode des vom Knoten n1 abgegebenen Impulssignals Φ wird kürzer.
Damit steigt die Auffrischungsperiode T3 im Auffrischungsbetrieb bei Normaltemperatur an und bei hoher Temperatur fällt sie ab.
Nach der fünften Ausführungsform wird der Auffrischungsbetrieb selbst bei hoher Temperatur zuverlässig ausgeführt, und die Leistungsaufnahme bei Normaltemperatur wird vermindert.
(6) Sechste Ausführungsform
Fig. 6 zeigt ein Teilschaltbild einer Impulssignal- Erzeugungsschaltung, die in einem DRAM nach einer sechsten Ausführungsform verwendet wird. Die Gesamtstruktur des DRAM nach der sechsten Ausführungsform ist ähnlich der in Fig. 9 gezeigten.
Die Impulssignal-Erzeugungsschaltung nach der sechsten Ausführungsform weist einen Ringoszillator ähnlich dem Ringoszillator 500 von Fig. 5 sowie eine damit verbundene Kapazitätsschaltung 601 anstelle der Kapazitätsschaltungen 501 und 502 auf. Die anderen Strukturen sind denen von Fig. 5 ähnlich.
Die in Fig. 6 gezeigte Kapazitätsschaltung 601 weist einen Kondensator C2 hoher Kapazität, einen Kondensator C3 niedriger Kapazität und Transfergatter TG5 und TG6 auf. Der Kondensator C2 ist mit seinem ersten Anschluß mit dem Spannungsversorgungsanschluß, der die Versorgungsspannung Vcc empfängt, und mit dem zweiten Anschluß über das Transfergatter TG5 mit einem Knoten n61 zwischen den Invertern G1 (siehe Fig. 5) verbunden. Der Kondensator C3 ist mit seinem ersten Anschluß mit dem Spannungsversorgungsanschluß und mit dem zweiten Anschluß über das Transfergatter TG6 mit dem Knoten n61 verbunden. Die Transfergatter TG5 und TG6 werden vom Erfassungssignal HT und dem invertierten Signal /HT gesteuert, die von der Temperaturerfassungsschaltung 401 (siehe Fig. 5) erzeugt werden.
Nun wird der Betrieb der Impulssignal-Erzeugungsschaltung beschrieben, die die in Fig. 6 dargestellte Kapazitätsschaltung 601 aufweist.
Bei Normaltemperatur erreicht das Erfassungssignal HT den niedrigen und das invertierte Signal /HT den hohen Pegel. Dadurch schaltet das Transfergatter TG5 in der Kapazitätsschaltung 601 durch und das Transfergatter TG6 sperrt. Dadurch wird der Kondensator C2 hoher Kapazität mit dem Knoten n61 verbunden, und der Kondensator C3 niedriger Kapazität wird vom Knoten n61 getrennt. Folglich sinkt die Signalübertragungsgeschwindigkeit im Ringoszillator 500, und die Periode des Impulssignals Φ wird länger.
Bei hoher Temperatur erreicht das Erfassungssignal HT den hohen und das invertierte Signal /HT den niedrigen Pegel. Dadurch sperrt das Transfergatter TG5 in der Kapazitätsschaltung 601 und das Transfergatter TG6 schaltet durch. Dadurch wird der Kondensator C2 hoher Kapazität vom Knoten n61 getrennt, und der Kondensator C3 niedriger Kapazität wird mit dem Knoten n61 verbunden. Folglich steigt die Signalübertragungsgeschwindigkeit im Ringoszillator 500 an, und die Periode des Impulssignals Φ wird kürzer.
Damit wird die Auffrischungsperiode T3 im Auffrischungsbetrieb bei Normaltemperatur lang und bei hoher Temperatur kurz.
Nach der sechsten Ausführungsform wird der Auffrischungsbetrieb selbst bei hoher Temperatur zuverlässig ausgeführt, und die Leistungsaufnahme bei Normaltemperatur wird vermindert.
(7) Siebte Ausführungsform
Fig. 7 zeigt das Schaltbild einer Impulssignal-Erzeugungsschaltung, die in einem DRAM nach einer siebten Ausführungsform verwendet wird. Die Gesamtstruktur des DRAM nach der siebten Ausführungsform ist ähnlich der in Fig. 9 gezeigten.
Die in Fig. 7 dargestellte Impulssignal-Erzeugungsschaltung weist einen Ringoszillator 700 und eine Temperaturerfassungsschaltung 401 auf.
Der Ringoszillator 700 weist eine Mehrzahl von Invertern G1, die ringförmig miteinander verbunden sind, und eine Widerstandsschaltung 701 auf. Die Widerstandsschaltung 701 ist zwischen zwei Inverter G1 geschaltet. Die Widerstandsschaltung 701 weist einen Widerstand R3 und Transfergatter TG7 und TG8 auf. Das Transfergatter TG7 ist zwischen die Knoten n71 und n72 geschaltet. Die Reihenschaltung aus dem Transfergatter TG8 und dem Widerstand R3 ist zwischen die Knoten n71 und n72 parallel zum Transfergatter TG7 geschaltet.
Der Betrieb der Temperaturerfassungsschaltung 401 ist ähnlich dem der in Fig. 4 dargestellten Temperaturerfassungsschaltung 401. Die Transfergatter TG7 und TG8 in den Widerstandsschaltungen 701 werden vom Erfassungssignal HT und dem invertierten Signal /HT von der Temperaturerfassungsschaltung 401 gesteuert.
Nun wird der Betrieb der in Fig. 7 dargestellten Impulssignal- Erzeugungsschaltung beschrieben.
Bei Normaltemperatur erreicht das Erfassungssignal HT den niedrigen und das invertierte Signal /HT den hohen Pegel. Dadurch schaltet das Transfergatter TG8 in der Widerstandsschaltung 701 durch und das Transfergatter TG7 sperrt. Dadurch wird der Widerstand R3 operativ zwischen die Knoten n71 und n72 geschaltet. Folglich sinkt die Signalübertragungsgeschwindigkeit im Ringoszillator 700, und die Periode des vom Knoten n1 abgegebenen Impulssignals Φ wird länger.
Bei hoher Temperatur erreicht das Erfassungssignal HT den hohen und das invertierte Signal /HT den niedrigen Pegel. Dadurch schaltet das Transfergatter TG7 in der Widerstandsschaltung 701 durch und das Transfergatter TG8 sperrt. Dadurch wird der Knoten n71 operativ mit dem Knoten n72 verbunden. Folglich steigt die Signalübertragungsgeschwindigkeit im Ringoszillator 700 an, und die Periode des vom Knoten n1 abgegebenen Impulssignals Φ wird kürzer.
Damit steigt die Auffrischungsperiode T3 im Auffrischungsbetrieb bei Normaltemperatur an und bei hoher Temperatur fällt sie ab.
Nach der siebten Ausführungsform wird der Auffrischungsbetrieb selbst bei hoher Temperatur zuverlässig ausgeführt, und die Leistungsaufnahme bei Normaltemperatur wird vermindert.
(8) Achte Ausführungsform
Fig. 8 zeigt das Schaltbild einer Impulssignal-Erzeugungsschaltung, die in einem DRAM nach einer achten Ausführungsform verwendet wird. Die Gesamtstruktur des DRAM nach der achten Ausführungsform ist ähnlich der in Fig. 9 gezeigten.
Die in Fig. 8 dargestellte Impulssignal-Erzeugungsschaltung weist einen Ringoszillator 800 und eine Temperaturerfassungsschaltung 401 auf.
Der Ringoszillator 800 weist eine Mehrzahl von Invertern G1 und eine Widerstandsschaltung 801 auf. Die Widerstandsschaltung 801 ist zwischen zwei Inverter G1 geschaltet. Die Widerstandsschaltung 801 weist einen hohen Widerstand R4, einen niedrigen Widerstand R5 und Transfergatter TG9 und TG10 auf. Zwischen den Knoten n81 und n82 sind eine Reihenschaltung aus dem Transfergatter TG9 und dem Widerstand R4 sowie eine Reihenschaltung aus dem Transfergatter TG10 und dem Widerstand R5 parallel geschaltet.
Der Betrieb der Temperaturerfassungsschaltung 401 ist ähnlich dem der in Fig. 4 dargestellten Temperaturerfassungsschaltung 401. Die Transfergatter TG9 und TG10 in der Widerstandsschaltung 801 werden vom Erfassungssignal HT und dem invertierten Signal /HT von der Temperaturerfassungsschaltung 401 gesteuert.
Nun wird der Betrieb der in Fig. 8 dargestellten Impulssignal- Erzeugungsschaltung beschrieben.
Bei Normaltemperatur erreicht das Erfassungssignal HT den niedrigen und das invertierte Signal /HT den hohen Pegel. Dadurch schaltet das Transfergatter TG9 in der Widerstandsschaltung 801 durch und das Transfergatter TG10 sperrt. Dadurch wird der hohe Widerstand R4 operativ zwischen die Knoten n81 und n82 geschaltet. Folglich sinkt die Signalübertragungsgeschwindigkeit im Ringoszillator 800, und die Periode des vom Knoten n1 abgegebenen Impulssignals Φ wird länger.
Bei hoher Temperatur erreicht das Erfassungssignal HT den hohen und das invertierte Signal /HT den niedrigen Pegel. Dadurch schaltet das Transfergatter TG10 in der Widerstandsschaltung 801 durch und das Transfergatter TG9 sperrt. Dadurch wird der hohe Widerstand R5 operativ zwischen die Knoten n81 und n82 geschaltet. Folglich steigt die Signalübertragungsgeschwindigkeit im Ringoszillator 800 an, und die Periode des vom Knoten n1 abgegebenen Impulssignals Φ wird kürzer.
Damit steigt die Auffrischungsperiode T3 im Auffrischungsbetrieb bei Normaltemperatur an und bei hoher Temperatur fällt sie ab.
Nach der achten Ausführungsform wird der Auffrischungsbetrieb selbst bei hoher Temperatur zuverlässig ausgeführt, und die Leistungsaufnahme bei Normaltemperatur wird vermindert.

Claims (18)

1. Impulssignal-Erzeugungsschaltung, gekennzeichnet durch:
einen Treibertransistor (104), der zwischen einer Versorgungsspannung (Vcc) und einem Ausgabe­ knoten (n12) zum Ausgeben einer internen Spannung (Voc) geschal­ tet ist;
ein Vergleichsmittel (103) zum Vergleichen der internen Spannung (Voc) mit einer von der Betriebstemperatur abhängigen Referenz­ spannung (Vref) zum Steuern des Treibertransistors (104) auf der Basis der Differenz zwischen der internen Spannung (Voc) und der Referenzspannung (Vref); und
ein Signalerzeugungsmittel (100), das von der internen Spannung (Voc) getrieben wird, zum Erzeugen eines Impulssignales (Fig. 1).
2. Impulssignal-Erzeugungsschaltung nach Anspruch 1, gekennzeichnet durch:
ein Widerstandsmittel (R1) mit einer positiven Temperaturabhän­ gigkeit und
eine Konstantstromquelle (102) zum Ausgeben eines konstanten Stroms an das Widerstandsmittel (R1) zum Erzielen der Referenz­ spannung (Vref).
3. Impulssignal-Erzeugungsschaltung, gekennzeichnet durch:
ein Signalerzeugungsmittel (200), das eine Mehrzahl von Invertern (G1) aufweist, die ringförmig miteinander verbunden sind, zum Erzeugen eines Impulssignals (Φ), und
ein Widerstandsmittel (R2), das zwischen zwei benachbarte der Mehrzahl von Invertern (G1) geschaltet ist und eine negative Temperaturabhängigkeit aufweist (Fig. 2).
4. Impulssignal-Erzeugungsschaltung nach Anspruch 3, dadurch gekennzeichnet, daß das Widerstandsmittel (R2) eine n-Diffusionsschicht aufweist.
5. Impulssignal-Erzeugungsschaltung, gekennzeichnet durch:
einen ersten Knoten, der ein Versorgungspotential (Vcc) empfängt, einen zweiten Knoten, der ein Massepotential empfängt, einen P-Kanal-Transistor (P2), der zwischen den ersten Knoten und ein Signalerzeugungsmittel (300), zum Erzeugen eines Impulssigna­ les geschaltet ist und einen N-Kanal-Transistor (N2), der zwi­ schen den zweiten Knoten und das Signalerzeugungsmittel (300) geschaltet ist,
ein erstes Steuerspannungs-Erzeugungsmittel (301) zum Erzeugen einer ersten Steuerspannung (S1) mit einer negativen Temperatur­ abhängigkeit und zum Anlegen derselben an ein Gate des P-Kanal- Transitors (P2) und
ein zweites Steuerspannungs-Erzeugungsmittel (302) zum Erzeugen einer zweiten Steuerspannung (S2) mit einer positiven Tempera­ turabhängigkeit und zum Anlegen derselben an ein Gate des N- Kanal-Transistors (N2) (Fig. 3).
6. Impulssignal-Erzeugungsschaltung nach Anspruch 5, dadurch gekennzeichnet, daß das Signalerzeugungsmittel (300) eine Mehrzahl von Invertern (G2) aufweist, die ringförmig miteinander verbunden sind,
eine Mehrzahl von P-Kanal-Transistoren (P2) jeweils zwischen den ersten Knoten und die Mehrzahl von Invertern (G2) geschaltet ist und eine Mehrzahl von N-Kanal-Transistoren (N2) jeweils zwischen den zweiten Knoten und die Mehrzahl von Invertern (G2) geschaltet ist.
7. Impulssignal-Erzeugungsschaltung, gekennzeichnet durch:
ein Temperaturerfassungsmittel (401) zum Erfassen der Betriebs­ temperatur und zum Ausgeben eines Erfassungssignals (HT, /HT), ein Signalerzeugungsmittel (400) mit einer Mehrzahl von Invertern (G3, G4), die ringförmig miteinander verbunden sind, und ein Steuermittel mit einem Schaltmittel (TG1-TG3) zum selektiven Bilden eines ersten Ringoszillators, der aus der Mehrzahl von Invertern (G3, G4) besteht, oder eines zweiten Ringoszillators, der aus ein paar der Mehrzahl von Invertern (G3, G4) besteht, zum Steuern der Periode eines Impulssignales (Φ) in Abhängigkeit vom Erfassungssignal (HT, /HT), das vom Temperaturerfassungmittel (401) ausgegeben wird (Fig. 4).
8. Impulssignal-Erzeugungsschaltung nach Anspruch 7, dadurch gekennzeichnet, daß das Temperaturerfassungsmittel (401) so betreibbar ist, daß es das Erfassungssignal (HT, /HT) mit einem ersten Zustand erzeugt, wenn die Betriebstemperatur höher als eine vorbestimmte Temperatur ist, und daß es das Erfassungs­ signal (HTn /HT) mit einem zweiten Zustand erzeugt, wenn die Be­ triebstemperatur niedriger als eine vorbestimmte Temperatur ist, und
das Schaltmittel ein erstes Transfergatter (TG1), das zwischen einen ersten Knoten (n41), der sich zwischen zwei benachbarten der Inverter (G3, G4) befindet, und einen zweiten Knoten (n42), der sich zwischen anderen zwei benachbarten der Inverter (G3, G4) befindet, geschaltet ist, aufweist,
wobei das erste Transfergatter (TG1) vom Erfassungssignal im er­ sten Zustand abhängig ist, um durchzuschalten, und vom Erfas­ sungssignal im zweiten Zustand abhängig ist, um zu sperren.
9. Impulssignal-Erzeugungsschaltung nach Anspruch 8, dadurch gekennzeichnet daß das Schaltmittel ein zweites Trans­ fergatter (TG2), das zwischen den ersten Knoten (n41) und einen der verbleibenden Inverter (G3) unter der Mehrzahl von Invertern geschaltet ist, und ein drittes Transfergatter (TG3), das zwi­ schen den zweiten Knoten (n42) und einen der verbleibenden In­ verter (G3) unter der Mehrzahl von Invertern geschaltet ist, aufweist,
wobei das zweite und dritte Transfergatter (TG2, TG3) vom Erfas­ sungssignal (HT, /HT) im zweiten Zustand abhängig sind, um durchzuschalten, und vom Erfassungssignal (HT, /HT) im ersten Zustand abhängig sind, um zu sperren.
10. Impulssignal-Erzeugungsschaltung, gekennzeichnet durch:
ein Temperaturerfassungsmittel (401) zum Erfassen der Betriebs­ temperatur und zum Ausgeben eines Erfassungssignales (HT, /HT), ein Signalerzeugungsmittel (500) mit einer Mehrzahl von Invertern (G1), die ringförmig miteinander verbunden sind, und
ein Steuermittel (501, 502) mit einem Kapazitätsmittel (C1) und einem Verbindungsmittel (TG4) zum Verbinden des Kapazitätsmittels (C1) mit einem Knoten (n51, n52), der sich zwischen zwei benach­ barten der Inverter (G1) befindet, zum Steuern der Periode eines Impulssignales (Φ) in Abhängigkeit vom Erfassungssignal (HT, /HT), das vom Temperaturerfassungsmittel (401) geliefert wird (Fig. 5).
11. Impulssignal-Erzeugungsschaltung nach Anspruch 10, dadurch gekennzeichnet, daß das Temperaturerfassungsmittel (401) so betreibbar ist, daß es das Erfassungssignal (HT, /HT) mit einem ersten Zustand erzeugt, wenn die Betriebstemperatur höher als eine vorbestimmte Temperatur ist, und daß es das Erfassungs­ signal (HT, /HT) mit einem zweiten Zustand erzeugt, wenn die Be­ triebstemperatur niedriger als eine vorbestimmte Temperatur ist, und
das Verbindungsmittel ein Schaltmittel (TG4) aufweist, das zwi­ schen das Kapazitätsmittel (C1) und den Knoten (n51, n52) ge­ schaltet ist,
wobei das Schaltmittel vom Erfassungssignal im ersten Zustand abhängig ist, um zu sperren, und vom Erfassungssignal im zweiten Zustand abhängig ist, um durchzuschalten.
12. Impulssignal-Erzeugungsschaltung, gekennzeichnet durch:
ein Temperaturerfassungsmittel (401) zum Erfassen der Betriebs­ temperatur und zum Ausgeben eines Erfassungssignals (HT, /HT), ein Signalerzeugungsmittel mit einer Mehrzahl von Invertern (G1), die ringförmig miteinander verbunden sind, und ein Steuermittel (601) mit einem ersten Kapazitätsmittel (C2) mit einem ersten Kapazitätswert, einem zweiten Kapazitätsmittel (C3) mit einem zweiten Kapazitätswert, der kleiner als der erste Ka­ pazitätswert ist, und einem Verbindungsmittel (TG5, TG6), das vom Erfassungssignal (HT, /HT) vom Temperaturerfassungsmittel (401) abhängig ist, zum selektiven Verbinden des ersten und des zweiten Kapazitätsmittels (C2, C3) mit einem Knoten (n61), der sich zwi­ schen zwei benachbarten der Inverter (G1) befindet, zum Steuern der Periode eines Impulssignales (Fig. 6).
13. Impulssignal-Erzeugungsschaltung nach Anspruch 12, dadurch gekennzeichnet, daß das Temperaturerfassungsmittel (401) so betreibbar ist, daß es das Erfassungssignal (HT, /HT) mit einem ersten Zustand erzeugt, wenn die Betriebstemperatur höher als eine vorbestimmte Temperatur ist, und daß es das Erfassungs­ signal (HT, /HT) mit einem zweiten Zustand erzeugt, wenn die Be­ triebstemperatur niedriger als eine vorbestimmte Temperatur ist, und
das Verbindungsmittel ein erstes Schaltmittel (TG5), das zwischen das erste Kapazitätsmittel (C2) und den Knoten (n61) geschaltet ist, und vom Erfassungssignal im zweiten Zustand abhängig ist, um durchzuschalten, und ein zweites Schaltmittel (TG6), das zwischen das zweite Kapazitätsmittel (C3) und den Knoten (n61) geschaltet ist, und vom Erfassungssignal im ersten Zustand abhängig ist, um durchzuschalten, aufweist.
14. Impulssignal-Erzeugungsschaltung, gekennzeichnet durch:
ein Temperaturerfassungsmittel (401) zum Erfassen der Betriebs­ temperatur und zum Ausgeben eines Erfassungssignales (HT, /HT), ein Signalerzeugungsmittel (700) mit einer Mehrzahl von Invertern (G1), die ringförmig miteinander verbunden sind, und
ein Steuermittel (701) mit einem Widerstandsmittel (R3) und einem Verbindungsmittel (TG7, TG8), das vom Erfassungssignal (HT, /HT) vom Temperaturerfassungsmittel (401) zum Steuern der Periode eines Impulssignales (Φ) abhängig ist, zum Einbinden des Wider­ standsmittels (R3) zwischen zwei benachbarte der Inverter (G1) aufweist (Fig. 7).
15. Impulssignal-Erzeugungsschaltung nach Anspruch 14, dadurch gekennzeichnet, daß
das Temperaturerfassungsmittel (401) so betreibbar ist, daß es das Erfassungssignal (HT, /HT) mit einem ersten Zustand erzeugt, wenn die Betriebstemperatur höher als eine vorbestimmte Tempera­ tur ist, und daß es das Erfassungssignal (HT, /HT) mit einem zweiten Zustand erzeugt, wenn die Betriebstemperatur niedriger als eine vorbestimmte Temperatur ist, und
das Verbindungsmittel ein erstes und ein zweites Transfergatter (TG7, TG8) aufweist,
wobei das Widerstandsmittel (R3) und das erste Transfergatter (TG8) in Reihe zwischen zwei benachbarte der Inverter (G1) ge­ schaltet sind und das zweite Transfergatter (TG7) parallel zur Reihenschaltung des Widerstandsmittels (R3) und des ersten Transfergatters (TG8) geschaltet ist,
wobei das erste Transfergatter (TG8) vom Erfassungssignal im zweiten Zustand abhängig ist, um durchzuschalten, und das zweite Transfergatter (TG7) vom Erfassungssignal im ersten Zustand ab­ hängig ist, um durchzuschalten.
16. Impulssignal-Erzeugungsschaltung, gekennzeichnet durch:
ein Temperaturerfassungsmittel zum Erfassen der Betriebstempera­ tur und zum Ausgeben eines Erfassungssignales (HT, /HT), ein Signalerzeugungsmittel (800) mit einer Mehrzahl von Invertern (G1), die ringförmig miteinander verbunden sind, und
ein Steuermittel (801) mit einem ersten Widerstandsmittel (R4) mit einem ersten Widerstandswert, einem zweiten Widerstandsmittel (R5) mit einem zuweiten Widerstandswert, der kleiner als der erste Widerstandswert ist und einem Verbindungsmittel (TG9, TG10) zum selektiven Einbinden des ersten und des zweiten Widerstandsmit­ tels (R4, R5) zwischen zwei benachbarte der Inverter (G1) in Abhängigkeit vom Erfassungssignal (HT, /HT) vom Temperaturerfas­ sungsmittel (401) zum Steuern der Periode eines Impulssignales (Φ) (Fig. 8).
17. Impulssignal-Erzeugungsschaltung nach Anspruch 16, dadurch gekennzeichnet, daß das Verbindungsmittel ein erstes und ein zweites Transfergatter (TG9, TG10) aufweist,
das erste Widerstandsmittel (R4) und das erste Transfergatter (TG9) zwischen zwei benachbarte der Inverter (G1) in Reihe ge­ schaltet sind,
das zweite Widerstandsmittel (R5) und das zweite Transfergatter (TG10) zwischen zwei benachbarte der Inverter (G1) und parallel zur Reihenschaltung des ersten Widerstandsmittels (R4) und des ersten Transfergatters (TG9) geschaltet sind, und
das erste Transfergatter (TG9) vom Erfassungssignal (HT, /HT) im zweiten Zustand abhängig ist, um durchzuschalten, und das zweite Transfergatter (TG10) vom Erfasungssignal (HT, /HT) im ersten Zustand abhängig ist, um durchzuschalten.
18. Verwendung der Impulssignal-Erzeugungsschaltung von einem der Ansprüche 1 bis 17 in einer Halbleiterspeichereinrichtung mit einem dynamischen Speichermittel (1) zum Speichern von Daten, einem Impulssignal-Erzeugungsmittel (15) zum Erzeugen eines Impulssignals, und
einem Auffrischungssteuermittel (16) zum Steuern eines Auf­ frischungsbetriebes des dynamischen Speichermittels in Abhängig­ keit vom Impulssignal, das vom Impulssignal-Erzeugungsmittel (15) erzeugt wird.
DE4314321A 1992-08-07 1993-04-30 Impulssignal-Erzeugungsschaltung und Verwendung derselben in einer Halbleiterspeichereinrichtung Expired - Fee Related DE4314321C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4211678A JP2787639B2 (ja) 1992-08-07 1992-08-07 パルス信号発生回路および半導体記憶装置

Publications (2)

Publication Number Publication Date
DE4314321A1 DE4314321A1 (de) 1994-02-10
DE4314321C2 true DE4314321C2 (de) 1995-04-06

Family

ID=16609782

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4314321A Expired - Fee Related DE4314321C2 (de) 1992-08-07 1993-04-30 Impulssignal-Erzeugungsschaltung und Verwendung derselben in einer Halbleiterspeichereinrichtung

Country Status (4)

Country Link
US (2) US5465063A (de)
JP (1) JP2787639B2 (de)
KR (1) KR0165755B1 (de)
DE (1) DE4314321C2 (de)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06152334A (ja) * 1992-11-06 1994-05-31 Mitsubishi Electric Corp リングオシレータおよび定電圧発生回路
JPH07141865A (ja) * 1993-06-28 1995-06-02 Mitsubishi Electric Corp 発振回路および半導体記憶装置
KR0129197B1 (ko) * 1994-04-21 1998-10-01 문정환 메모리셀어레이의 리플레쉬 제어회로
US5455801A (en) * 1994-07-15 1995-10-03 Micron Semiconductor, Inc. Circuit having a control array of memory cells and a current source and a method for generating a self-refresh timing signal
US5543730A (en) 1995-05-17 1996-08-06 Altera Corporation Techniques for programming programmable logic array devices
JP3199987B2 (ja) * 1995-08-31 2001-08-20 株式会社東芝 半導体集積回路装置およびその動作検証方法
KR0179845B1 (ko) * 1995-10-12 1999-04-15 문정환 메모리의 기판전압 공급제어회로
KR970031224A (ko) * 1995-11-13 1997-06-26 김광호 반도체 기판상에 형성된 안정한 주파수를 발진하기 위한 오실레이터
US6384630B2 (en) 1996-06-05 2002-05-07 Altera Corporation Techniques for programming programmable logic array devices
JPH1127107A (ja) * 1997-07-02 1999-01-29 Fujitsu Ltd 電圧制御型発振回路
US6072372A (en) * 1997-11-07 2000-06-06 Oki Electric Industry Co., Ltd. Ring-type voltage-controlled oscillator having a sub-frequency band selection circuit
KR100515032B1 (ko) * 1997-12-30 2005-12-01 삼성전자주식회사 전압 제어 발진기
US6078208A (en) * 1998-05-28 2000-06-20 Microchip Technology Incorporated Precision temperature sensor integrated circuit
KR100378690B1 (ko) 1998-07-21 2003-06-12 주식회사 하이닉스반도체 대기전류를감소시킨반도체메모리용고전원발생장치
JP3613017B2 (ja) * 1998-08-06 2005-01-26 ヤマハ株式会社 電圧制御発振器
KR20030028560A (ko) 2000-08-04 2003-04-08 닛뽄덴끼 가부시끼가이샤 타이머 회로 및 상기 타이머 회로를 내장한 반도체 메모리
FR2816135B1 (fr) * 2000-10-30 2003-01-03 St Microelectronics Sa Generateur digital de taille reduite produisant des signaux d'horloge
JP2002215258A (ja) * 2001-01-23 2002-07-31 Mitsubishi Electric Corp 半導体集積回路装置
DE10121821B4 (de) * 2001-05-04 2004-04-08 Infineon Technologies Ag Frequenzregelschaltung
JP2003132676A (ja) * 2001-10-29 2003-05-09 Mitsubishi Electric Corp 半導体記憶装置
JP2003168959A (ja) * 2001-11-30 2003-06-13 Sharp Corp 発振回路、昇圧回路、不揮発性記憶装置、および半導体装置
DE10214103A1 (de) * 2002-03-28 2003-10-23 Infineon Technologies Ag Oszillator mit einstellbaren Temparturgradienten der Referenzspannung und virtuellem Ground
KR100434432B1 (ko) * 2002-05-30 2004-06-07 (주)다윈텍 Ｐｖｔ 변화에 둔감한 저전압 고속용 셀프-오실레이터
KR100520580B1 (ko) * 2002-07-16 2005-10-10 주식회사 하이닉스반도체 반도체 메모리 장치
JP2004062638A (ja) * 2002-07-30 2004-02-26 Renesas Technology Corp 基準電圧発生回路
KR100549621B1 (ko) * 2003-11-25 2006-02-03 주식회사 하이닉스반도체 셀프 리프래쉬용 오실레이터
KR100584602B1 (ko) * 2004-07-20 2006-05-30 삼성전자주식회사 화상형성장치의 환경 변화에 따른 링 오실레이터 설정장치및 방법
US7936203B2 (en) * 2006-02-08 2011-05-03 Micron Technology, Inc. Temperature compensation via power supply modification to produce a temperature-independent delay in an integrated circuit
JP4571960B2 (ja) * 2007-05-18 2010-10-27 富士通セミコンダクター株式会社 半導体集積回路
US7630267B2 (en) * 2007-10-31 2009-12-08 Elite Semiconductor Memory Technology Inc. Temperature detector in an integrated circuit
KR100950486B1 (ko) * 2008-10-02 2010-03-31 주식회사 하이닉스반도체 내부전압 생성회로
US20100102689A1 (en) * 2008-10-29 2010-04-29 Chambers Paul F Accessories cabinet
US8030954B1 (en) * 2009-01-14 2011-10-04 Xilinx, Inc. Internal voltage level shifting for screening cold or hot temperature defects using room temperature testing
KR101541706B1 (ko) 2009-01-19 2015-08-05 삼성전자주식회사 온도 감지 발진 회로 및 이를 포함하는 반도체 메모리 장치
JP5862313B2 (ja) * 2012-01-11 2016-02-16 株式会社ソシオネクスト 基準電圧生成回路，それを有する発振回路および発振回路の発振周波数の校正方法
CN105099445B (zh) * 2014-05-12 2018-02-23 国家电网公司 一种环形振荡器的频率控制方法及电路
CN109450411B (zh) * 2019-01-04 2022-10-11 京东方科技集团股份有限公司 锁存器及其驱动方法和芯片
US11121675B2 (en) 2019-12-24 2021-09-14 International Business Machines Corporation Remotely powered low power oscillator

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3725789A (en) * 1970-12-21 1973-04-03 Sperry Rand Corp Temperature controlled clocking of logic circuits
DE3149287A1 (de) * 1981-12-12 1983-06-23 Graesslin Feinwerktech Eingabevorrichtung fuer digital-elektronische geraete
DE3401610A1 (de) * 1984-01-18 1985-07-18 Siemens AG, 1000 Berlin und 8000 München Integrierte halbleiterschaltung mit einem ringoszillator
JPS6165620A (ja) * 1984-09-07 1986-04-04 Nec Corp 発振回路
JPS6394714A (ja) * 1986-10-09 1988-04-25 Toshiba Corp 制御パルス信号発生回路
JPS63131397A (ja) * 1986-11-20 1988-06-03 Nec Corp リフレツシユ制御方式
JPS63152094A (ja) * 1986-12-16 1988-06-24 Matsushita Electronics Corp 半導体ダイナミツクメモリ装置
US4910421A (en) * 1988-11-07 1990-03-20 General Electric Company Potential source excitation system with voltage and current adjustment
FR2656179B1 (fr) * 1989-12-15 1994-04-01 Alcatel Espace Demodulateur a boucle de phase.
JPH03195058A (ja) * 1989-12-25 1991-08-26 Hitachi Ltd 半導体集積回路
JPH04141885A (ja) * 1990-10-02 1992-05-15 Matsushita Electron Corp 半導体記憶装置
US5072197A (en) * 1991-01-03 1991-12-10 Hewlett-Packard Company Ring oscillator circuit having improved frequency stability with respect to temperature, supply voltage, and semiconductor process variations
JPH06169237A (ja) * 1991-09-13 1994-06-14 Mitsubishi Electric Corp リングオシレータ回路
JPH07141865A (ja) * 1993-06-28 1995-06-02 Mitsubishi Electric Corp 発振回路および半導体記憶装置

Also Published As

Publication number Publication date
US5691661A (en) 1997-11-25
JPH0660648A (ja) 1994-03-04
US5465063A (en) 1995-11-07
DE4314321A1 (de) 1994-02-10
KR940006338A (ko) 1994-03-23
KR0165755B1 (ko) 1999-03-20
JP2787639B2 (ja) 1998-08-20

Similar Documents

Publication Publication Date Title
DE4314321C2 (de) Impulssignal-Erzeugungsschaltung und Verwendung derselben in einer Halbleiterspeichereinrichtung
DE3924952C2 (de) Dynamischer Schreib-Lese-Speicher mit einer Selbstauffrischfunktion und Verfahren zum Anlegen einer Halbleitersubstratvorspannung
DE3903714C2 (de)
DE19929095B4 (de) Halbleiterspeichervorrichtung mit übersteuertem Leseverstärker und Halbleitervorrichtung
DE10019805A1 (de) Dynamische Halbleiterspeichervorrichtung mit reduziertem Stromverbrauch im Lesebetrieb
DE4205040A1 (de) Halbleitervorrichtung mit interner spannungsabsenkungsschaltung
DE4332452A1 (de) Schaltung und Verfahren zum Halten eines Boost-Signals
DE4002664C2 (de)
DE19629735C2 (de) Halbleiterspeichereinrichtung die eine Selbstauffrischungs-Vorrichtung aufweist
DE3838961C2 (de)
DE19928454A1 (de) Speichervorrichtung mit Reihendecodierer
DE4201785C2 (de) Halbleiterspeichereinrichtung und Verfahren zur Initialisierung einer internen Schaltung einer Halbleiterspeichereinrichtung
DE4333765A1 (de) Halbleiterspeichervorrichtung
DE19944727B4 (de) Integrierte Schaltung und synchrones Halbleiterspeicherbauelement mit einer Takterzeugungsschaltung
DE19814143C2 (de) Halbleiterspeichereinrichtung die einen Normalbetriebsmodus, einen Störungstestmodus und einen Selbst-Auffrischmodus aufweist
DE3942656A1 (de) Verbesserte dynamische halbleiterspeichereinrichtung und verfahren fuer einen verbesserten alterungstest der speicherzellen
DE4324649C2 (de) Verstärkerschaltung, die ein verstärktes Ausgangssignal in Abhängigkeit von komplementären Eingangssignalen liefert
DE4124904A1 (de) Halbleiterspeichervorrichtung, faehig nicht-periodische auffrischungsoperationen auszufuehren
DE4309364C2 (de) Halbleiterspeichervorrichtung und Betriebsverfahren dafür
DE10256959A1 (de) Halbleiterspeichervorrichtung mit Speicherzellen, die keine Auffrischvorgänge erfordern
DE19604764A1 (de) Halbleiterspeichereinrichtung und Verfahren zum Auswählen einer Wortleitung in einer Halbleiterspeichereinrichtung
DE10129262B4 (de) Nichtflüchtiger ferroelektrischer Speicher und Verfahren zu dessen Ansteuerung
DE102004055216A1 (de) Halbleiterspeichervorrichtung
DE4226710A1 (de) Halbleiterspeichereinrichtung und betriebsverfahren fuer eine solche
DE4041408C2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee