JPH04141885A

JPH04141885A - 半導体記憶装置

Info

Publication number: JPH04141885A
Application number: JP2265439A
Authority: JP
Inventors: Yukihiro Kagenishi; 蔭西　幸博; Yoshiro Nakada; 義朗中田; Mikio Kishimoto; 岸本　幹夫
Original assignee: Matsushita Electronics Corp
Current assignee: Panasonic Holdings Corp
Priority date: 1990-10-02
Filing date: 1990-10-02
Publication date: 1992-05-15

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、特にセルフリフレッシュ機能を有するＭＯ
Ｓ型ダイナミックＲＡＭの半導体記憶装置に関するもの
である。

〔従来の技術〕

■トランジスタおよびｌキャパシタから構成されるメモ
リセル（以下「記憶素子」という。）を用いたＭＯＳ型
ダイナミックＲＡＭ　（以下ｒＤＲＡＭＪという。）は
、微細加工技術の進歩とともに大容量化か行われてきた
。しかしながら、ＤＲＡＭは情報の記憶をキャパシタに
蓄積された電荷を用いて行っているため、ある一定周期
毎にキャパシタ内の情報をリフレッシュする必要があり
、使用する際にリフレッシュ動作だめの外部制御回路を
用意しなければいけなかった。

近年、ＤＲＡＭの使い勝手を改善する方法として、リフ
レッシュ制御回路をＤＲＡＭの中に取り込み、外部回路
からのリフレッシュ制御がなくても、ＤＲＡＭが自ら一
定周期毎にリフレッシュ動作を実行するセルフリフレッ
シュモードを有するものが登場してきている。

以下、従来のセルフリフレッシュモード内蔵型ＤＲＡＭ
について、簡単に説明する。

第２図は従来の半導体記憶装置の構成を示すブロック図
である。

第２図において、２１はスイッチングトランジスタおよ
び電荷蓄積用容量素子からなる記憶素子（図示せず）を
複数個配置して構成したメモリセルアレイ、２２はこの
メモリセルアレイ２１内の複数のスイッチングトランジ
スタのゲートに接続されたワード線を選択するロウデコ
ーダ、２３は電荷蓄積用容量素子に記憶された情報の読
み出しおよび電荷蓄積用容量素子に情報の書き込みを行
うための複数のセンスアンプ回路からなるセンスアンプ
回路群であり、このセンスアンプ回路群２３はデータ入
出力スイッチとなる。また、２４はセンスアンプ回路群
２３の中から１つのセンスアンプ回路を選択するコラム
デコーダ、２５は外部（Ａｄｒｅｓｓ端子）から入力さ
れたアドレスをロウデコーダ２２に転送するロウアドレ
スバッファ、２６は外部（ＡｄｒｅＳＳ端子）から入力
されたアドレスをコラムデコーダ２４に転送するコラム
アドレスバッファ、２７はコラムアドレスバッファ２６
により選択したセンスアンプ回路からの情報を外部へ出
力するデータ出力バッファ、２８はコラムデコーダ２４
により選択したセンスアンプ回路を介して、メモリセル
アレイ２１内の電荷蓄積用容量素子に書き込むべき外部
からの情報を転送するデータ入力バッファ、２９はデー
タ出力バッファ２７およびデータ入力バッファ２８を制
御するデータ入出力コントローラ、３０はロウデコーダ
２２に対してリフレッシュアドレスを与えるリフレッシ
ュアドレスカウンタ、３Ｉはリフレッシュアドレスカウ
ンタ３０の動作を制御するリフレッシュコントローラで
ある。

また、３２はロウアドレスバッファ２５．ロウデコーダ
２２．コラムアドレスバッファ２６．コラムデコーダ２
４．センスアンプ回路２３．データ入出力コントローラ
２９．リフレッシュアドレスカウンタ３０およびリフレ
ッシュコントローラ３１をそれぞれ制御するクロックジ
ェネレータである。ＣＬＫ端子は外部制御クロックの入
力端子である。

このように構成された従来の半導体記憶装置の動作を以
下説明する。

通常の読み出し動作においては、ＣＬＫ端子により入力
された外部制御クロックによりクロックジェネレータ３
２の動作が開始され、先ず外部（Ａｄｒｅｓｓ端子）か
ら入力されたアドレス（以下「外部アドレス」という。

）をロウアドレスバッファ２５て受は付けた後、ロウデ
コーダ２２により外部アドレスに対応したワード線が選
択され、メモリセルアレイ２１内の中の情報が読み出さ
れ、この読み出された情報かセンスアンプ回路群２３に
より増幅される。そして、コラムアドレスバッファ２６
で受は付けた外部アドレスに対応したセンスアンプ回路
をセンスアンプ回路群２３の中からコラムデコーダ２４
で選択することにより、外部アドレスに対応した情報が
抽出され、この情報がデータ入出力コントローラ２９で
動作制御されたデータ出力バッファ２７により外部（端
子り。ＩＩＴ　）に取り出される。

また、書き込み動作においては、上述読み出し動作とは
逆に、外部（端子り、Ｎ）からの情報かデータ入出力コ
ントローラ２９て動作制御されたデータ入力バッファ２
８により取り込まれ、ロウデコーダ２２により選択した
ワード線とコラムデコーダ２４により選択したセンスア
ンプ回路とにより指定された記憶素子に、この選択した
センスアンプ回路により情報か増幅された状態で書き込
まれる。このように、センスアンプ回路が動作すること
により記憶素子内の情報かりフレッシュされる。

セルフリフレッシュ動作は、以下のように行う。

ＣＬＫ端子により入力された外部制御クロックによりセ
ルフリフレッシュモードが設定されることにより、クロ
ックジェネレータ３２からリフレッシュコントローラ３
１に対して、セルフリフレッシュ状態を設定するセルフ
リフレッシュ活性化信号が送られる。セルフリフレッシ
ュ活性化信号を受は付けたリフレッシュコントローラ３
１は、ある一定周波数の信号を出力してリフレッシュ周
期を設定し、１周期毎にクロックジェネレータ３２およ
びリフレッシュアドレスカウンタ３０を起動させること
により、通常の読み出し動作と同様に、リフレッシュア
ドレスカウンタ３０の出力信号をアドレス入力としてロ
ウアドレスバッファ２５て受は付け、ロウデコーダ２２
に転送することにより、１本のワード線を選択する。そ
して、この選択されたワード線に接続された記憶素子の
情報を、センスアンプ回路群２３により増幅し、再びメ
モリセルアレイ２１内の記憶素子に蓄積することにより
１回のリフレッシュ動作を完了する。

このようなセルフリフレッシュ動作は、メモリセルアレ
イ２１内の全ての記憶素子に対して実行する。すなわち
、リフレッシュアドレスカウンタ３０がリフレッシュ１
周期毎に１ビツトずつカウントアツプし、ロウデコーダ
２２によるワード線の選択を順次切り替えることにより
、メモリセルアレイ３１内の全ての記憶素子に対してセ
ルフリフレッシュ動作を実行する。

〔発明が解決しようとする課題〕

しかしながら、このような従来の半導体記憶装置では、
セルフリフレッシュモードにおけるリフレッシュ周期（
以下［セルフリフレッシュ周期」という。）は、記憶素
子が形成されている半導体基板の温度状態に関係なく、
リフレッシュコントローラ３１により出力されるある一
定周波数の信号によって設定されてしまう。

一方、記憶素子を構成する電荷蓄積用容量素子に蓄積さ
れた電荷量により情報を記憶するＤＲＡＭにおいては、
第３図に示すように、半導体基板の温度の変化により、
情報保持特性が大きく変動する。すなわち、第３図に示
すように、半導体基板の温度が上昇するのに対し、ポー
ズタイム（電荷保持特性時間）か短くなる。

したがって、半導体基板の温度の変化に応じてセルフリ
フレッシュ周期を最適な値に設定することが必要である
が、従来の半導体記憶装置では不可能であるため、記憶
素子による非常に短い電荷保持特性時間を基準として、
リフレッシュコントローラ３１によりセルフリフレッシ
ュ周期を設定しなければならないという問題があった。

なお、第３図において、横軸は半導体基板の温度じＣ〕
および縦軸は情報保持特性として、ポーズタイム［ａ、
υ］を示した。

この発明の目的は上記問題点に鑑み、半導体基板の温度
の変化に応じて、リフレッシュ周期を常に最適な値に設
定することのできる半導体記憶装置を提供することであ
る。

〔課題を解決するための手段〕

請求項（１）記載の半導体記憶装置は、メモリセルアレ
イと行アドレスバッファと行選択回路と列アドレスバッ
ファと列選択回路とセンスアンプ回路とデータ入出力コ
ントローラとリフレッシュアドレスカウンタとリフレッ
シュコントローラとクロックジェネレータとが同時に形
成された半導体基板の温度を検知する基板温度検出器を
設け、この基板温度検出器による半導体基板の温度の上
下変化に応じた信号を制御信号とし、この制御信号に応
じてリフレッシュコントローラによりリフレッシュ周期
を短長に設定してクロックジェネレータを動作制御する
ようにしたものである。

請求項（２）記載の半導体記憶装置は、請求項（１）記
載の半導体記憶装置において、基板温度検出器が、半導
体基板の表面に形成した不純物拡散領域からなる抵抗体
を構成要素としたものである。

請求項（３）記載の半導体記憶装置は、請求項（１）記
載の半導体記憶装置において、基板温度検出器か、半導
体基板の表面に形成した半導体基板の極性と逆の極性の
不純物拡散領域と半導体基板とからなるダイオードを構
成要素としたものである。

請求項（４）記載の半導体記憶装置は、請求項（１１記
載の半導体記憶装置において、基板温度検出器か、半導
体基板の表面に形成した互いに異なる極性の２種類の不
純物拡散領域からなるダイオードを構成要素としたもの
である。

〔作用〕

この発明の構成によれば、基板温度検出器により、複数
個の記憶素子を配置してなるメモリセルアレイを形成し
た半導体基板の温度を検知し、この温度の上下変化に応
じた信号を制御信号とし、この制御信号に応じてリフレ
ッシュコントローラによりリフレッシュ周期を長短に設
定してクロックジェネレータを動作制御する。したがっ
て、半導体基板の温度変化により記憶素子の情報保持特
性が変動しても、常に最適に記憶素子の保持した情報の
リフレッシュを行うことができる。

〔実施例〕

この発明の一実施例を第１図に基づいて説明する。

第１図はこの発明の一実施例の半導体記憶装置の構成を
示すブロック図である。

第１図において、ｌはスイッチングトランジスタおよび
電荷蓄積用容量素子からなる記憶素子（図示せず）を複
数個配置して構成したメモリセルアレイ、２はこのメモ
リセルアレイ１内の複数のスイッチングトランジスタの
ゲートに接続されたワード線を選択する行選択回路とな
るロウデコーダ、３は電荷蓄積用容量素子に記憶された
情報の読み出しおよび電荷蓄積用容量素子に情報の書き
込みを行うための複数のセンスアンプ回路からなるセン
スアンプ回路群であり、このセンスアンプ回路群３はデ
ータ入力出力スイッチとなる。４はセンスアンプ回路群
３の中から１つのセンスアンプ回路を選択する列選択回
路となるコラムデコーダ、５は外部（Ａｄｒｅｓｓ端子
）から入力されたアドレスをロウデコーダ２に転送する
行アドレスバッファとなるロウアドレスバッファ、６は
外部（Ａｄｒｅｓｓ端子）から入力されたアドレスをコ
ラムデコーダ４に転送する列アドレスバッファとなるコ
ラムアドレスバッファ、７はコラムアドレスバッファ６
により選択したセンスアンプ回路からの情報を外部へ出
力するデータ出力バッファ、８はコラムデコーダ４によ
り選択したセンスアンプ回路を介して、メモリセルアレ
イ１内の電荷蓄積用容量素子に、書き込むべき外部から
の情報を転送するデータ入力バッファ、９はデータ出力
バッファ７およびデータ入力バッファ８を制御するデー
タ入出力コントローラ、１０はロウデコーダ２に対して
リフレッシュアドレスを与えるリフレッシュアドレスカ
ウンタ、１１はリフレッシュアドレスカウンタ１０の動
作制御および電荷蓄積用容量素子に保持した情報のリフ
レッシュ周期の設定を行うリフレッシュコントローラで
ある。

また、１２はロウアドレスバッファ５．ロウデコーダ２
．コラムアドレスバッファ６、コラムデコーダ４．セン
スアンプ回路３．データ入出力コントローラ９．リフレ
ッシュアドレスカウンタＩＯおよびリフレッシュコント
ローラＩＩをそれぞれ制御するクロックジェネレータ、１３はメモリセルアレイｌ、ロウアドレスバッファ５．
ロウデコーダ２．コラムアドレスバッファ６、コラムデ
コーダ４．センスアンプ回路群３゜データ入出力コント
ローラ９．リフレッシュアドレスカウンタ１０．リフレ
ッシュコントローラ１１およびクロックジェネレータ１
２が同時に形成された半導体基板の温度を検知し、この
温度に応した制御信号をリフレッシュコントローラ１１
に出力する基板温度検出器である。ＣＬＫ端子は外部制
御クロックの入力端子である。

このように構成した半導体記憶装置の動作を以下説明す
る。

通常の読み出し動作においては、ＣＬＫ端子により入力
した外部制御クロックによりクロックジェネレータ１２
の動作を開始し、先ず外部（Ａｄｒｅｓｓ端子）から入
力されたアドレス（以下［外部アドレスＪという。）を
ロウアドレスバッファ５て受は付けた後、ロウデコーダ
２により外部アドレスに対応したワード線を選択し、メ
モリセルアレイＩ内の中の情報を読み出し、この読み出
した情報をセンスアンプ回路群３により増幅する。そし
て、コラムアドレスバッファ６て受は付けた外部アドレ
スに対応したセンスアンプ回路をセンスアンプ回路群３
の中からコラムデコーダ４で選択することにより、外部
アドレスに対応した情報を抽出し、この情報をデータ入
出力コントローラ９で動作制御されたデータ出力バッフ
ァ７により外部（端子Ｄｏｕ７）に取り出す。

また、書き込み動作においては、上述読み出し動作とは
逆に、外部（端子り、、）からの情報をデータ入出力コ
ントローラ９で動作制御したデータ入力バッファ８によ
り取り込み、ロウデコーダ２により選択したワード線と
コラムデコーダ４により選択したセンスアンプ回路とに
より指定された記憶素子に、この選択したセンスアンプ
回路により情報を増幅した状態で書き込む。このように
、センスアンプ回路が動作することにより記憶素子内の
情報をリフレッシュする。

セルフリフレッシュ動作は、以下のように行う。

ＣＬＫ端子から入力する外部制御クロックによりセルフ
リフレッシュモードを設定することによって、クロック
ジェネレータ１２からリフレッシュコントローラ１１に
対して、セルフリフレッシュ状態を設定するセルフリフ
レッシュ活性化信号を送る。また、この際、基板温度検
出器１３は、半導体基板の温度を検知し、この温度の上
下変化に応じた制御信号をリフレッシュコントローラ１
１に出力する。

クロックジェネレータ１２によるセルフリフレッシュ活
性化信号および基板温度検出器１３による制御信号を受
は付けたリフレッシュコントローラ１１は、この際の半
導体基板の温度における記憶素子の情報保持特性に対応
した最適な周波数の信号を出力してリフレッシュ周期を
設定する゛。すなわち、基板温度検出器１３による半導
体基板の温度の上下変化に応した制御信号に応じ、リフ
レッシュ周期を短長に設定する。そして、リフレッシュ
周期の１周期毎にクロックジェネレータ１２およびリフ
レッシュアドレスカウンタ１０を動作させることにより
、通常の読み出し動作と同様に、リフレッシュアドレス
カウンタ１０の出力信号をアドレス入力としてロウアド
レスバッファ５か受け付け、ロウデコーダ２に転送する
ことにより、１本のワード線を選択する。そして、この
選択されたワード線に接続された記憶素子の情報を、セ
ンスアンプ回路群３により増幅し、再びメモリセルアレ
イｌ内の記憶素子に蓄積することにより１回のセルフリ
フレッシュ動作を完了する。

このようなセルフリフレッシュ動作は、メモリセルアレ
イｌ内の全ての記憶素子に対して実行する。すなわち、
リフレッシュアドレスカウンタ】Ｏがリフレッシュ１周
期毎に１ビツトずつカウントアツプし、ロウデコーダ２
によるワード線の選択を順次切り替えることにより、メ
モリセルアレイｌ内の全ての記憶素子に対してセルフリ
フレッシュ動作を実行する。

このように、基板温度検出器１３により、メモリセルア
レイ１．ロウアドレスバッファ５．ロウデコーダ２．コ
ラムアドレスバッファ６、コラムデコーダ４．センスア
ンプ回路群３．データ入出力コントローラ９．リフレッ
シュアドレスカウンタ１０．リフレッシュコントローラ
１１およびクロックジェネレータ１２を同時に形成した
半導体基板の温度を検知し、この温度の上下変化に応じ
た信号を制御信号とし、この制御信号をリフレッシュコ
ントローラ１１に入力し、リフレッシュコントローラ１
１により制御信号に応じてリフレッシュ周期を短長に設
定しクロックジェネレータ１２を動作制御することによ
り、半導体基板の温度変化に応じて、その情報保持特性
が変動するＤＲＡＭを構成する記憶素子に対して、任意
の基板温度における最適なリフレッシュ周期を設定し、
セルフリフレッシュ動作を実行させることのできるセル
フリフレッシュ機能内蔵型のＤＲＡＭを実現することが
できる。

なお、基板温度検出器１３の構成要素として、例えば、
半導体基板の表面に形成された不純物拡散領域からなる
抵抗体、半導体基板と、この半導体基板の電気的極性と
逆の極性を有し半導体基板の表面に形成した不純物拡散
領域とからなるダイオード、および半導体基板の表面に
形成され、異なる電気的極性を有した２種類の不純物拡
散領域からなるダイオード等を用いることができるが、
これらに限定されることなく、基板温度検出器１３の構
成要素は、その半導体基板の温度に応じた電気的特性の
変動が、ＤＲＡＭを構成する記憶素子の情報保持特性に
相関関係があるものであれば良い。

〔発明の効果〕

その結果、記憶素子に蓄積された電荷量により情ＩＨを
記憶するＤＲＡＭにおいて半導体基板の温度変化に依存
して情報保持特性の変動が発生するにも拘らず、半導体
基板の温度変化に応して、常に最適に記憶素子のリフレ
ッシュを行うことができ、最適なセルフリフレッシュ動
作を実現することができる半導体記憶装置を得ることが
できる。

【図面の簡単な説明】

第１図はこの発明の一実施例の半導体記憶装置の構成を
示すブロック図、第２図は従来の半導体記憶装置の構成
を示すブロック図、第３図は半導体記憶装置の記憶装置
の半導体基板温度に対する情報保持特性を示す温度特性
図である。ｌ・・・メモリセルアレイ、２・・・ロウデコーダ（行
選択回路）、３・・・センスアンプ回路群、４・・コラ
ムデコーダ（列選択回路）、５・・・ロウアドレスバッ
ファ（行アドレスバッファ）、６・・・コラムアドレス
バッファ（列アドレスバッファ）、７・・・データ出力
バッファ、８・・・データ入力バッファ、９・・・デー
タ入出力コントローラ、ｌＯ・・・リフレッシュアドレ
スカウンタ、１１・・・リフレッシュコントローラ、１
２・・・クロックジェネレータ、１３・・・基板温度検
出器

Claims

【特許請求の範囲】

（１）スイッチングトランジスタおよび電荷蓄積用容量
素子からなる記憶素子を複数個配置して構成したメモリ
セルアレイと、このメモリセルアレイ内の複数個のスイッチングトラン
ジスタのゲートに接続したワード線を選択する行選択回
路と、前記電荷蓄積用容量素子に記憶された情報の読み出しお
よび前記電荷蓄積用容量素子への情報の書き込みを行う
ためのセンスアンプ回路群と、このセンスアンプ回路群
の中から１つのセンスアンプ回路を選択する列選択回路
と、外部から入力されるアドレスを前記行選択回路に転送す
る行アドレスバッファと、外部から入力されるアドレスを前記列選択回路に転送す
る列アドレスバッファと、前記列選択回路により選択された前記センスアンプ回路
からの情報を外部へ転送するデータ出力バッファと、前記列選択回路により選択された前記センスアンプ回路
を介して、書き込むべき外部からの情報を前記電荷蓄積
用容量素子に転送するデータ入力バッファと、前記データ出力バッファおよび前記データ入力バッファ
を制御するデータ入出力コントローラと、前記行選択回
路に対してリフレッシュアドレスを与えるリフレッシュ
アドレスカウンタと、前記リフレッシュアドレスカウン
タの動作の制御および前記電荷蓄積用容量素子に保持し
た情報のリフレッシュ周期の設定を行うリフレッシュコ
ントローラと、前記行アトレスバッファと前記行選択回路と前記列アド
レスバッファと前記列選択回路と前記センスアンプ回路
と前記データ入出力コントローラと前記リフレッシュア
ドレスカウンタと前記リフレッシュコントローラとに対
して、各クロック信号を供給するクロックジェネレータ
と、前記メモリセルアレイと前記行アドレスバッファと前記
行選択回路と前記列アドレスバッファと前記列選択回路
と前記センスアンプ回路と前記データ入出力コントロー
ラと前記リフレッシュアドレスカウンタと前記リフレッ
シュコントローラと前記クロックジェネレータとが同時
に形成された半導体基板の温度を検知する基板温度検出
器とを備え、前記基板温度検出器による前記半導体基板の温度の上下
変化に応じた信号を制御信号とし、前記リフレッシュコ
ントローラにより前記制御信号に応じて前記リフレッシ
ュ周期を短長に設定して前記クロックジェネレータを動
作制御するようにした半導体記憶装置。
（２）前記基板温度検出器が、半導体基板の表面に形成
した不純物拡散領域からなる抵抗体を構成要素とした請
求項（１）記載の半導体記憶装置。
（３）前記基板温度検出器が、半導体基板の表面に形成
した前記半導体基板の極性と逆の極性の不純物拡散領域
と前記半導体基板とからなるダイオードを構成要素とし
た請求項（１）記載の半導体記憶装置。
（４）前記基板温度検出器が、半導体基板の表面に形成
した互いに異なる極性の２種類の不純物拡散領域からな
るダイオードを構成要素とした請求項（１）記載の半導
体記憶装置。