KR100515032B1 - 전압 제어 발진기 - Google Patents

Abstract

본 발명에 따른 전압 제어 발진기는 직렬 연결된 복수 개의 지연 소자들로 구성되며, 입력 신호를 지연시키기 위한 지연 회로와; 전원 전압, 온도 및 공정 변화에 관계없이 안정된 레벨의 전압을 발생하는 전압 발생 회로 및; 상기 전압을 전원으로 사용하여서, 온도 변화에 따른 상기 각 지연 소자의 지연 시간을 조정하기 위한, 가변 가능한 전류를 상기 지연 소자에 공급하는 전류원을 포함한다.

Description

전압 제어 발진기{VOLTAGE CONTROLLED OSCILLATOR}

본 발명은 전압 제어 발진기에 관한 것으로서, 구체적으로는 전원 전압, 온도 및 공정 변화에 관계없이 안정된 출력 주파수를 얻을 수 있는 전압 제어 발진기에 관한 것이다.

전압 제어 발생기 (voltage controlled oscillator : VCO)는 제어 입력에 따라 출력 주파수가 변화하는 가변 주파수 발진기이다. 특성상 제어 입력에 따른 출력 주파수의 선형성과 전원 전압에 노이즈 (noise)가 여기되었을 때라도 안정된 출력 주파수가 요구된다. 그러나, 통상 제어 입력에 따른 출력 주파수의 선형성은 쉽게 획득할 수 있으나, 외부 노이즈에 의해 전원 전압의 변동이 있을 때 안정된 출력 주파수를 얻기 어렵다.

따라서 본 발명의 목적은 전원 전압, 온도 및 공정 변화에 따라 안정된 출력 주파수를 획득할 수 있는 전압 제어 발생기를 제공하는 것이다.

(구성)

상술한 바와같은 목적을 달성하기 위한 본 발명의 일특징에 의하면, 전압 제어 발진기에 있어서: 직렬 연결된 복수 개의 지연 소자들로 구성되며, 입력 신호를 지연시키기 위한 지연 회로와; 전원 전압, 온도 및 공정 변화에 관계없이 안정된 레벨의 전압을 발생하는 전압 발생 회로 및; 상기 전압을 전원으로 사용하여서, 온도 변화에 따른 상기 각 지연 소자의 지연 시간을 조정하기 위한, 가변 가능한 전류를 상기 지연 소자에 공급하는 전류 원을 포함하는 것을 특징으로 한다.

이 실시예에 있어서, 상기 전압 발생 회로는 밴드 갭 레퍼런스를 포함하는 것을 특징으로 한다.

이 실시예에 있어서, 상기 지연 소자들 각각은 소오스, 드레인 및 게이트를 가지며, 상기 게이트가 전단의 출력에 제어되고 그리고 상기 소오스가 전원 전압에 연결되는 제 1의 PMOS 트랜지스터와; 소오스, 드레인 및 게이트를 가지며, 상기 게이트가 상기 전단의 출력에 제어되고 그리고 상기 드레인이 상기 제 1의 PMOS 트랜지스터의 드레인에 연결되고 그리고 상기 소오스가 접지된 제 1의 NMOS 트랜지스터와; 상기 제 1의 PMOS 트랜지스터와 상기 전원 전압 사이에 형성되는 전류 통로 및 상기 전류원에 연결되는 게이트를 가지는 제 2의 PMOS 트랜지스터 및; 상기 제 1의 NMOS 트랜지스터와 상기 접지 사이에 형성되는 전류 통로 및 상기 전류원에 연결되는 게이트를 가지는 제 2의 NMOS 트랜지스터를 포함하는 것을 특징으로 한다.

(작용)

이와같은 장치에 의해서, 전원 전압, 온도 및 공정 변화에 관계없이 안정된 출력 주파수를 얻을 수 있는 전압 제어 발진기를 구현할 수 있다.

(실시예)

이하 본 발명의 실시예에 따른 참조도면 도 1 내지 도 7에 의거하여 상세히 설명한다.

다음의 설명에서는 본 발명의 보다 철저한 이해를 제공하기 위해 특정한 상세들이 예를들어 한정되고 자세하게 설명된다. 그러나, 당해 기술분야에 통상의 지식을 가진 자들에게 있어서는 본 발명이 이러한 상세한 항목들이 없이도 상기한 설명에 의해서만 실시될 수 있을 것이다.

도 1은 본 발명에 따른 전압 제어 발진기의 회로 구성을 보여주는 블럭도이다.

도 1을 참조하면, 본 발명에 따른 전압 제어 발생기는 입력된 제어 전압에 따라 120Mhz-360Mhz의 출력 주파수를 갖는다. 기본적인 전압 제어 발진기는 지연 회로 (delay circuit) (100), 전압 조정 회로 (voltage regulating circuit) (120) 및 전류 보상 회로 (current compensating circuit) (140)을 포함한다. 본 발명에 따른 전압 제어 발진기는 지연 회로 (100)를 구성하는 지연 소자들 (101)-(105)의 전류량을 조절하여 그것의 지연 시간을 조정한다.

그 결과, 출력 주파수가 조정된다. 이를 위해서, 상기 전압 조정 회로 (120)는 전원 전압의 변화, 온도 및 공정 특성의 변화에 대한 보상을 행하고, 상기 전류 보상 회로 (140)는 최저 주파수시 온도 및 공정 특성에 대한 보상을 행한다.

도 2는 본 발명에 따른 전류 보상 회로를 보여주는 회로도이다. 도 3은 본 발명에 따른 전압 조정 회로를 보여주는 회로도이다. 그리고, 도 4는 전압 제어 발진기의 전원 전압 (VDDA)이 3.3V와 5V일 때 시뮬레이션 결과를 보여주는 도면이다.

도 3을 참조하면, 본 발명의 전압 조정 회로는 밴드 갭 레퍼런스 (band gap reference)의 출력 전압 (BG)과 조정기 (regulator)의 출력 전압이 저항에 의해 분주된 전압과 같도록 네가티브 피드 백 (negative feedback)이 되어 있으므로 조정기의 출력 전압 (regvdd)은 수학식 1과 같다.

[수학식 1]

전압 조정 회로 (120)의 출력 전압 (regvdd)은 3V 공정시 2.7V이며, 5V 공정시 3.5V로 설계하였다.

도 5는 본 발명에 따른 전압 조정 회로의 시뮬레이션 결과를 보여주는 도면이다. 도 5에 도시된 파형은 공정과 온도에 따른 전압 조정 회로의 출력 전압 변동과 밴드 갭 레퍼런스의 출력 전압 변동을 보여주고 있다. 온도와 공정에 대하여 밴드 갭 레퍼런스는 하기한 수학식 2와 같은 온도 계수를 갖는다.

[수학식 2]

이때 온도 계수를 구하면 수학식 3과 같다.

[수학식 3]

따라서, 공정이나 온도 변화 또는 전원 전압의 변화에 민감하지 않는 전원을 이용하여 내부 회로를 동작시킬 수 있다. 이 전압 조정 회로 (120)는 온도 변화에 둔감하도록 밴드 갭 레퍼런스 (30)를 이용하였고, 도 6에 밴드 갭 레퍼런스가 도시되어 있다.

도 7은 도 1의 지연 소자를 보여주는 회로도이다. 도 7에 도시된 바와같은 지연 소자 (101)-(105)은 커런트-스타브드 인버터 지연 소자라하며, 각 지연 소자 (101)-(105)의 지연 시간은 충방전되는 전류량에 의해 결정된다. 전압 제어 발진기의 전류를 제어하기 위해 도 2에 도시된 바와 같은 전압-전류 변환기 (V-I converter)로서 전류 보상 회로 (140)가 사용되었다. 도 7에서, 입력 전압 (V+)은 NMOS 트랜지스터 (M1)의 소오스에 드레솔드 전압만큼 강하되어 전달된다. 그러므로, 저항에 흐르는 전류는 수학식 4와 같다.

[수학식 4]

저항에 흐르는 전류는 전류 미러를 통해 전달되며 다음단에서 전류 보상 회로 (140)의 전류와 합해지게 된다. 이러한 전류 보상 회로 (140)를 통해 온도에 대한 전류 보상을 하여 이것을 전압 제어 발진기의 지연 시간을 결정하는 전류의 기준으로 사용하였다. NMOS 트랜지스터와 NMOS 트랜지스터의 기준을 icon(0:1)로 나타내었다.

이와 같이, 본 발명의 목적은 전압 제어 발진기 내의 전원 전압에 잡음이 여기되었을 때 그러한 잡음에 의한 출력 주파수의 변이를 최소화하고, 온도 및 반도체 공정 특성에 따라 민감하게 변화하는 반도체 소자의 특성을 보상해주는 전류 보상 회로 및 전압 조정 회로를 구현하여 최종적으로 안정된 출력 주파수를 획득할 수 있다.

이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를들어 설명한 것에 불과하며 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.

상기한 바와 같이, 전원 전압, 온도 및 제조 공정의 변화에 관계없이 안정된 출력 주파수를 얻을 수 있는 전압 제어 발생기를 구현할 수 있다.

도 1은 본 발명에 따른 전압 제어 발진기의 구성을 보여주는 블록도;

도 2는 본 발명의 바람직한 실시예에 따른 전류 보정 회로를 보여주는 회로도;

도 3은 본 발명의 바람직한 실시예에 따른 전압 조정 회로를 보여주는 회로도;

도 4는 3.3V 및 5V 공정시 전압 조정 회로의 출력 변화를 보여주는 도면;

도 5는 온도 변화에 따른 전압 조정 회로의 출력 변화 및 밴드 갭 레퍼런스의 출력 변화를 보여주는 도면;

도 6은 본 발명의 바람직한 실시예에 따른 밴드 갭 레퍼런스의 상세 회로를 보여주는 회로도; 그리고

도 7은 본 발명의 바람직한 실시예에 따른 지연 소자를 보여주는 회로도이다.

*도면의 주요 부분에 대한 부호 설명

100 : 지연 회로 101-105 : 지연 소자

120 : 전압 조정 회로 140 : 전류 보상 회로

Claims (2)

1. 전압 제어 발진기에 있어서:

   직렬 연결된 복수 개의 지연 소자들로 구성된 지연 회로와;

   전원 전압, 온도 및 공정 변화에 둔감한 밴드 갭 레퍼런스의 출력 전압과 전압발생회로 자신의 출력 전압을 소정의 저항을 통해 분압하여, 안정된 레벨의 전압을 발생하는 전압 발생 회로 및;

   상기 전압 발생 회로로부터 발생된 상기 전압을 전원으로 사용하여, 상기 지연 회로에 구비된 상기 지연 소자들의 전류량을 조절하여 그것의 지연 시간을 조정하는 전류 보상 회로를 포함하며,

   상기 전류 보상 회로는 상기 전압 발생 회로로부터 발생된 상기 전압을 전류로 변환하는 전압-전류 변환기인 것을 특징으로 하는 전압 제어 발진기.
2. 제 1 항에 있어서, 상기 각각의 지연 소자들은

   소오스, 드레인 및 게이트를 가지며, 상기 게이트가 전단의 출력에 제어되고, 그리고 상기 소오스가 전원 전압에 연결되는 제 1의 PMOS 트랜지스터와;

   소오스, 드레인 및 게이트를 가지며, 상기 게이트가 상기 전단의 출력에 제어되고 그리고 상기 드레인이 상기 제 1의 PMOS 트랜지스터의 상기 드레인에 연결되고, 그리고 상기 소오스가 접지된 제 1의 NMOS 트랜지스터와;

   상기 제 1의 PMOS 트랜지스터와 상기 전원 전압 사이에 형성되는 전류 통로 및 상기 전류 보상 회로에 연결되는 게이트를 가지는 제 2의 PMOS 트랜지스터 및;

   상기 제 1의 NMOS 트랜지스터와 상기 접지 사이에 형성되는 전류 통로 및 상기 전류 보상 회로에 연결되는 게이트를 가지는 제 2의 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 전압 제어 발진기.

Images