CN105867510A - 一种减小数字时钟延时单元温漂的架构 - Google Patents

一种减小数字时钟延时单元温漂的架构 Download PDF

Info

Publication number
CN105867510A
CN105867510A CN201610421310.XA CN201610421310A CN105867510A CN 105867510 A CN105867510 A CN 105867510A CN 201610421310 A CN201610421310 A CN 201610421310A CN 105867510 A CN105867510 A CN 105867510A
Authority
CN
China
Prior art keywords
delay
voltage
bandgap
tap
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610421310.XA
Other languages
English (en)
Inventor
涂波
张艳飞
谢长生
闫华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN201610421310.XA priority Critical patent/CN105867510A/zh
Publication of CN105867510A publication Critical patent/CN105867510A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Pulse Circuits (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

一种减小数字时钟延时单元温漂的架构，包括带隙基准电压源Bandgap，具有正温度系数，用于提供随温度升高而升高的基准电压VREF；线性稳压器LDO，用于抑制外部电源噪声，与带隙基准电压源Bandgap相连，接收带隙基准电压源Bandgap的基准电压VREF并输出内部电压VCCLDO；延迟链DELAY_LINE，由延时单元TAP构成，具有正温度特性，用于延迟时钟，与线性稳压器LDO相连，接收线性稳压器LDO的输出内部电压VCCLDO作为驱动电压。本发明的有益效果是，延迟链的输入电压是内部电压，其随着温度升高间接升高，从而使得延时单元延时缩短，这抵消了延时单元本身延时随着温度升高引起的延长，减小了延时单元TAP的温漂，从而提高了延迟锁相环的相移精度。

Description

一种减小数字时钟延时单元温漂的架构
技术领域
本发明属于半导体集成电路领域，具体涉及一种减小数字时钟延时单元温漂的架构，属于时钟管理技术领域。
背景技术
在延迟锁相环(DLL)中，需要使用延迟链对时钟进行去歪斜、频率合成以及相移。组成延迟链的基本单元是延时单元TAP，每个延时单元TAP的延时(T_TAP)约为几十皮秒，DLL的锁定过程即调整延时单元TAP的个数，使目标时钟相位与基准时钟相位对齐。当DLL一旦锁定就不再对时钟相位进行检测，但是当电源电压稳定不变，温度升高时，T_TAP会增大。即DLL锁定后，如果温度升高，时钟的相位关系将发生变化，然而DLL并不会重新锁定，这就影响了精度。
针对上述现有技术存在的问题，希望有一种架构设计，能够减小延时单元TAP因为温度产生的温漂，进而提高DLL的相移精度。
发明内容
本发明要解决的技术问题是：为了解决背景技术提出的问题，本发明提供一种减小数字时钟延时单元温漂的架构。
本发明解决其技术问题所采用的技术方案是：一种减小数字时钟延时单元温漂的架构，其特征在于，包括：
带隙基准电压源Bandgap，具有正温度系数，用于提供随温度升高而升高的基准电压VREF；
线性稳压器LDO，用于抑制外部电源噪声，与带隙基准电压源Bandgap相连，接收带隙基准电压源Bandgap的基准电压VREF并输出内部电压VCCLDO；
延迟链DELAY_LINE，由延时单元TAP构成，用于延迟时钟，与线性稳压器LDO相连，接收线性稳压器LDO的输出内部电压VCCLDO作为驱动电压；
线性稳压器LDO的输出内部电压VCCLDO与所述带隙基准电压源Bandgap的参考电压VREF呈线性关系；
延时单元TAP的延时T_TAP，随温度升高而增大；
延时单元TAP的延时T_TAP随输出内部电压VCCLDO的增大而减小；
延迟链DELAY_LINE包括至少一个延时单元TAP；
延时单元TAP具有差分结构。
本发明的有益效果是，延迟链的输入电压是内部电压，其随着温度升高间接升高，从而使得TAP的延时时间变短，这抵消了TAP本身延时随着温度升高引起的延长，减小了延时单元TAP的温漂，从而提高了延迟锁相环的相移精度。
附图说明
图1为本发明总体结构示意图。
图2为本发明的带隙基准电压源Bandgap结构示意图。
图3为本发明线性稳压器LDO的结构示意图。
图4为本发明延时单元TAP的结构示意图。
具体实施方式
现在结合附图对本发明作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本发明的基本结构，因此其仅显示与本发明有关的构成。
如图1所示，本发明设计的架构包括：带隙基准电压源Bandgap，如图2所示，用于提供基准电压VREF，Bandgap具有正温度系数，即该基准电压VREF随温度的升高而增大，且该VREF为LDO的参考电压；线性稳压器LDO采用传统结构，如图3所示，用于抑制外部电源噪声，其参考电压为VREF经过分压后的电压，该LDO的输出电压VCCLDO驱动延迟链DELAY_LINE；延迟链DELAY_LINE由至少一个延时单元TAP构成，起到延迟时钟的作用，与所述线性稳压器LDO相连，接收所述线性稳压器LDO的输出内部电压VCCLDO作为驱动电压；其中，单个延时单元TAP如图4所示，其输入时钟为差分时钟(A、AN)，输出也为差分时钟(Z、ZN)，EN为时钟复位端。当EN＝0时，输出时钟(Z、ZN)全为1；当EN＝1时，输出时钟Z、ZN分别为输入时钟A、AN延时了T_TAP后的时钟，其具有正温度特性，即延时单元TAP随着环境温度的升高，延时T_TAP也增加。
通常情况下，该Bandgap供电的电源VCCAUX为2.5V，输出电压VREF常温下为1.5V，LDO的参考电压通常为1.1V，由VREF分压后得到。由于延时单元TAP具有正温度特性，所以当温度升高时，延时单元的延时T_TAP会增大；另一方面，Bandgap为正温度系数，当温度升高时，VREF会随温度增大而增大，且VCCLDO与VREF两者呈线性关系，故VCCLDO也会随VREF的增大而增大，但VCCLDO增大会使时钟翻转速度变快，进而使得延时单元的延时T_TAP减小，所以，根据延时单元TAP的温度特性设置Bandgap合适的温度系数，进而使得因VCCLDO增大而减小的延时单元TAP延时在最大程度上抵消掉其因温度升高而增大的延时，从而减小了TAP的温漂，基本上实现零温漂。
在实施例中，当电源电压为1.1V(典型工艺角)时TAP的温度特性为+75fs/℃，即电压一定时温度每增加1℃，TAP延时增大75飞秒；当常温25℃(典型工艺角)时TAP的电压特性为-0.119fs/uV，即温度一定时电压每增大1uV，TAP延时减小0.119飞秒，在上述前提下，如果忽略温度对电压特性的影响，即假设任意温度下TAP的电压特性均为-0.119fs/uV，则我们可以设计一个正温度系数的Bandgap，使其温度系数为+630uV/℃，需要考虑的是，由于实际中TAP的电压特性也会随温度的变化而变化，所以不可能实现完全的零温漂，故考虑TAP电压特性的影响后，TAP的最终温漂为+12fs/℃，相比不采用该发明温漂+75fs/℃，温漂减小了84％，这样TAP就实现温漂最小化。在具体实施时，减少温漂的程度与不同延时单元TAP的温度特性、Bandgap的正温度系数等均有关，并不拘泥于上述实施例中的参数设置，技术人员可以根据实际情况具体设定。
以上述依据本发明的理想实施例为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。

Claims (6)

1.一种减小数字时钟延时单元温漂的架构，其特征在于，包括：
带隙基准电压源Bandgap，具有正温度系数，用于提供随温度升高而升高的基准电压VREF；
线性稳压器LDO，用于抑制外部电源噪声，与所述带隙基准电压源Bandgap相连，接收所述带隙基准电压源Bandgap的基准电压VREF并输出内部电压VCCLDO；
延迟链DELAY_LINE，由延时单元TAP构成，用于延迟时钟，与所述线性稳压器LDO相连，接收所述线性稳压器LDO的输出内部电压VCCLDO作为驱动电压。
2.根据权利要求1所述的一种减小数字时钟延时单元温漂的架构，其特征在于，所述线性稳压器LDO的输出内部电压VCCLDO与所述带隙基准电压源Bandgap的参考电压VREF呈线性关系。
3.根据权利要求1所述的一种减小数字时钟单元温漂的架构，其特征在于，所述延时单元TAP的延时T_TAP，随温度升高而增大。
4.根据权利要求1所述的一种减小数字时钟单元温漂的架构，其特征在于，所述延时单元TAP的延时T_TAP随所述输出内部电压VCCLDO的增大而减小。
5.根据权利要求1～3任一所述的一种减小数字时钟单元温漂的架构，其特征在于，所述延迟链DELAY_LINE包括至少一个延时单元TAP。
6.根据权利要求4所述的一种减小数字时钟单元温漂的架构，其特征在于，所述延时单元TAP具有差分结构。
CN201610421310.XA 2016-06-15 2016-06-15 一种减小数字时钟延时单元温漂的架构 Pending CN105867510A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610421310.XA CN105867510A (zh) 2016-06-15 2016-06-15 一种减小数字时钟延时单元温漂的架构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610421310.XA CN105867510A (zh) 2016-06-15 2016-06-15 一种减小数字时钟延时单元温漂的架构

Publications (1)

Publication Number Publication Date
CN105867510A true CN105867510A (zh) 2016-08-17

Family

ID=56650526

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610421310.XA Pending CN105867510A (zh) 2016-06-15 2016-06-15 一种减小数字时钟延时单元温漂的架构

Country Status (1)

Country Link
CN (1) CN105867510A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962323A (zh) * 2017-05-25 2018-12-07 中芯国际集成电路制造(上海)有限公司 时序控制电路
WO2024073910A1 (zh) * 2022-10-08 2024-04-11 长鑫存储技术有限公司 一种延时控制电路、方法和半导体存储器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476656B2 (en) * 1999-10-22 2002-11-05 Velio Communications, Inc. Low-power low-jitter variable delay timing circuit
KR100515032B1 (ko) * 1997-12-30 2005-12-01 삼성전자주식회사 전압 제어 발진기
CN101102110A (zh) * 2007-07-10 2008-01-09 中国人民解放军国防科学技术大学 用于高速压控振荡器的差分电路延迟单元
US20100007397A1 (en) * 2008-07-11 2010-01-14 Integrated Device Technology, Inc. Delay line circuit for generating a fixed delay
CN204928774U (zh) * 2015-07-13 2015-12-30 苏州市灵矽微系统有限公司 低温漂频率稳定时钟产生电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100515032B1 (ko) * 1997-12-30 2005-12-01 삼성전자주식회사 전압 제어 발진기
US6476656B2 (en) * 1999-10-22 2002-11-05 Velio Communications, Inc. Low-power low-jitter variable delay timing circuit
CN101102110A (zh) * 2007-07-10 2008-01-09 中国人民解放军国防科学技术大学 用于高速压控振荡器的差分电路延迟单元
US20100007397A1 (en) * 2008-07-11 2010-01-14 Integrated Device Technology, Inc. Delay line circuit for generating a fixed delay
CN204928774U (zh) * 2015-07-13 2015-12-30 苏州市灵矽微系统有限公司 低温漂频率稳定时钟产生电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962323A (zh) * 2017-05-25 2018-12-07 中芯国际集成电路制造(上海)有限公司 时序控制电路
WO2024073910A1 (zh) * 2022-10-08 2024-04-11 长鑫存储技术有限公司 一种延时控制电路、方法和半导体存储器

Similar Documents

Publication Publication Date Title
CN103984670B (zh) 用于利用多电压识别来提供功率的装置、系统和方法
CN102638246B (zh) 占空比调整电路
TW200711277A (en) Method for regulating an output signal circuit therefor
US10205445B1 (en) Clock duty cycle correction circuit
US11644854B2 (en) LDO, MCU, fingerprint module and terminal device
CN105867510A (zh) 一种减小数字时钟延时单元温漂的架构
CN103441670B (zh) 一种输出电压可控的电荷泵电路
CN103560768A (zh) 占空比调节电路
CN111404486A (zh) 一种基于自充电的低功耗晶体振荡器
CN103592990B (zh) 一种线性稳压电源及其电压调整方法
US20150381033A1 (en) Enhanced transient response for systems powered by energy harvesters
CN104216451B (zh) 具有温度补偿的v/i变换器
CN102545779A (zh) 一种无晶振时钟电路
CN103546157B (zh) 电流舵数模转换装置
CN104993816B (zh) 倍压电路
CN103152040B (zh) 一种缩小原子钟的原子能级跃迁动态探测频率范围的方法
CN109842291A (zh) 一种电荷泵电路及nor flash
CN111831043A (zh) 一种高精度振荡器电路
CN107317580B (zh) 一种高稳定性振荡器电路及其实现方法
US9851740B2 (en) Systems and methods to provide reference voltage or current
CN107422773A (zh) 数字低压差稳压器
CN210835772U (zh) 高精度振荡器电路
CN104267774B (zh) 一种线性电源
US8917122B1 (en) Frequency dividers
Li et al. A digitally calibrated low-power ring oscillator

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160817

RJ01 Rejection of invention patent application after publication