CN1331229C - 半导体集成电路 - Google Patents

半导体集成电路 Download PDF

Info

Publication number
CN1331229C
CN1331229C CNB2004100809900A CN200410080990A CN1331229C CN 1331229 C CN1331229 C CN 1331229C CN B2004100809900 A CNB2004100809900 A CN B2004100809900A CN 200410080990 A CN200410080990 A CN 200410080990A CN 1331229 C CN1331229 C CN 1331229C
Authority
CN
China
Prior art keywords
temperature
refresh
circuit
signal
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100809900A
Other languages
English (en)
Other versions
CN1614781A (zh
Inventor
小林广之
酒向淳匡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1614781A publication Critical patent/CN1614781A/zh
Application granted granted Critical
Publication of CN1331229C publication Critical patent/CN1331229C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Electronic Switches (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

在本发明中，温度检测电路检测到芯片温度高于第一边界温度，则将温度检测信号的电平设置为指示高温度状态的电平。温度检测电路检测到芯片温度低于第二边界温度，则将其电平设置为指示低温度状态的电平。控制电路根据所述温度检测信号的电平而改变其操作状态。即使芯片温度在所述边界温度附近波动，这也能防止控制电路操作状态的频繁切换，并因而降低了由于该切换操作而引起的控制电路电流消耗。而且，所述第一和第二边界温度设置了一个缓冲区，使得温度检测电路不会将电源噪声检测为温度变化。这可以防止温度检测电路和半导体集成电路发生故障。

Description

半导体集成电路
技术领域
本发明涉及具有温度检测电路的半导体集成电路。
背景技术
本申请基于2003年11月5日提出的日本专利申请No.2003-375276，并要求其优先权，在此通过引用而包含了该申请的全部内容。
传统上已将SRAM用作诸如移动电话之类的便携式设备的工作存储器。但是，移动设备所需的存储器容量已在逐年增加。因此，近年来采用具有动态存储器单元的DRAM或伪SRAM作为工作存储器。在成本相同时，作为工作存储器的DRAM可以具有更大的存储器容量，因为其存储器单元比SRAM的存储器单元小。
同时，安装在移动电话上的存储器需要功耗低，以使电池寿命长。为了增加连续待机时间，在移动电话中低待机电流尤为重要。即使在移动设备的非操作期间，DRAM和伪SRAM也需要对存储器单元定期进行刷新操作，而刷新操作是增加待机电流的一个因素。因此，设计出了各种方法以降低DRAM和伪SRAM中的待机电流。
例如，已经提出了某种技术，用于通过利用动态存储器单元所具有的数据保持时间随芯片温度降低而变长的特性，并在芯片温度低于一定的边界温度时设置长刷新间隔以降低刷新操作的频率，从而降低待机电流(例如在未经实审的日本专利申请No.平5-266658、No.平7-73668和No.平3-207084中所公开的)。
图1示出了动态存储器单元随温度变化的数据保持时间。如上所述，芯片温度越低，动态存储器单元的数据保持时间就越长。可以通过根据温度检测电路所检测到的边界温度Tth改变刷新间隔，来降低待机电流。
图2示出了具有温度检测电路的传统半导体集成电路的有问题的例子。当该半导体集成电路在边界温度Tth附近操作时，如果由于内部电路进行操作而引起的热量产生与由于内部电路操作终止而引起的热量释放这两个过程被重复，则温度检测电路的输出以短周期变化。结果，连接到温度检测电路输出端的控制电路响应于温度检测电路的输出而改变其操作状态(低功率操作和正常操作)。此切换操作增加了控制电路的电流消耗，从而减少了降低待机电流的效果。
图3示出了具有温度检测电路的传统半导体集成电路的问题的另一个例子。当半导体集成电路的内部电路的操作和未操作在边界温度Tth附近重复时，温度检测电路有时因为将电源噪声检测为温度变化而发生故障。因此，温度检测电路的输出以短周期变化。此时，如图2所示，因为连接到温度检测电路输出端的控制电路的操作状态以短周期切换，所以控制电路的电流消耗增加了。而且，图3所示的控制电路操作状态不考虑芯片温度就切换，使得半导体集成电路发生故障。
发明内容
本发明的一个目的是降低具有温度检测电路的半导体集成电路的电流消耗。
本发明的另一个目的是防止由于噪声而引起的温度检测电路故障，从而防止半导体集成电路发生故障。
根据本发明的半导体集成电路的一个方面，温度检测电路在检测到芯片温度从低变高并高于第一边界温度时，将温度检测信号的电平设置为指示高温度状态的电平。而且，所述温度检测电路在检测到所述芯片温度从高变低并低于不同于所述第一边界温度的第二边界温度时，将所述温度检测信号的电平设置为指示低温度状态的电平。控制电路根据所述温度检测信号的电平来改变其自身的操作状态。
在上述半导体集成电路中，控制电路的操作状态从某一状态变为另一状态时所依据的边界温度与其操作状态从另一状态变为所述某一状态时所依据的边界温度不同，使得即使芯片温度在边界温度附近波动，也能够防止控制电路的操作状态频繁切换。结果，就可以降低由于该切换操作而引起的控制电路的电流消耗。而且，因为第一边界温度和第二边界温度设置了缓冲区，所以温度检测电路不会将由于内部电流的操作而产生的电源噪声等检测为温度变化。结果，就可以防止温度检测电路和半导体集成电路发生故障。
根据本发明的半导体集成电路的另一方面，当所述芯片温度在所述第一边界温度和所述第二边界温度之间时，所述温度检测电路保持所述温度检测信号的电平。在上述半导体集成电路中，当芯片温度在第一边界温度和第二边界温度之间时保持温度检测信号的电平，这使得可以防止控制电路的操作状态频繁切换，这可以降低由于控制电路切换而引起的电流消耗。
根据本发明的半导体集成电路的另一方面，所述温度检测电路具有温度检测单元、第一差分放大器、第二差分放大器和触发器。所述温度检测单元具有串联连接在电源线和接地线之间的电阻元件和双极型晶体管，并从所述电阻元件与所述双极型晶体管间的连接节点生成对应于芯片温度的检测电压。所述第一差分放大器将对应于所述第一边界温度的第一参考电压与所述检测电压相比较。所述第二差分放大器将对应于所述第二边界温度的第二参考电压与所述检测电压相比较。所述触发器根据来自所述第一和第二差分放大器的比较结果来生成所述温度检测信号的电平。
在上述半导体集成电路中，可以通过利用所述双极型晶体管阈值电压随温度的变化，将芯片温度作为检测电压来监控。用第一和第二差分放大器来将检测电压分别与对应于第一和第二边界温度的第一和第二参考电压相比较，这使得可以用简单的电路来精确检测芯片温度的变化，以及可靠地切换控制电路的操作状态。
根据本发明的半导体集成电路的另一方面，所述温度检测电路具有温度检测单元、基本差分放大器、第一差分放大器、第二差分放大器和触发器。所述温度检测单元具有串联连接在电源线和接地线之间的电阻元件和双极型晶体管，并从所述电阻元件与所述双极型晶体管间的连接节点生成对应于芯片温度的检测电压。所述基本差分放大器将基本参考电压与所述检测电压相比较，以将该比较的结果作为基本检测电压而输出。所述第一差分放大器将对应于所述第一边界温度的第一参考电压与所述基本检测电压相比较。所述第二差分放大器将对应于所述第二边界温度的第二参考电压与所述基本检测电压相比较。所述触发器根据来自所述第一和第二差分放大器的比较结果来生成所述温度检测信号的电平。
此外，所述基本差分放大器对输出自温度检测单元的检测电压的放大，使得输入到所述第一和第二差分放大器的检测电压(基本检测电压)急剧变化。这使得即使半导体集成电路故障条件中的波动或其它条件使第一和第二差分放大器的特性产生变化，而这个变化又产生了偏移电压，当第一和第二边界温度彼此接近时也能够确保生成温度检测信号。
根据本发明的半导体集成电路的另一方面，电阻列由串连设置于电源线和接地线之间的多个电阻构成。电阻列从预定的电阻的连接节点分别生成第一及第二参考电压。可变电阻单元与电阻列串联连接，可改变电阻值。可通过改变可变电阻的电阻值来调节第一及第二参考电压的值。从而，可在不增加电路规模的情况下，形成可调节第一及第二参考电压的电路。
根据本发明的半导体集成电路的另一方面，通过将第一可变电阻和第二可变电阻配置在电阻列的电源线一侧及接地线一侧，能够简单且细致地调节第一及第二参考电压。
根据本发明的半导体集成电路的另一方面，使第一可变电阻和第二可变电阻的电阻值的总和通常为恒定，从而使第一及第二参考电压的电压差通常为恒定，由此可减小或增加第一及第二参考电压的值。其结果是，通常在发生恒定的温度变化时，温度检测电路能够改变温度检测信号的电平。
根据本发明的半导体集成电路的另一方面，可变电阻的电阻值由ROM电路预设。由此，根据制造条件的变化或者产品规格，可生成最佳的第一及第二参考电压，并能够制造出具有最佳特性的半导体集成电路。
根据本发明的半导体集成电路的另一方面，电压生成电路生成多种电压。开关电路从所述多种电压中选择两种，以将所选择的两种电压作为第一和第二参考电压而输出。ROM电路预设要由所述开关电路来选择的电压。在上述半导体集成电路中，通过根据ROM电路所设置的值对开关电路进行选择，就可以生成多个第一和第二参考电压。这使得所制造的半导体集成电路可以具有与制造条件及产品规格一致的最优特性。
根据本发明的半导体集成电路的另一方面，存储器阵列具有动态存储器单元。所述控制电路是刷新定时器，其被配置为根据所述温度检测信号的电平来改变刷新请求信号的生成周期，所述刷新请求信号用于刷新所述存储器单元。在上述半导体集成电路中，根据芯片温度来改变存储器单元的刷新周期，这使得可以降低半导体集成电路的功耗。
根据本发明的半导体集成电路的另一方面，命令译码器将读命令信号和写命令信号译码，所述读命令信号和写命令信号是通过外部终端提供来的访问请求。操作控制电路输出用于使存储器阵列进行操作的定时信号，以便响应于所述读命令信号和所述写命令信号而执行访问操作，并且响应于所述刷新请求信号而执行刷新操作。所述操作控制电路具有仲裁器，其被配置为在所述读命令信号或所述写命令信号与所述刷新请求信号冲突时，确定要将优先权给予所述访问操作和所述刷新操作中的哪一个。
可以有效地对所述刷新定时器进行操作以降低待机电流，因为上述半导体集成电路具有仲裁器，其被配置为在读命令或写命令与刷新命令相冲突时，确定先执行访问操作和刷新操作中的哪一个。
根据本发明的半导体集成电路的另一方面，命令译码器在正常操作模式期间将读命令信号、写命令信号和自刷新命令信号译码，所述读命令信号和写命令信号是通过外部终端提供来的访问请求，所述自刷新命令信号用于将正常操作模式变为自刷新模式。操作控制电路输出用于使存储器阵列进行操作的定时信号，以便响应于所述读命令信号和所述写命令信号而执行访问操作，并且响应于所述刷新请求信号而执行刷新操作。当所述命令译码器将所述自刷新命令信号译码时，所述刷新定时器开始操作。
在上述半导体集成电路中，可以有效地操作所述刷新定时器来降低待机电流(自刷新电流)，因为所述半导体集成电路具有所述自刷新模式。
根据本发明的半导体集成电路的另一方面，刷新定时器在从正常操作模式变为自刷新模式之后，直到生成预定数的刷新请求信号为止，将刷新请求信号的生成周期固定在短的一侧，而与温度检测信号的电平无关。刷新定时器在生成预定数的刷新请求信号之后，根据温度检测信号的电平切换生成周期。在刚变为自刷新模式之后，半导体集成电路的内部电路状态有时不稳定，并且，刷新定时器的振荡周期有时也不稳定。在这种情况下，通过将刷新请求信号的生成周期固定在短的一侧，可防止保持在存储器单元中的数据消失。即，可提高保持在存储器单元中的数据的可靠性。
根据本发明的半导体集成电路的另一方面，在温度检测信号的电平发生变化之后，且在生成了预定数的刷新请求信号之后，刷新定时器切换刷新请求信号的生成周期。通过从温度检测信号的电平发生变化到切换生成周期为止设置时间间隔，从而即使在由于电源噪声等原因使温度检测电路的检测暂时性地频繁发生的情况下，也能够可靠防止温度检测电路及半导体集成电路的误操作。
根据本发明的半导体集成电路的另一方面，生成周期并不在因从高温变到低温而使温度检测信号的电平变化之后变长，而是在从该电平变化生成了预定数的所述刷新请求信号之后才变长。此外，在因从低温变到高温而使温度检测信号的电平变化之后，生成周期响应该电平变化而变短。因芯片温度从高温变到低温而使温度检测信号的电平变化时，即，保持在存储器单元内的数据的可靠性向低的一侧转移时，通过将该转移时间偏移到慢的一侧，能够防止保持在存储器单元内的数据的可靠性下降。
附图说明
当结合附图来阅读以下详细描述时，本发明的特性、原理和作用将会变得更清楚，在附图中，相同的部分用相同的标号来指定，其中：
图1是一张特性图，示出了动态存储器单元随温度变化的数据保持时间；
图2是一张说明图，示出了具有温度检测电路的传统半导体集成电路的有问题的例子；
图3是一张说明图，示出了具有温度检测电路的传统半导体集成电路的另一个有问题的例子；
图4是一张框图，示出了本发明的半导体集成电路的第一实施例；
图5是一张框图，详细示出了图4所示的温度检测电路和刷新定时器；
图6是一张波形图，示出了图5所示的温度检测电路的操作；
图7是一张波形图，示出了在第一实施例中，温度检测电路和刷新定时器根据芯片温度的变化而进行的操作；
图8是一张框图，示出了本发明的半导体集成电路的第二实施例；
图9是一张电路图，详细示出了图8所示的参考电压设置电路和参考电压生成电路；
图10是一张电路图，示出了本发明的半导体集成电路的第三实施例的主要部分；
图11是一张波形图，示出了图10所示的温度检测电路的操作；
图12是一张框图，示出了本发明的半导体集成电路的第四实施例；
图13是一张电路图，详细示出了图12所示的温度检测电路；
图14是一张波形图，示出了在第四实施例中，温度检测电路和刷新定时器根据芯片温度的变化而进行的操作；
图15是一张框图，示出了本发明的半导体集成电路的第五实施例；
图16是一张框图，示出了本发明的半导体集成电路的第六实施例；
图17是一张电路图，详细示出了图16所示的参考电压设置电路及参考电压生成电路；
图18是一张电路图，示出了图17所示的参考电压生成电路的一个例子；
图19是一张电路图，示出了本发明的半导体集成电路的第七实施例的主要部件；
图20是一张框图，示出了本发明的半导体集成电路的第八实施例；
图21是一张波形图，示出了在第八实施例中，温度检测电路和刷新定时器根据芯片温度的变化而进行的操作；
图22是一张框图，示出了本发明的半导体集成电路的第九实施例；
图23是一张波形图，示出了在第九实施例中，温度检测电路和刷新定时器根据芯片温度的变化而进行的操作；
图24是一张电路图，示出了图17所示的参考电压生成电路的另一例子。
具体实施方式
在下文中，将使用附图来说明本发明的实施例。附图中的双层圆圈表示外部终端。在附图中，每条粗线所示的信号线都是由多条线组成的。粗线所连接到的方框的部分是由多个电路组成的。用与外部终端相同的标号和符号来指定通过这些外部终端提供的信号。用与信号相同的标号和符号来指定通过其来传输这些信号的信号线。
图4示出了本发明的半导体集成电路的第一实施例。使用CMOS工艺将此半导体集成电路形成为硅衬底上的伪SRAM。伪SRAM具有DRAM的存储器核和SRAM的接口。伪SRAM不接收外部刷新命令就在芯片内部周期性地执行刷新操作，从而保持写入存储器单元的数据。该伪SRAM用作安装在例如移动电话上的工作存储器。响应于通过外部终端提供的命令信号CMD(读命令信号和写命令信号)而执行读操作和写操作。
所述伪SRAM具有命令输入电路10、参考电压生成电路12、温度检测电路14、刷新定时器16、刷新地址生成器18、地址输入电路20、数据输入/输出电路22、操作控制电路24、地址切换电路26和存储器核28。注意，在图4中仅示出了说明本发明所必需的主要信号。
命令输入电路10(命令译码器)接收通过命令终端提供的命令信号CMD(例如，芯片使能信号/CE、写使能信号/WE、输出使能信号/OE等)。命令输入电路10将接收到的命令信号CMD(访问请求)译码，以输出用于使存储器核28进行操作的内部命令信号ICMD。
参考电压生成电路12生成阈值电压Vth1(第一参考电压)和阈值电压Vth2(第二参考电压)。阈值电压Vth1、Vth2分别对应于下面将要描述的第一边界温度Tth1和第二边界温度Tth2。
温度检测电路14在检测到伪SRAM的芯片温度从低温度转变到高于边界温度Tth1(由阈值电压Vth1表示)的高温度时，将温度检测信号TDET设置为低电平，以表示高温度状态。温度检测电路14在检测到所述芯片温度从高温度转变到低于边界温度Tth2(由阈值电压Vth2表示)的低温度时，将温度检测信号TDET的电平设置为高电平，以表示低温度状态。当芯片温度在边界温度Tth1、Tth2之间时，温度检测电路14保持温度检测信号TDET的电平。边界温度Tth1高于边界温度Tth2。
刷新定时器16以预定周期生成用于刷新存储器单元MC的刷新请求信号RREQ。刷新定时器16在温度检测信号TDET处于高电平时将定时器周期设置得长，而在温度检测信号TDET处于低电平时将所述定时器周期设置得短。换言之，刷新请求信号RREQ的输出频率在芯片温度低时就低，而在芯片温度高时就高。
刷新地址生成器18响应于刷新请求信号RREQ而执行计数操作，以输出由多个位组成的刷新地址信号RFA。刷新地址信号RFA是用于选择字线(word line)WL的行地址信号。
地址输入电路20接收提供自地址终端的地址信号ADD，并将接收到的信号作为行地址信号RA和列地址信号CA而输出。行地址信号RA用于选择字线WL。列地址信号CA用于选择位线(bit line)BLZ(或BLX)。
数据输入/输出电路22在读操作时将读数据输出到数据终端DQ(例如16位)，所述读数据是从存储器核28通过公共数据总线CDB传输来的。在写操作时，数据输入/输出电路22接收通过数据终端DQ提供的写数据，以将接收到的数据通过公共数据总线CDB传输到存储器核28。
操作控制电路24具有仲裁器25，其在异步输入的内部命令信号ICMD和刷新请求信号RREQ彼此冲突时，确定将优先权给予其中哪一个。在响应于刷新请求信号RREQ而执行刷新操作时，操作控制电路24输出刷新信号REFZ。刷新操作由仲裁器25，在响应于从伪SRAM外部提供的读命令或写命令而进行的读操作或写操作之间执行。也就是说，刷新操作是在伪SRAM内部自动执行的。操作控制电路24响应于仲裁器25已决定给予优先权的内部命令信号ICMD(读命令信号和写命令信号)或刷新请求信号RREQ(刷新命令信号)而输出定时信号TIMING，用于确定存储器核28中多个控制电路(以后要描述的字译码器WDEC、读出放大器(sense amplifier)SA等)的操作定时。
当地址切换电路26(在读操作、写操作或待机阶段期间)接收到低电平的刷新信号REFZ时，就将行地址信号RA作为内部行地址信号IRA输出。当地址切换电路26(在刷新操作期间)接收到高电平的刷新信号REFZ时，就将刷新地址信号RFA作为内部行地址信号IRA输出。这意味着，在读操作、写操作和待机阶段期间，选择从外部提供的行地址信号RA，并在刷新操作期间，选择内部生成的刷新地址信号RFA。
存储器核28具有字译码器WDEC、读出放大器SA、预充电电路PRE、存储器阵列ARY、列译码器CDEC、读出缓冲器(sense buffer)SB和写放大器WA。除了存储器阵列ARY以外的这些电路的操作定时都是由定时信号TIMING所分别设置的。
字译码器WDEC选择对应于内部行地址信号IRA的字线WL。读出放大器SA在读操作、写操作和刷新操作时将位线BLZ、BLX间的电压差放大。当存储器核未操作时，预充电电路PRE将位线BLZ、BLX设置为预定电压。
在读操作和写操作期间，列译码器CDEC根据列地址信号CA选择用于将位线BLZ、BLX与数据总线DB相连接的列开关，并将所选择的列开关与列线控制信号CLZ同步地打开。读出放大器SB在读操作时将数据总线DB上的读数据的信号量放大，以将其输出到公共数据总线CDB。写放大器WA在写操作时将公共数据总线CDB上的写数据的信号量放大，以将其输出到数据总线DB。
存储器阵列ARY具有排成矩阵的多个动态存储器单元MC，还具有连接到所述存储器单元MC的多个字线WL和多个位线对BLZ、BLX。存储器单元MC与典型的DRAM存储器单元相同，每个都具有以电荷形式保存数据的电容器(存储器节点)以及位于此电容器和位线BL之间的传输晶体管。所述传输晶体管的栅极连接到字线WL。
图5详细示出了图4所示的温度检测电路14和刷新定时器16。温度检测电路14具有温度检测单元14a、第一差分放大器14b、第二差分放大器14c、触发器14d等等。温度检测单元14a具有电阻元件R1(例如扩散电阻)和双极型晶体管BP1，它们连在内部电源线VII和接地线VSS之间。温度检测单元14a生成一个检测电压，该检测电压对应于来自电阻元件R1和双极型晶体管BP1间的连接节点N01的芯片温度。例如，随着芯片温度的升高，双极型晶体管BP1的阈值电压降低，因此节点N01处的电压下降。
差分放大器14b将表示第一边界温度Tth1的阈值电压Vth1与检测电压N01相比较。差分放大器14b的输出节点N02在检测电压N01＜阈值电压Vth1时变为高电平，而在检测电压N01＞阈值电压Vth1时变为低电平。差分放大器14c将表示第二边界温度Tth2的阈值电压Vth2与检测电压N01相比较。差分放大器14c的输出节点N04在检测电压N01＞阈值电压Vth2时变为高电平，而在检测电压N01＜阈值电压Vth2时变为低电平。分别连接到差分放大器14b、14c的输出的反相器形成节点N02、N04的波形并将其反相，并且将反相后的波形通过节点N03、N05而输出到触发器14d。
触发器14d在节点N03从高电平变为低电平时将温度检测信号TDET变为低电平，而在节点N05从高电平变为低电平时将温度检测信号TDET变为高电平。
刷新定时器16具有环形振荡器16a、分频器16b和选择器16c。环形振荡器16a具有级联连接的奇数级反相器，并输出具有预定周期的振荡信号。分频器16b具有级联连接的多级1/2分频器，用于对所述振荡信号进行分频。选择器16c根据温度检测信号TDET的逻辑电平，从输出自所述1/2分频器中预定的两个分频器的分频后信号中选择一个，并将所选择的分频后信号作为刷新请求信号RREQ而输出。注意，输出要被输入给选择器16c的已分频信号的1/2分频器，并不限于图中所示的那两个1/2分频器，而是可以根据伪SRAM的设计和规格来确定。
图6示出了图5所示的温度检测电路14的操作。图5所示的温度检测单元14a根据芯片温度而生成节点N01的电压。当芯片温度从低温度变为超过边界温度Tth2的高温度时(图6(a))，差分放大器14c的输出节点N04从高电平变为低电平，并且节点N05从低电平变为高电平(图6(b))。此时，因为节点N03处于高电平，所以触发器14d的输出(TDET)保持高电平(图6(c))。
当芯片温度从低温度变为超过边界温度Tth1的高温度时(图6(d))，差分放大器14b的输出节点N02从低电平变为高电平，并且节点N03从高电平变为低电平(图6(e))。此时，因为节点N05处于高电平，所以触发器14d的输出(TDET)从高电平变为低电平(图6(f))。
相反，当芯片温度从高温度变为低于边界温度Tth1的低温度时(图6(g))，差分放大器14b的输出节点N02从高电平变为低电平，并且节点N03从低电平变为高电平(图6(h))。此时，因为节点N05处于高电平，所以触发器14d的输出(TDET)保持低电平(图6(i))。
当芯片温度从高温度变为低于边界温度Tth2的低温度时(图6(j))，差分放大器14c的输出节点N04从低电平变为高电平，并且节点N05从高电平变为低电平(图6(k))。此时，因为节点N03处于高电平，所以触发器14d的输出(TDET)从低电平变为高电平(图6(I))。从而，温度检测电路14具有施密特触发功能，并且当芯片温度在边界温度Tth1、Tth2之间时，温度检测信号TDET指示先前的值。
图7示出了在第一实施例中，温度检测电路14和刷新定时器16根据芯片温度的变化而进行的操作。仅当芯片温度超过边界温度Tth2并进一步超过Tth1时(图7(a))，温度检测信号TDET才从高电平变为低电平。而且，仅当芯片温度变得低于边界温度Tth1并进一步变得低于Tth2时(图7(b))，温度检测信号TDET才从低电平变为高电平。换言之，当芯片温度在边界温度Tth1附近波动(图7(c))、在边界温度Tth2附近波动(图7(d，e))、以及在边界温度Tth1、Tth2之间波动(图7(f，g))时，温度检测信号TDET的电平不变。在本发明中，边界温度Tth1、Tth2以这种方式设置了一个缓冲区，使得可以防止温度检测信号TDET的输出电平由于伪SRAM内部电路操作所造成的芯片温度微小变化或电源噪声而频繁变化。因此，可以使温度检测电路14的操作更稳定。结果，就可以防止温度检测电路14发生故障，从而防止伪SRAM发生故障。
当温度检测信号TDET处于高电平时，刷新定时器16使刷新请求信号RREQ的生成间隔更长。在芯片温度低时，存储器单元MC的数据保持时间变长，使得即使降低刷新频率，保持在存储器单元MC中的数据也不会丢失。另一方面，在芯片温度高时，存储器单元MC的数据保持时间变短，使得必须通过提高刷新频率来防止保持在存储器单元MC中的数据丢失。根据芯片温度而改变刷新频率，使得可以防止刷新定时器16等的不必要操作，以降低待机电流。此外，可以防止当温度在边界温度Tth1和Tth2附近波动时刷新周期的频繁切换。因此，可以防止温度检测电路14和刷新定时器16的电流消耗增加，以及由所述切换操作所造成的待机电流增加。
在上述这个实施例中，用两个边界温度Tth1、Tth2作为参考，来改变温度检测电路14所输出的温度检测信号TDET的逻辑电平，并且当芯片温度在边界温度Tth1、Tth2之间时保持温度检测信号TDET的逻辑电平，这使得即使芯片温度在边界温度Tth1或Tth2附近波动，也可以防止刷新请求信号RREQ周期的频繁变化。结果，就可以降低刷新定时器16中用于改变刷新请求信号RREQ周期(存储器单元MC的刷新周期)的切换操作的频率。因此，就可以降低具有仲裁器25的伪SRAM的待机电流，所述仲裁器确定访问操作和刷新操作的执行顺序。
温度检测电路14的温度检测单元14a能通过利用双极型晶体管BP1阈值电压随温度的变化，将芯片温度作为检测电压N01来监控。而且，差分放大器14b、14c将检测电压N01与分别对应于边界温度Tth1、Tth2的阈值电压Vth1、Vth2相比较，使得可以用简单的电路来精确地检测芯片温度的变化。
图8示出了本发明的半导体集成电路的第二实施例。用相同的标号和符号来指定与在第一实施例中所说明的元件相同的元件，并将省略对其的详细说明。用CMOS工艺，在硅衬底上将此实施例的半导体集成电路形成为伪SRAM。
所述伪SRAM具有参考电压生成电路30，其代替了第一实施例的参考电压生成电路12。而且，另外还形成了参考电压设置电路32。其它配置与第一实施例的配置基本相同。
参考电压设置电路32输出四位的设置信号SET，以便分别初始设置要由参考电压生成电路30所生成的阈值电压Vth1、Vth2的值。设置信号SET的逻辑在伪SRAM制造过程中是固定的。参考电压生成电路30生成阈值电压Vth1、Vth2，所述阈值电压所具有的值根据设置信号SET的逻辑而得到。
图9详细示出了图8所示的参考电压设置电路32和参考电压生成电路30。在此例子中，仅示出了用于生成阈值电压Vth1的电路。伪SRAM具有与图9中相同的电路用于生成阈值电压Vth2。
参考电压设置电路32具有输出熔丝信号(fuse signal)FS1、FS0的ROM电路32a，熔丝信号的逻辑在伪SRAM制造过程中是固定的；还具有译码器32b，其将熔丝信号FS1、FS0译码，并输出设置信号SET(SET11、SET10、SET01、SET00)。ROM电路32a具有两个ROM单元32c、32d。ROM单元32c、32d中的每一个都具有串联连接在内部电源线VII和接地线VSS之间的熔丝和nMOS晶体管，以及连接到所述熔丝与所述nMOS晶体管间连接节点的反相器。所述nMOS晶体管在其栅极处连接到内部电源线VII，以恒定导通并起到高阻值电阻元件的作用。
存在有熔丝的ROM单元(32c或32d)输出低电平的熔丝信号(FS1或FS0)。熔丝已熔断的ROM单元(32c或32d)输出高电平的熔丝信号(FS1或FS0)。这两个熔丝中的每一个都在伪SRAM制造过程中根据制造规格而熔断或不熔断，使得译码器32b仅将设置信号中的一个设置为低电平。注意，设置信号SET11、SET10、SET01、SET00的尾号表示熔丝信号FS1、FS0的逻辑。例如，当熔丝信号FS1、FS0的逻辑是二进制数“10”时，设置信号SET10保持低电平，而其它设置信号SET11、SET01、SET00保持高电平。
参考电压生成电路30具有串联连接在内部电源线VII和接地线VSS之间的多个电阻元件，还具有开关电路30a，用于将相邻两个电阻元件间连接节点中的一个连接到阈值电压Vth1的输出节点。开关电路30a由多组CMOS传输门和一个反相器组成，并且当设置信号SET处于低电平时，相应的CMOS传输门导通。在此例子中，根据设置信号SET(SET11、SET10、SET01、SET00)的逻辑而生成四种阈值电压Vth1。分别根据这四种所生成的阈值电压Vth1来设置阻值。
此实施例已描述了一个例子，其中为阈值电压Vth1、Vth2中的每一个都形成了参考电压生成电路30。但是，串联连接在内部电源线VII和接地线VSS之间的多个电阻元件可以公用，用于生成阈值电压Vth1、Vth2，从而用一个参考电压生成电路来生成阈值电压Vth1、Vth2。
在此实施例中，也可以获得与上述第一实施例中相同的效果。此外，在此实施例中，参考电压设置电路32和开关电路30a使得能够生成多种阈值电压Vth1、Vth2。因此，可以根据制造条件的变动，或者根据产品规格(功耗规格)，来制造具有最优特性的伪SRAM。
图10示出了本发明的半导体集成电路的第三实施例的主要部分。用相同的标号和符号来指定与在第一实施例中所说明的元件相同的元件，并将省略对其的详细说明。在此实施例中，温度检测电路34与第一和第二实施例中的温度检测电路14不同。其它配置与第一和第二实施例的基本相同。因此，在图10中仅示出了温度检测电路34。
温度检测电路34由图5所示的温度检测电路14加上一个基本差分放大器34a组成。基本差分放大器34a位于电阻元件R1与双极型晶体管BP1间的连接节点N10，以及差分放大器14b、14c的输入节点N11之间。基本差分放大器34a将预设的阈值Vth10(基本参考电压)与检测电压N10相比较，以将比较结果作为基本检测电压N11输出。差分放大器14b将阈值电压Vth11与基本检测电压N11相比较。差分放大器14c将基本检测电压N11与阈值电压Vth12相比较。
图11示出了图10所示的温度检测电路34的操作。基本检测电压N11在检测电压N10＞阈值电压Vth10时(图11(a))变为高电平，而在相反状态下变为低电平(图11(b))。这里，将阈值电压Vth10设置为阈值电压Vth1、Vth2的中值。
接收基本检测电压N11的差分放大器14b、14c，以及触发器14d的操作与第一实施例(图6)中的相同。在此实施例中，差分放大器14b、14c通过差分放大器34a而接收到温度检测单元14a所产生的检测电压N10。因此，可以将平缓变化的检测电压N10转换为急剧变化的基本检测电压N11。这使得与第一实施例相比，可以在节点N14、N12处进行急剧的电压变化。
在此实施例中，也可以获得与上述第一实施例中相同的效果。此外，在此实施例中，因为可以使节点N14、N12处的电压变化变得急剧，所以即使制造条件的变动造成差分放大器14b、14c特性的变化而且该变化造成了偏移电压，也可以可靠地生成温度检测信号TDET。结果，就可以防止温度检测电路34发生故障，从而即使在其规格使得阈值电压Vth12、Vth11(边界温度Tth1、Tth2)彼此接近的伪SRAM中，也可以可靠地生成温度检测信号TDET。或者，即使阈值电压Vth12、Vth11由于制造条件的变动而变化，也可以可靠地生成温度检测信号TDET。
图12示出了本发明的半导体集成电路的第四实施例。用相同的标号和符号来指定与在第一实施例和第二实施例中所说明的元件相同的元件，并将省略对其的详细说明。用CMOS工艺，在硅衬底上将此实施例的半导体集成电路形成为伪SRAM。
所述伪SRAM具有参考电压生成电路36、温度检测电路38、刷新定时器40和参考电压设置电路42，它们代替了第二实施例的参考电压生成电路30、温度检测电路14、刷新定时器16和参考电压设置电路32。其它配置与第二实施例的基本相同。
参考电压生成电路36生成四个对应于边界温度Tth1、Tth2、Tth3、Tth4的阈值电压Vth1、Vth2、Vth3、Vth4。温度检测电路38将根据伪SRAM芯片温度而检测到的电压与阈值电压Vth1-4相比较，以根据比较结果而输出2位的温度检测信号TDET1-2。刷新定时器40根据温度检测信号TDET1-2来改变定时器周期。这意味着，根据温度检测信号TDET1-2来设置刷新请求信号RREQ的生成间隔(输出频率)。
参考电压设置电路42输出8位的设置信号SET，以便分别对要由参考电压生成电路36生成的阈值电压Vth1-4的值进行初始设置。用设置信号SET的2位对阈值电压Vth1-4中的每一个进行初始设置。与第二实施例中一样，设置信号SET的逻辑在伪SRAM的制造过程中是固定的。
图13详细示出了图12所示的温度检测电路38。用于生成温度检测信号TDET的温度检测单元14a、差分放大器14b、14c以及触发器14d与第一实施例的温度检测电路14(图5)中的相同。而且，温度检测电路38具有用于生成温度检测信号TDET2的差分放大器38b、38c和触发器38d。将温度检测单元14a的输出(检测电压N31)公共输入到差分放大器14b、14c、38b、38c。
由差分放大器38b、38c、触发器38d等组成的温度检测信号TDET2的生成器与由差分放大器14b、14c、触发器14d等组成的温度检测信号TDET1的生成器相同。差分放大器38b将阈值电压Vth3与检测电压N31相比较，以将比较结果输出到输出节点N36。差分放大器38c将检测电压N31与阈值电压Vth4相比较，以将比较结果输出到输出节点N38。
图14示出了温度检测电路38和刷新定时器40根据芯片温度变化而进行的操作。温度检测电路38在检测到伪SRAM的芯片温度从低温度转变到超过边界温度Tth1(由阈值电压Vth1表示)的高温度时，将温度检测信号TDET1设置为低电平，以表示高温度状态(图14(a，b))。因此，仅当芯片温度超过边界温度Tth2并进一步超过Tth1时，温度检测信号TDET1才从高电平变为低电平。温度检测电路38在检测到所述芯片温度从高温度转变到低于边界温度Tth2(由阈值电压Vth2表示)的低温度时，将温度检测信号TDET1设置为高电平，以表示低温度状态(图14(c，d))。因此，仅当芯片温度变得低于边界温度Tth1并进一步变得低于Tth2时，温度检测信号TDET1才从低电平变为高电平。
而且，温度检测电路38在检测到伪SRAM的芯片温度从低温度转变到超过边界温度Tth3的高温度时，将温度检测信号TDET2设置为低电平，表示高温度状态(图14(e，f))。因此，仅当芯片温度超过边界温度Tth4并进一步超过Tth3时，温度检测信号TDET2才从高电平变为低电平。温度检测电路38在检测到所述芯片温度从高温度转变到低于边界温度Tth4(由阈值电压Vth4表示)的低温度时，将温度检测信号TDET2设置为高电平，表示低温度状态(图14(g，h))。因此，仅当芯片温度变得低于边界温度Tth3并进一步变得低于Tth4时，温度检测信号TDET2才从低电平变为高电平。
当芯片温度在边界温度Tth1、Tth2之间以及在边界温度Tth3、Tth4之间时，温度检测电路38保持温度检测信号TDET1-2的电平。而且，当芯片温度在边界温度Tth1、边界温度Tth2、边界温度Tth3和边界温度Tth4附近波动时，温度检测信号TDET1-2的电平不变。将所述边界温度定义为Tth1＞Tth2＞Tth3＞Tth4。
当温度检测信号TDET1-2的逻辑值是“11”时，刷新定时器40将刷新请求信号RREQ的生成间隔设置得长。当温度检测信号TDET1-2的逻辑值是“10”时，刷新定时器40将刷新请求信号RREQ的生成间隔设置为标准值。当温度检测信号TDET1-2的逻辑值是“00”时，刷新定时器40将刷新请求信号RREQ的生成间隔设置得短。
在此实施例中，也可以获得与上述第一和第二实施例相同的效果。此外，在此实施例中，刷新频率根据芯片温度而灵敏变化，使得可以防止刷新定时器40等的不必要操作，并且进一步降低待机电流。
图15示出了本发明的半导体集成电路的第五实施例。用相同的标号和符号来指定与在第一实施例中所说明的元件相同的元件，并将省略对其的详细说明。用CMOS工艺，在硅衬底上将此实施例的半导体集成电路形成为DRAM。该DRAM在正常操作模式期间，响应于外部命令CMD而执行读操作、写操作或刷新操作(自动刷新)。
所述DRAM在自刷新模式期间响应于内部周期性生成的刷新请求信号RREQ而执行刷新操作。将所述DRAM用作安装在例如笔记本个人电脑上的工作存储器。
所述DRAM具有命令输入电路44、参考电压生成电路46、温度检测电路48、刷新定时器50和操作控制电路52，它们代替了第一实施例的命令输入电路10、参考电压生成电路12、温度检测电路14、刷新定时器16和操作控制电路24。其它配置与第一实施例的基本相同。
在正常操作模式期间，命令输入电路44(命令译码器)接收通过命令终端提供来的命令信号CMD(例如，行地址选通信号/RAS、列地址选通信号/CAS、写使能信号/WE，等等)。命令输入电路44将接收到的命令信号CMD(读命令、写命令或自动刷新命令)译码，以输出用于使存储器核28执行读操作、写操作或刷新操作(自动刷新)的内部命令信号ICMD。
而且，当通过命令终端CMD接收到自刷新命令时，命令输入电路44将自刷新信号SREF作为内部命令信号ICMD而输出，用于将芯片从正常操作模式转变到自刷新模式。在自刷新模式期间，命令输入电路44不接受访问请求(读命令、写命令)和自动刷新命令。
当接收到自刷新信号SREF时，将参考电压生成电路46、温度检测电路48和刷新定时器50激活用于操作。换言之，这些电路46、48、50在正常操作模式期间停止操作。在正常操作模式期间不需要的电路就停止操作，这使得能够降低DRAM的功耗。参考电压生成电路46、温度检测电路48和刷新定时器50的基本功能与第一实施例的参考电压生成电路12、温度检测电路14和刷新定时器16的相同。
在正常操作模式期间，当从命令输入电路44接收到读命令、写命令或自动刷新命令时，操作控制电路52输出定时信号TIMING，用于使存储器核28执行读操作、写操作或刷新操作。当在自刷新模式期间接收到刷新请求信号RREQ时，操作控制电路52输出定时信号TIMING，用于使存储器核28执行刷新操作。操作控制电路52的操作与第一实施例的操作控制电路24的相同。但是，在此实施例中，读请求或写请求不与刷新请求相冲突。因此，操作控制电路没有仲裁器。
在此实施例中，也可以获得与上述第一实施例相同的效果。此外，在此实施例中，还可以降低具有自刷新模式的DRAM中的待机电流(自刷新电流)。
图16示出了本发明的半导体集成电路的第六实施例。用相同的标号来指定与在第一及第二实施例中所说明的元件相同的元件，并将省略对其的详细说明。用CMOS工艺，在硅衬底上将此实施例的半导体集成电路形成为伪SRAM。
伪SRAM具有参考电压生成电路54和参考电压设置电路56，它们代替了第二实施例的参考电压生成电路30和参考电压设置电路32。其它结构与第二实施例相同。
参考电压设置电路56输出三位的熔丝信号FS，以便分别初始设定要由参考电压生成电路54所生成的阈值电压Vth1、Vth2的值。熔丝信号FS的逻辑在伪SRAM制造过程中固定。参考电压生成电路54与第二实施例一样，生成阈值电压Vth1、Vth2，所述阈值电压所具有的值对应熔丝信号FS的逻辑。
图17详细示出了图16所示的参考电压设置电路56及参考电压生成电路54。参考电压设置电路56具有分别输出熔丝信号FS(FS1-3)的ROM部分56a(ROM电路)，所述熔丝信号FS(FS1-3)的逻辑在伪SRAM制造过程中是固定的。ROM部分56a的结构与第二实施例(图9)的ROM32c、32d相同。
参考电压生成电路54具有译码器54a、可变电阻54b、54c(可变电阻单元)及由串联连接的三个电阻构成的电阻列54d。译码器54a对三位的熔丝信号FS1-3的逻辑进行译码，激活8位的译码信号中的某一个，而禁止剩余的译码信号。8位的译码信号是提供给可变电阻54b、54c双方的通用信号。
可变电阻54b(第一可变电阻)、电阻列54d以及可变电阻54c(第二可变电阻)串联连接在内部电源线VII和接地线VSS之间。从电阻列的相互邻接的两个电阻的连接节点生成阈值电压Vth1(或者Vth2)。
可变电阻54b、54c根据被激活的译码信号设定电阻值。此时，可变电阻54b、54c的电阻值的总和并不基于激活的译码信号，而是总为恒定的。即，如果可变电阻54b的电阻值增加某一值，则可变电阻54c的电阻值将减少相同值。由此，可变电阻54b、电阻列54d以及可变电阻54c的电阻值的总和不变。由此，可使流经这些电阻的电流值总为恒定，进而可使阈值电压Vth1、Vth2之差总为恒定。由于电压差恒定，从而可使边界温度Tth1、Tth2的温度差总为恒定，所述边界温度用于温度检测电路14改变温度检测信号TDET的电平，由此温度检测电路14的设计变得容易。
此外，通过增加可变电阻54b的电阻值，并减少可变电阻54c的电阻值来降低阈值电压Vth1、Vth2。同样地，通过减少可变电阻54b的电阻值，并增加可变电阻54c的电阻值来增大阈值电压Vth1、Vth2。
图18示出了图17所示的参考电压生成电路54的一个例子。可变电阻54b具有并列连接在内部电源线VII和电阻列54d之间的电阻R1-R8以及与各电阻R1-R8串联连接的开关SW。开关SW接收来自译码器54a的译码信号中的某一个。接收了被激活的译码信号的开关SW闭合，剩余的开关SW断开。由此，电阻R1-R8中的某一电阻将与电阻列54d相连。电阻R1-R8的电阻值按此顺序变大。相互邻接的电阻(例如R1和R2、或者R5和R6)的电阻值之差被设定成完全相等。
可变电阻54c的结构，除开关SW接收的译码信号的顺序相反以外，与可变电阻54b相同。在此实施例中，根据译码信号，可变电阻54b、54c的电阻R1、R8与电阻列54d连接，或者可变电阻54b、54c的电阻R4、R5与电阻列54d连接。因此，如上所述，可变电阻54b、54c的电阻值的总和总为恒定。
在此实施例中，也能够获得与上述的第一及第二实施例相同的效果。而且，在此实施例中，由于使用可变电阻54b、54c形成参考电压生成电路54，因此能够在电阻列54d的相同的连接节点生成不同电压的阈值电压Vth1(或者Vth2)。从而，不需要在电阻列54d上形成用于选择阈值电压Vth1(或者Vth2)的开关(例如，图9的开关电路30a)，从而可简单地构成电阻列54d。
通过使可变电阻54b、54c的电阻值的总和总为恒定，能够增加或减少阈值电压Vth1、Vth2并使它们的电压差总为恒定。因此，在发生了恒定的温度变化时，温度检测电路14常常可使温度检测信号TDET的电平变化。从而，能够容易地设计与温度检测相关的电路。
图19示出了本发明半导体集成电路的第七实施例的主要部件。用相同的标号来指定与在第一、第四及第六实施例中所说明的元件相同的元件，并将省略对其的详细说明。在此实施例中，参考电压设置电路56及参考电压生成电路58与第四实施例的参考电压设置电路42及参考电压生成电路36不同。其他结构与第四实施例相同。因此，在图19中，只示出构成伪SRAM的电路中的参考电压设置电路56及参考电压生成电路58。由于参考电压设置电路56与第六实施例的相同，因此省略说明。
参考电压生成电路58形成有电阻列54e，以代替第六实施例的电阻列54d。其他结构与第六实施例的参考电压生成电路54的逻辑结构相同。电阻列54e具有串联连接的四个电阻。从相互邻接的两个电阻的连接节点生成阈值电压Vth1(或者Vth2、Vth3、Vth4)。
在此实施例中，也能够获得与上述第一、第二、第四及第六实施例相同的效果。
图20示出了本发明半导体集成电路的第八实施例。用相同的标号来指定与在第一及第五实施例中所说明的元件相同的元件，并将省略对其的详细说明。用CMOS工艺，在硅衬底上将此实施例的半导体集成电路形成为具有自刷新功能的DRAM。DRAM在正常操作模式期间，响应于外部命令CMD而执行读操作、写操作或刷新操作(自动刷新)。
DRAM在自刷新模式期间响应在内部周期性生成的刷新请求信号RREQ而执行刷新操作。例如，将DRAM用作安装在笔记本个人电脑上的工作存储器。DRAM具有刷新定时器60，以代替第五实施例的刷新定时器50。其他结构与第五实施例相同。
参考电压生成电路46、温度检测电路48以及刷新定时器60在接收自刷新信号SREF期间被激活而进行操作。即，这些电路46、48、60在正常操作模式期间停止操作。
而且，在DRAM刚从正常操作模式变为自刷新模式之后，刷新定时器60不管芯片温度而将刷新请求信号RREQ的生成周期初始设定得短。换言之，即使在芯片温度比Tth2低的情况下，刷新请求信号RREQ的生成周期也不变长。其他的操作与第五实施例相同。在刚变为自刷新模式之后，DRAM内部的电源电压的状态有时不稳定。此外，刷新定时器60的振荡周期也有时不稳定。通过将刷新请求信号RREQ的生成周期设定在短的一侧，直至不稳定状态过去为止，可使DRAM稳定地进行操作。换言之，可防止保持在存储器单元MC中的数据消失，从而可提高保持在存储器单元MC中的数据的可靠性。
图21示出了第八实施例中的根据芯片温度的变化而进行的温度检测电路48及刷新定时器60的操作。在自刷新信号SREF从低电平变为高电平，DRAM变为自刷新模式时，刷新定时器60不依赖于芯片温度而将刷新请求信号RREQ的生成周期设定得短(图21(a))。刷新定时器60在生成两次刷新请求信号RREQ之后，根据芯片温度来切换刷新请求信号RREQ的生成周期(图21(b))。
在此例中，在从正常操作模式向自刷新模式切换时，芯片温度低于Tth2。因此，刷新请求信号RREQ的生成周期本应设定得长。但是，在DRAM的内部操作从刚变为自刷新模式开始到稳定为止的期间，使刷新请求信号RREQ的生成周期短，由此，如上所述，可防止保持在存储器单元MC中的数据消失。
在此实施例中，也能够获得与上述第一及第五实施例相同的效果。而且，在此实施例中，刷新定时器60从变为自刷新模式开始的预定期间，不管芯片温度而使刷新请求信号RREQ的生成周期短。因此，在刚变为刷新模式之后的内部操作不稳定期间，能够可靠地对存储器单元MC进行刷新，从而可提高保持在存储器单元MC中的数据的可靠性。
图22示出了本发明半导体集成电路的第九实施例。用相同的标号来指定与在第一实施例中所说明的元件相同的元件，并将省略对其的详细说明。用CMOS工艺，在硅衬底上将此实施例的半导体集成电路形成为伪SRAM。伪SRAM具有刷新定时器62，以代替第一实施例的刷新定时器16。其他结构与第一实施例相同。
在因芯片温度从高温变到低温而使温度检测信号TDET变为高电平时，刷新定时器62并不将刷新请求信号RREQ的周期从短的一侧立刻切换为长的一侧。在温度检测信号TDET变化之后，且在生成两次刷新请求信号RREQ之后，才切换刷新请求信号RREQ的周期，将其设定得长。刷新周期，在其短的时候比长的时候可靠性高。在转移到可靠性低的一侧时，将转移时期偏移到慢的一侧，由此，即使温度检测电路14万一因电源噪声等原因而错误地反复检测出温度下降的情况下，也能够防止保持在存储器单元MC中的数据消失。其结果是，可提高保持在存储器单元MC中的数据的可靠性，从而可以可靠地防止温度检测电路及半导体集成电路的误操作。
另一方面，在因芯片温度从低温变到高温而温度检测信号TDET变为低电平时，刷新定时器62立刻将刷新请求信号RREQ的周期从长的一侧切换为短的一侧。转移到可靠性高的一侧时，通过快速进行所述切换，能够与上述相同地防止保持在存储器单元MC中的数据消失。
图23示出了第九实施例中的根据芯片温度的变化而进行的温度检测电路14及刷新定时器62的操作。温度检测信号TDET仅在芯片温度低于边界温度Tth1，且低于Tth2时，才从低电平变为高电平(图23(a))。此时，刷新定时器60并不立刻切换刷新请求信号RREQ的生成周期，而使其保持短的状态(图23(b))。刷新定时器60自温度检测信号TDET变为高电平之后响应第二次的刷新请求信号RREQ的生成而将刷新请求信号RREQ的生成周期设定得长(图23(c))。
另一方面，温度检测信号TDET仅在芯片温度超过边界温度Tth2，且超过Tth1时，才从高电平变为低电平(图23(d))。此时，刷新定时器60同步于温度检测信号TDET的下降沿而将刷新请求信号RREQ的生成周期设定得短(图23(e))。
在此实施例中，也能够获得与第一实施例相同的效果。而且，在此实施例中，从温度检测信号TDET的电平从低电平(高温)变为高电平(低温)开始到切换刷新请求信号RREQ的生成周期为止设置时间间隔，从而即使在由于电源噪声等原因温度检测电路14的检测大幅度地发生变化的情况下，也能够可靠防止温度检测电路14及伪SRAM的误操作。其结果是，可提高保存在存储器单元MC中的数据的可靠性。
注意，上述实施例描述了将本发明应用于伪SRAM芯片和DRAM芯片的例子。但是，并非要将本发明限于这种实施例。例如，可以将本发明应用于安装在系统LSI上的伪SRAM核和DRAM核。
上述实施例描述了将本发明应用于伪SRAM和DRAM的例子。并非要将本发明限于这种实施例。例如，可以将本发明应用于其中的内部时钟信号根据芯片温度而变化的逻辑LSI等。
而且，可以将上述第二至第四、以及第六、第七和第九实施例应用于DRAM而非伪SRAM。
在上述的第二至第四、以及第六和第七实施例中，叙述了在伪SRAM的制造过程(例如，试验过程)中使用具有熔丝的ROM电路来初始设定阈值电压Vth1、Vth2等的例子。本发明并不限于所述的实施例。例如，在伪SRAM的制造过程(例如，装配过程)中，也可以将熔丝信号FS1等的信号线通过焊线直接连接在电源线VII或者接地线VSS上。
在上述第二实施例中，叙述了为了生成阈值电压Vth1、Vth2，而对应阈值电压Vth1、Vth2分别形成参考电压设置电路32及参考电压生成电路30的例子。本发明并不限于所述的实施例。例如，也可以为阈值电压Vth1、Vth2形成通用的参考电压设置电路32，并将从参考电压设置电路32输出的设定信号SET共同输出给与阈值电压Vth1、Vth2分别对应的参考电压生成电路30。
在上述第六实施例中，叙述了将电阻R1-R8并联连接在电源线VII及接地线VSS和电阻列54d之间，从而构成可变电阻54b、54c的例子。本发明并不限于所述的实施例。例如，如图24所示，也可以将多个电阻R9串联连接在电源线VII及接地线VSS和电阻列54d之间来构成可变电阻54e、54f。此时，将所有的电阻R9的电阻值设定成相同。而且，九个电阻R9并不依靠闭合的开关而总是连接在电源线VII和接地线VSS之间。通常，利用扩散电阻或者接线电阻制造电阻9。因此，即使在半导体制造过程的制造条件发生变动的情况下，所有电阻值R9的电阻值变化量也一样。即，总能够制造电阻R9，使所有电阻R9的电阻值相同。其结果是，即使在制造条件发生变动的情况下，也能够使可变电阻54e、54f的电阻值的总和总为恒定。
以上，对本发明进行了详细的说明，但上述的实施例及其变形例仅为本发明的一个例子，本发明并不局限于此。在不脱离本发明的范围内可进行各种变更，这是很清楚的。

Claims (18)

1.一种半导体集成电路，包括：
温度检测电路，当检测到芯片温度从低温变到高温并高于第一边界温度时，所述温度检测电路将温度检测信号的电平设置为指示高温度状态的电平，当检测到所述芯片温度从高温变到低温并低于比所述第一边界温度低的第二边界温度时，所述温度检测电路将所述温度检测信号的电平设置为指示低温度状态的电平，当所述芯片温度在所述第一边界温度和所述第二边界温度之间时，所述温度检测电路保持所述温度检测信号的电平；和
控制电路，根据所述温度检测信号的电平来改变其自身的操作状态；
所述温度检测电路包括：
温度检测单元，生成与所述芯片温度对应的检测电压；
第一差分放大器，对与所述第一边界温度对应的第一参考电压和所述检测电压进行比较；
第二差分放大器，对与所述第二边界温度对应的第二参考电压和所述检测电压进行比较；以及
触发器，根据来自所述第一和第二差分放大器的比较结果来生成所述温度检测信号的电平。
2.如权利要求1所述的半导体集成电路，其中，所述温度检测单元具有电阻元件和双极型晶体管，并从所述电阻元件与所述双极型晶体管间的连接节点生成对应于所述芯片温度的检测电压，所述电阻元件与所述双极型晶体管串联连接在电源线和接地线之间。
3.如权利要求1所述的半导体集成电路，其中还包括：
电阻列，其由串联连接在电源线和接地线之间的多个电阻构成，从预定的电阻的连接节点分别生成所述第一及第二参考电压；和
可变电阻单元，其与所述电阻列串联连接，可改变电阻值。
4.如权利要求3所述的半导体集成电路，其中，
所述可变电阻单元具有第一可变电阻和第二可变电阻，所述第一可变电阻配置在所述电阻列和所述电源线之间，所述第二可变电阻配置在所述电阻列和所述接地线之间。
5.如权利要求4所述的半导体集成电路，其中，
设定所述第一及第二可变电阻的电阻值以使它们的电阻值之和总为恒定。
6.如权利要求3所述的半导体集成电路，其中，
包括ROM电路，所述ROM电路预设所述可变电阻单元的电阻值。
7.如权利要求1所述的半导体集成电路，其中，所述温度检测电路还包括基本差分放大器，其对基本参考电压与所述检测电压进行比较，以将所述比较的结果作为基本检测电压而输出，
所述第一和第二差分放大器接收所述基本检测电压来作为所述检测电压。
8.如权利要求7所述的半导体集成电路，其中还包括：
电阻列，其由串联连接在电源线和接地线之间的多个电阻构成，从预定的电阻的连接节点分别生成所述第一及第二参考电压；和
可变电阻单元，其与所述电阻列串联连接，可改变电阻值。
9.如权利要求8所述的半导体集成电路，其中，
所述可变电阻单元具有第一可变电阻和第二可变电阻，所述第一可变电阻配置在所述电阻列和所述电源线之间，所述第二可变电阻配置在所述电阻列和所述接地线之间。
10.如权利要求9所述的半导体集成电路，其中，
设定所述第一及第二可变电阻的电阻值以使它们的电阻值之和总为恒定。
11.如权利要求8所述的半导体集成电路，其中还包括ROM电路，所述ROM电路预设所述可变电阻单元的电阻值。
12.如权利要求1所述的半导体集成电路，还包括：
电压生成电路，生成多种电压；
开关电路，从所述多种电压中选择两种，以将所选择的两种电压作为第一和第二参考电压而输出；和
ROM电路，预设要由所述开关电路来选择的电压。
13.如权利要求1所述的半导体集成电路，还包括具有动态存储器单元的存储器阵列，
所述控制电路是刷新定时器，其根据所述温度检测信号的电平来改变刷新请求信号的生成周期，所述刷新请求信号用于刷新所述存储器单元。
14.如权利要求13所述的半导体集成电路，还包括：
命令译码器，将读命令信号和写命令信号译码，所述读命令信号和写命令信号是通过外部终端提供来的访问请求；和
操作控制电路，其输出定时信号，该定时信号用于使所述存储器阵列进行操作，以便响应于所述读命令信号和所述写命令信号而执行访问操作，并且响应于所述刷新请求信号而执行刷新操作，
所述操作控制电路具有仲裁器，当所述读命令信号或所述写命令信号与所述刷新请求信号冲突时，所述仲裁器确定要将优先权给予所述访问操作和所述刷新操作中的哪一个。
15.如权利要求13所述的半导体集成电路，还包括：
命令译码器，其在正常操作模式期间将读命令信号、写命令信号和自刷新命令信号译码，所述读命令信号和写命令信号是通过外部终端提供来的访问请求，所述自刷新命令信号用于将所述正常操作模式变为自刷新模式；和
操作控制电路，其输出定时信号，该定时信号用于使所述存储器阵列进行操作，以便响应于所述读命令信号和所述写命令信号而执行访问操作，并且响应于所述刷新请求信号而执行刷新操作，
当所述命令译码器将所述自刷新命令信号译码时，所述刷新定时器开始操作。
16.如权利要求15所述的半导体集成电路，其中，
所述刷新定时器在从所述正常操作模式变为所述自刷新模式之后，直至生成预定数的所述刷新请求信号为止，不管所述温度检测信号的电平而将所述刷新请求信号的生成周期固定在短的一侧，并在生成了预定数量的所述刷新请求信号之后，响应所述温度检测信号的电平而切换所述生成周期。
17.如权利要求13所述的半导体集成电路，其中，
所述刷新定时器在所述温度检测信号的电平发生变化，且在生成了预定数量的所述刷新请求信号之后，切换所述刷新请求信号的生成周期。
18.如权利要求13所述的半导体集成电路，其中，
所述刷新定时器在由于从高温变到低温而所述温度检测信号的电平发生变化，且依照该电平变化而生成了预定数量的所述刷新请求信号之后，使所述生成周期变长，在由于从低温变到高温而所述温度检测信号的电平发生变化之后，响应该电平变化而使所述生成周期变短。
CNB2004100809900A 2003-11-05 2004-10-26 半导体集成电路 Expired - Fee Related CN1331229C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003375276 2003-11-05
JP375276/2003 2003-11-05
JP187938/2004 2004-06-25
JP2004187938A JP4477429B2 (ja) 2003-11-05 2004-06-25 半導体集積回路

Publications (2)

Publication Number Publication Date
CN1614781A CN1614781A (zh) 2005-05-11
CN1331229C true CN1331229C (zh) 2007-08-08

Family

ID=34436952

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100809900A Expired - Fee Related CN1331229C (zh) 2003-11-05 2004-10-26 半导体集成电路

Country Status (5)

Country Link
US (3) US7149644B2 (zh)
EP (1) EP1530218B1 (zh)
JP (1) JP4477429B2 (zh)
CN (1) CN1331229C (zh)
DE (1) DE602004007865T2 (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050118952A (ko) * 2004-06-15 2005-12-20 삼성전자주식회사 히스테리리스 특성을 갖는 온도 감지 회로
KR100610011B1 (ko) * 2004-07-29 2006-08-09 삼성전자주식회사 셀프 리프레쉬 주기 제어회로
JP4838518B2 (ja) * 2005-02-22 2011-12-14 富士通セミコンダクター株式会社 半導体記憶装置
US7532532B2 (en) 2005-05-31 2009-05-12 Micron Technology, Inc. System and method for hidden-refresh rate modification
CN100449901C (zh) * 2005-09-22 2009-01-07 华为技术有限公司 一种防止设备内部燃烧向外蔓延的装置
KR100791918B1 (ko) * 2006-05-08 2008-01-04 삼성전자주식회사 셀프 보정 기능을 가지는 온도 센서 회로 및 그 방법
JP4850578B2 (ja) * 2006-05-19 2012-01-11 富士通セミコンダクター株式会社 半導体記憶装置及びリフレッシュ周期制御方法
KR100832029B1 (ko) * 2006-09-28 2008-05-26 주식회사 하이닉스반도체 온도 정보 출력 장치 및 그를 갖는 반도체 소자
KR100834403B1 (ko) * 2007-01-03 2008-06-04 주식회사 하이닉스반도체 안정적인 셀프리프레쉬 동작을 수행하는 메모리장치 및셀프리프레쉬주기 제어신호 생성방법
US8175555B2 (en) * 2007-05-07 2012-05-08 Analogix Semiconductor, Inc. Apparatus and method for termination powered differential interface periphery
US8063504B2 (en) 2007-05-07 2011-11-22 Analogix Semiconductor, Inc. Systems and methods for powering circuits for a communications interface
US8035359B2 (en) 2007-05-07 2011-10-11 Analogix Semiconductor, Inc. Apparatus and method for recovery of wasted power from differential drivers
US9041241B2 (en) 2007-05-07 2015-05-26 Analogix Semiconductor, Inc. Systems and methods for powering a charging circuit of a communications interface
WO2009008081A1 (ja) * 2007-07-12 2009-01-15 Fujitsu Microelectronics Limited 半導体装置
JP5006739B2 (ja) * 2007-09-10 2012-08-22 株式会社リコー 温度検出回路およびそれを用いた電子機器
TW200912265A (en) * 2007-09-12 2009-03-16 Unisense Technology Co Ltd Adjustment method and adjustment system for temperature sensing component
EP2232341A1 (en) 2007-12-27 2010-09-29 Arçelik Anonim Sirketi Safety circuit for a household appliance
US7876135B2 (en) * 2008-02-29 2011-01-25 Spectra Linear, Inc. Power-on reset circuit
JP5303985B2 (ja) * 2008-03-27 2013-10-02 富士通セミコンダクター株式会社 半導体記憶装置、半導体記憶装置の動作方法およびメモリシステム
US8449173B1 (en) * 2008-04-10 2013-05-28 Google Inc. Method and system for thermal testing of computing system components
US8552791B2 (en) * 2008-09-23 2013-10-08 Decicon, Inc. Protected power switch with low current consumption
JP5498047B2 (ja) * 2009-04-01 2014-05-21 株式会社東芝 半導体集積回路
JP2011170943A (ja) 2010-02-22 2011-09-01 Sony Corp 記憶制御装置、記憶装置、記憶装置システム
JP5738141B2 (ja) * 2011-09-20 2015-06-17 ルネサスエレクトロニクス株式会社 半導体装置及び温度センサシステム
CN103544987B (zh) * 2012-07-09 2016-04-27 晶豪科技股份有限公司 具有自我更新时序电路的半导体存储器元件
JP6101047B2 (ja) * 2012-11-07 2017-03-22 キヤノン株式会社 情報処理装置及びその制御方法、並びにプログラム
JP2014098978A (ja) * 2012-11-13 2014-05-29 Sony Corp メモリ制御装置、メモリシステム、情報処理システムおよびメモリ制御方法
US9147461B1 (en) 2012-11-28 2015-09-29 Samsung Electronics Co., Ltd. Semiconductor memory device performing a refresh operation, and memory system including the same
KR102254098B1 (ko) * 2014-11-20 2021-05-20 삼성전자주식회사 온도를 센싱할 수 있는 반도체 칩, 및 상기 반도체 칩을 포함하는 반도체 시스템
US9999025B2 (en) * 2016-03-08 2018-06-12 Verily Life Sciences Llc Beacon using an FBAR-based oscillator
US10284132B2 (en) 2016-04-15 2019-05-07 Emerson Climate Technologies, Inc. Driver for high-frequency switching voltage converters
US9933842B2 (en) 2016-04-15 2018-04-03 Emerson Climate Technologies, Inc. Microcontroller architecture for power factor correction converter
US10763740B2 (en) 2016-04-15 2020-09-01 Emerson Climate Technologies, Inc. Switch off time control systems and methods
US10656026B2 (en) 2016-04-15 2020-05-19 Emerson Climate Technologies, Inc. Temperature sensing circuit for transmitting data across isolation barrier
US10305373B2 (en) 2016-04-15 2019-05-28 Emerson Climate Technologies, Inc. Input reference signal generation systems and methods
US10277115B2 (en) 2016-04-15 2019-04-30 Emerson Climate Technologies, Inc. Filtering systems and methods for voltage control
US10770966B2 (en) 2016-04-15 2020-09-08 Emerson Climate Technologies, Inc. Power factor correction circuit and method including dual bridge rectifiers
US10212657B2 (en) 2016-04-27 2019-02-19 Verily Life Sciences Llc Bluetooth low energy beacon with FBAR-based oscillator-per-channel
US10097387B1 (en) 2016-08-15 2018-10-09 Verily Life Sciences Llc Temperature-stable FBAR transmitter
JP2019101515A (ja) * 2017-11-29 2019-06-24 ルネサスエレクトロニクス株式会社 半導体装置及びその電源監視方法
US10497423B1 (en) * 2018-05-14 2019-12-03 Nanya Technology Corporation Frequency-adjusting circuit, electronic memory, and method for determining a refresh frequency for a plurality of dram chips
KR20200065703A (ko) * 2018-11-30 2020-06-09 에스케이하이닉스 주식회사 메모리 시스템
CN113870917B (zh) * 2020-06-30 2023-09-12 长鑫存储技术有限公司 半导体装置
JP2022035175A (ja) * 2020-08-20 2022-03-04 キオクシア株式会社 半導体記憶装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4903106A (en) * 1987-09-28 1990-02-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor power device integrated with temperature protection means
JPH05266658A (ja) * 1992-01-21 1993-10-15 Matsushita Electric Ind Co Ltd 温度検知回路およびダイナミック・ランダムアクセス・メモリ装置
US5278796A (en) * 1991-04-12 1994-01-11 Micron Technology, Inc. Temperature-dependent DRAM refresh circuit
JPH0773668A (ja) * 1993-07-14 1995-03-17 Samsung Electron Co Ltd 半導体メモリ装置のセルフリフレッシュ周期調節回路
US5600281A (en) * 1993-06-28 1997-02-04 Mitsubishi Denki Kabushiki Kaisha Oscillator circuit generating a clock signal having a temperature dependent cycle and a semiconductor memory device including the same
US5875142A (en) * 1997-06-17 1999-02-23 Micron Technology, Inc. Integrated circuit with temperature detector
US6134667A (en) * 1997-05-09 2000-10-17 Kabushiki Kaisha Toshiba Computer system and its cooling control method
US6134167A (en) * 1998-06-04 2000-10-17 Compaq Computer Corporation Reducing power consumption in computer memory
US6489831B1 (en) * 1999-08-31 2002-12-03 Stmicroelectronics S.R.L. CMOS temperature sensor

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4730228A (en) * 1986-03-21 1988-03-08 Siemens Aktiengesellschaft Overtemperature detection of power semiconductor components
JPH03207084A (ja) 1990-01-08 1991-09-10 Nec Corp ダイナミック型半導体メモリ
US6281760B1 (en) * 1998-07-23 2001-08-28 Texas Instruments Incorporated On-chip temperature sensor and oscillator for reduced self-refresh current for dynamic random access memory
JP2001332082A (ja) 2000-05-18 2001-11-30 Nec Corp 強誘電体メモリ
JP4021643B2 (ja) * 2001-10-29 2007-12-12 富士通株式会社 温度検出機能を備えた半導体装置
FR2834343B1 (fr) 2001-12-28 2004-04-09 St Microelectronics Sa Detecteur thermique
US6921199B2 (en) * 2002-03-22 2005-07-26 Ricoh Company, Ltd. Temperature sensor
JP4363871B2 (ja) * 2003-03-19 2009-11-11 Ｏｋｉセミコンダクタ株式会社 半導体装置
WO2004095465A1 (ja) * 2003-04-23 2004-11-04 Fujitsu Limited 半導体記憶装置
US7027343B2 (en) * 2003-09-22 2006-04-11 Micron Technology Method and apparatus for controlling refresh operations in a dynamic memory device
JP4237109B2 (ja) * 2004-06-18 2009-03-11 エルピーダメモリ株式会社 半導体記憶装置及びリフレッシュ周期制御方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4903106A (en) * 1987-09-28 1990-02-20 Mitsubishi Denki Kabushiki Kaisha Semiconductor power device integrated with temperature protection means
US5278796A (en) * 1991-04-12 1994-01-11 Micron Technology, Inc. Temperature-dependent DRAM refresh circuit
JPH05266658A (ja) * 1992-01-21 1993-10-15 Matsushita Electric Ind Co Ltd 温度検知回路およびダイナミック・ランダムアクセス・メモリ装置
US5600281A (en) * 1993-06-28 1997-02-04 Mitsubishi Denki Kabushiki Kaisha Oscillator circuit generating a clock signal having a temperature dependent cycle and a semiconductor memory device including the same
JPH0773668A (ja) * 1993-07-14 1995-03-17 Samsung Electron Co Ltd 半導体メモリ装置のセルフリフレッシュ周期調節回路
US6134667A (en) * 1997-05-09 2000-10-17 Kabushiki Kaisha Toshiba Computer system and its cooling control method
US5875142A (en) * 1997-06-17 1999-02-23 Micron Technology, Inc. Integrated circuit with temperature detector
US6134167A (en) * 1998-06-04 2000-10-17 Compaq Computer Corporation Reducing power consumption in computer memory
US6489831B1 (en) * 1999-08-31 2002-12-03 Stmicroelectronics S.R.L. CMOS temperature sensor

Also Published As

Publication number Publication date
EP1530218A2 (en) 2005-05-11
US7844411B2 (en) 2010-11-30
US20050093618A1 (en) 2005-05-05
DE602004007865T2 (de) 2007-12-20
US7532996B2 (en) 2009-05-12
US7149644B2 (en) 2006-12-12
DE602004007865D1 (de) 2007-09-13
EP1530218B1 (en) 2007-08-01
EP1530218A3 (en) 2005-08-31
JP4477429B2 (ja) 2010-06-09
US20070043522A1 (en) 2007-02-22
US20090204358A1 (en) 2009-08-13
JP2005158222A (ja) 2005-06-16
CN1614781A (zh) 2005-05-11

Similar Documents

Publication Publication Date Title
CN1331229C (zh) 半导体集成电路
US7495974B2 (en) Delay selecting circuit for semiconductor memory device
KR100795545B1 (ko) 다이내믹형 램의 데이터 보존방법 및 반도체기억장치
US6449204B1 (en) Dynamic semiconductor memory device capable of rearranging data storage from a one bit/one cell scheme in a normal mode to a one bit/two cell scheme in a twin-cell mode for lengthening a refresh interval
KR100895661B1 (ko) 반도체 메모리
US6297624B1 (en) Semiconductor device having an internal voltage generating circuit
US8045411B2 (en) Semiconductor memory device with temperature sensing device capable of minimizing power consumption in refresh
US6424142B1 (en) Semiconductor device operable in a plurality of test operation modes
KR20060048431A (ko) 반도체 기억장치 및 리프레시 주기 제어 방법
US7995414B2 (en) Semiconductor memory device, method of operating semiconductor memory device, and memory system
US8645095B2 (en) Synchronous multi-temperature sensor for semiconductor integrated circuits
JP4962301B2 (ja) 半導体集積回路およびシステム
JP4664126B2 (ja) 半導体メモリ
EP1530217A2 (en) Semiconductor integrated circuit having temperature detector
KR20030043619A (ko) 반도체 집적 회로 및 반도체 집적 회로의 시험 방법
JP2907136B2 (ja) スタティックｒａｍのテスト回路
JPH01125798A (ja) ダイナミックメモリのリダンダンシロールコール方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081024

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20081024

Address after: Tokyo, Japan

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Kanagawa

Patentee before: Fujitsu Ltd.

C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTORS CO., LTD

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP03 Change of name, title or address

Address after: Kanagawa

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

ASS Succession or assignment of patent right

Owner name: SUOSI FUTURE CO., LTD.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20150512

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150512

Address after: Kanagawa

Patentee after: SOCIONEXT Inc.

Address before: Kanagawa

Patentee before: FUJITSU MICROELECTRONICS Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070808