KR20150052631A - 반도체 장치 및 반도체 시스템 - Google Patents

반도체 장치 및 반도체 시스템 Download PDF

Info

Publication number
KR20150052631A
KR20150052631A KR1020130134312A KR20130134312A KR20150052631A KR 20150052631 A KR20150052631 A KR 20150052631A KR 1020130134312 A KR1020130134312 A KR 1020130134312A KR 20130134312 A KR20130134312 A KR 20130134312A KR 20150052631 A KR20150052631 A KR 20150052631A
Authority
KR
South Korea
Prior art keywords
voltage
signal
node
charge
level
Prior art date
Application number
KR1020130134312A
Other languages
English (en)
Inventor
이상훈
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130134312A priority Critical patent/KR20150052631A/ko
Priority to US14/206,790 priority patent/US9013932B1/en
Priority to CN201410114498.4A priority patent/CN104637524B/zh
Publication of KR20150052631A publication Critical patent/KR20150052631A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

반도체 시스템은 내부온도 정보를 포함하는 온도코드에 따라 레벨조합이 조절되는 옵셋신호를 출력하는 컨트롤러 및 상기 옵셋신호의 레벨조합에 따라 조절되는 저항값에 의해 상기 온도코드를 생성하고, 상기 옵셋신호의 레벨조합에 따라 조절되는 전하량에 의해 리프래쉬 주기를 조절하는 반도체 장치를 포함한다.

Description

반도체 장치 및 반도체 시스템{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR SYSTEM}
본 발명은 반도체 장치 및 반도체 시스템에 관한 것이다.
일반적으로, 개인용 컴퓨터나 전자 통신 기기 등과 같은 반도체 시스템의 고성능화에 부응하여, 메모리로서 탑재되는 디램 등과 같은 휘발성 반도체 장치도 나날이 고속화 및 고집적화되고 있다. 핸드폰이나 노트북 컴퓨터 등과 같이 배터리로 동작하는 반도체 시스템에 탑재되는 반도체 장치의 경우에는 특히 저전력 소모 특성이 절실히 요구되므로, 동작(오퍼레이팅) 전류 및 스탠바이 전류를 감소시키기 위한 노력과 연구가 활발히 진행되고 있다.
하나의 트랜지스터와 하나의 스토리지 커패시터로 구성되는 디램 메모리 셀의 데이터 리텐션(retention) 특성은 온도에 따라서도 매우 민감하게 나타난다. 따라서, 내부온도의 변화에 따라서 반도체 시스템 내에 있는 회로 블럭들의 동작조건을 조절할 필요가 생길 수 있다. 예를 들어, 모바일 제품에 사용되는 디램(DRAM, Dynamic Random Access Memory)의 경우에는 내부온도의 변화에 따라 리프래쉬 주기(refresh period)를 조절하고 있다. 이와 같은 내부온도 변화에 따른 동작 조건 조절에는 DTSR(Digital Temp Sensor Regulator) 및 ATSR(Analog Temp Sensor Regulator) 등의 온도센서가 사용된다. 이와 같은 온도센서는 고온을 센싱하고, 셀프 리프래시 모드에서 전류 소모를 감소시키기 위해 리프래쉬 동작주기를 제어하며, 노멀동작에서 내부온도를 모니터링하는 등의 기능을 수행한다.
본 발명은 컨트롤러와 반도체 장치간의 내부온도 차이를 보상하여 온도코드 및 리프래쉬주기를 조절할 수 있는 반도체 시스템을 제공한다.
이를 위해 본 발명은 내부온도 정보를 포함하는 온도코드에 따라 레벨조합이 조절되는 옵셋신호를 출력하는 컨트롤러 및 상기 옵셋신호의 레벨조합에 따라 조절되는 저항값에 의해 상기 온도코드를 생성하고, 상기 옵셋신호의 레벨조합에 따라 조절되는 전하량에 의해 리프래쉬 주기를 조절하는 반도체 장치를 포함하는 반도체 시스템을 제공한다.
또한, 본 발명은 옵셋신호를 디코딩하여 선택적으로 인에이블되는 디코딩신호를 생성하는 디코더와 상기 디코딩신호에 따라 레벨이 조절되는 저항값에 의해 생성되는 분배전압과 온도전압을 비교하여 플래그신호를 생성하는 플래그신호생성부와 상기 플래그신호의 레벨조합에 따라 온도코드를 생성하는 온도코드생성부와 상기 옵셋신호의 레벨조합에 따라 설정되는 전하량에 의해 펄스의 생성 시점이 조절되는 리프래쉬신호를 생성하는 리프래쉬주기조절부 및 상기 리프래쉬신호의 펄스에 응답하여 리프래쉬동작을 수행하는 내부회로를 포함하는 반도체 장치를 제공한다.
본 발명에 의하면 컨트롤러와 반도체 장치간의 내부온도 차이를 보상하여 온도코드 및 리프래쉬주기를 조절할 수 있는 효과가 있다.
도 1 은 본 발명의 일 실시예에 따른 반도체 시스템의 구성을 도시한 블럭도이다.
도 2 는 도 1에 도시된 반도체 장치에 포함된 플래그신호생성부의 구성을 도시한 회로도이다.
도 3 은 본 발명의 일 실시예에 따른 플래그신호생성부의 동작을 설명하기 위한 도면이다.
도 4 는 도 1에 도시된 반도체 장치에 포함된 리프래쉬주기조절부의 구성을 도시한 블럭도이다.
도 5 는 도 4에 도시된 리프래쉬주기조절부에 포함된 리프래쉬신호생성부의 구성을 도시한 회로도이다.
도 6 은 본 발명의 일 실시예에 따른 리프래쉬주기조절부의 동작을 설명하기 위한 타이밍도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1 은 본 발명의 일 실시예에 따른 반도체 시스템의 구성을 도시한 블럭도이다.
도 1에 도시된 바와 같이 본 발명의 일 실시예에 따른 반도체 시스템은 컨트롤러(10) 및 반도체 장치(20)로 구성된다.
컨트롤러(10)는 내부온도 정보를 포함하는 제1 내지 제3 온도코드(TCODE<1:3>)를 입력 받아 제1 및 제2 옵셋신호(OFFSET<1:2>)를 출력한다. 여기서, 제1 내지 제3 온도코드(TCODE<1:3>)는 반도체 장치(20)의 내부온도 정보를 포함하는 신호이고, 제1 및 제2 옵셋신호(OFFSET<1:2>)는 컨트롤러(10)의 내부온도와 반도체 장치(20)의 내부온도 차이에 따라 레벨조합이 조절되는 신호이다.
여기서, 컨트롤러(10)의 내부온도와 반도체 장치(20)의 내부온도 차이에 따라 생성되는 제1 및 제2 옵셋신호(OFFSET<1:2>)의 로직레벨은 아래 표 1과 같이 생성된다. 또한, 제1 및 제2 옵셋신호(OFFSET<1:2>)는 2비트의 신호로 설명되었지만 다수의 비트로 구현되어 내부온도 차이를 보다 세밀하게 설정하도록 생성될 수 있다.
내부온도 차이 OFFSET<2> OFFSET<1>
0℃ L L
5℃ L H
10℃ H L
15℃ H H
반도체 장치(20)는 디코더(21), 플래그신호생성부(22), 온도코드생성부(23), 리프래쉬주기조절부(24) 및 내부회로(25)를 포함한다.
디코더(21)는 제1 및 제2 옵셋신호(OFFSET<1:2>)를 디코딩하여 선택적으로 인에이블되는 제1 내지 제4 디코딩신호(DEC<1:4>)를 생성한다.
여기서, 제1 및 제2 옵셋신호(OFFSET<1:2>)를 디코딩하여 선택적으로 인에이블되는 제1 내지 제4 디코딩신호(DEC<1:4>)의 로직레벨은 아래 표 2와 같이 생성된다.
OFFSET<2> OFFSET<1> DEC<4> DEC<3> DEC<2> DEC<1>
L L L L L H
L H L L H L
H L L H L L
H H H L L L
플래그신호생성부(22)는 제1 내지 제4 디코딩신호(DEC<1:4>)에 따라 레벨이 조절되는 제1 내지 제6 분배전압(DIV<1:6>)과 온도전압(VTEMP)을 비교하여 제1 내지 제6 플래그신호(FLAG<1:6>)를 생성한다. 여기서, 온도전압(VTEMP)은 반도체 장치(20)의 내부온도가 증가할 수록 레벨이 감소하는 전압이다.
제1 내지 제6 분배전압(DIV<1:6>)의 레벨은 반도체 장치(20)의 온도를 감지하기 위한 레벨로 설정되고, 제1 내지 제6 분배전압(DIV<1:6>)에 대응되는 내부온도는 아래 표 3과 같이 설정된다. 또한, 제1 내지 제6 분배전압(DIV<1:6>)에 대응되는 내부온도는 다양하게 설정될 수 있다.
분배전압 내부온도
DIV1 35℃
DIV2 45℃
DIV3 55℃
DIV4 85℃
DIV5 95℃
DIV6 105℃
온도코드생성부(23)는 제1 내지 제6 플래그신호(FLAG<1:6>)의 로직레벨 조합에 따라 제1 내지 제3 온도코드(TCODE<1:3>)를 생성한다. 여기서, 제1 내지 제3 온도코드(TCODE<1:3>)의 로직레벨 조합은 반도체 장치(20)의 내부온도 정보를 포함한다.
반도체 장치(20)의 내부온도에 따른 제1 내지 제3 온도코드(TCODE<1:3>)의 로직레벨은 아래 표 4와 같이 설정된다. 여기서, 제1 내지 제3 온도코드(TCODE<1:3>)는 3비트의 신호로 설명되었지만 다수의 비트로 구현되어 반도체 장치(20)의 내부온도 정보를 보다 세밀하게 설정하도록 생성될 수 있다.
내부온도 TCODE<3> TCODE<2> TCODE<1>
105℃ 초과 H H H
96℃ ~ 105℃ H H L
85℃ ~ 95℃ H L H
56℃ ~ 85℃ H L L
46℃ ~ 55℃ L H H
36℃ ~ 45℃ L H L
35℃ 미만 L L H
리프래쉬주기조절부(24)는 제1 내지 제4 디코딩신호(DEC<1:4>)에 따라 조절되는 전하량에 의해 펄스 생성 시점이 조절되는 리프래쉬신호(REF)를 생성한다.
내부회로(25)는 리프래쉬신호(REF)의 펄스가 입력되는 경우 리프래쉬동작을 수행한다.
좀더 구체적으로 도 2를 참고하여 플래그신호생성부(22)의 구성을 구체적으로 살펴보면 다음과 같다.
도 2에 도시된 바와 같이, 플래그신호생성부(22)는 분배전압생성부(221) 및 비교부(222)를 포함한다.
분배전압생성부(221)는 전압분배부(2211) 및 저항조절부(2212)로 구성된다.
전압분배부(2211)는 전원전압(VDD)과 노드(nd21) 사이에 직렬로 연결되는 저항들(R21 ~ R27)에 의해 전원전압(VDD)과 노드(nd21) 사이의 전압차가 전압분배된 제1 내지 제6 분배전압(DIV1 ~ DIV6)을 생성한다. 여기서, 저항들(R21 ~ R27)의 저항값은 제1 내지 제6 분배전압(DIV1 ~ DIV6)의 레벨을 설정하기 위하여 다양하게 설정된다.
저항조절부(2212)는 노드(nd21)와 노드(nd22) 사이에 위치하는 저항(R28)과 병렬로 연결되고 제1 디코딩신호(DEC<1>)가 로직하이레벨로 입력되는 경우 턴온되어 노드(nd21)와 노드(nd22)를 연결하는 제1 스위치소자(N21), 노드(nd22)와 노드(nd23) 사이에 위치하는 저항(R29)과 병렬로 연결되고 제2 디코딩신호(DEC<2>)가 로직하이레벨로 입력되는 경우 턴온되어 노드(nd22)와 노드(nd23)를 연결하는 제2 스위치소자(N22), 노드(nd23)와 노드(nd24) 사이에 위치하는 저항(R30)과 병렬로 연결되고 제3 디코딩신호(DEC<3>)가 로직하이레벨로 입력되는 경우 턴온되어 노드(nd23)와 노드(nd24)를 연결하는 제3 스위치소자(N23), 노드(nd24)와 노드(nd25) 사이에 위치하는 저항(R31)과 병렬로 연결되고 제4 디코딩신호(DEC<4>)가 로직하이레벨로 입력되는 경우 턴온되어 노드(nd24)와 노드(nd25)를 연결하는 제4 스위치소자(N24) 및 노드(nd25)와 접지전압(VSS)사이에 위치하는 저항(R32)으로 구성된다. 여기서, 저항(R28)의 저항값은 저항(R29)의 저항값보다 크고, 저항(R29)의 저항값은 저항(R30)의 저항값보다 크며, 저항(R30)의 저항값은 저항(R31)의 저항값보다 크게 설정된다. 즉, 저항조절부(2212)는 제1 내지 제4 디코딩신호(DEC<1:4>)의 레벨에 따라 저항값이 조절되어 노드(nd21)의 전압값을 조절한다.
비교부(222)는 제1 분배전압(DIV1)의 전압레벨이 온도전압(VTEMP)의 전압레벨보다 큰 경우 로직하이레벨의 제1 플래그신호(FLAG<1>)를 생성하는 제1 비교기(2221), 제2 분배전압(DIV2)의 전압레벨이 온도전압(VTEMP)의 전압레벨보다 큰 경우 로직하이레벨의 제2 플래그신호(FLAG<2>)를 생성하는 제2 비교기(2222), 제3 분배전압(DIV3)의 전압레벨이 온도전압(VTEMP)의 전압레벨보다 큰 경우 로직하이레벨의 제3 플래그신호(FLAG<3>)를 생성하는 제3 비교기(2223), 제4 분배전압(DIV4)의 전압레벨이 온도전압(VTEMP)의 전압레벨보다 큰 경우 로직하이레벨의 제4 플래그신호(FLAG<4>)를 생성하는 제4 비교기(2224), 제5 분배전압(DIV5)의 전압레벨이 온도전압(VTEMP)의 전압레벨보다 큰 경우 로직하이레벨의 제5 플래그신호(FLAG<5>)를 생성하는 제5 비교기(2225) 및 제6 분배전압(DIV6)의 전압레벨이 온도전압(VTEMP)의 전압레벨보다 큰 경우 로직하이레벨의 제6 플래그신호(FLAG<6>)를 생성하는 제6 비교기(2226)로 구성된다.
도 3 은 본 발명의 일 실시예에 따른 플래그신호생성부의 동작을 설명하기 위한 도면이다.
도 3을 참고하여 플래그신호생성부의 동작을 설명하되 반도체 장치(20)의 내부온도가 50℃이고, 컨트롤러(10)와 반도체 장치(20)의 내부온도 차이가 O℃인 경우(옵셋0℃)와 컨트롤러(10)의 내부온도가 반도체 장치(20)의 내부온도보다 1O℃ 높은 경우(옵셋10℃)를 나누어 설명하면 다음과 같다. 여기서, 컨트롤러(10)와 반도체 장치(20)의 내부온도 차이는 반도체 시스템의 내부동작이나 외부 환경에 따라 다양한 경우로 설정될 수 있다.
우선, 컨트롤러(10)의 내부온도와 반도체 장치(20)의 내부온도차이가 O℃인 경우(옵셋0℃) 제1 내지 제6 분배전압(DIV1 ~ DIV)의 레벨은 실선과 같이 설정된다. 여기서, 제1 분배전압(DIV1)의 전압레벨은 내부온도가 35℃인 경우의 정보를 포함하고, 제2 분배전압(DIV2)의 전압레벨은 내부온도가 45℃인 경우의 정보를 포함하며, 제3 분배전압(DIV3)의 전압레벨은 내부온도가 55℃인 경우의 정보를 포함하고, 제4 분배전압(DIV4)의 전압레벨은 내부온도가 85℃인 경우의 정보를 포함하며, 제5 분배전압(DIV5)의 전압레벨은 내부온도가 95℃인 경우의 정보를 포함하고, 제6 분배전압(DIV6)의 전압레벨은 내부온도가 105℃인 경우의 정보를 포함한다.
따라서, 온도전압(VTEMP)는 제2 분배전압(DIV2)의 전압레벨보다 낮고 제3 분배전압(DIV3)의 전압레벨보다 높은 전압레벨로 생성되기 때문에 제1 및 제2 플래그신호(FLAG<1:2>)가 로직하이레벨로 생성되고, 제3 내지 제6 플래그신호(FLAG<3:6>)은 로직로우레벨로 생성된다.
다음으로, 컨트롤러(10)의 내부온도가 반도체 장치(20)의 내부온도보다 1O℃높은 경우(옵셋10℃) 제1 내지 제6 분배전압(DIV1 ~ DIV)의 레벨은 점선과 같이 설정된다. 여기서, 제1 분배전압(DIV1)의 전압레벨은 내부온도가 35℃ 미만인 경우의 정보를 포함하고, 제2 분배전압(DIV2)의 전압레벨은 내부온도가 35℃인 경우의 정보를 포함하며, 제3 분배전압(DIV3)의 전압레벨은 내부온도가 45℃인 경우의 정보를 포함하고, 제4 분배전압(DIV4)의 전압레벨은 내부온도가 55℃인 경우의 정보를 포함하며, 제5 분배전압(DIV5)의 전압레벨은 내부온도가 85℃인 경우의 정보를 포함하고, 제6 분배전압(DIV6)의 전압레벨은 내부온도가 95℃인 경우의 정보를 포함한다.
따라서, 온도전압(VTEMP)는 제3 분배전압(DIV3)의 전압레벨보다 낮고 제4 분배전압(DIV4)의 전압레벨보다 높은 전압레벨로 생성되기 때문에 제1 내지 제3 플래그신호(FLAG<1:3>)가 로직하이레벨로 생성되고, 제4 내지 제6 플래그신호(FLAG<3:6>)은 로직로우레벨로 생성된다.
즉, 플래그신호생성부(22)의 분배전압생성부(221)는 컨트롤러(10)의 내부온도와 반도체 장치(20)의 내부온도 차이가 0℃인 경우 보다 컨트롤러(10)의 내부온도가 반도체 장치(20)의 내부온도보다 10℃높은 경우 제1 내지 제6 분배전압(DIV1 ~ DIV6)의 레벨을 상승시킨다. 또한, 플래그신호생성부(22)의 비교부(222)는 제1 내지 제6 분배전압(DIV1 ~ DIV6)과 온도전압(VTEMP)을 비교하여 제1 내지 제6 플래그신호(FLAG<1:6>)를 생성한다.
좀더 구체적으로 도 4를 참고하여 리프래쉬주기조절부(24)의 구성을 구체적으로 살펴보면 다음과 같다.
도 4에 도시된 바와 같이, 리프래쉬주기조절부(24)는 기준전압생성부(241) 및 리프래쉬신호생성부(242)를 포함한다.
기준전압생성부(241)는 내부온도 변화에 무관하게 일정한 레벨을 갖는 기준전압(VREF)을 생성한다. 여기서, 기준전압생성부(241)는 실시예에 따라 위드러형 전압생성회로 또는 밴드겝 전압생성회로 등과 같은 다양한 전압생성회로로 구현될 수 있다.
리프래쉬신호생성부(242)는 제1 내지 제4 디코딩신호(DEC<1:4>)에 따라 조절되는 전하량에 의해 레벨이 조절되는 구동전압(DRV)과 기준전압(VREF)을 비교하여 발생하는 펄스를 포함하는 리프래쉬신호(REF)를 생성한다.
좀더 구체적으로 도 5를 참고하여 리프래쉬신호생성부(242)의 구성을 구체적으로 살펴보면 다음과 같다.
도 5에 도시된 바와 같이, 리프래쉬신호생성부(242)는 펄스생성부(243), 전하공급부(244), 전하방출부(245) 및 전하조절부(246)을 포함한다.
펄스생성부(243)는 인에이블신호(EN)가 로직하이레벨로 입력되고 구동전압(DRV)의 전압레벨이 기준전압(VREF)의 전압레벨보다 높은 경우 노드(nd26)를 구동하여 발생되는 펄스를 포함하는 리프래쉬신호(REF)를 생성한다.
전하공급부(244)는 리프래쉬신호(REF)가 로직로우레벨인 경우 턴온되어 노드(nd27)에 전하를 공급하는 PMOS 트랜지스터(P21)로 구성된다. 즉, 전하공급부(244)는 리프래쉬신호(REF)가 로직로우레벨인 경우 노드(nd27)에 전하를 공급하여 구동신호(DRV)의 전압레벨을 증가시킨다.
전하방출부(245)는 노드(nd27)와 노드(nd28) 사이에 연결되고 노드(nd27)에 연결된 캐패시터들(CP1,CP2)의 전하를 노드(nd28)로 방출하는 NMOS 트랜지스터형 다이오드(N25), 노드(nd28)와 노드(nd29) 사이에 연결되어 노드(nd28)의 전하를 노드(nd29)로 방출하는 NMOS 트랜지스터형 다이오드(N26) 및 노드(nd29)와 접지전압(VSS) 사이에 연결되어 리프래쉬신호(REF)가 로직하이레벨인 경우 턴온되어 노드(nd29)의 전하를 접지전압(VSS)으로 방출하는 NMOS 트랜지스터(N27)로 구성된다. 즉, 전하방출부(245)는 리프래쉬신호(REF)가 로직하이레벨인 경우 노드(nd27)의 전하를 방출하여 구동신호(DRV)의 전압레벨을 감소시킨다.
전하조절부(246)는 제1 디코딩신호(DEC<1>)가 로직로우레벨인 경우 노드(nd26)에 연결되어 노드(nd26)의 전하량을 조절하는 캐패시터(CP3)로 구성되는 제1 전하조절부(2461), 제2 디코딩신호(DEC<2>)가 로직로우레벨인 경우 노드(nd26)에 연결되어 노드(nd26)의 전하량을 조절하는 캐패시터(CP4)로 구성되는 제2 전하조절부(2462), 제3 디코딩신호(DEC<3>)가 로직로우레벨인 경우 노드(nd26)에 연결되어 노드(nd26)의 전하량을 조절하는 캐패시터(CP5)로 구성되는 제3 전하조절부(2463) 및 제4 디코딩신호(DEC<4>)가 로직로우레벨인 경우 노드(nd26)에 연결되어 노드(nd26)의 전하량을 조절하는 캐패시터(CP6)로 구성되는 제4 전하조절부(2464)를 포함한다. 즉, 전하조절부(246)는 제1 내지 제4 디코딩신호(DEC<1:4>)에 의해 노드(nd26)와 캐패시터들(CP3,CP4,CP5,CP6)의 연결을 제어하여 노드(nd26)의 전하량을 조절함으로써 리프래쉬신호(REF)의 펄스 생성시점을 조절한다. 여기서, 캐패시터(CP6)의 전하저장 용량은 캐패시터(CP5)의 전하저장 용량보다 크고, 캐패시터(CP5)의 전하저장 용량은 캐패시터(CP4)의 전하저장 용량보다 크며, 캐패시터(CP4)의 전하저장 용량은 캐패시터(CP3)의 전하저장 용량보다 크게 설정된다.
도 6 은 본 발명의 일 실시예에 따른 리프래쉬주기조절부(24)의 동작을 설명하기 위한 타이밍도이다.
도 6을 참고하여 리프래쉬주기조절부(24)의 동작을 설명하되 컨트롤러(10)의 내부온도와 반도체 장치(20)의 내부온도 차이가 O℃인 경우(옵셋0℃)와 컨트롤러(10)의 내부온도가 반도체 장치(20)의 내부온도 보다 1O℃ 높은 경우(옵셋10℃)를 나누어 설명하면 다음과 같다.
우선, 컨트롤러(10)의 내부온도와 반도체 장치(20)의 내부온도 차이가 O℃인 경우(옵셋0℃) 리프래쉬신호(REF)의 펄스는 실선과 같이 생성된다. 즉, t1, t3, t6, t8 시점에 리프래쉬신호(REF)의 펄스가 생성된다.
다음으로, 컨트롤러(10)의 내부온도가 반도체 장치(20)의 내부온도보다 1O℃높은 경우(옵셋10℃) 리프래쉬신호(REF)의 펄스는 점선과 같이 생성된다. 즉, t1, t2, t4, t5 , t7, t8 시점에 리프래쉬신호(REF)의 펄스가 생성된다.
즉, t1 시점부터 t8까지 컨트롤러(10)의 내부온도와 반도체 장치(20)의 내부온도차이가 O℃인 경우(옵셋0℃) 리프래쉬신호(REF)의 펄스가 4회 생성되고, 컨트롤러(10)의 내부온도가 반도체 장치(20)의 내부온도 보다 1O℃ 높은 경우(옵셋10℃) 리프래쉬신호(REF)의 펄스가 6회 생성된다.
이와 같이 구성된 본 실시예의 반도체 시스템의 동작을 살펴보되 반도체 장치(20)의 내부온도가 50℃이고, 컨트롤러(10)의 내부온도가 반도체 장치(20)의 내부온도보다 0℃에서 10℃ 높은 온도로 변하는 경우 리프래쉬 주기를 조절하는 동작을 예를 들어 설명하면 다음과 같다.
우선, 컨트롤러(10)의 내부온도와 반도체 장치(20)의 내부온도와 차이가 0℃인 경우를 설명하면 다음과 같다.
반도체 장치(20)는 내부온도가 50℃이므로 앞서 설명한 표 4와 같이 제1 내지 제3 온도코드(TCODE<1:3>)를 'L,H,H'로 생성한다. 여기서, 제1 내지 제3 온도코드(TCODE<1:3>) 'L,H,H'는 제1 온도코드(TCODE<1>)가 로직하이레벨이고, 제2 온도코드(TCODE<2>)가 로직하이레벨이며, 제3 온도코드(TCODE<3>)가 로직로우레벨임을 의미한다.
컨트롤러(10)는 제1 내지 제3 온도코드(TCODE<1:3>) 'L,H,H'를 입력받아 반도체 장치(20)의 내부온도 차이가 0℃이므로 앞서 설명한 표 1과 같이 제1 및 제2 옵셋신호(OFFSET<1:2>)를 'L,L'로 생성한다. 여기서, 제1 및 제2 옵셋신호(OFFSET<1:2>) 'L,L'는 제1 옵셋신호(OFFSET<1>)가 로직로우레벨이고, 제2 옵셋신호(OFFSET<2>)가 로직로우레벨임을 의미한다.
반도체 장치(20)의 디코더(21)는 제1 및 제2 옵셋신호(OFFSET<1:2>)를 디코딩하여 앞서 설명한 표 2와 같이 제1 내지 제4 디코딩신호(DEC<1:4>)를 'L,L,L,H'로 생성한다. 여기서, 제1 내지 제4 디코딩신호(DEC<1:4>) 'L,L,L,H'는 제1 디코딩신호(DEC<1>)가 로직하이레벨이고, 제2 디코딩신호(DEC<2>)가 로직로우레벨이며, 제3 디코딩신호(DEC<3>)가 로직로우레벨이고, 제4 디코딩신호(DEC<4>)가 로직로우레벨임을 의미한다.
분배전압생성부(221)의 저항조절부(2212)는 제1 디코딩신호(DEC<1>)가 로직하이레벨로 입력되므로 저항값이 저항(R29), 저항(R30), 저항(R31) 및 저항(R32)의 저항값의 합으로 설정되어 노드(nd21)의 전압값을 설정한다. 전압분배부(2211)는 전원전압(VDD)과 노드(nd21)의 전압차가 전압분배된 제1 내지 제6 분배전압(DIV1 ~DIV6)을 생성한다.
비교부(222)의 제1 비교기(2221)는 제1 분배전압(DIV1)과 온도전압(VTEMP)을 비교하여 로직하이레벨의 제1 플래그신호(FLAG<1>)를 생성하고, 제2 비교기(2222)는 제2 분배전압(DIV2)과 온도전압(VTEMP)을 비교하여 로직하이레벨의 제2 플래그신호(FLAG<2>)를 생성하며, 제3 비교기(2223)는 제3 분배전압(DIV3)과 온도전압(VTEMP)을 비교하여 로직로우레벨의 제3 플래그신호(FLAG<3>)를 생성하고, 제4 비교기(2224)는 제4 분배전압(DIV4)과 온도전압(VTEMP)을 비교하여 로직로우레벨의 제4 플래그신호(FLAG<4>)를 생성하며, 제5 비교기(2225)는 제5 분배전압(DIV5)과 온도전압(VTEMP)을 비교하여 로직로우레벨의 제5 플래그신호(FLAG<5>)를 생성하고, 제6 비교기(2226)는 제6 분배전압(DIV6)과 온도전압(VTEMP)을 비교하여 로직로우레벨의 제6 플래그신호(FLAG<6>)를 생성한다. 여기서, 온도전압(VTEMP)은 반도체 장치(20)의 내부온도가 50℃이므로 제2 분배전압(DIV2)의 전압레벨보다 낮고 제3 분배전압(DIV3)의 전압레벨보다 높은 전압레벨로 생성된다.
온도코드생성부(23)는 로직하이레벨의 제1 플래그신호(FLAG<1>), 로직하이레벨의 제2 플래그신호(FLAG<2>), 로직로우레벨의 제3 플래그신호(FLAG<3>), 로직로우레벨의 제4 플래그신호(FLAG<4>), 로직로우레벨의 제5 플래그신호(FLAG<5>) 및 로직로우레벨의 제6 플래그신호(FLAG<6>)를 입력받아 앞서 설명한 표 4와 같이 제1 내지 제3 온도코드(TCODE<1:3>) 'L,H,H'를 생성한다. 여기서, 제1 내지 제3 온도코드(TCODE<1:3>) 'L,H,H'는 제1 온도코드(TCODE<1>)가 로직하이레벨이고, 제2 온도코드(TCODE<2>)가 로직하이레벨이며, 제3 온도코드(TCODE<3>)가 로직로우레벨임을 의미한다.
기준전압생성부(241)는 내부온도변화에 무관하게 일정한 레벨을 갖는 기준전압(VREF)을 생성한다.
리프래쉬신호생성부(242)의 펄스생성부(243)는 기준전압(VREF)과 구동전압(DRV)을 비교하여 주기적인 펄스를 포함하는 리프래쉬신호(REF)를 생성한다. 전하공급부(244)는 리프래쉬신호(REF)가 로직로우레벨인 경우 노드(nd27)에 전하를 공급하여 구동전압(DRV)의 전압레벨을 상승시킨다. 전하방출부(245)는 리프래쉬신호(REF)가 로직하이레벨인 경우 NMOS 트랜지스터(N27)가 턴온되어 노드(nd27)에 공급된 전하가 저장되는 캐패시터들(CP1,CP2)의 전하를 다이오드들(N25,N26)을 통해 접지전압(VSS)으로 방출한다. 전하조절부(246)는 제1 내지 제4 디코딩신호(DEC<1:4>) 'L,L,L,H'를 입력받아 제1 전하조절부(2461)의 캐패시터(CP3)가 노드(nd26)에 연결되지 않아 제2 내지 제4 전하조절부(2462 ~ 2464)에 포함된 캐패시터들(CP4,CP5,CP6)의 전하 방출시간만큼 리프래쉬신호(REF)의 펄스 생성주기를 조절한다.
내부회로(25)는 리프래쉬신호(REF)의 펄스가 입력되는 경우 리프래쉬동작을 수행한다.
다음으로, 컨트롤러(10)의 내부온도가 반도체 장치(20)의 내부온도보다 10℃높은 온도로 변하는 경우를 설명하면 다음과 같다.
반도체 장치(20)는 내부온도가 50℃이므로 앞서 설명한 표 4와 같이 제1 내지 제3 온도코드(TCODE<1:3>)를 'L,H,H'로 생성한다. 여기서, 제1 내지 제3 온도코드(TCODE<1:3>) 'L,H,H'는 제1 온도코드(TCODE<1>)가 로직하이레벨이고, 제2 온도코드(TCODE<2>)가 로직하이레벨이며, 제3 온도코드(TCODE<3>)가 로직로우레벨임을 의미한다.
컨트롤러(10)는 제1 내지 제3 온도코드(TCODE<1:3>) 'L,H,H'를 입력받고, 반도체 장치(20)의 내부온도 보다 10℃높음으로 앞서 설명한 표 1과 같이 제1 및 제2 옵셋신호(OFFSET<1:2>)를 'H,L'로 생성한다. 여기서, 제1 및 제2 옵셋신호(OFFSET<1:2>) 'H,L'는 제1 옵셋신호(OFFSET<1>)가 로직로우레벨이고, 제2 옵셋신호(OFFSET<2>)가 로직하이레벨임을 의미한다.
반도체 장치(20)의 디코더(21)는 제1 및 제2 옵셋신호(OFFSET<1:2>)를 디코딩하여 앞서 설명한 표 2와 같이 제1 내지 제4 디코딩신호(DEC<1:4>)를 'L,H,L,H'로 생성한다. 여기서, 제1 내지 제4 디코딩신호(DEC<1:4>) 'L,H,L,L'는 제1 디코딩신호(DEC<1>)가 로직로우레벨이고, 제2 디코딩신호(DEC<2>)가 로직로우레벨이며, 제3 디코딩신호(DEC<3>)가 로직하이레벨이고, 제4 디코딩신호(DEC<4>)가 로직로우레벨임을 의미한다.
분배전압생성부(221)의 저항조절부(2212)는 제3 디코딩신호(DEC<3>)가 로직하이레벨로 입력되므로 저항값이 저항(R28), 저항(R29), 저항(R31) 및 저항(R32)의 저항값의 합으로 설정되어 노드(nd21)의 전압값을 설정한다. 즉, 저항(R28)의 저항값이 저항(R30)의 저항값보다 크므로 반도체 장치의 내부온도와 컨트롤러의 내부온도 차이가 0℃인 경우의 저항값보다 큰 저항값으로 설정된다. 전압분배부(2211)는 전원전압(VDD)과 노드(nd21)의 전압차가 전압분배된 제1 내지 제6 분배전압(DIV1 ~DIV6)을 생성한다. 즉, 제1 내지 제6 분배전압(DIV1 ~ DIV6)은 반도체 장치의 내부온도와 컨트롤러의 내부온도 차이가 0℃인 경우의 제1 내지 제6 분배전압(DIV1 ~ DIV6)의 전압레벨보다 높은 레벨로 생성된다.
비교부(222)의 제1 비교기(2221)는 제1 분배전압(DIV1)과 온도전압(VTEMP)을 비교하여 로직하이레벨의 제1 플래그신호(FLAG<1>)를 생성하고, 제2 비교기(2222)는 제2 분배전압(DIV2)과 온도전압(VTEMP)을 비교하여 로직하이레벨의 제2 플래그신호(FLAG<2>)를 생성하며, 제3 비교기(2223)는 제3 분배전압(DIV3)과 온도전압(VTEMP)을 비교하여 로직하이레벨의 제3 플래그신호(FLAG<3>)를 생성하고, 제4 비교기(2224)는 제4 분배전압(DIV4)과 온도전압(VTEMP)을 비교하여 로직로우레벨의 제4 플래그신호(FLAG<4>)를 생성하며, 제5 비교기(2225)는 제5 분배전압(DIV5)과 온도전압(VTEMP)을 비교하여 로직로우레벨의 제5 플래그신호(FLAG<5>)를 생성하고, 제6 비교기(2226)는 제6 분배전압(DIV6)과 온도전압(VTEMP)을 비교하여 로직로우레벨의 제6 플래그신호(FLAG<6>)를 생성한다. 여기서, 온도전압(VTEMP)은 반도체 장치(20)의 내부온도가 50℃이므로 제3 분배전압(DIV3)의 전압레벨보다 낮고 제4 분배전압(DIV4)의 전압레벨보다 높은 전압레벨로 생성된다.
온도코드생성부(23)는 로직하이레벨의 제1 플래그신호(FLAG<1>), 로직하이레벨의 제2 플래그신호(FLAG<2>), 로직하이레벨의 제3 플래그신호(FLAG<3>), 로직로우레벨의 제4 플래그신호(FLAG<4>), 로직로우레벨의 제5 플래그신호(FLAG<5>) 및 로직로우레벨의 제6 플래그신호(FLAG<6>)를 입력받아 앞서 설명한 표 4와 같이 제1 내지 제3 온도코드(TCODE<1:3>) 'H,L,L'를 생성한다. 여기서, 제1 내지 제3 온도코드(TCODE<1:3>) 'H,L,L'는 제1 온도코드(TCODE<1>)가 로직로우레벨이고, 제2 온도코드(TCODE<2>)가 로직로우레벨이며, 제3 온도코드(TCODE<3>)가 로직하이레벨임을 의미한다.
기준전압생성부(241)는 내부온도변화에 무관하게 일정한 레벨을 갖는 기준전압(VREF)을 생성한다.
리프래쉬신호생성부(242)의 펄스생성부(243)는 기준전압(VREF)과 구동전압(DRV)을 비교하여 주기적인 펄스를 포함하는 리프래쉬신호(REF)를 생성한다. 전하공급부(244)는 리프래쉬신호(REF)가 로직로우레벨인 경우 노드(nd27)에 전하를 공급하여 구동전압(DRV)의 전압레벨을 상승시킨다. 전하방출부(245)는 리프래쉬신호(REF)가 로직하이레벨인 경우 NMOS 트랜지스터(N27)가 턴온되어 노드(nd27)에 공급된 전하가 저장되는 캐패시터들(CP1,CP2)의 전하를 다이오드들(N25,N26)을 통해 접지전압(VSS)으로 방출한다. 전하조절부(246)는 제1 내지 제4 디코딩신호(DEC<1:4>) 'L,H,L,L'를 입력받아 제3 전하조절부(2463)의 캐패시터(CP5)가 노드(nd26)에 연결되지 않아 제1 전하조절부(2461),제2 전하조절부(2462) 및 제4 전하조절부(2464)에 포함된 캐패시터들(CP3,CP4,CP6)의 전하 방출시간만큼 리프래쉬신호(REF)의 펄스 생성주기를 조절한다. 즉, 리프래쉬신호(REF)의 펄스 생성주기는 노드(nd26)의 전하량이 컨트롤러(10)의 내부온도와 반도체 장치(20)의 내부온도 차이가 0℃인 경우 보다 작게 설정되므로 리프래쉬신호(REF)의 펄스 생성주기가 감소된다.
내부회로(25)는 리프래쉬신호(REF)의 펄스가 입력되는 경우 리프래쉬동작을 수행한다.
이와 같이 구성된 반도체 시스템은 컨트롤러(10)와 반도체 장치(20)간의 내부온도 차이를 보상하여 온도코드 및 리프래쉬주기를 조절할 수 있다.
10. 컨트롤러 20. 반도체 장치
21. 디코더 22. 플래그신호생성부
23. 온도코드생성부 24. 리프래쉬주기조절부
25. 내부회로 221. 분배전압생성부
222. 비교부 241. 기준전압생성부
242. 리프래쉬신호생성부 243. 펄스생성부
244. 전하공급부 245. 전하방출부
246. 전하조절부 2211. 전압분배부
2212. 저항조절부 2461. 제1 전하조절부
2462. 제2 전하조절부 2463. 제3 전하조절부
2464. 제4 전하조절부

Claims (20)

  1. 내부온도 정보를 포함하는 온도코드에 따라 레벨조합이 조절되는 옵셋신호를 출력하는 컨트롤러; 및
    상기 옵셋신호의 레벨조합에 따라 조절되는 저항값에 의해 상기 온도코드를 생성하고, 상기 옵셋신호의 레벨조합에 따라 조절되는 전하량에 의해 리프래쉬 주기를 조절하는 반도체 장치를 포함하는 반도체 시스템.
  2. 제 1 항에 있어서, 상기 옵셋신호는 상기 컨트롤러의 내부온도와 상기 반도체 장치의 내부온도 차이에 따라 레벨조합이 조절되는 신호인 반도체 시스템.
  3. 제 1 항에 있어서, 상기 반도체 장치는
    상기 옵셋신호를 디코딩하여 선택적으로 인에이블되는 디코딩신호를 생성하는 디코더;
    상기 디코딩신호에 따라 레벨이 조절되는 분배전압과 온도전압을 비교하여 플래그신호를 생성하는 플래그신호생성부; 및
    상기 플래그신호의 레벨조합에 따라 상기 온도코드를 생성하는 온도코드생성부를 포함하는 반도체 시스템.
  4. 제 3 항에 있어서, 상기 온도전압은 상기 반도체 장치의 내부온도에 따라 전압레벨이 변하는 전압인 반도체 시스템.
  5. 제 3 항에 있어서, 상기 플래그신호생성부는
    상기 디코딩신호에 따라 전압레벨이 조절되는 상기 분배전압을 생성하는 분배전압생성부; 및
    상기 분배전압과 상기 온도전압을 비교하여 상기 플래그신호를 생성하는 비교부를 포함하는 반도체 시스템.
  6. 제 5 항에 있어서, 상기 분배전압생성부는
    전원전압과 제1 노드 사이에 직렬로 연결되는 다수의 저항을 포함하고, 상기 전원전압과 상기 제1 노드의 전압차가 전압 분배된 상기 분배전압을 생성하는 전압분배부; 및
    상기 디코딩신호에 따라 저항값이 조절되어 상기 제1 노드의 전압값을 조절하는 저항조절부를 포함하는 반도체 시스템.
  7. 제 1 항에 있어서, 상기 반도체 장치는
    상기 옵셋신호의 레벨조합에 따라 설정되는 전하량에 의해 펄스의 생성 시점이 조절되는 리프래쉬신호를 생성하는 리프래쉬주기조절부; 및
    상기 리프래쉬신호의 펄스에 응답하여 리프래쉬동작을 수행하는 내부회로를 더 포함하는 반도체 시스템.
  8. 제 7 항에 있어서, 상기 리프래쉬주기조절부는
    온도변화에 무관하게 일정한 전압레벨을 갖는 기준전압을 생성하는 기준전압생성부; 및
    구동전압과 상기 기준전압을 비교하여 상기 리프래쉬신호를 생성하는 리프래쉬신호생성부를 포함하는 반도체 시스템.
  9. 제 7 항에 있어서, 상기 리프래쉬신호생성부는
    상기 구동전압의 레벨이 상기 기준전압의 레벨보다 높은 경우 제2 노드를 구동하여 발생하는 펄스를 포함하는 상기 리프래쉬신호를 생성하는 펄스생성부;
    상기 리프래쉬신호의 펄스가 발생하지 않는 경우 제3 노드에 전하를 공급하는 전하공급부;
    상기 제3 노드의 전하를 방출하여 상기 구동전압의 레벨을 조절하는 전하방출부; 및
    상기 디코딩신호의 레벨조합에 따라 상기 제2 노드의 전하량을 조절하는 전하조절부를 포함하는 반도체 시스템.
  10. 제 9 항에 있어서, 상기 전하방출부는
    상기 제3 노드에 연결되고, 상기 제3 노드의 전하를 저장하는 캐패시터;
    상기 제3 노드와 제4 노드 사이에 연결되고, 상기 캐패시터의 전하를 제 4 노드로 방출하는 다이오드; 및
    상기 제4 노드와 접지전압 사이에 연결되고, 상기 리프래쉬신호의 펄스에 응답하여 상기 제4 노드의 전하를 상기 접지전압으로 방출하는 스위치소자를 포함하는 반도체 시스템.
  11. 제 9 항에 있어서, 상기 전하조절부는
    제1 디코딩신호에 응답하여 턴온되어 상기 제2 노드의 전하량을 조절하는 제1 전하조절부; 및
    제2 디코딩신호에 응답하여 턴온되어 상기 제2 노드의 전하량을 조절하는 제2 전하조절부를 포함하는 반도체 시스템.
  12. 옵셋신호를 디코딩하여 선택적으로 인에이블되는 디코딩신호를 생성하는 디코더;
    상기 디코딩신호에 따라 레벨이 조절되는 저항값에 의해 생성되는 분배전압과 온도전압을 비교하여 플래그신호를 생성하는 플래그신호생성부;
    상기 플래그신호의 레벨조합에 따라 온도코드를 생성하는 온도코드생성부;
    상기 옵셋신호의 레벨조합에 따라 설정되는 전하량에 의해 펄스의 생성 시점이 조절되는 리프래쉬신호를 생성하는 리프래쉬주기조절부; 및
    상기 리프래쉬신호의 펄스에 응답하여 리프래쉬동작을 수행하는 내부회로를 포함하는 반도체 장치.
  13. 제 12 항에 있어서, 상기 옵셋신호는 외부장치의 내부온도와 내부온도 차이에 따라 레벨조합이 조절되는 신호인 반도체 장치.
  14. 제 12 항에 있어서, 상기 온도전압은 내부온도에 따라 전압레벨이 변하는 전압인 반도체 장치.
  15. 제 12 항에 있어서, 상기 플래그신호생성부는
    상기 디코딩신호에 따라 전압레벨이 조절되는 상기 분배전압을 생성하는 분배전압생성부; 및
    상기 분배전압과 상기 온도전압을 비교하여 상기 플래그신호를 생성하는 비교부를 포함하는 반도체 장치.
  16. 제 15 항에 있어서, 상기 분배전압생성부는
    전원전압과 제1 노드 사이에 직렬로 연결되는 다수의 저항을 포함하고, 상기 전원전압과 상기 제1 노드의 전압차가 전압 분배된 상기 분배전압을 생성하는 전압분배부; 및
    상기 디코딩신호에 따라 저항값이 조절되어 상기 제1 노드의 전압값을 조절하는 저항조절부를 포함하는 반도체 장치.
  17. 제 12 항에 있어서, 상기 리프래쉬주기조절부는
    온도변화에 무관하게 일정한 전압레벨을 갖는 기준전압을 생성하는 기준전압생성부; 및
    구동전압과 상기 기준전압을 비교하여 상기 리프래쉬신호를 생성하는 리프래쉬신호생성부를 포함하는 반도체 장치.
  18. 제 17 항에 있어서, 상기 리프래쉬신호생성부는
    상기 구동전압의 레벨이 상기 기준전압의 레벨보다 높은 경우 제2 노드를 구동하여 발생하는 펄스를 포함하는 상기 리프래쉬신호를 생성하는 펄스생성부;
    상기 리프래쉬신호의 펄스가 발생하지 않는 경우 제3 노드에 전하를 공급하는 전하공급부;
    상기 제3 노드의 전하를 방출하여 상기 구동전압의 레벨을 조절하는 전하방출부; 및
    상기 디코딩신호의 레벨조합에 따라 상기 제2 노드의 전하량을 조절하는 전하조절부를 포함하는 반도체 장치.
  19. 제 18 항에 있어서, 상기 전하방출부는
    상기 제3 노드에 연결되고, 상기 제3 노드의 전하를 저장하는 캐패시터;
    상기 제3 노드와 제4 노드 사이에 연결되고, 상기 캐패시터의 전하를 제 4 노드로 방출하는 다이오드; 및
    상기 제4 노드와 접지전압 사이에 연결되고, 상기 리프래쉬신호의 펄스에 응답하여 상기 제4 노드의 전하를 상기 접지전압으로 방출하는 스위치소자를 포함하는 반도체 시스템.
  20. 제 18 항에 있어서, 상기 전하조절부는
    제1 디코딩신호에 응답하여 턴온되어 상기 제2 노드의 전하량을 조절하는 제1 전하조절부; 및
    제2 디코딩신호에 응답하여 턴온되어 상기 제2 노드의 전하량을 조절하는 제2 전하조절부를 포함하는 반도체 시스템.
KR1020130134312A 2013-11-06 2013-11-06 반도체 장치 및 반도체 시스템 KR20150052631A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130134312A KR20150052631A (ko) 2013-11-06 2013-11-06 반도체 장치 및 반도체 시스템
US14/206,790 US9013932B1 (en) 2013-11-06 2014-03-12 Semiconductor devices and semiconductor systems including the same
CN201410114498.4A CN104637524B (zh) 2013-11-06 2014-03-25 半导体器件和包括半导体器件的半导体系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130134312A KR20150052631A (ko) 2013-11-06 2013-11-06 반도체 장치 및 반도체 시스템

Publications (1)

Publication Number Publication Date
KR20150052631A true KR20150052631A (ko) 2015-05-14

Family

ID=52822600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130134312A KR20150052631A (ko) 2013-11-06 2013-11-06 반도체 장치 및 반도체 시스템

Country Status (3)

Country Link
US (1) US9013932B1 (ko)
KR (1) KR20150052631A (ko)
CN (1) CN104637524B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170085914A (ko) * 2016-01-15 2017-07-25 에스케이하이닉스 주식회사 반도체장치
USRE49683E1 (en) 2017-05-30 2023-10-03 SK Hynix Inc. Memory controller, storage device and method for adjusting a data input/output speed of the controller based on internal and external temperature information

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160105103A (ko) * 2015-02-27 2016-09-06 에스케이하이닉스 주식회사 내부 전압 생성 회로
JP6598592B2 (ja) * 2015-08-28 2019-10-30 ルネサスエレクトロニクス株式会社 半導体集積回路および電子制御ユニット
KR20170040838A (ko) * 2015-10-05 2017-04-14 에스케이하이닉스 주식회사 반도체장치
US10366765B2 (en) 2016-12-15 2019-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Adjustment circuit for partitioned memory block
KR102463924B1 (ko) * 2018-04-10 2022-11-07 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
KR102571616B1 (ko) * 2018-12-06 2023-08-29 에스케이하이닉스 주식회사 슈도 극저온 온도 센싱부 및 전압 공급부를 갖는 슈도 극저온용 반도체 소자 및 반도체 스택
KR102618534B1 (ko) * 2019-05-14 2023-12-28 에스케이하이닉스 주식회사 레귤레이터 및 이를 포함하는 메모리 장치
CN113870917B (zh) * 2020-06-30 2023-09-12 长鑫存储技术有限公司 半导体装置
CN113948119A (zh) * 2020-07-17 2022-01-18 长鑫存储技术有限公司 半导体装置
EP3968324B1 (en) 2020-07-17 2023-07-05 Changxin Memory Technologies, Inc. Semiconductor device
EP3965105B1 (en) 2020-07-17 2024-02-07 Changxin Memory Technologies, Inc. Calibration of temperature detection module in semiconductor memory comprising a plurality of memory chips
EP4095857A4 (en) 2020-07-17 2023-08-23 Changxin Memory Technologies, Inc. SEMICONDUCTOR DEVICE
CN113936733A (zh) * 2021-10-15 2022-01-14 西安紫光国芯半导体有限公司 三维集成电路晶圆的测试方法、测试装置和三维集成电路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6453218B1 (en) * 1999-03-29 2002-09-17 Intel Corporation Integrated RAM thermal sensor
KR100666928B1 (ko) * 2004-02-19 2007-01-10 주식회사 하이닉스반도체 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
KR100610455B1 (ko) 2004-06-28 2006-08-08 주식회사 하이닉스반도체 셀프 리프레쉬를 위한 펄스 발생 회로
US7471583B2 (en) * 2005-09-29 2008-12-30 Hynix Semiconductor Inc. Memory device with self refresh cycle control function
US7272063B1 (en) * 2006-03-21 2007-09-18 Infineon Technologies Ag Memory with a temperature sensor, dynamic memory and memory with a clock unit and method of sensing a temperature of a memory
US7286377B1 (en) * 2006-04-28 2007-10-23 Mosaid Technologies Incorporated Dynamic random access memory device and method for self-refreshing memory cells with temperature compensated self-refresh
JP4850578B2 (ja) * 2006-05-19 2012-01-11 富士通セミコンダクター株式会社 半導体記憶装置及びリフレッシュ周期制御方法
KR100807594B1 (ko) * 2006-09-28 2008-02-28 주식회사 하이닉스반도체 온도 정보 출력장치 및 그를 구비하는 반도체소자
KR100908814B1 (ko) * 2007-08-29 2009-07-21 주식회사 하이닉스반도체 코어전압 방전회로 및 이를 포함하는 반도체 메모리장치
KR100949271B1 (ko) * 2008-09-05 2010-03-25 주식회사 하이닉스반도체 오토 셀프 리프레시에 적합한 온도 정보 감지 장치, 그를 갖는 집적회로 및 온도 정보 감지 방법
JP5213175B2 (ja) 2008-11-14 2013-06-19 セイコーインスツル株式会社 温度センサ
JP2012038399A (ja) * 2010-08-11 2012-02-23 Elpida Memory Inc 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170085914A (ko) * 2016-01-15 2017-07-25 에스케이하이닉스 주식회사 반도체장치
USRE49683E1 (en) 2017-05-30 2023-10-03 SK Hynix Inc. Memory controller, storage device and method for adjusting a data input/output speed of the controller based on internal and external temperature information

Also Published As

Publication number Publication date
CN104637524B (zh) 2019-01-01
CN104637524A (zh) 2015-05-20
US20150124544A1 (en) 2015-05-07
US9013932B1 (en) 2015-04-21

Similar Documents

Publication Publication Date Title
KR20150052631A (ko) 반도체 장치 및 반도체 시스템
US9275718B2 (en) Semiconductor devices with periodic signal generation circuits and semiconductor systems including the same
US7986180B2 (en) Semiconductor memory device having internal voltage generator and method for driving the same
KR102048230B1 (ko) 온도센서
US20100176873A1 (en) Internal voltage generator for semiconductor integrated circuit capable of compensating for change in voltage level
US20150188436A1 (en) Semiconductor Device
KR20150042945A (ko) 반도체 장치
US20090168585A1 (en) Semiconductor memory device and method for operating the same
KR100803363B1 (ko) 반도체 메모리 장치의 전압 생성 회로
US20060274595A1 (en) Apparatus for supplying internal voltage
KR20150104297A (ko) 반도체 장치 및 반도체 시스템
US7961531B2 (en) Voltage sensing circuit capable of controlling a pump voltage stably generated in a low voltage environment
US7629833B2 (en) Power supply apparatus of semiconductor integrated circuit
US20130147544A1 (en) Reference voltage generation circuit and internal volatage generation circuit using the same
US11841722B2 (en) Controlling circuit for low-power low dropout regulator and controlling method thereof
KR102033790B1 (ko) 온도센서
US7075359B2 (en) Two phase internal voltage generator
KR100825021B1 (ko) 내부전압 생성기
KR20130015942A (ko) 반도체메모리장치
KR100634441B1 (ko) 고전압 발생회로
KR20140081350A (ko) 전원 구동 장치
KR20110047840A (ko) 기준전압발생회로
KR20220082404A (ko) 전력 관리부를 구비한 반도체 메모리 디바이스
KR20120078239A (ko) 내부전압 생성회로
KR20120076435A (ko) 온도센서

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid