KR102618534B1 - 레귤레이터 및 이를 포함하는 메모리 장치 - Google Patents

레귤레이터 및 이를 포함하는 메모리 장치 Download PDF

Info

Publication number
KR102618534B1
KR102618534B1 KR1020190056600A KR20190056600A KR102618534B1 KR 102618534 B1 KR102618534 B1 KR 102618534B1 KR 1020190056600 A KR1020190056600 A KR 1020190056600A KR 20190056600 A KR20190056600 A KR 20190056600A KR 102618534 B1 KR102618534 B1 KR 102618534B1
Authority
KR
South Korea
Prior art keywords
voltage
output voltage
resistor
regulator
control unit
Prior art date
Application number
KR1020190056600A
Other languages
English (en)
Other versions
KR20200131687A (ko
Inventor
구본광
김치현
박규태
조태의
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190056600A priority Critical patent/KR102618534B1/ko
Priority to US16/736,968 priority patent/US10930322B2/en
Priority to CN202010081610.4A priority patent/CN111951843B/zh
Publication of KR20200131687A publication Critical patent/KR20200131687A/ko
Application granted granted Critical
Publication of KR102618534B1 publication Critical patent/KR102618534B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

본 기술은 전자 장치에 관한 것으로, 본 기술에 따른 전압 조절 성능이 향상된 레귤레이터는 비교부, 출력 전압 생성부, 전압 분배부 및 출력 전압 제어부를 포함한다. 상기 비교부는 기준 전압과 피드백 전압을 비교하여 비교 전압을 생성한다. 상기 출력 전압 생성부는 상기 비교 전압을 기초로, 전원 전압으로부터 출력 전압을 생성한다. 상기 전압 분배부는 상기 출력 전압을 전압 분배하여 상기 피드백 전압을 생성하는 제1 저항 및 제2 저항을 포함한다. 상기 출력 전압 제어부는 상기 출력 전압과 타겟 전압을 비교하여, 상기 제1 저항 및 상기 제2 저항 중 적어도 하나의 저항 값을 조절한다.

Description

레귤레이터 및 이를 포함하는 메모리 장치{REGULATOR AND MEMORY DEVICE HAVING THE SAME}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로 레귤레이터 및 이를 포함하는 메모리 장치에 관한 것이다.
저장 장치는 컴퓨터나 스마트폰 등과 같은 호스트 장치의 제어에 따라 데이터를 저장하는 장치이다. 저장 장치는 데이터가 저장되는 메모리 장치와 메모리 장치를 제어하는 메모리 컨트롤러를 포함할 수 있다. 메모리 장치는 휘발성 메모리 장치 (Volatile Memory)와 비휘발성 메모리 장치 (Non Volatile Memory)로 구분된다.
메모리 장치는 메모리 장치의 안정적인 동작을 위해, 전원 전압으로부터 일정한 레벨의 동작 전압을 생성하는 전압 생성부를 포함할 수 있다. 전압 생성부는 동작 전압을 타겟 레벨로 일정하게 유지시키기 위해 레귤레이터를 포함할 수 있다. 레귤레이터는 네거티브 피드백 방식을 이용하여 동작 전압이 타겟 전압에 매칭되도록 조절할 수 있다.
본 발명의 실시 예는, 전압 조절 성능이 향상된 레귤레이터 및 이를 포함하는 메모리 장치를 제공한다.
본 발명의 실시 예에 따른 레귤레이터는 비교부, 출력 전압 생성부, 전압 분배부 및 출력 전압 제어부를 포함한다. 상기 비교부는 기준 전압과 피드백 전압을 비교하여 비교 전압을 생성한다. 상기 출력 전압 생성부는 상기 비교 전압을 기초로, 전원 전압으로부터 출력 전압을 생성한다. 상기 전압 분배부는 상기 출력 전압을 전압 분배하여 상기 피드백 전압을 생성하는 제1 저항 및 제2 저항을 포함한다. 상기 출력 전압 제어부는 상기 출력 전압과 타겟 전압을 비교하여, 상기 제1 저항 및 상기 제2 저항 중 적어도 하나의 저항 값을 조절한다.
본 발명의 실시 예에 따른 메모리 장치는 메모리 셀 어레이, 주변 회로, 전압 생성부 및 제어 로직을 포함한다. 메모리 셀 어레이는 복수의 메모리 셀들을 포함한다. 주변 회로는 상기 복수의 메모리 셀들에 대한 동작을 수행한다. 전압 생성부는 상기 동작을 위한 동작 전압을 생성한다. 제어 로직은 상기 주변 회로 및 상기 전압 생성부를 제어한다. 전압 생성부는 전원 전압으로부터 상기 동작 전압을 생성하고, 상기 동작 전압과 상기 타겟 전압을 비교하여, 상기 동작 전압의 크기에 비례하는 제1 저항의 저항 값 및 상기 동작 전압의 상승률에 반비례하는 제2 저항의 저항 값 중 적어도 하나를 조절하는 레귤레이터를 포함한다.
본 기술에 따르면 전압 조절 성능이 향상된 레귤레이터 및 이를 포함하는 메모리 장치가 제공된다.
도 1은 메모리 장치의 구조를 설명하기 위한 도면이다.
도 2는 도 1의 레귤레이터의 구조를 설명하기 위한 블록도이다.
도 3은 도 2의 레귤레이터의 일부를 나타낸 회로도이다.
도 4는 도 2의 출력 전압 제어부를 설명하기 위한 블록도이다.
도 5는 실시 예에 따른 레귤레이터의 동작을 설명하기 위한 도면이다.
도 6은 다른 실시 예에 따른 레귤레이터의 동작을 설명하기 위한 도면이다.
도 7은 다른 실시 예에 따른 레귤레이터의 구조를 나타내는 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 서술된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 이하, 본 발명의 실시 예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 메모리 장치의 구조를 설명하기 위한 도면이다.
도 1을 참조하면, 메모리 장치(100)는 메모리 셀 어레이(110), 주변 회로(120) 및 제어 로직(130)을 포함할 수 있다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz)은 행 라인들(RL)을 통해 어드레스 디코더(121)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz)은 비트라인들(BL1 내지 BLm)을 통해 읽기 및 쓰기 회로(123)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성 메모리 셀들일 수 있다. 복수의 메모리 셀들 중 동일 워드라인에 연결된 메모리 셀들은 하나의 물리 페이지로 정의된다. 즉 메모리 셀 어레이(110)는 다수의 물리 페이지들로 구성된다. 실시 예에 따라, 메모리 셀 어레이(110)에 포함된 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 더미 셀들을 포함할 수 있다. 더미 셀들은 드레인 선택 트랜지스터와 메모리 셀들 사이와 소스 선택 트랜지스터와 메모리 셀들 사이에 적어도 하나 이상 직렬로 연결될 수 있다.
메모리 장치(100)의 메모리 셀들은 각각 하나의 데이터 비트를 저장하는 싱글 레벨 셀(Single Level Cell; SLC), 두 개의 데이터 비트들을 저장하는 멀티 레벨 셀(Multi Level Cell; MLC), 세 개의 데이터 비트들을 저장하는 트리플 레벨 셀(Triple Level Cell; TLC) 또는 네 개의 데이터 비트를 저장할 수 있는 쿼드 레벨 셀(Quad Level Cell; QLC)로 구성될 수 있다.
주변 회로(120)는 어드레스 디코더(121), 전압 생성부(122), 읽기 및 쓰기 회로(123), 데이터 입출력 회로(124) 및 센싱 회로(125)를 포함할 수 있다.
주변 회로(120)는 메모리 셀 어레이(110)를 구동한다. 예를 들어 주변 회로(120)는 프로그램 동작, 리드 동작 및 소거 동작을 수행하도록 메모리 셀 어레이(110)를 구동할 수 있다.
어드레스 디코더(121)는 행 라인들(RL)을 통해 메모리 셀 어레이(110)에 연결된다. 행 라인들(RL)은 드레인 선택 라인들, 워드라인들, 소스 선택 라인들 및 공통 소스 라인을 포함할 수 있다. 실시 예에 따라, 워드라인들은 노멀 워드라인들과 더미 워드라인들을 포함할 수 있다. 실시 예에 따라, 행 라인들(RL)은 파이프 선택 라인을 더 포함할 수 있다.
어드레스 디코더(121)는 제어 로직(130)의 제어에 응답하여 동작하도록 구성된다. 어드레스 디코더(121)는 제어 로직(130)으로부터 어드레스(ADDR)를 수신한다.
어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 블록 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 블록 어드레스에 따라 메모리 블록들(BLK1~BLKz) 중 적어도 하나의 메모리 블록을 선택한다. 어드레스 디코더(121)는 수신된 어드레스(ADDR) 중 로우 어드레스(RADD)를 디코딩하도록 구성된다. 어드레스 디코더(121)는 디코딩된 로우 어드레스(RADD)에 따라 전압 생성부(122)로부터 제공받은 전압들을 적어도 하나의 워드라인(WL)에 인가하여 선택된 메모리 블록의 적어도 하나의 워드라인을 선택할 수 있다.
프로그램 동작 시에, 어드레스 디코더(121)는 선택된 워드라인에 프로그램 전압을 인가하고 비선택된 워드라인들에 프로그램 전압보다 낮은 레벨의 패스 전압을 인가할 것이다. 프로그램 검증 동작 시에, 어드레스 디코더(121)는 선택된 워드라인에 검증 전압을 인가하고 비선택된 워드라인들에 검증 전압보다 높은 레벨의 검증 패스 전압을 인가할 것이다.
리드 동작 시에, 어드레스 디코더(121)는 선택된 워드라인에 읽기 전압을 인가하고, 비선택된 워드라인들에 읽기 전압보다 높은 레벨의 읽기 패스 전압을 인가할 것이다.
본 발명의 실시 예에 따르면, 메모리 장치(100)의 소거 동작은 메모리 블록 단위로 수행된다. 소거 동작 시에 메모리 장치(100)에 입력되는 어드레스(ADDR)는 블록 어드레스를 포함한다. 어드레스 디코더(121)는 블록 어드레스를 디코딩하고, 디코딩된 블록 어드레스에 따라 하나의 메모리 블록을 선택할 수 있다. 소거 동작 시, 어드레스 디코더(121)는 선택된 메모리 블록에 입력되는 워드라인들에 접지 전압을 인가할 수 있다.
본 발명의 실시 예에 따르면, 어드레스 디코더(121)는 전달된 어드레스(ADDR) 중 컬럼 어드레스를 디코딩하도록 구성될 수 있다. 디코딩된 컬럼 어드레스는 읽기 및 쓰기 회로(123)에 전달될 수 있다. 예시적으로, 어드레스 디코더(121)는 로우 디코더, 컬럼 디코더, 어드레스 버퍼 등과 같은 구성 요소들을 포함할 수 있다.
전압 생성부(122)는 메모리 장치(100)에 공급되는 외부 전원 전압을 이용하여 복수의 동작 전압(Vop)들을 발생하도록 구성된다. 전압 생성부(122)는 제어 로직(130)의 제어에 응답하여 동작한다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압을 레귤레이팅하여 내부 전원 전압을 생성할 수 있다. 전압 생성부(122)에서 생성된 내부 전원 전압은 메모리 장치(100)의 동작전압으로서 사용된다.
실시 예로서, 전압 생성부(122)는 외부 전원 전압 또는 내부 전원 전압을 이용하여 복수의 동작 전압(Vop)들을 생성할 수 있다. 전압 생성부(122)는 메모리 장치(100)에서 요구되는 다양한 전압들을 생성하도록 구성될 수 있다. 예를 들어, 전압 생성부(122)는 복수의 소거 전압들, 복수의 프로그램 전압들, 복수의 패스 전압들, 복수의 선택 읽기 전압들, 복수의 비선택 읽기 전압들을 생성할 수 있다.
전압 생성부(122)는 다양한 전압 레벨들을 갖는 복수의 동작 전압(Vop)들을 생성하기 위해서, 내부 전원 전압을 수신하는 복수의 펌핑 커패시터들을 포함하고, 제어 로직(130)의 제어에 응답하여 복수의 펌핑 커패시터들을 선택적으로 활성화하여 복수의 동작 전압(Vop)들을 생성할 것이다.
본 발명의 일 실시 예에 따르면 전압 생성부(122)를 레귤레이터(122A)를 포함할 수 있다.
레귤레이터(122A)는 전원 전압 또는 전원 전압을 펌프시킨 고전압으로부터 출력 전압을 생성할 수 있다. 생성된 출력 전압은 동작 전압(Vop)으로 이용될 수 있다. 레귤레이터(122A)는 출력 전압이 레귤레이터(122A)에 입력되는 기준 전압의 일정한 배율이 되도록, 네거티브 피드백 방식을 이용하여 출력 전압을 생성할 수 있다.
레귤레이터(122A)는 도 3에서 후술할 전압 분배부를 구성하는 제1 저항 및 제2 저항 중 적어도 하나의 저항값을 조절하여, 출력 전압이 타겟 전압에 근접하도록 미세하게 조절할 수 있다. 다양한 실시 예에서, 레귤레이터(122A)는 제1 저항 및 제2 저항의 저항 값을 일정한 스텝 단위로 조절할 수 있다.
구체적으로, 레귤레이터(122A)는 출력 전압의 크기에 비례하는 제1 저항의 저항 값을 조절하여, 출력 전압의 크기를 조절할 수 있다. 레귤레이터(122A)는 출력 전압의 상승률에 반비례하는 제2 저항의 저항 값을 조절하여, 출력 전압의 상승률을 조절할 수 있다. 출력 전압의 상승률은 제1 저항의 저항 값의 증가 폭 대비 출력 전압의 크기의 상승폭을 의미할 수 있다. 또는, 출력 전압의 상승률은 제1 저항의 저항 값의 감소 폭 대비 출력 전압의 크기의 하락폭을 의미할 수 있다.
레귤레이터(122A)는 타겟 전압을 기초로 결정되는 제1 타겟 범위 내에 출력 전압이 속하는지 여부에 따라, 제1 저항 및 제2 저항 중 어느 하나의 저항 값을 조절할 수 있다. 레귤레이터(122A)는 출력 전압이 제1 타겟 범위의 밖에 속하면, 제1 저항의 저항 값을 조절할 수 있다. 레귤레이터(122A)는 출력 전압이 제1 타겟 범위 내에 속하면, 제2 저항의 저항 값을 조절할 수 있다.
레귤레이터(122A)는 출력 전압과 타겟 전압의 차이 값의 크기를 제1 임계 차이 값과 비교하여, 출력 전압이 제1 타겟 범위에 속하는지 판단할 수 있다.
예를 들어, 레귤레이터(122A)는 차이 값의 크기가 제1 임계 차이 값보다 크면, 출력 전압이 제1 타겟 범위의 밖에 속하는 것으로 판단할 수 있다. 레귤레이터(122A)는 차이 값의 크기가 제1 임계 차이 값보다 작거나 같으면, 출력 전압이 제1 타겟 범위 내에 속하는 것으로 판단할 수 있다.
레귤레이터(122A)는 출력 전압과 타겟 전압의 차이 값의 크기가 감소하도록 제1 저항의 저항 값을 조절할 수 있다.
예를 들어, 레귤레이터(122A)는 차이 값의 부호와 반대로, 제1 저항의 저항 값을 조절할 수 있다. 차이 값의 부호가 양이면, 즉 출력 전압이 타겟 전압보다 큰 경우, 레귤레이터(122A)는 제1 저항의 저항 값을 감소시킬 수 있다. 제1 저항의 저항 값이 감소하면, 출력 전압의 크기가 감소하므로, 출력 전압과 타겟 전압 간의 차이 값의 크기가 감소될 수 있다. 차이 값의 부호가 음이면, 즉 출력 전압이 타겟 전압보다 작은 경우, 레귤레이터(122A)는 제1 저항의 저항 값을 증가시킬 수 있다. 제1 저항의 저항 값이 증가하면, 출력 전압의 크기가 증가하므로, 출력 전압과 타겟 전압 간의 차이 값의 크기가 감소될 수 있다.
레귤레이터(122A)는 출력 전압과 타겟 전압의 차이 값의 크기가 감소하도록 제2 저항의 저항 값을 조절할 수 있다.
예를 들어, 레귤레이터(122A)는 차이 값의 부호에 따라, 제2 저항의 저항 값을 조절할 수 있다. 차이 값의 부호가 양이면, 즉 출력 전압이 타겟 전압보다 큰 경우, 레귤레이터(122A)는 제2 저항의 저항 값을 증가시킬 수 있다. 제2 저항의 저항 값이 증가하면, 출력 전압의 상승률이 감소될 수 있다. 출력 전압의 상승률이 감소되면, 제1 저항의 저항 값이 이전과 동일할 때, 출력 전압의 크기가 감소하므로, 출력 전압과 타겟 전압 간의 차이 값의 크기가 감소될 수 있다. 차이 값의 부호가 음이면, 즉 출력 전압이 타겟 전압보다 작은 경우, 레귤레이터(122A)는 제2 저항의 저항 값을 감소시킬 수 있다. 제2 저항의 저항 값이 감소하면, 출력 전압의 상승률이 증가될 수 있다. 출력 전압의 상승률이 증가되면, 제1 저항의 저항 값이 이전과 동일할 때, 출력 전압의 크기가 증가하므로, 출력 전압과 타겟 전압 간의 차이 값의 크기가 감소될 수 있다.
레귤레이터(122A)는 타겟 전압을 기초로 결정되는 제2 타겟 범위 내에 출력 전압이 속하는지 여부에 따라, 기준 전압을 조절할 수 있다. 레귤레이터(122A)는 기준 전압을 일정한 스텝 단위로 조절할 수 있다.
레귤레이터(122A)는 출력 전압이 제2 타겟 범위 내에 속하면, 기준 전압을 조절할 수 있다. 다른 실시 예에서, 레귤레이터(122A)는 출력 전압이 제2 타겟 범위의 밖에 속하면, 기준 전압을 조절할 수 있다.
레귤레이터(122A)는 출력 전압과 타겟 전압의 차이 값의 크기를 제2 임계 차이 값과 비교하여, 출력 전압이 제2 타겟 범위에 속하는지 판단할 수 있다.
예를 들어, 레귤레이터(122A)는 차이 값의 크기가 제2 임계 차이 값보다 크면, 출력 전압이 제2 타겟 범위의 밖에 속하는 것으로 판단할 수 있다. 레귤레이터(122A)는 차이 값의 크기가 제2 임계 차이 값보다 작거나 같으면, 출력 전압이 제2 타겟 범위 내에 속하는 것으로 판단할 수 있다.
레귤레이터(122A)는 기존의 기준 전압에 오프셋 전압을 더하는 방식으로 기준 전압을 조절할 수 있다. 레귤레이터(122A)는 출력 전압과 타겟 전압의 차이 값의 크기와 부호에 따라 오프셋 전압을 결정할 수 있다.
레귤레이터(122A)는 출력 전압과 타겟 전압의 차이 값의 크기가 감소하도록 기준 전압을 조절할 수 있다.
예를 들어, 차이 값의 부호가 양이면, 출력 전압이 타겟 전압보다 높으므로, 레귤레이터(122A)는 음의 값을 갖는 오프셋 전압을 기존의 기준 전압에 더할 수 있다. 차이 값의 부호가 음이면, 출력 전압이 타겟 전압보다 낮으므로, 레귤레이터(122A)는 양의 값을 갖는 오프셋 전압을 기존의 기준 전압에 더할 수 있다. 레귤레이터(122A)가 기존의 기준 전압에 더하는 오프셋 전압의 크기는 출력 전압과 타겟 전압의 차이 값의 크기에 비례하여 결정될 수 있다. 다른 실시 예에서, 레귤레이터(122A)가 기존의 기준 전압에 더하는 오프셋 전압의 크기는 일정한 스텝 단위로 고정된 값일 수 있다.
실시 예에서, 제1 타겟 범위와 제2 타겟 범위는 상이할 수 있다. 다시 말해서, 제1 임계 차이 값과 제2 임계 차이 값은 상이할 수 있다.
일 실시 예로서, 이하에서는 제1 타겟 범위가 제2 타겟 범위보다 넓은 것으로 가정하여 설명한다.
레귤레이터(122A)는 출력 전압이 제1 타겟 범위의 밖에 속하면 제1 저항을 조절할 수 있다. 레귤레이터(122A)는 출력 전압이 제1 타겟 범위 내에 속하고, 제2 타겟 범위의 밖에 속하면 제2 저항을 조절할 수 있다. 레귤레이터(122A)는 출력 전압이 제2 타겟 범위 내에 속하는 경우 기준 전압을 조절할 수 있다.
다른 실시 예로서, 이하에서는 제2 타겟 범위가 제1 타겟 범위보다 넓은 것으로 가정하여 설명한다.
이 경우, 레귤레이터(122A)는 출력 전압이 제2 타겟 범위의 밖에 속하면 기준 전압을 조절할 수 있다. 레귤레이터(122A)는 출력 전압이 제2 타겟 범위 내에 속하고, 제1 타겟 범위의 밖에 속하면 제1 저항을 조절할 수 있다. 레귤레이터(122A)는 출력 전압이 제1 타겟 범위 내에 속하는 경우 제2 저항을 조절할 수 있다.
또는, 레귤레이터(122A)는 제1 및 제2 저항의 저항 값들 및 기준 전압을 개별적으로 조절할 수 있다. 다시 말해서, 레귤레이터(122A)는 출력 전압이 제1 타겟 범위 내에 속하는지 여부에 따라 저항의 저항 값을 조절하는 동작과 출력 전압이 제2 타겟 범위 내에 속하는지 여부에 따라 기준 전압을 조절하는 동작을 독립적으로 수행할 수 있다.
전압 생성부(122)에 의해 생성된 복수의 동작 전압(Vop)들은 어드레스 디코더(121)에 의해 메모리 셀 어레이(110)에 공급될 수 있다.
읽기 및 쓰기 회로(123)는 제1 내지 제 m 페이지 버퍼들(PB1~PBm)을 포함한다. 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 각각 제1 내지 제 m 비트라인들(BL1~BLm)을 통해 메모리 셀 어레이(110)에 연결된다. 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 제어 로직(130)의 제어에 응답하여 동작한다.
제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(124)와 데이터(DATA)를 통신한다. 프로그램 시에, 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 데이터 입출력 회로(124) 및 데이터 라인들(DL)을 통해 저장될 데이터(DATA)를 수신한다.
프로그램 동작 시, 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 선택된 워드라인에 프로그램 펄스가 인가될 때, 저장될 데이터(DATA)를 데이터 입출력 회로(124)를 통해 수신한 데이터(DATA)를 비트라인들(BL1~BLm)을 통해 선택된 메모리 셀들에 전달할 것이다. 전달된 데이터(DATA)에 따라 선택된 페이지의 메모리 셀들은 프로그램된다. 프로그램 허용 전압(예를 들면, 접지 전압)이 인가되는 비트라인과 연결된 메모리 셀은 상승된 문턱전압을 가질 것이다. 프로그램 금지 전압(예를 들면, 전원 전압)이 인가되는 비트라인과 연결된 메모리 셀의 문턱전압은 유지될 것이다. 프로그램 검증 동작 시에, 제1 내지 제 m 페이지 버퍼들(PB1~PBm)은 선택된 메모리 셀들로부터 비트라인들(BL1~BLm)을 통해 메모리 셀들에 저장된 데이터(DATA)를 읽는다.
리드 동작 시, 읽기 및 쓰기 회로(123)는 선택된 페이지의 메모리 셀들로부터 비트라인들(BL)을 통해 데이터(DATA)를 읽고, 읽어진 데이터(DATA)를 제1 내지 제m 페이지 버퍼들(PB1~PBm)에 저장할 수 있다.
소거 동작 시에, 읽기 및 쓰기 회로(123)는 비트라인들(BL)을 플로팅(floating) 시킬 수 있다. 실시 예로서, 읽기 및 쓰기 회로(123)는 열 선택 회로를 포함할 수 있다.
데이터 입출력 회로(124)는 데이터 라인들(DL)을 통해 제1 내지 제 m 페이지 버퍼들(PB1~PBm)에 연결된다. 데이터 입출력 회로(124)는 제어 로직(130)의 제어에 응답하여 동작한다.
데이터 입출력 회로(124)는 입력되는 데이터(DATA)를 수신하는 복수의 입출력 버퍼들(미도시)을 포함할 수 있다. 프로그램 동작 시, 데이터 입출력 회로(124)는 외부 컨트롤러(미도시)로부터 저장될 데이터(DATA)를 수신한다. 데이터 입출력 회로(124)는 리드 동작 시, 읽기 및 쓰기 회로(123)에 포함된 제1 내지 제 m 페이지 버퍼들(PB1~PBm)로부터 전달된 데이터(DATA)를 외부 컨트롤러로 출력한다.
센싱 회로(125)는 리드 동작 또는 검증 동작 시, 제어 로직(130)이 생성한 허용 비트(VRYBIT) 신호에 응답하여 기준 전류를 생성하고, 읽기 및 쓰기 회로(123)로부터 수신된 센싱 전압(VPB)과 기준 전류에 의해 생성된 기준 전압을 비교하여 패스 신호 또는 페일 신호를 제어 로직(130)으로 출력할 수 있다.
제어 로직(130)은 어드레스 디코더(121), 전압 생성부(122), 읽기 및 쓰기 회로(123), 데이터 입출력 회로(124) 및 센싱 회로(125)에 연결될 수 있다. 제어 로직(130)은 메모리 장치(100)의 제반 동작을 제어하도록 구성될 수 있다. 제어 로직(130)은 외부 장치로부터 전달되는 커맨드(CMD)에 응답하여 동작할 수 있다.
제어 로직(130)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 여러 가지 신호를 생성하여 주변 회로(120)를 제어할 수 있다. 예를 들면, 제어 로직(130)은 커맨드(CMD) 및 어드레스(ADDR)에 응답하여 동작 신호(OPSIG), 로우 어드레스(RADD), 읽기 및 쓰기 회로 제어신호(PBSIGNALS) 및 허용 비트(VRYBIT)를 생성할 수 있다. 제어 로직(130)은 동작 신호(OPSIG)는 전압 생성부(122)로 출력하고, 로우 어드레스(RADD)는 어드레스 디코더(121)로 출력하고, 읽기 및 쓰기 제어신호는 읽기 및 쓰기 회로(123)로 출력하고, 허용 비트(VRYBIT)는 센싱 회로(125)로 출력할 수 있다. 또한, 제어 로직(130)은 센싱 회로(125)가 출력한 패스 또는 페일 신호(PASS/FAIL)에 응답하여 검증 동작이 패스 또는 페일 되었는지를 판단할 수 있다.
도 2는 도 1의 레귤레이터의 구조를 설명하기 위한 블록도이다.
도 2를 참조하면, 레귤레이터(200)는 비교부(210), 출력 전압 생성부(220), 전압 분배부(230) 및 출력 전압 제어부(240)를 포함할 수 있다.
비교부(210)는 기준 전압(Vref)과 피드백 전압(Vf)을 비교하여 비교 전압(Vcomp)을 생성할 수 있다.
예를 들어, 비교부(210)는 기준 전압(Vref)과 피드백 전압(Vf)의 차이 값의 크기에 비례하는 비교 전압(Vcomp)을 생성할 수 있다. 다양한 실시 예에서, 비교부(210)는 기준 전압(Vref)과 피드백 전압(Vf)의 비교 결과에 따라 로우 레벨 및 하이 레벨 중 어느 하나의 레벨을 갖는 비교 전압(Vcomp)을 생성할 수 있다. 구체적으로, 비교부(210)는 기준 전압(Vref)보다 피드백 전압(Vf)이 크면, 하이 레벨을 갖는 비교 전압(Vcomp)을 생성할 수 있다. 비교부(210)는 기준 전압(Vref)보다 피드백 전압(Vf)이 작으면, 로우 레벨을 갖는 비교 전압(Vcomp)을 생성할 수 있다.
출력 전압 생성부(220)는 비교 전압(Vcomp)을 기초로, 전원 전압(VCC)으로부터 출력 전압(Vout)을 생성할 수 있다. 출력 전압 생성부(220)는 비교 전압(Vcomp)에 따라, 생성되는 출력 전압(Vout)의 크기를 조절할 수 있다. 다양한 실시 예에서, 출력 전압 생성부(220)는 전원 전압(VCC) 대신 전원 전압(VCC)을 펌프시킨 고전압을 이용하여 출력 전압(Vout)을 생성할 수 있다.
전압 분배부(230)는 출력 전압(Vout)을 전압 분배하여 피드백 전압(Vf)을 생성할 수 있다. 전압 분배부(230)는 전압 분배하기 위한 제1 저항 및 제2 저항을 포함할 수 있다. 전압 분배부(230)는 제1 저항 및 제2 저항 외에 다른 등가 저항 회로를 포함할 수 있다.
제1 저항 및 제2 저항의 저항 값들은 출력 전압 제어부(240)가 제공하는 저항 제어 신호(R_Con)에 의해 조절될 수 있다. 전압 분배부(230)는 출력 전압(Vout)이 피드백 전압(Vf)의 일정한 배율이 되도록, 전압 분배할 수 있다. 피드백 전압(Vf)이 기준 전압(Vref)으로 조정되면, 출력 전압(Vout)은 기준 전압(Vref)의 일정한 배율로 출력될 수 있다.
출력 전압 제어부(240)는 출력 전압(Vout)과 타겟 전압을 비교하고, 그 비교 결과를 기초로 전압 분배부(230)에 포함된 저항들의 저항 값들을 조절하는 저항 제어 신호(R_Con) 및 기준 전압(Vref)을 조절하기 위한 오프셋 전압(Offset)을 생성할 수 있다. 기존의 기준 전압(Vref)에 오프셋 전압(Offset)을 더한 새로운 기준 전압(Vref)이 비교부(210)에 입력될 수 있다.
출력 전압 제어부(240)는 타겟 전압을 기초로 결정되는 제1 타겟 범위 내에 출력 전압(Vout)이 속하는지 여부를 판단할 수 있다. 구체적으로, 출력 전압(Vout)과 타겟 전압의 차이 값의 크기가 제1 임계 차이 값보다 크면, 출력 전압 제어부(240)는 출력 전압(Vout)이 제1 타겟 범위의 밖에 속하는 것으로 판단할 수 있다. 한편, 차이 값의 크기가 제1 임계 차이 값보다 작거나 같으면, 출력 전압 제어부(240)는 출력 전압(Vout)이 제1 타겟 범위 내에 속하는 것으로 판단할 수 있다.
출력 전압(Vout)이 제1 타겟 범위의 밖에 속하면, 출력 전압 제어부(240)는 전압 분배부(230)의 제1 저항의 저항 값을 조절하는 저항 제어 신호(R_Con)를 생성할 수 있다. 제1 저항의 저항 값은 출력 전압(Vout)의 크기에 비례할 수 있다. 출력 전압(Vout)이 제1 타겟 범위 내에 속하면, 출력 전압 제어부(240)는 전압 분배부(230)의 제2 저항의 저항 값을 조절하는 저항 제어 신호(R_Con)를 생성할 수 있다. 제2 저항의 저항 값은 출력 전압(Vout)의 상승률에 반비례할 수 있다.
출력 전압 제어부(240)는 타겟 전압을 기초로 결정되는 제2 타겟 범위 내에 출력 전압(Vout)이 속하는지 여부를 판단할 수 있다. 구체적으로, 출력 전압(Vout)과 타겟 전압의 차이 값의 크기가 제2 임계 차이 값보다 크면, 출력 전압 제어부(240)는 출력 전압(Vout)이 제2 타겟 범위의 밖에 속하는 것으로 판단할 수 있다. 한편, 차이 값의 크기가 제2 임계 차이 값보다 작거나 같으면, 출력 전압 제어부(240)는 출력 전압(Vout)이 제2 타겟 범위 내에 속하는 것으로 판단할 수 있다.
출력 전압(Vout)이 제2 타겟 범위 내에 속하면, 출력 전압 제어부(240)는 기준 전압(Vref)을 조절하기 위한 오프셋 전압(Offset)을 생성할 수 있다. 다른 실시 예에서, 출력 전압(Vout)이 제2 타겟 범위의 밖에 속하면, 출력 전압 제어부(240)는 기준 전압(Vref)을 조절하기 위한 오프셋 전압(Offset)을 생성할 수 있다.
실시 예에서, 제1 타겟 범위와 제2 타겟 범위는 상이할 수 있다. 다시 말해서, 제1 임계 차이 값과 제2 임계 차이 값은 상이할 수 있다.
출력 전압 제어부(240)는 저항 제어 신호(R_Con) 및 오프셋 전압(Offset)을 이용하여, 출력 전압(Vout)이 타겟 전압에 매칭되도록 미세하게 조절할 수 있다. 즉, 출력 전압 제어부(240)는 출력 전압(Vout)과 타겟 전압의 차이 값의 크기가 감소하는 방향으로 저항 제어 신호(R_Con) 및 오프셋 전압(Offset)을 생성할 수 있다. 출력 전압 제어부(240)는 저항 값 조절 동작과 오프셋 전압(Offset) 조절 동작을 독립적으로 수행할 수 있다.
다양한 실시 예에서, 출력 전압 제어부(240)는 저항 제어 신호(R_Con)를 통해 전압 분배부(230)의 저항들의 저항 값을 일정한 스텝 단위로 조절할 수 있다. 출력 전압 제어부(240)는 오프셋 전압(Offset)을 통해 기준 전압(Vref)을 일정한 스텝 단위로 조절할 수 있다.
도 3은 도 2의 레귤레이터의 일부를 나타낸 회로도이다.
도 3을 참조하면, 비교부(210)는 비교기를 포함할 수 있다.
비교기는 기준 전압 및 피드백 전압을 입력 받아, 비교 전압을 생성할 수 있다.
비교기는 기준 전압(Vref)과 피드백 전압(Vf)의 차이 값의 크기에 비례하는 비교 전압(Vcomp)을 생성할 수 있다. 다양한 실시 예에서, 비교기는 기준 전압(Vref)과 피드백 전압(Vf)의 비교 결과에 따라 로우 레벨 및 하이 레벨 중 어느 하나의 레벨을 갖는 비교 전압(Vcomp)을 생성할 수 있다. 구체적으로, 비교기는 기준 전압(Vref)보다 피드백 전압(Vf)이 크면, 하이 레벨을 갖는 비교 전압(Vcomp)을 생성할 수 있다. 비교기는 기준 전압(Vref)보다 피드백 전압(Vf)이 작으면, 로우 레벨을 갖는 비교 전압(Vcomp)을 생성할 수 있다.
출력 전압 생성부(220)는 제1 트랜지스터(T1), 제2 트랜지스터(T2) 및 제3 저항(R3)을 포함할 수 있다.
제1 트랜지스터(T1)는 제1 제어 노드(N1)의 전위에 따라 제어될 수 있다. 제1 트랜지스터(T1)의 게이트 단과 비교기의 출력단은 제1 제어 노드(N1)에 연결될 수 있다. 제1 트랜지스터(T1)는 제2 제어 노드(N2)와 접지 전압 단(GND) 사이에 연결될 수 있다. 제1 트랜지스터(T1)는 NMOS 트랜지스터로 구성될 수 있다. 다른 실시 예에서, 제1 트랜지스터(T1)는 PMOS 트랜지스터로 구성될 수 있다.
제3 저항(R3)은 전원 전압 단과 제2 제어 노드(N2) 사이에 연결될 수 있다. 전원 전압 단에 전원 전압(VCC) 또는 전원 전압(VCC)이 펌프된 고전압(Vpp)이 인가될 수 있다.
제2 트랜지스터(T2)는 제2 제어 노드(N2)의 전위에 따라 제어될 수 있다. 제2 트랜지스터(T2)의 게이트 단은 제2 제어 노드(N2)에 연결될 수 있다. 제2 트랜지스터(T2)는 전원 전압 단과 출력 전압(Vout)이 출력되는 출력 노드(N3) 사이에 연결될 수 있다. 제2 트랜지스터(T2)는 NMOS 트랜지스터로 구성될 수 있다. 다른 실시 예에서, 제2 트랜지스터(T2)는 PMOS 트랜지스터로 구성될 수 있다
실시 예에서, 출력 전압 생성부(220)는 비교 전압(Vcomp)을 기초로 전원 전압(VCC) 또는 전원 전압(VCC)이 펌프된 고전압(Vpp)으로부터 출력 전압(Vout)을 생성할 수 있다. 출력 전압 생성부(220)는 비교 전압(Vcomp)에 따라 출력 전압(Vout)의 크기를 조절하여 생성할 수 있다.
예를 들어, 비교 전압(Vcomp)이 로우 레벨이면, 제1 트랜지스터(T1)는 턴 오프될 수 있다. 제1 트랜지스터(T1)가 턴 오프되면, 제2 제어 노드(N2)에서 접지 전압 단(GND)으로의 전류 패스가 차단된다. 따라서, 제2 제어 노드(N2)는 플로팅(floating)되고 제2 제어 노드(N2)의 전위는 제3 저항(R3)을 통해 인가되는 전원 전압(VCC)으로 영향으로 하이 레벨로 상승할 수 있다. 제2 제어 노드(N2)의 전위가 제2 트랜지스터(T2)의 문턱 전압보다 높은 레벨로 상승하면, 제2 트랜지스터(T2)는 턴 온될 수 있다. 제2 트랜지스터(T2)가 턴 온되면, 전원 전압 단에서 출력 노드(N3)로의 전류 패스가 형성된다. 제2 제어 노드(N2)에서 출력 노드(N3)로 흐르는 전류량이 증가할수록, 출력 노드(N3)의 전위는 상승하게 된다. 따라서, 출력 전압 생성부(220)는 더 높은 레벨의 출력 전압(Vout)을 생성할 수 있다.
반대로, 비교 전압(Vcomp)이 하이 레벨이면, 제1 트랜지스터(T1)는 턴 온될 수 있다. 제1 트랜지스터(T1)가 턴 온되면, 제2 제어 노드(N2)에서 접지 전압 단(GND)으로의 전류 패스가 형성된다. 따라서, 제2 제어 노드(N2)의 전위는 접지 전압 레벨로 강하될 수 있다. 제2 제어 노드(N2)의 전위가 접지 전압 레벨로 강하되면, 제2 트랜지스터(T2)는 턴 오프될 수 있다. 제2 트랜지스터(T2)가 턴 오프되면, 전원 전압 단에서 출력 노드(N3)로의 전류 패스가 차단된다. 제2 제어 노드(N2)에서 출력 노드(N3)로 흐르는 전류량이 감소할수록, 출력 노드(N3)의 전위는 강하된다. 따라서, 출력 전압 생성부(220)는 더 낮은 레벨의 출력 전압(Vout)을 생성할 수 있다.
전압 분배부(230)는 제1 저항(R1) 및 제2 저항(R2)을 포함할 수 있다.
제1 저항(R1) 및 제2 저항(R2)은 출력 전압(Vout)을 전압 분배하여 피드백 전압(Vf)을 생성할 수 있다. 제1 저항(R1)은 출력 노드(N3)와 피드백 전압(Vf)이 출력되는 피드백 노드(N4) 사이에 연결될 수 있다. 제2 저항(R2)은 피드백 노드(N4)와 접지 전압 단(GND) 사이에 연결될 수 있다.
제1 저항(R1) 및 제2 저항(R2)은 가변 저항일 수 있다. 제1 저항(R1)의 저항 값은 도 2를 참조하여 설명된 출력 전압 제어부가 제공하는 제1 저항 제어 신호(R_Con1)에 따라 조절될 수 있다. 제2 저항(R2)의 저항 값은 출력 전압 제어부가 제공하는 제2 저항 제어 신호(R_Con2)에 따라 조절될 수 있다.
제1 저항 제어 신호(R_Con1)에 따라, 제1 저항(R1)의 저항 값에 비례하는 출력 전압(Vout)의 크기가 조절될 수 있다. 제2 저항 제어 신호(R_Con2)에 따라, 제2 저항(R2)의 저항 값에 반비례하는 출력 전압(Vout)의 상승률이 조절될 수 있다. 출력 전압(Vout)의 상승률은 제1 저항(R1)의 저항 값의 증가폭 대비 출력 전압(Vout) 크기의 상승폭을 의미할 수 있다. 또는 출력 전압(Vout)의 상승률은 제1 저항(R1)의 저항 값의 감소폭 대비 출력 전압(Vout) 크기의 하락폭을 의미할 수 있다.
다양한 실시 예에서, 전압 분배부(230)는 다른 회로 소자들의 저항 값들을 반영하기 위한 등가 저항 회로(미도시)를 포함할 수 있다.
전압 분배부(230)는 출력 전압(Vout)의 크기에 비례하는 피드백 전압(Vf)을 생성할 수 있다. 피드백 전압(Vf)이 비교기의 입력 전압으로 입력됨으로써, 네거티브 피드백이 수행될 수 있다.
예를 들어, 출력 전압 생성부가 상대적으로 높은 레벨의 출력 전압(Vout)을 생성하면, 전압 분배부는 상대적으로 높은 레벨의 피드백 전압(Vf)을 생성할 수 있다. 기준 전압(Vref)보다 높은 레벨의 피드백 전압(Vf)이 비교기에 입력되면, 비교기는 하이 레벨의 비교 전압(Vcomp)을 생성할 수 있다. 앞서 설명한 바와 같이, 비교 전압(Vcomp)이 하이 레벨이면, 출력 전압 생성부는 이전보다 낮은 레벨의 출력 전압(Vout)을 생성할 수 있다.
반대로, 출력 전압 생성부가 상대적으로 낮은 레벨의 출력 전압(Vout)을 생성하면, 전압 분배부는 상대적으로 낮은 레벨의 피드백 전압(Vf)을 생성할 수 있다. 기준 전압(Vref)보다 낮은 레벨의 피드백 전압(Vf)이 비교기에 입력되면, 비교기는 로우 레벨의 비교 전압(Vcomp)을 생성할 수 있다. 앞서 설명한 바와 같이, 비교 전압(Vcomp)이 로우 레벨이면, 출력 전압 생성부는 이전보다 높은 레벨의 출력 전압(Vout)을 생성할 수 있다.
이와 같은 네거티브 피드백으로 인해, 피드백 전압(Vf)은 결국 기준 전압(Vref)과 동일한 레벨로 조정되고, 출력 전압(Vout)은 기준 전압(Vref)의 일정한 배율로 출력될 수 있다.
도 4는 도 2의 출력 전압 제어부를 설명하기 위한 블록도이다.
도 4를 참조하면, 출력 전압(Vout) 제어부(240)는 비교 정보 생성부(241), 저항 제어부(242) 및 오프셋 제어부(243)를 포함할 수 있다.
비교 정보 생성부(241)는 출력 전압(Vout)과 타겟 전압(Vtar)의 차이 값을 나타내는 비교 정보(Comp_Inf)를 생성할 수 있다. 비교 정보(Comp_Inf)는 차이 값의 크기에 관한 정보 및 차이 값의 부호에 관한 정보를 포함할 수 있다.
저항 제어부(242)는, 출력 전압(Vout)이 타겟 전압(Vtar)에 근접하도록, 도 3의 전압 분배부를 구성하는 제1 저항 및 제2 저항 중 적어도 하나의 저항 값을 조절할 수 있다. 출력 전압(Vout)의 크기는 제1 저항의 저항 값에 비례할 수 있다. 출력 전압(Vout)의 상승률은 제2 저항의 저항 값에 반비례할 수 있다. 다양한 실시 예에서, 저항 제어부(242)는 제1 저항 및 제2 저항의 저항 값을 일정한 스텝 단위로 조절할 수 있다.
저항 제어부(242)는 제1 저항의 저항 값을 조절하기 위한 제1 저항 제어 신호(R_Con1)를 생성할 수 있다. 저항 제어부(242)는 제2 저항의 저항 값을 조절하기 위한 제2 저항 제어 신호(R_Con2)를 생성할 수 있다.
다양한 실시 예에서, 제1 저항 제어 신호(R_Con1) 및 제2 저항 제어 신호(R_Con2)는 디지털 코드로 구성될 수 있다. 제1 저항 제어 신호(R_Con1)의 코드 값에 따라 제1 저항의 저항 값은 증가하거나 감소할 수 있다. 제2 저항 제어 신호(R_Con2)의 코드 값에 따라 제2 저항의 저항 값은 증가하거나 감소할 수 있다.
저항 제어부(242)는 출력 전압(Vout)이 타겟 전압(Vtar)을 기초로 결정되는 제1 타겟 범위 내에 속하는지 여부에 따라, 제1 저항 및 제2 저항 중 어느 하나의 저항 값을 조절할 수 있다. 저항 제어부(242)는 출력 전압(Vout)이 제1 타겟 범위의 밖에 속하면, 제1 저항 제어 신호(R_Con1)를 통해 제1 저항의 저항 값을 조절할 수 있다. 저항 제어부(242)는 출력 전압(Vout)이 제1 타겟 범위 내에 속하면, 제2 저항 제어 신호(R_Con2)를 통해 제2 저항의 저항 값을 조절할 수 있다.
저항 제어부(242)는 비교 정보(Comp_Inf)를 기초로 출력 전압(Vout)이 제1 타겟 범위에 속하는지 여부를 판단할 수 있다. 구체적으로, 저항 제어부(242)는 출력 전압(Vout)과 타겟 전압(Vtar)의 차이 값의 크기를 제1 임계 차이 값(Th1)과 비교하여, 출력 전압(Vout)이 제1 타겟 범위에 속하는지 판단할 수 있다. 제1 임계 차이 값(Th1)에 관한 정보는 저항 제어부(242)에 제공될 수 있다.
예를 들어, 출력 전압(Vout)과 타겟 전압(Vtar)의 차이 값의 크기가 제1 임계 차이 값(Th1)보다 크면, 저항 제어부(242)는 출력 전압(Vout)이 제1 타겟 범위의 밖에 속하는 것으로 판단할 수 있다. 한편, 차이 값의 크기가 제1 임계 차이 값(Th1)보다 작거나 같으면, 저항 제어부(242)는 출력 전압(Vout)이 제1 타겟 범위의 안에 속하는 것으로 판단할 수 있다.
저항 제어부(242)는 출력 전압(Vout)과 타겟 전압(Vtar)의 차이 값의 크기가 감소하는 방향으로 제1 저항의 저항 값을 조절할 수 있다.
예를 들어, 저항 제어부(242)는, 출력 전압(Vout)과 타겟 전압(Vtar)의 차이 값의 부호와 반대로, 제1 저항의 저항 값을 조절할 수 있다. 차이 값의 부호가 양이면, 저항 제어부(242)는 제1 저항의 저항 값을 감소시킬 수 있다. 제1 저항의 저항 값이 감소하면, 출력 전압(Vout)의 크기가 감소하므로, 출력 전압(Vout)과 타겟 전압(Vtar) 간의 차이 값의 크기가 감소될 수 있다. 한편, 차이 값의 부호가 음이면, 저항 제어부(242)는 제1 저항의 저항 값을 증가시킬 수 있다. 제1 저항의 저항 값이 증가하면, 출력 전압(Vout)의 크기가 증가하므로, 출력 전압(Vout)과 타겟 전압(Vtar) 간의 차이 값의 크기가 감소될 수 있다.
저항 제어부(242)는 출력 전압(Vout)과 타겟 전압(Vtar)의 차이 값의 크기가 감소하는 방향으로 제2 저항의 저항 값을 조절할 수 있다.
예를 들어, 차이 값의 부호에 따라, 저항 제어부(242)는 제2 저항의 저항 값을 조절할 수 있다. 차이 값의 부호가 양이면, 즉, 출력 전압(Vout)이 타겟 전압(Vtar)보다 크면, 저항 제어부(242)는 제2 저항의 저항 값을 증가시킬 수 있다. 제2 저항의 저항 값이 증가하면, 출력 전압(Vout)의 상승률이 감소될 수 있다. 출력 전압(Vout)의 상승률이 감소되면, 제1 저항의 저항 값이 이전과 동일할 때, 출력 전압(Vout)의 크기가 감소하므로, 출력 전압(Vout)과 타겟 전압(Vtar) 간의 차이 값의 크기가 감소될 수 있다.
한편, 차이 값의 부호가 음이면, 즉, 출력 전압(Vout)이 타겟 전압(Vtar)보다 작으면, 저항 제어부(242)는 제2 저항의 저항 값을 감소시킬 수 있다. 제2 저항의 저항 값이 감소하면, 출력 전압(Vout)의 상승률이 증가될 수 있다. 출력 전압(Vout)의 상승률이 증가되면, 제1 저항의 저항 값이 이전과 동일할 때, 출력 전압(Vout)의 크기가 증가하므로, 출력 전압(Vout)과 타겟 전압(Vtar) 간의 차이 값의 크기가 감소될 수 있다.
타겟 전압(Vtar)을 기초로 결정되는 제2 타겟 범위 내에 출력 전압(Vout)이 속하는지 여부에 따라, 오프셋 제어부(243)는 도 3을 참조하여 설명된 기준 전압을 조절할 수 있다. 오프셋 제어부(243)는 기준 전압을 일정한 스텝 단위로 조절할 수 있다.
출력 전압(Vout)이 제2 타겟 범위 내에 속하면, 오프셋 제어부(243)는 기준 전압을 조절할 수 있다. 다른 실시 예에서, 출력 전압(Vout)이 제2 타겟 범위의 밖에 속하면, 오프셋 제어부(243)는 기준 전압을 조절할 수 있다.
오프셋 제어부(243)는 비교 정보(Comp_Inf)를 기초로, 출력 전압(Vout)이 제2 타겟 범위 내에 속하는지 여부를 판단할 수 있다. 구체적으로, 오프셋 제어부(243)는 출력 전압(Vout)과 타겟 전압(Vtar)의 차이 값의 크기를 제2 임계 차이 값(Th1)과 비교하여, 출력 전압(Vout)이 제2 타겟 범위에 속하는지 판단할 수 있다. 제2 임계 차이 값(Th1)에 관한 정보는 오프셋 제어부(243)에 제공될 수 있다.
예를 들어, 출력 전압(Vout)과 타겟 전압(Vtar)의 차이 값의 크기가 제2 임계 차이 값(Th1)보다 크면, 오프셋 제어부(243)는 출력 전압(Vout)이 제2 타겟 범위의 밖에 속하는 것으로 판단할 수 있다. 반대로, 차이 값의 크기가 제2 임계 차이 값(Th1)보다 작거나 같으면, 오프셋 제어부(243)는 출력 전압(Vout)이 제2 타겟 범위의 안에 속하는 것으로 판단할 수 있다.
실시 예에서, 오프셋 제어부(243)는 오프셋 전압(Offset)을 생성하고, 생성한 오프셋 전압(Offset)을 기존의 기준 전압에 더하는 방식으로 기준 전압을 조절할 수 있다. 다른 실시 예에서, 오프셋 제어부(243)는 기존의 기준 전압에 반영될 오프셋 전압(Offset)에 관한 오프셋 정보를 생성하고, 오프셋 정보를 전압 생성부에 제공하는 방식으로 기준 전압을 조절할 수 있다.
오프셋 제어부(243)는 출력 전압(Vout)과 타겟 전압(Vtar)의 차이 값의 크기가 감소하는 방향으로 기준 전압을 조절할 수 있다. 오프셋 제어부(243)는 출력 전압(Vout)과 타겟 전압(Vtar)의 차이 값의 크기와 부호에 따라 오프셋 전압(Offset)을 결정할 수 있다.
예를 들어, 출력 전압(Vout)과 타겟 전압(Vtar)의 차이 값의 부호가 양이면, 출력 전압(Vout)이 타겟 전압(Vtar)보다 높으므로, 오프셋 제어부(243)는 음의 값을 갖는 오프셋 전압(Offset)을 기준 전압에 더할 수 있다. 한편, 차이 값의 부호가 음이면, 출력 전압(Vout)이 타겟 전압(Vtar)보다 낮으므로, 오프셋 제어부(243)는 양의 값을 갖는 오프셋 전압(Offset)을 기준 전압에 더할 수 있다.
오프셋 제어부(243)가 기존의 기준 전압에 더하는 오프셋 전압(Offset)의 크기는 차이 값의 크기에 비례하여 결정될 수 있다. 다른 실시 예에서, 오프셋 제어부(243)가 기존의 기준 전압에 더하는 오프셋 전압(Offset)의 크기는 일정한 스텝 단위로 고정된 값일 수 있다.
실시 예에서, 제1 타겟 범위와 제2 타겟 범위는 상이할 수 있다. 다시 말해서, 제1 임계 차이 값(Th1)과 제2 임계 차이 값(Th1)은 상이할 수 있다.
다양한 실시 예에서, 제1 타겟 범위가 제2 타겟 범위보다 넓은 것으로 가정하여 설명한다. 이 경우, 저항 제어부(242)에는 제2 임계 차이 값(Th1)에 관한 정보가 제공될 수 있다.
출력 전압(Vout)이 제1 타겟 범위의 밖에 속하면, 저항 제어부(242)는 제1 저항의 저항 값을 조절할 수 있다. 출력 전압(Vout)이 제1 타겟 범위 내에 속하고, 제2 타겟 범위의 밖에 속하면, 저항 제어부(242)는 제2 저항의 저항 값을 조절할 수 있다. 출력 전압(Vout)이 제2 타겟 범위 내에 속하면 오프셋 제어부(243)는 기준 전압을 조절할 수 있다.
다른 실시 예에서, 제2 타겟 범위가 제1 타겟 범위보다 넓은 것으로 가정하여 설명한다. 이 경우, 저항 제어부(242)에는 제2 임계 차이 값(Th1)에 관한 정보가 제공될 수 있다.
이 경우, 출력 전압(Vout)이 제2 타겟 범위의 밖에 속하면 오프셋 제어부(243)는 기준 전압을 조절할 수 있다. 출력 전압(Vout)이 제2 타겟 범위 내에 속하고, 제1 타겟 범위의 밖에 속하면, 저항 제어부(242)는 제1 저항의 저항 값을 조절할 수 있다. 출력 전압(Vout)이 제1 타겟 범위 내 속하면 저항 제어부(242)는 제2 저항의 저항 값을 조절할 수 있다.
다양한 실시 예에서, 출력 전압(Vout)이 제1 타겟 범위 내에 속하는지 여부에 따라 저항 제어부(242)가 저항 값을 조절하는 동작과, 출력 전압(Vout)이 제2 타겟 범위 내에 속하는지 여부에 따라 오프셋 제어부(243)가 기준 전압을 조절하는 동작은 독립적으로 수행될 수 있다.
도 5는 실시 예에 따른 레귤레이터의 동작을 설명하기 위한 도면이다.
도 5를 참조하면, 그래프의 가로 축은 제1 저항 제어 신호(R_Con1)의 코드 값일 수 있다. 그래프의 세로 축은 출력 전압(Vout)일 수 있다.
제1 저항 제어 신호(R_Con1)의 코드 값이 제0 코드(CODE0)일 때, 타겟 라인(target)의 출력 전압(Vout)은 타겟 전압(Vtar)일 수 있다.
실시 예에서, 출력 전압(Vout)이 타겟 전압(Vtar)보다 높은 경우에, 출력 전압(Vout)이 타겟 전압(Vtar)에 근접하도록 도 3을 참조하여 설명된 제1 및 제2 저항의 저항 값을 조절하는 레귤레이터의 동작을 설명하기로 한다.
제1 저항 제어 신호(R_Con1)의 코드 값이 제0 코드(CODE0)일 때, 라인(L1)의 출력 전압(Vout)은 전압(V1)일 수 있다.
전압(V1)이 제1 타겟 범위(Tar_R1) 내에 속하는지 여부에 따라 제1 저항 및 제2 저항 중 적어도 하나가 선택적으로 조절될 수 있다. 전압(V1)과 타겟 전압(Vtar)의 차이 값의 크기(a1의 길이)와 제1 임계 차이 값(Th1)의 크기의 비교 결과에 따라, 전압(V1)이 제1 타겟 범위(Tar_R1) 내에 속하는지 여부가 판단될 수 있다.
전압(V1)과 타겟 전압(Vtar)의 차이 값의 크기(a1의 길이)는 제1 임계 차이 값(Th1)보다 크므로, 전압(V1)은 제1 타겟 범위(Tar_R1)의 밖에 속한다. 전압(V1)은 제1 타겟 범위(Tar_R1)의 밖에 속하므로, 출력 전압(Vout)과 타겟 전압(Vtar)의 차이 값의 크기가 감소하는 방향으로 제1 저항의 저항 값이 조절될 수 있다. 제1 저항의 저항 값을 조절하는 과정은 출력 전압(Vout)을 코스 조절(Coarse Tune)하는 과정일 수 있다.
차이 값의 부호(a1의 방향)는 양이므로, 출력 전압(Vout)의 크기를 감소시키기 위해, 제1 저항의 저항 값은 감소되도록 조절될 수 있다. 따라서, 제1 코스 조절(CT1)에서 제1 저항 제어 신호(R_Con1)의 코드 값은 제0 코드(CODE0)에서 제1 코드(CODE1)로 감소될 수 있다. 제1 저항 제어 신호(R_Con1)의 코드 값이 제0 코드(CODE0)에서 제1 코드(CODE1)로 감소되면서, 라인(L1)에서 출력 전압(Vout)은 전압(V1)에서 전압(V1')으로 조절될 수 있다. 제1 코스 조절(CT1)을 통해, 출력 전압(Vout)은 타겟 전압(Vtar)에 더 가까워질 수 있다.
제1 저항 제어 신호(R_Con1)의 코드 값이 제1 코드(CODE1)일 때, 라인(L1)의 출력 전압(Vout)은 전압(V1')일 수 있다.
전압(V1')과 타겟 전압(Vtar)의 차이 값의 크기(a2의 길이)는 제1 임계 차이 값(Th1)보다 작으므로, 전압(V1')은 제1 타겟 범위(Tar_R1)의 안에 속한다. 전압(V1')은 제1 타겟 범위(Tar_R1) 내에 속하므로, 출력 전압(Vout)과 타겟 전압(Vtar)의 차이 값의 크기가 감소하는 방향으로 제2 저항의 저항 값이 조절될 수 있다. 제2 저항의 저항 값을 조절하는 과정은 출력 전압(Vout)을 미세 조절(Fine Tune)하는 과정일 수 있다.
제2 저항의 저항 값에 따라, 출력 전압(Vout)의 상승률이 조절될 수 있다. 출력 전압(Vout)의 상승률은 제2 저항의 저항 값에 반비례 할 수 있다.
차이 값의 부호(a2의 방향)는 양이므로, 출력 전압(Vout)의 크기를 감소시키기 위해, 제2 저항의 저항 값은 증가되도록 조절될 수 있다. 따라서, 제1 미세 조절(FT1)에서 제2 저항 제어 신호의 코드 값이 이전보다 증가되고, 라인(L1)에서 라인(L1F)으로 출력 전압(Vout)의 상승률이 감소될 수 있다. 출력 전압(Vout)의 상승률이 라인(L1)에서 라인(L1F)로 감소되면서, 제1 저항 제어 신호(R_Con1)의 코드 값이 이전과 동일한 제1 코드(CODE1)일 때, 출력 전압(Vout)은 전압(V1')에서 전압(V1'')으로 조절될 수 있다.
결국 제1 코스 조절(CT1) 및 제1 미세 조절(FT1)을 통해, 출력 전압(Vout)은 전압(V1)에서 전압(V1'')으로 조절되고, 타겟 전압(Vtar)에 더 가까워질 수 있다.
실시 예에서, 출력 전압(Vout)이 타겟 전압(Vtar)보다 낮은 경우에, 출력 전압(Vout)이 타겟 전압(Vtar)에 근접하도록 제1 및 제2 저항의 저항 값을 조절하는 레귤레이터의 동작을 설명하기로 한다.
제1 저항 제어 신호(R_Con1)의 코드 값이 제0 코드(CODE0)일 때, 라인(L2)의 출력 전압(Vout)은 전압(V2)일 수 있다.
전압(V2)이 제1 타겟 범위(Tar_R1)에 속하는지 여부에 따라 제1 저항 및 제2 저항 중 적어도 하나가 선택적으로 조절될 수 있다. 전압(V2)과 타겟 전압(Vtar)의 차이 값의 크기와 제1 임계 차이 값(Th1)의 크기의 비교 결과에 따라, 전압(V2)이 제1 타겟 범위(Tar_R1) 내에 속하는지 여부가 판단될 수 있다.
전압(V2)과 타겟 전압(Vtar)의 차이 값의 크기(b1의 길이)는 제1 임계 차이 값(Th1)보다 크므로, 전압(V2)은 제1 타겟 범위(Tar_R1)의 밖에 속한다. 전압(V2)은 제1 타겟 범위(Tar_R1)의 밖에 속하므로, 출력 전압(Vout)과 타겟 전압(Vtar)의 차이 값의 크기가 감소하는 방향으로 제1 저항의 저항 값이 조절될 수 있다. 제1 저항의 저항 값을 조절하는 과정은 출력 전압(Vout)을 코스 조절(Coarse Tune)하는 과정일 수 있다.
차이 값의 부호(b1의 방향)는 음이므로, 출력 전압(Vout)의 크기를 증가시키기 위해, 제1 저항의 저항 값은 증가되도록 조절될 수 있다. 따라서, 제2 코스 조절(CT2)에서 제1 저항 제어 신호(R_Con1)의 코드 값은 제0 코드(CODE0)에서 제2 코드(CODE2)로 증가될 수 있다. 제1 저항 제어 신호(R_Con1)의 코드 값이 제0 코드(CODE0)에서 제2 코드(CODE2)로 증가되면서, 라인(L2)에서 출력 전압(Vout)은 전압(V2)에서 전압(V2')으로 조절될 수 있다. 제2 코스 조절(CT2)을 통해, 출력 전압(Vout)은 타겟 전압(Vtar)에 더 가까워질 수 있다.
제1 저항 제어 신호(R_Con1)의 코드 값이 제2 코드(CODE2)일 때, 라인(L2)의 출력 전압(Vout)은 전압(V2')일 수 있다.
전압(V2')과 타겟 전압(Vtar)의 차이 값의 크기(b2의 길이)는 제1 임계 차이 값(Th1)보다 작으므로, 전압(V2')은 제1 타겟 범위(Tar_R1)의 안에 속한다. 전압(V2')은 제1 타겟 범위(Tar_R1)의 안에 속하므로, 출력 전압(Vout)과 타겟 전압(Vtar)의 차이 값의 크기가 감소하는 방향으로 제2 저항의 저항 값이 조절될 수 있다. 제2 저항의 저항 값을 조절하는 과정은 출력 전압(Vout)을 미세 조절(Fine Tune)하는 과정일 수 있다.
차이 값의 부호(b2의 방향)는 음이므로, 출력 전압(Vout)의 크기를 증가시키기 위해, 제2 저항의 저항 값은 감소되도록 조절될 수 있다. 따라서, 제2 미세 조절(FT2)에서 제2 저항 제어 신호의 코드 값이 이전보다 감소되고, 라인(L2)에서 라인(L2F)으로 출력 전압(Vout)의 상승률이 증가될 수 있다. 출력 전압(Vout)의 상승률이 라인(L2)에서 라인(L2F)로 증가되면서, 제1 저항 제어 신호(R_Con1)의 코드 값이 이전과 동일한 제2 코드(CODE2)일 때, 출력 전압(Vout)은 전압(V2')에서 전압(V2'')으로 조절될 수 있다.
결국 제2 코스 조절(CT2) 및 제2 미세 조절(FT2)을 통해, 출력 전압(Vout)은 전압(V2)에서 전압(V2'')으로 조절되고, 타겟 전압(Vtar)에 더 가까워질 수 있다.
도 6은 다른 실시 예에 따른 레귤레이터의 동작을 설명하기 위한 도면이다.
도 6을 참조하면, 그래프의 가로 축은 제1 저항 제어 신호(R_Con1)의 코드 값일 수 있다. 그래프의 세로 축은 출력 전압(Vout)일 수 있다.
제1 저항 제어 신호(R_Con1)의 코드 값이 제0 코드(CODE0)이고, 기준 전압이 전압(Vref)일 때, 타겟 라인(target)의 출력 전압(Vout)은 타겟 전압(Vtar)일 수 있다.
실시 예에서, 출력 전압(Vout)이 타겟 전압(Vtar)보다 높은 경우에, 출력 전압(Vout)이 타겟 전압(Vtar)에 근접하도록 도 3을 참조하여 설명된 기준 전압을 조절하는 레귤레이터의 동작을 설명하기로 한다.
제1 저항 제어 신호(R_Con1)의 코드 값이 제0 코드(CODE0)일 때, 라인(L1F)의 출력 전압(Vout)은 전압(V1)일 수 있다. 라인(L1F)은 도 5를 참조하여 설명된, 출력 전압(Vout)의 상승률이 조절된 라인일 수 있다.
출력 전압(Vout)이 제2 타겟 범위(Tar_R2)에 속하는지 여부에 따라 기준 전압이 조절될 수 있다. 실시 예에서, 출력 전압(Vout)이 제2 타겟 범위(Tar_R2)의 안에 속하면, 기준 전압이 조절될 수 있다. 다른 실시 예에서, 출력 전압(Vout)이 제2 타겟 범위(Tar_R2)의 밖에 속하면, 기준 전압이 조절될 수 있다.
전압(V1)과 타겟 전압(Vtar)의 차이 값의 크기는 제2 임계 차이 값(Th2)보다 작으므로, 전압(V1)은 제2 타겟 범위(Tar_R2)의 안에 속한다. 전압(V1)은 제2 타겟 범위(Tar_R2)의 안에 속하므로, 출력 전압(Vout)과 타겟 전압(Vtar)의 차이 값의 크기가 감소하는 방향으로 기준 전압이 조절될 수 있다.
기준 전압에 오프셋 전압을 더하여 기준 전압을 조절하는 과정은 출력 전압(Vout)을 오프셋 조절(Offset Tune)하는 과정일 수 있다. 기존의 기준 전압에 오프셋 전압을 더함으로써, 출력 전압(Vout)의 라인은 출력 전압(Vout)의 상승률은 동일하게 유지된 채, 그래프의 세로축에서 평행이동할 수 있다. 즉, 제1 저항의 저항 값과 제2 저항의 저항 값이 이전과 동일하더라도, 기준 전압에 오프셋 전압을 더해 기준 전압을 조절함으로써 출력 전압(Vout)의 크기가 조절될 수 있다.
전압(V1)과 타겟 전압(Vtar)의 차이 값의 부호는 양이므로, 출력 전압(Vout)의 크기를 감소시키기 위해, 기준 전압이 감소되도록 조절될 수 있다. 따라서, 기존의 기준 전압에 음의 값을 갖는 제1 오프셋 전압(Offset1)이 더해질 수 있다. 기준 전압이 기존의 전압(Vref)에서 전압(Vref+Offset1)으로 조절되면서, 출력 전압(Vout)의 라인은 라인(L1F)에서 라인(L1O)로 평행이동할 수 있다.
따라서, 오프셋 조절(Offset Tune)을 통해 출력 전압(Vout)은 전압(V1)에서 전압(V1')으로 조절되고, 출력 전압(Vout)은 타겟 전압(Vtar)에 더 가까워질 수 있다.
실시 예에서, 출력 전압(Vout)이 타겟 전압(Vtar)보다 낮은 경우에, 출력 전압(Vout)이 타겟 전압(Vtar)에 근접하도록 기준 전압을 조절하는 레귤레이터의 동작을 설명하기로 한다.
제1 저항 제어 신호(R_Con1)의 코드 값이 제0 코드(CODE0)일 때, 라인(L2F)의 출력 전압(Vout)은 전압(V2)일 수 있다. 라인(L2F)은 출력 전압(Vout)의 상승률이 조절된 라인일 수 있다.
전압(V2)과 타겟 전압(Vtar)의 차이 값의 크기는 제2 임계 차이 값(Th2)보다 작으므로, 전압(V2)은 제2 타겟 범위(Tar_R2)의 안에 속한다. 전압(V2)은 제2 타겟 범위(Tar_R2)의 안에 속하므로, 출력 전압(Vout)과 타겟 전압(Vtar)의 차이 값의 크기가 감소하는 방향으로 기준 전압이 조절될 수 있다.
전압(V2)과 타겟 전압(Vtar)의 차이 값의 부호는 음이므로, 출력 전압(Vout)의 크기를 증가시키기 위해, 기준 전압이 증가되도록 조절될 수 있다. 따라서, 기준 전압에 양의 값을 갖는 제2 오프셋 전압(Offset2)이 더해질 수 있다. 기준 전압이 전압(Vref)에서 전압(Vref+Offset2)으로 조절되면서, 출력 전압(Vout)의 라인은 라인(L2F)에서 라인(L2O)로 평행이동할 수 있다.
따라서, 오프셋 조절(Offset Tune)을 통해 출력 전압(Vout)은 전압(V2)에서 전압(V2')으로 조절되고, 출력 전압(Vout)은 타겟 전압(Vtar)에 더 가까워질 수 있다.
도 7은 다른 실시 예에 따른 레귤레이터의 구조를 나타내는 블록도이다.
도 7을 참조하면, 출력 전압 제어부(340)는 도 4를 참조하여 설명된 출력 전압 제어부(240)의 다른 실시 예이다.
출력 전압 제어부(340)는 리텐션 정보 생성부(341), 저항 제어부(342) 및 오프셋 제어부(343)를 포함할 수 있다.
리텐션 정보 생성부(341)는 메모리 장치의 동작 시간(Top)과 기준 시간(Tref)을 비교하여, 메모리 셀들이 열화된 정도를 나타내는 리텐션 정보(Ret_Inf)를 생성할 수 있다. 동작 시간(Top)은 메모리 장치의 평균 리드 시간, 소거 시간 및 프로그램 시간 등을 포함할 수 있다. 기준 시간(Tref)은 미리 설정된 시간일 수 있다. 다양한 실시 예에서, 리텐션 정보(Ret_Inf)는 디지털 코드로 구현될 수 있다.
예를 들어, 리텐션 정보 생성부(341)는 동작 시간(Top)이 기준 시간(Tref)보다 작거나 같으면, 디폴트 값을 갖는 리텐션 정보(Ret_Inf)를 생성할 수 있다. 리텐션 정보 생성부(341)는 동작 시간(Top)이 기준 시간(Tref)보다 크면, 동작 시간(Top)과 기준 시간(Tref)의 차이 값에 비례하는 값을 갖는 리텐션 정보(Ret_Inf)를 생성할 수 있다.
리텐션 정보(Ret_Inf)가 디폴트 값보다 큰 값을 가지면, 메모리 셀들이 열화된 정도가 많이 진행된 것이므로, 리텐션 정보(Ret_Inf)가 디폴트 값을 가질 때보다, 메모리 장치를 안정적으로 동작시키기 위해 더 높은 레벨의 동작 전압이 요구될 수 있다.
저항 제어부(342)는 리텐션 정보(Ret_Inf)를 기초로, 출력 전압의 크기를 조절할 수 있다. 구체적으로, 리텐션 정보(Ret_Inf)가 디폴트 값보다 큰 값을 가지면, 저항 제어부(342)는 출력 전압의 크기가 이전보다 증가하도록 전압 분배부의 제1 저항 및 제2 저항 중 적어도 하나의 저항 값을 조절할 수 있다.
저항 제어부(342)는 도 4의 저항 제어부(242)와 마찬가지 방식으로, 적어도 하나의 저항 값을 조절하여 출력 전압의 크기를 조절할 수 있다. 예를 들어, 저항 제어부(343)는 출력 전압의 크기를 증가시키기 위해, 제1 저항 제어 신호(R_Con1')를 통해 제1 저항의 저항 값을 증가시키거나, 제2 저항 제어 신호(R_Con2')를 통해, 제2 저항의 저항 값을 감소시킬 수 있다.
오프셋 제어부(343)는 리텐션 정보(Ret_Inf)를 기초로, 출력 전압의 크기를 조절할 수 있다. 구체적으로, 리텐션 정보(Ret_Inf)가 디폴트 값보다 큰 값을 가지면, 오프셋 제어부(343)는 출력 전압의 크기가 이전보다 증가하도록 기준 전압을 조절할 수 있다.
오프셋 제어부(343)는 도 4의 오프셋 제어부(243)와 마찬가지 방식으로, 기준 전압을 조절할 수 있다. 예를 들어, 오프셋 제어부(343)는 일정한 스텝 단위의 양의 값을 갖는 오프셋 전압(Offset')을 기준 전압에 더하는 방식으로 출력 전압의 크기가 증가하도록 조절할 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 실시 예들에서, 모든 단계는 선택적으로 수행의 대상이 되거나 생략의 대상이 될 수 있다. 또한 각 실시 예에서 단계들은 반드시 순서대로 일어날 필요는 없으며, 뒤바뀔 수 있다. 한편, 본 명세서와 도면에 개시된 본 명세서의 실시 예들은 본 명세서의 기술 내용을 쉽게 설명하고 본 명세서의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 명세서의 범위를 한정하고자 하는 것은 아니다. 즉 본 명세서의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
200: 레귤레이터
210: 비교부
220: 출력 전압 생성부
230: 전압 분배부
240: 출력 전압 제어부

Claims (20)

  1. 기준 전압과 피드백 전압을 비교하여 비교 전압을 생성하는 비교부;
    상기 비교 전압을 기초로, 전원 전압으로부터 출력 전압을 생성하는 출력 전압 생성부;
    상기 출력 전압을 전압 분배하여 상기 피드백 전압을 생성하는 제1 저항 및 제2 저항을 포함하는 전압 분배부; 및
    타겟 전압을 기초로 결정되는 제1 타겟 범위 내에 상기 출력 전압이 속하는지 여부에 따라, 상기 제1 저항 및 상기 제2 저항 중 적어도 하나의 저항 값을 조절하는 출력 전압 제어부;를 포함하는 레귤레이터.
  2. 삭제
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 출력 전압 제어부는,
    상기 출력 전압과 상기 타겟 전압의 차이 값을 나타내는 비교 정보를 생성하는 비교 정보 생성부; 및
    상기 비교 정보를 기초로, 상기 출력 전압이 상기 제1 타겟 범위 내인지 여부를 판단하고, 상기 판단 결과에 기초하여 상기 적어도 하나의 저항 값을 조절하는 저항 제어부를 포함하는 레귤레이터.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 3항에 있어서, 상기 저항 제어부는,
    상기 차이 값의 크기와 제1 임계 차이 값을 비교하여, 상기 출력 전압이 상기 제1 타겟 범위 내인지 여부를 판단하는 레귤레이터.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 3항에 있어서, 상기 저항 제어부는,
    상기 출력 전압이 상기 제1 타겟 범위 외이면, 상기 제1 저항의 저항 값을 조절하는 레귤레이터.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5항에 있어서, 상기 저항 제어부는,
    상기 차이 값의 크기가 감소하도록, 상기 제1 저항의 저항 값을 조절하는 레귤레이터.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 3항에 있어서, 상기 저항 제어부는,
    상기 출력 전압이 상기 제1 타겟 범위 내이면, 상기 제2 저항의 저항 값을 조절하는 레귤레이터.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7항에 있어서, 상기 저항 제어부는,
    상기 차이 값의 크기가 감소하도록, 상기 제2 저항의 저항 값을 조절하는 레귤레이터.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 3항에 있어서, 상기 저항 제어부는,
    디지털 코드를 이용하여, 상기 적어도 하나의 저항 값을 조절하는 레귤레이터.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 3항에 있어서, 상기 출력 전압 제어부는,
    상기 타겟 전압을 기초로 결정되는 제2 타겟 범위 내에 상기 출력 전압이 속하는지 여부에 따라, 상기 기준 전압을 조절하는 오프셋 제어부를 더 포함하는 레귤레이터.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10항에 있어서, 상기 오프셋 제어부는,
    상기 출력 전압이 상기 제2 타겟 범위 내이면, 상기 기준 전압에 상기 차이 값의 크기 및 부호에 따라 결정되는 오프셋 전압을 더하는 레귤레이터.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 10항에 있어서, 상기 제2 타겟 범위는,
    상기 제1 타겟 범위와 상이한 레귤레이터.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 제1 저항은,
    상기 출력 전압의 노드와 상기 피드백 전압의 노드 사이에 연결되고,
    상기 제2 저항은,
    상기 피드백 전압의 노드와 접지 전압의 노드 사이에 연결되는 레귤레이터.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 비교부는,
    상기 기준 전압과 상기 피드백 전압의 비교 결과에 따라, 로우 레벨 및 하이 레벨 중 어느 하나의 레벨을 갖는 상기 비교 전압을 생성하는 비교기를 포함하는 레귤레이터.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 비교부는,
    상기 기준 전압과 상기 피드백 전압의 차이 값의 크기에 비례하는 상기 비교 전압을 생성하는 비교기를 포함하는 레귤레이터.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 출력 전압 생성부는,
    상기 비교 전압에 따라, 제어 노드의 전압을 조절하는 제1 스위칭 회로; 및
    상기 제어 노드의 전압에 따라, 상기 전원 전압의 노드에서 상기 출력 전압의 노드로 흐르는 전류량을 조절하는 제2 스위칭 회로를 포함하는 레귤레이터.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16항에 있어서, 상기 출력 전압 생성부는,
    상기 전원 전압의 노드와 상기 제어 노드 사이에 연결되는 제3 저항을 더 포함하고,
    상기 제1 스위칭 회로는,
    상기 제어 노드와 접지 전압의 노드 사이에 연결되고,
    상기 제2 스위칭 회로는,
    상기 전원 전압의 노드와 상기 출력 전압의 노드 사이에 연결되는 레귤레이터.
  18. 복수의 메모리 셀들을 포함하는 메모리 셀 어레이;
    상기 복수의 메모리 셀들에 대한 동작을 수행하는 주변 회로;
    상기 동작을 위한 동작 전압을 생성하는 전압 생성부; 및
    상기 주변 회로 및 상기 전압 생성부를 제어하는 제어 로직을 포함하고,
    상기 전압 생성부는,
    전원 전압으로부터 상기 동작 전압을 생성하고, 상기 동작 전압과 타겟 전압의 차이 값이 타겟 범위 내인지 여부에 따라, 상기 동작 전압의 크기에 비례하는 제1 저항의 저항 값 및 상기 동작 전압의 상승률에 반비례하는 제2 저항의 저항 값 중 적어도 하나를 조절하는 레귤레이터를 포함하는 메모리 장치.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 18항에 있어서, 상기 레귤레이터는,
    기준 전압과 피드백 전압을 비교하여 비교 전압을 생성하는 비교부;
    상기 비교 전압을 기초로, 상기 전원 전압으로부터 상기 동작 전압을 생성하는 출력 전압 생성부;
    상기 동작 전압을 전압 분배하여 상기 피드백 전압을 생성하는 상기 제1 저항 및 상기 제2 저항을 포함하는 전압 분배부; 및
    상기 차이 값이 상기 타겟 범위 내인지 여부에 따라, 상기 제1 저항 및 상기 제2 저항 중 적어도 하나의 저항 값을 조절하는 출력 전압 제어부;를 포함하는 메모리 장치.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 19항에 있어서, 상기 출력 전압 제어부는,
    상기 차이 값의 크기가 상기 타겟 범위 외이면, 상기 제1 저항의 저항 값을 조절하고, 상기 차이 값의 크기가 상기 타겟 범위 내이면, 상기 제2 저항의 저항 값을 조절하는 메모리 장치.
KR1020190056600A 2019-05-14 2019-05-14 레귤레이터 및 이를 포함하는 메모리 장치 KR102618534B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190056600A KR102618534B1 (ko) 2019-05-14 2019-05-14 레귤레이터 및 이를 포함하는 메모리 장치
US16/736,968 US10930322B2 (en) 2019-05-14 2020-01-08 Regulator and memory device having the same
CN202010081610.4A CN111951843B (zh) 2019-05-14 2020-02-06 调整器及具有调整器的存储器装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190056600A KR102618534B1 (ko) 2019-05-14 2019-05-14 레귤레이터 및 이를 포함하는 메모리 장치

Publications (2)

Publication Number Publication Date
KR20200131687A KR20200131687A (ko) 2020-11-24
KR102618534B1 true KR102618534B1 (ko) 2023-12-28

Family

ID=73245326

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190056600A KR102618534B1 (ko) 2019-05-14 2019-05-14 레귤레이터 및 이를 포함하는 메모리 장치

Country Status (3)

Country Link
US (1) US10930322B2 (ko)
KR (1) KR102618534B1 (ko)
CN (1) CN111951843B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10795391B2 (en) * 2015-09-04 2020-10-06 Texas Instruments Incorporated Voltage regulator wake-up

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744133B1 (ko) * 2006-02-25 2007-08-01 삼성전자주식회사 안정적인 전압레벨을 제공하는 승압전압 발생회로
KR100816159B1 (ko) 2006-09-29 2008-03-21 주식회사 하이닉스반도체 비휘발성 메모리 장치용 레귤레이터
KR100881522B1 (ko) * 2007-07-25 2009-02-05 주식회사 하이닉스반도체 고전압 발생기
KR101014982B1 (ko) * 2009-05-29 2011-02-16 주식회사 하이닉스반도체 전압 발생부를 구비한 반도체 장치
KR102020643B1 (ko) * 2012-12-10 2019-09-11 에스케이하이닉스 주식회사 레귤레이터 및 이를 포함한 반도체 장치
KR20140078987A (ko) * 2012-12-18 2014-06-26 에스케이하이닉스 주식회사 레귤레이터, 전압 발생기 및 반도체 메모리 장치
KR20150052631A (ko) * 2013-11-06 2015-05-14 에스케이하이닉스 주식회사 반도체 장치 및 반도체 시스템
KR20160106990A (ko) * 2015-03-03 2016-09-13 에스케이하이닉스 주식회사 전원 공급 회로 및 이를 포함하는 반도체 메모리 장치
KR102374228B1 (ko) * 2015-08-27 2022-03-15 삼성전자주식회사 저항성 메모리 장치의 부스트 전압 생성기, 이를 포함하는 전압 생성기 및 이를 포함하는 저항성 메모리 장치
KR102391503B1 (ko) * 2017-09-11 2022-04-28 에스케이하이닉스 주식회사 임피던스 캘리브레이션 회로를 포함하는 메모리 시스템

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
인용발명 1: 등록특허공보 제10-0881522호(2009.02.05.) 1부.*
인용발명 2: 공개특허공보 제10-2014-0074551호(2014.06.18.) 1부.*

Also Published As

Publication number Publication date
US20200365193A1 (en) 2020-11-19
CN111951843A (zh) 2020-11-17
CN111951843B (zh) 2024-06-14
KR20200131687A (ko) 2020-11-24
US10930322B2 (en) 2021-02-23

Similar Documents

Publication Publication Date Title
KR101434403B1 (ko) 플래시 메모리 장치, 그것의 프로그램 방법, 그리고 그것을포함하는 메모리 시스템
US7630266B2 (en) Temperature compensation of memory signals using digital signals
US9570173B2 (en) Semiconductor storage device and memory system
US6975542B2 (en) NAND flash memory with improved read and verification threshold uniformity
KR100809071B1 (ko) 고전압 발생 회로를 구비하는 반도체 장치 및 그 전압 발생방법
KR101139133B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
KR100965072B1 (ko) 불휘발성 메모리 장치의 프로그램 방법
KR100809072B1 (ko) 고전압 발생 회로를 구비하는 반도체 장치 및 그 전압 발생방법
US10403374B2 (en) Reduction of output voltage ripple in booster circuit
KR20100049284A (ko) 플래시 메모리 장치 및 그것을 포함하는 메모리 시스템
KR102152524B1 (ko) 반도체 기억장치, 및 nand형 플래시 메모리의 소거방법
KR20130091909A (ko) 비휘발성 메모리 장치 및 프로그램 방법과 이를 이용하는 데이터 처리 시스템
TWI674582B (zh) 針對被分割記憶體區塊的調整電路
KR20150050880A (ko) 전압 레귤레이터 및 바이어스 전류 조절 장치
US20180076710A1 (en) Apparatuses and methods for mixed charge pumps with voltage regulator circuits
KR20040024450A (ko) 불휘발성 반도체 기억 장치
KR102469891B1 (ko) 파워다운 검출 회로 및 반도체 기억 장치
KR102618534B1 (ko) 레귤레이터 및 이를 포함하는 메모리 장치
JP5468224B2 (ja) フラッシュメモリ装置及びそのプログラム方法
JP2012234601A (ja) 不揮発性半導体メモリ
KR102499388B1 (ko) 음의 전압 생성 장치를 포함하는 메모리 장치
KR101150432B1 (ko) 반도체 메모리 장치 및 그 동작 방법
KR20200131747A (ko) 반도체 기억장치
JP6501325B1 (ja) 半導体記憶装置
KR20140078986A (ko) 레귤레이터, 전압 발생기, 반도체 메모리 장치 및 전압 발생 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right