KR20110047840A - 기준전압발생회로 - Google Patents

Abstract

본 발명은 기준전압이 순간 상승하는 현상을 방지하여, 내부 회로에 안정적인 기준전압을 공급할 수 있는 기준전압발생회로에 관한 것이다. 본 발명에 따른 기준전압발생회로는, 기준전압 발생을 위해 차동 비교값을 출력하는 비교수단; 상기 비교수단의 출력으로 구동되어 기준전압을 발생하는 출력 드라이버; 공급전원이 안정화되기까지 상기 비교수단의 출력값을 강제 조절하는 제 1 조절수단; 상기 출력 드라이버의 출력전류의 불필요한 상승을 억제하기 위한 제 2 조절수단을 포함하는 것을 특징으로 한다. 따라서 본 발명은 외부공급전원이 안정화되기까지 구동되는 파워업회로(20)가 종료시, 기준전압이 순간 상승되는 현상을 방지하고, 내부회로에 안정적인 기준전압을 공급하는 것을 가능하게 한다.

반도체, 메모리장치, 기준전압, 안정화

Description

기준전압발생회로{REFERENCE VOLTAGE GENERATOR CIRCUIT}

본 발명은 기준전압발생회로에 관한 것으로, 더욱 상세하게는 기준전압이 순간 상승하는 현상을 방지하여, 내부 회로에 안정적인 기준전압을 공급할 수 있는 기준전압발생회로에 관한 것이다.

반도체장치는, 다양한 분야에서 이용되어지지만 그 중의 하나가 각종 다양한 데이터를 저장하는데 이용되고 있다. 이러한 반도체 메모리장치는, 데스크탑 컴퓨터와 노트북 컴퓨터를 비롯하여 각종 휴대용 기기들에 이용되고 있기 때문에 대용량화, 고속화, 소형화 그리고 저전력화가 요구되어진다.

그리고 반도체장치는 외부에서 공급되는 전원전압을 이용하여 여러 종류 레벨의 내부전압을 만들어서 사용하고 있다. 특히, 반도체 메모리장치(DRAM)의 경우는, 메모리장치의 코어(core) 지역에서 사용하는 전압인 VCORE, 셀 트랜지스터 게이트(워드라인)에 인가되는 외부전위(VDD)보다 높은 전압인 VPP전압, 셀 트랜지스터의 벌크에 사용되는 접지전압(VSS)보다 낮은 전압인 음전압(VBB) 등을 만들어 사 용하고 있다.

이러한 내부전압들을 만들기 위해서는 차지펌핑(charge pumping) 방식(VBB, VPP의 경우)과 컨버팅(down converting)방식(VCORE의 경우) 등을 사용하고 있는데, 일반적으로 어떠한 방법을 사용하던지 1차적으로는 기준이 되는 내부전압(내부 기준전압 : VREF)을 만든 후, 이를 이용하여 다시 2차적으로 새로운 내부전압(VBB,VPP,VCORE)을 만드는 방법을 사용하고 있다.

이러한 내부 기준전압은 앞서 언급한 바와 같이, 낮은 동작 전원에서 PVT (Process, Voltage, Temperature ; 공정, 전압, 온도) 변화에 대해 일정한 레벨을 가져야 한다.

도 1은 종래 기술에 따른 기준전압발생회로도이다.

종래 기준전압발생회로에서 발생되는 기준전압(VREF)은 외부공급전원(VDD)의 전압레벨과 무관하게 출력된다. 즉, 파워업회로(POWERUP ; 10)는, 외부공급전원(VDD)이 낮을 때, NMOS 트랜지스터(M7)를 턴-온시켜서 출력 드라이버인 PMOS 트랜지스터(M5)의 게이트전압을 낮춘다. 이때 기준전압(VREF)은 도 2에 도시되고 있는 A 구간에서와 같이 계속해서 상승하게 된다.

그리고 외부공급전원(VDD)이 일정레벨 이상이 되었을 때, 파워업회로(10)는 NMOS 트랜지스터(M7)를 턴-오프시킨다. 이후 기준전압발생회로는 셀프 바이어싱된다.

이와 같이 동작하는 종래 기준전압발생회로는, 도 2에 도시하고 있는 바와 같이, 외부공급전압(VDD)이 낮아서 내부회로 동작이 안정화되지 않는 A 구간동안 출력 기준전압(VREF)은 상승하게 된다.

그리고 파워업회로(10)의 출력신호가 트리거되는 시점(M7 트랜지스터가 오프 동작시점)에서 외부공급전압(VDD)이 목표 기준전압(VREF) 보다 높게 되면서 목표기준전압보다 올라갔다가 목표기준전압으로 내려오게 되는 것을 확인 가능하다. 이것은 도 2의 C 구간에 도시되고 있다.

이것은 상기 A 구간동안 NMOS 트랜지스터(M7)가 턴-온 상태를 유지하기 때문에, P 접속점의 전류를 강제로 빼주게 되면서 PMOS 트랜지스터(M5)의 게이트전압이 외부전압(VDD)의 변화에 연동하여 올라가지 못한다. 이로 인하여 PMOS 트랜지스터(M5)의 게이트-소스 사이의 전압(Vgs)이 커지게 되면서 PMOS 트랜지스터(M5)의 전류가 일정하게 되지 않고 증가하게 되는 문제점이 있다.

따라서 본 발명은 상기 문제점을 해결하기 위한 것으로, 기준전압이 순간 올라가는 현상을 방지하여 내부 회로에 안정적인 기준전압을 공급할 수 있는 기준전압발생회로를 제공함에 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명에 따른 기준전압발생회로는, 기준전압 발생을 위해 차동 비교값을 출력하는 비교수단; 상기 비교수단의 출력으로 구동되어 기준전압을 발생하는 출력 드라이버; 공급전원이 안정화되기까지 상기 비교수단의 출력값을 강제 조절하는 제 1 조절수단; 상기 출력 드라이버의 출력전류의 불필요한 상승을 억제하기 위한 제 2 조절수단을 포함하는 것을 특징으로 한다.

본 발명은 외부공급전원이 안정화되기까지 구동되는 파워업회로(20)가 종료시, 기준전압이 순간 상승되는 현상을 방지하고, 내부회로에 안정적인 기준전압을 공급하는 것을 가능하게 한다.

이하, 본 발명의 실시예들을 도면을 참고하여 상세하게 설명한다. 다음에 소개되는 실시 예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되어지는 것이다. 따라서, 본 발명은 이하 설명되어지는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 또한, 도면들에 있어서, 장치의 크기 및 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.

도 3은 본 발명의 일 실시예에 따른 기준전압발생회로를 도시하고 있다.

본 발명의 기준전압발생회로는, 전류 미러형으로 연결하여 외부공급전원(VDD)을 프리차지 시키는 두개의 PMOS 트랜지스터(M3,M4)와, 차동 비교부로 구성된 두개의 NMOS 트랜지스터(M1,M2)로 구성되고, 상기 두개의 NMOS 트랜지스터(M1,M2)의 일측은 전원접지단에 연결되어진다.

그리고 본 발명의 기준전압발생회로는, 상기 차동 비교부의 출력신호에 의해서 드라이빙되는 출력 드라이버인 PMOS 트랜지스터(M5)를 포함하여 구성된다. 상기 PMOS 트랜지스터(M5)는, 외부공급전원(VDD)을 공급받고, 접지전원과의 사이에 전압분배형 저항의 기능을 갖는 NMOS 트랜지스터(M6)를 연결하고 있다.

상기와 같이 구성되는 기준전압발생회로의 출력 드라이버인 PMOS 트랜지스터(M5)의 게이트전압은, 상기 차동비교부의 출력값에 의해서 셀프 바이어싱되지만, 필요에 의해서 강제로 조절할 필요가 있다. 이를 테면, 전원공급이 시작되는 초기동작 과정에서 외부공급전원(VDD)이 안정화되기까지 출력전류를 강제로 조절해주게 된다.

이를 위하여 파워업회로(POWERUP ; 20)와, 상기 파워업회로(20)의 출력값에 의해서 상기 PMOS 트랜지스터(M5)의 게이트전류를 강제로 조절하는 스위칭소자인 NMOS 트랜지스터(M7)가 포함된다. 상기 NMOS 트랜지스터(M7)는, 상기 차동비교기의 출력단(P)과 접지전원 사이에 연결되고, 상기 파워업회로(20)의 출력신호에 의해서 게이트신호가 제어된다. 그리고 상기 파워업회로(20)는, 전원공급이 시작되는 초기 동작에서 인에이블신호를 발생하는 구성이다.

또한 본 발명은 상기 NMOS 트랜지스터(M7)의 동작에 의하여 기준전압발생회로의 출력전류가 불안정한 것을 방지해주기 위하여, 출력 드라이버(M5)의 출력전류를 조절하기 위한 NMOS 트랜지스터(M8)를 포함하고 있다. 상기 NMOS 트랜지스터(M8)는, 파워업회로(20)의 인에이블신호에 의해서 턴-온 동작되어, 출력 드라이버(M5)의 출력전류를 조절한다. 따라서 NMOS 트랜지스터(M8)의 게이트단자는 상기 파워업회로(20)에 연결되고, 드레인단자는 상기 출력 드라이버(M5)의 출력단에 연결되고, 소스단자는 전원접지단자에 연결되어진다.

상기와 같이 구성되어지는 본 발명에 따른 기준전압발생회로의 동작은 다음과 같이 이루어진다.

파워가 공급되는 초기 동작시에 외부공급전원(VDD)은 PMOS 트랜지스터(M3,M4)로 구성된 프리차지부에 프리차징되고, 일정 레벨 이상이 되기까지 기준전압발생회로의 동작은 대기상태가 된다.

이때 파워업신호에 응답하여, NMOS 트랜지스터(M7,M8)는 턴-온 상태를 유지 한다. 상기 NMOS 트랜지스터(M7)의 턴-온 동작으로 출력 드라이버(M5)의 동작을 제어하는 접속점(P)의 전위가 낮아진다. 또한 NMOS 트랜지스터(M8)의 턴-온 동작으로 출력 드라이버(M5)의 출력 전위도 낮아진다.

즉, 도 4에 도시하고 있는 바와 같이, 외부공급전원(VDD)의 레벨이 안정화되기까지, A 구간 동안 턴-온 동작된 NMOS 트랜지스터(M7)는 PMOS 트랜지스터(M4)의 전류를 접지단으로 흘러보낸다. 따라서 PMOS 트랜지스터(M5)의 게이트전압이 상승되는 외부공급전원(VDD) 레벨에 연동하여 상승하지 못하게 된다. 이때, PMOS 트랜지스터(M5)의 게이트-소스 사이의 전압(Vgs)가 커지게 되면서 상기 트랜지스터(M5)의 전류가 일정하게 되지 않고 증가하게 된다.

따라서 본 발명은 상기 트랜지스터(M5)의 전류를 낮춰주기 위한 제어를 수행한다. 즉, 상기 A 구간 동안, 상기 NMOS 트랜지스터(M7)가 턴-온 상태를 유지하는 동안, 상기 NMOS 트랜지스터(M8)도 같이 턴-온 동작을 유지한다. 상기 NMOS 트랜지스터(M8)도 상기 파워 업회로(20)의 인에이블신호에 의해서 턴-온 된다.

상기 NMOS 트랜지스터(M8)가 턴-온 상태를 유지하면, 상기 NMOS 트랜지스터(M5)의 상승전류가 상기 턴-온 상태의 NMOS 트랜지스터(M8)를 경유하여 접지단으로 흐른다. 따라서 도 4에 도시하고 있는 바와 같이, M5의 전류는 계속해서 낮아지는 상태를 유지하게 된다.

이와 같은 동작은 초기 동작과정에서 외부전원전압(VDD)이 안정화되기까지 계속해서 이루어진다.

이후 외부전원전압(VDD)이 안정화상태에 이르면, 파워업회로(20)가 디스에이블상태로 전환된다. 이때 두개의 NMOS 트랜지스터(M7,M8)가 턴-오프 상태로 전환된다.

상기 NMOS 트랜지스터(M7)가 턴-오프 되면, 기준전압발생회로의 PMOS 트랜지스터(M4)의 전류에 의해서 출력 드라이버(M5)의 동작이 제어되어진다. 마찬가지로 NMOS 트랜지스터(M8)가 턴-오프 되면, 상기 출력 드라이버(M5)의 전류를 강제로 조절하던 동작도 정지된다. 따라서 상기 NMOS 트랜지스터(M8)가 턴-오프 되었을 때, 상기 출력 드라이버(M5)의 전류가 다이오드(M6)에 의해 조절되어 목표 기준전압(VREF)이 출력된다.

따라서 본 발명은 상기 파워업회로(20)가 디스에이블되는 시점에서부터 원하는 목표치의 기준전압을 얻는 것이 가능하게 된다. 따라서 상기 A 구간 동안의 원하지 않는 만큼의 기준전압(VREF) 상승을 방지하고, 안정적인 기준전압 출력을 제어한다.

이상 전술한 본 발명의 바람직한 실시예는, 예시의 목적을 위해 개시된 것으로, 기준전압이 순간 올라가는 현상을 방지하여, 내부회로에 안정적인 기준전압을 공급할 수 있도록 제어하는 경우에 적용될 수 있다. 따라서 본 발명은 당업자라면 이하 첨부된 특허청구범위에 개시된 본 발명의 기술적 사상과 그 기술적 범위 내에서 또 다른 다양한 실시예들을 개량, 변경, 대체 또는 부가 등이 가능할 것이다.

예를 들면, 본 발명에서 전류 조절을 위하여 NMOS 트랜지스터를 이용하고 있 으나, 이에 한정되는 것은 아니며, 설계 방법에 따라서 PMOS 트랜지스터, 다이오드 등도 이용 가능함은 물론이다.

도 1은 종래 기술에 따른 기준전압발생회로도,

도 2는 종래 기준전압 발생에 따른 회로 각 부분의 출력 파형도,

도 3은 본 발명이 일 실시예에 따른 기준전압발생회로도,

도 4는 본 발명의 기준전압 발생에 따른 회로 각 부분의 출력 파형도.

* 도면의 주요 부분에 대한 부호의 설명 *

20 : 파워업회로 M1,M2,M6~M8 :NMOS 트랜지스터

M3~M5 : PMOS 트랜지스터 R : 저항

Claims (4)

1. 기준전압 발생을 위해 차동 비교값을 출력하는 비교수단;

   상기 비교수단의 출력으로 구동되어 기준전압을 발생하는 출력 드라이버;

   파워업신호에 응답하여 상기 기준전압이 출력되는 상기 출력드라이버의 출력부를 디스차지하는 조절수단을 포함하는 것을 특징으로 하는 기준전압발생회로.
2. 제 1 항에 있어서,

   상기 조절수단은, 파워공급시 인에이블신호를 발생하는 파워업회로의 제어를 받는 것을 특징으로 하는 기준전압발생회로.
3. 제 2 항에 있어서,

   상기 조절수단은, 상기 파워업회로의 인에이블신호에 의해서 상기 출력 드라이버의 출력전류가 접지단으로 흐르도록 조절하는 것을 특징으로 하는 기준전압발생회로.
4. 제 1 항에 있어서,

   상기 출력 드라이버의 출력전압을 분압하는 분압수단을 더 포함하는 것을 특징으로 하는 기준전압발생회로.

Images