JP4982677B2 - 温度情報出力装置 - Google Patents

温度情報出力装置 Download PDF

Info

Publication number
JP4982677B2
JP4982677B2 JP2006354468A JP2006354468A JP4982677B2 JP 4982677 B2 JP4982677 B2 JP 4982677B2 JP 2006354468 A JP2006354468 A JP 2006354468A JP 2006354468 A JP2006354468 A JP 2006354468A JP 4982677 B2 JP4982677 B2 JP 4982677B2
Authority
JP
Japan
Prior art keywords
temperature information
flag
signal
semiconductor memory
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006354468A
Other languages
English (en)
Other versions
JP2008083021A (ja
Inventor
椿錫 鄭
起▲徳▼ 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of JP2008083021A publication Critical patent/JP2008083021A/ja
Application granted granted Critical
Publication of JP4982677B2 publication Critical patent/JP4982677B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
    • G01K7/015—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions using microstructures, e.g. made of silicon

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Measuring Temperature Or Quantity Of Heat (AREA)
  • Analogue/Digital Conversion (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体素子において温度情報出力装置（Ｏｎ Ｄｉｅ Ｔｈｅｒｍａｌ Ｓｅｎｓｏｒ；ＯＤＴＳ）の温度情報の更新に関し、特に、ＤＲＡＭの動作モードに関係なく、正確な温度情報を更新する回路に関する。
ＤＲＡＭセルは、スイッチとして機能するトランジスタと電荷（データ）を格納するキャパシタとで構成されている。メモリセル内のキャパシタに電荷が存在するか否かに応じて、すなわちキャパシタの端子電圧の高低に応じて、データの「ハイ」、「ロー」を区分する。
データの保管は、キャパシタに電荷が蓄積された形態になっているので、原理的には電力の消費はない。しかしながら、ＭＯＳトランジスタのＰＮ結合などによる漏れ電流があって、格納された初期の電荷量が消滅するので、データが消失され得る。これを防止するために、データを失う前にメモリセル内のデータを読み出して、その読み出した情報に合せて再度正常な電荷量に再充電しなければならない。
かかる動作を周期的に繰り返さなければ、データの記憶は維持されない。このようなセル電荷の再充電過程をリフレッシュ動作と呼び、リフレッシュ制御は、一般にＤＲＡＭ制御機で行われる。そのようなリフレッシュ動作が必要なため、ＤＲＡＭでは、リフレッシュ電力を消費する。より低電力が求められるバッテリ駆動システム（ｂａｔｔｅｒｙ ｏｐｅｒａｔｅｄ ｓｙｓｔｅｍ）で電力の消費を減らすことは、極めて重要で、かつクリティカル（ｃｒｉｔｉｃａｌ）な問題である。
リフレッシュに必要な電力消費を減らす試みの１つとして、リフレッシュ周期を温度に応じて変化させることである。ＤＲＡＭでのデータ保有タイムは、温度が低くなるほど長くなる。したがって、温度領域を複数の領域に分割して、低い温度領域ではリフレッシュクロックの周波数を相対的に下げると、電力の消費は減るに違いない。したがって、ＤＲＡＭ内部に、温度を正確に感知して、リフレッシュクロックの周波数を下げることができる装置が必要である。
また、半導体素子は、その集積レベル及び動作速度の増加に伴い、半導体素子自体から多くの熱を発生する。このように発生した熱は、半導体素子の内部温度を上昇させて正常的な動作を妨害し、ややもすると、半導体素子の不良を引き起してしまう。したがって、半導体素子の温度を正確に感知し、感知した温度の情報を出力することができる装置が必要である。
図１は、従来の技術に係る半導体素子の温度情報出力装置を示すブロック図である。
従来の半導体素子の温度情報出力装置は、温度感知部１、デジタル−アナログコンバータ２、比較器３、アップ／ダウンカウンタ４、調整部５、デコーダ６、フィルタリング部７、多目的レジスタ８、フラグ信号生成部９で構成されている。
具体的に、温度感知部１は、半導体素子のバンドギャップ回路の中で、バイポーラ接合トランジスタ（ＢＪＴ：Ｂｉｐｏｌａｒ Ｊｕｎｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒ）のベース・エミッタ間電圧ＶＢＥが、温度に対して約−１．８ｍＶ／℃の特性を有することを利用することによって、半導体素子の内部温度を感知する。
すなわち、温度の変動に対して細かく変動するバイポーラ接合トランジスタのベース・エミッタ間電圧ＶＢＥを増幅して、温度の変動に１：１で対応する温度電圧ＶＴＥＭＰを出力する。
デジタル−アナログコンバータ２は、デジタル値の温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥをアナログ値の追跡電圧ＤＡＣＯＵＴに変えて出力する。このとき、追跡電圧ＤＡＣＯＵＴは、調整部５から出力される第１変動電圧ＶＵＬＩＭＩＴより低く第２変動電圧ＶＬＬＩＭＩＴより高い電位レベルを有する。
比較器３は、温度電圧ＶＴＥＭＰと追跡電圧ＤＡＣＯＵＴとを比較して、温度電圧ＶＴＥＭＰの電位レベルが追跡電圧ＤＡＣＯＵＴの電位レベルより小さい電位レベルのときは、増加信号ＩＮＣをアクティブにし、温度電圧ＶＴＥＭＰの電位レベルが追跡電圧ＤＡＣＯＵＴの電位レベルより大きい電位レベルのときは、減少信号ＤＥＣの電位レベルを調整して出力する。
アップ／ダウンカウンタ４は、増加信号ＩＮＣがアクティブになると、温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥを１ビット増加させて出力する。同様に、減少信号ＤＥＣがアクティブになると、温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥを１ビット減少させて出力する。
調整部５は、半導体素子のバンドギャップ回路で生成された基準電圧ＶＲＥＦに応答して、第１変動電圧ＶＵＬＩＭＩＴと第２変動電圧ＶＬＬＩＭＩＴを生成する。
ここで、基準電圧ＶＲＥＦは、バンドギャップ回路で生成されたため、ＰＶＴ（ＰＲＯＣＥＳＳ、ＶＯＬＴＡＧＥ、ＴＥＭＰＥＲＡＴＵＲＥ）の変動に対して、常に一定の電位レベルを維持する。しかしながら、半導体素子が生産される過程で各ダイ（ｄｉｅ）の特性に応じて基準電圧ＶＲＥＦの電位レベルが異なって設定され得る。そのため、第１変動電圧ＶＵＬＩＭＩＴと第２変動電圧ＶＬＬＩＭＩＴを生成する前に、外部から受信した調整コードＴＲＩＭＭＩＮＧ＿ＣＯＤＥの一部コード（例えば、調整コードが８ビットコードのときは、上位３ビット）に応じて、基準電圧ＶＲＥＦの電位レベルを調整する。
そして、第１変動電圧ＶＵＬＩＭＩＴと第２変動電圧ＶＬＬＩＭＩＴは、基準電圧ＶＲＥＦと同様に、ＰＶＴ（ＰＲＯＣＥＳＳ、ＶＯＬＴＡＧＥ、ＴＥＭＰＥＲＡＴＵＲＥ）の変動に対して、常に一定の電位レベルを維持する。
また、外部から受信した調整コードＴＲＩＭＭＩＮＧ＿ＣＯＤＥの一部コード（例えば、調整コードが８ビットコードのとき、基準電圧ＶＲＥＦの電位レベルを調整するのに使用したコードを除いた残りのコード、すなわち、下位５ビット）に応じて、第１変動電圧ＶＵＬＩＭＩＴと第２変動電圧ＶＬＬＩＭＩＴの電位レベル間隔が決定される。
デコーダ６は、アップ／ダウンカウンタ４から出力される温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥをフィードバックにより再びデジタル−アナログコンバータ２に伝達するとき、送信の時間差により発生し得るエラーを避けるために、温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥをデコードして出力する。
ここで、送信の時間差により発生し得るエラーとは、デジタル−アナログコンバータ２が、温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥが完全に入力される前に敏感に反応して、追跡電圧ＤＡＣＯＵＴの電位レベルを決定する場合、誤った情報が比較器３に入力されるエラーなどをいう。
フィルタリング部７は、比較器３で温度電圧ＶＴＥＭＰと追跡電圧ＤＡＣＯＵＴとを比較するとき、誤った結果がアップ／ダウンカウンタ４に伝達されることを防止する。すなわち、増加信号ＩＮＣ及び減少信号ＤＥＣが交互にアクティブになると、比較器３から誤った結果が出力されたものと認識し、フィルタリングして、アップ／ダウンカウンタ４に伝達しない。これに対し、増加信号ＩＮＣまたは減少信号ＤＥＣが一定回数（例えば、３回程度）連続してアクティブになると、比較器３から正しい結果が出力されたものと認識し、増加信号ＩＮＣまたは減少信号ＤＥＣをアップ／ダウンカウンタ４に伝達する。
そして、比較器３、アップ／ダウンカウンタ４、及びフィルタリング部７は、メモリ制御機から出力されるサンプルクロックＳＡＭＰＬＥ＿ＣＬＫに応答して動作するが、比較器３、アップ／ダウンカウンタ４、及びフィルタリング部７は、同時に動作せずに、一定の時間間隔をおいて順に動作する。
多目的レジスタ８は、最も新しい半導体温度情報を有する温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥを格納する。
すなわち、アップ／ダウンカウンタ４が増加信号ＩＮＣまたは減少信号ＤＥＣに応答して温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥを更新すると、更新された温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥを格納する。このとき、前に格納されていたコードは削除される。
フラグ信号生成部９は、温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥのコード値に応じて、複数のフラグ信号ＴＥＭＰ Ａ、ＴＥＭＰ Ｂ、ＴＥＭＰ Ｃを生成する装置である。
すなわち、半導体素子の内部温度に応じてそれぞれ異なる論理レベルを有する複数のフラグ信号ＴＥＭＰ Ａ、ＴＥＭＰ Ｂ、ＴＥＭＰ Ｃを生成する。生成された複数のフラグ信号ＴＥＭＰ Ａ、ＴＥＭＰ Ｂ、ＴＥＭＰ Ｃは、セルフリフレッシュ周期を制御するのに用いられる。
図２は、図１に示す温度情報出力装置の構成要素のうち、フラグ信号生成部で生成される複数のフラグ信号とセルフリフレッシュ周期との関係を示すタイミング図である。
同図に示すように、図１に示す温度情報出力装置の構成要素のうち、フラグ信号生成部９から出力される複数のフラグ信号ＴＥＭＰ Ａ、ＴＥＭＰ Ｂ、ＴＥＭＰ Ｃが温度変化に応じて論理レベルが変動することが分かる。すなわち、温度が低温から高温に増加するほど、相対的に数の多いフラグ信号がロジック「ハイ」に変動することが分かる。または、温度が低温から高温に増加するほど、比較的多数のフラグ信号がロジック「ハイ」に変動するということである。
また、複数のフラグ信号ＴＥＭＰ Ａ、ＴＥＭＰ Ｂ、ＴＥＭＰ Ｃの論理レベルの変動に応じて、セルフリフレッシュ周期が変動することが分かる。
すなわち、半導体素子の温度が低くなり、複数のフラグ信号ＴＥＭＰ Ａ、ＴＥＭＰ Ｂ、ＴＥＭＰ Ｃが全てロジック「ロー」になると、メモリセルのリテンションタイム（ｒｅｔｅｎｔｉｏｎ ｔｉｍｅ）（メモリセルに格納されたデータがビットラインセンスアンプ（ＢＬＳＡ）により正常に増幅するための電圧を作ることができる電荷量を維持する時間）が長くなるため、セルフリフレッシュ周期を１５％増加させて動作する。
また、複数のフラグ信号ＴＥＭＰ Ａ、ＴＥＭＰ Ｂ、ＴＥＭＰ Ｃのうち、ロジック「ハイ」になる信号が１つＴＥＭＰ Ａであれば、セルフリフレッシュ周期を５％増加させて動作する。
また、複数のフラグ信号ＴＥＭＰ Ａ、ＴＥＭＰ Ｂ、ＴＥＭＰ Ｃのうち、ロジック「ハイ」になる信号が２つＴＥＭＰ Ａ、ＴＥＭＰ Ｂであれば、セルフリフレッシュ周期を変動させない（１ｘ）。
また、複数のフラグ信号ＴＥＭＰ Ａ、ＴＥＭＰ Ｂ、ＴＥＭＰ Ｃがモードロジック「ハイ」になると、セルフリフレッシュ周期を５０％減少させる（２ｘ）。
上述の従来の技術に係る温度情報出力装置は、動作モードを制御する２個のイネーブル信号に応答して動作するが、以下、詳細な動作を説明する。
Figure 0004982677
表１を参照すると、図１に示す従来の技術に係る温度情報出力装置のノーマル動作は、温度センサイネーブル信号ＴＳＥに応答して制御されることが分かる。
同様に、図１に示す従来の技術に係る温度情報出力装置のセルフリフレッシュ動作は、オートセルフリフレッシュ信号ＡＳＲに応答して制御されることが分かる。
すなわち、温度センサイネーブル信号ＴＳＥがロジック「ロー」であり、オートセルフリフレッシュ信号ＡＳＲがロジック「ロー」の場合は、半導体素子の動作モードに関係なく、温度情報出力装置は常に動作しないことが分かる。
また、温度センサイネーブル信号ＴＳＥがロジック「ロー」、オートセルフリフレッシュ信号ＡＳＲがロジック「ハイ」の場合には、半導体素子のセルフリフレッシュモードで温度情報出力装置が動作し、半導体素子のノーマルモードでは動作しないことが分かる。
また、温度センサイネーブル信号ＴＳＥがロジック「ハイ」で、オートセルフリフレッシュ信号ＡＳＲがロジック「ロー」の場合には、半導体素子のノーマルモードで温度情報出力装置が動作し、半導体素子のセルフリフレッシュモードでは動作しないことが分かる。
また、温度センサイネーブル信号ＴＳＥがロジック「ハイ」で、オートセルフリフレッシュ信号ＡＳＲがロジック「ハイ」の場合には、半導体素子の全ての動作モードに関係なく、温度情報出力装置は常に動作することが分かる。
図３は、図１に示す従来の技術に係る温度情報出力装置のノーマル動作の際の動作波形を示すタイミング図である。
以下、図１及び図３を参照して、従来の技術に係る温度情報出力装置のノーマル動作の際の動作順序を説明する。
第１に、温度センサイネーブル信号ＴＳＥがアクティブになると、従来の技術に係る温度情報出力装置の初期化動作が始まる。
第２に、温度センサイネーブル信号ＴＳＥのアクティブ化に応答して、メモリ制御機から第１動作制御信号ＢＧＲがアクティブになって出力される。
第３に、第１動作制御信号ＢＧＲのアクティブ化に応答して、温度感知部１は、半導体素子の温度を感知し、感知した温度に応じて出力される電圧、すなわち、温度電圧ＶＴＥＭＰの電位レベルを初期化させる。
また、第１動作制御信号ＢＧＲのアクティブ化に応答して、調整部５は、第１変動電圧ＶＵＬＩＭＩＴと第２変動電圧ＶＬＬＩＭＩＴの電位レベルを初期化する。
ここで、第１動作制御信号ＢＧＲのアクティブ状態が維持されている時間（温度感知部１及び調整部５が初期化される時間）は、メモリ制御機に定義されている。
第４に、温度感知部１及び調整部５の初期化動作が終了すると、メモリ制御機は、第２動作制御信号ＡＤＣをアクティブにして出力する。
第５に、第２動作制御信号ＡＤＣのアクティブ化に応答して、デジタル−アナログコンバータ２、比較器３、アップ／ダウンカウンタ４、デコーダ６、フィルタリング部７が動作することによって、アナログ値の温度電圧ＶＴＥＭＰの電位レベルをデジタル値の温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥに変換する変換動作を始める。
このとき、温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥは、アップ／ダウンカウンタ４の特性上、１回の変換動作で１ビットしかアップまたはダウンしないため、複数回の変換動作を介して、温度電圧ＶＴＥＭＰの電位レベルを温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥに変換しなければならない。
すなわち、第２動作制御信号ＡＤＣのアクティブ化区間内でサンプルクロックＳＡＭＰＬＥ＿ＣＬＫが複数回トグリング（ｔｏｇｇｌｉｎｇ）しなければならない。
そして、各々の変換動作ごとに、アップ／ダウンカウンタ４から出力される温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥは、多目的レジスタ８に格納される。すなわち、各々の変換動作ごとに半導体素子の温度情報が更新される。
また、アップ／ダウンカウンタ４から出力される温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥに応答して、フラグ信号生成部９も動作するが、半導体素子がノーマルモードで動作中であるから、生成された複数のフラグ信号ＴＥＭＰ Ａ、ＴＥＭＰ Ｂ、ＴＥＭＰ Ｃは無視される。
ここで、第２動作制御信号ＡＤＣのアクティブ状態が維持されている時間（温度電圧ＶＴＥＭＰの電位レベルを温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥに変換する時間）は、メモリ制御機に定義されている。
第６に、第２動作制御信号ＡＤＣと第１動作制御信号ＢＧＲが順に非アクティブになると、従来の技術に係る温度情報出力装置の初期化動作が終了する。
上述の第１〜第６の動作により、従来の技術に係る温度情報出力装置のノーマル動作時の初期化動作が終了する。
温度情報出力装置の初期化動作後は、一定の間隔でメモリ制御機から出力されるサンプルクロックＳＡＭＰＬＥ＿ＣＬＫに応答して、半導体素子の温度情報を更新する。
すなわち、多目的レジスタ８に格納された温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥをアップ／ダウンカウンタ４に適用して、半導体素子の温度情報を１ビットずつ更新する。
図４は、セルフリフレッシュ動作の際、図１に示す従来の技術に係る温度情報出力装置の動作波形を示すタイミング図である。
以下、図１及び図４を参照して、従来の技術に係る温度情報出力装置のセルフリフレッシュ動作の際の動作順序を説明する。
第１に、オートセルフリフレッシュ信号ＡＳＲがアクティブになると、従来の技術に係る温度情報出力装置の初期化動作が始まる。
第２に、オートセルフリフレッシュ信号ＡＳＲのアクティブ化に応答して、メモリ制御機から第１動作制御信号ＢＧＲがアクティブになって出力される。
第３に、第１動作制御信号ＢＧＲのアクティブ化に応答して、温度感知部１は、半導体素子の温度を感知し、感知した温度に応じて出力される電圧、すなわち、温度電圧ＶＴＥＭＰの電位レベルを初期化させる。
また、第１動作制御信号ＢＧＲのアクティブ化に応答して、調整部５は、第１変動電圧ＶＵＬＩＭＩＴと第２変動電圧ＶＬＬＩＭＩＴの電位レベルを初期化させる。
ここで、第１動作制御信号ＢＧＲのアクティブ状態が維持されている時間（温度感知部１及び調整部５が初期化される時間）は、メモリ制御機に定義されている。
第４に、温度感知部１及び調整部５の初期化動作が終了すると、メモリ制御機は、第２動作制御信号ＡＤＣをアクティブにして出力する。
第５に、第２動作制御信号ＡＤＣのアクティブ化に応答して、デジタル−アナログコンバータ２、比較器３、アップ／ダウンカウンタ４、デコーダ６、フィルタリング部７が動作することによって、アナログ値の温度電圧ＶＴＥＭＰの電位レベルをデジタル値の温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥに変換する変換動作を始める。
このとき、温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥは、アップ／ダウンカウンタ４の特性上、１回の変換動作で１ビットしかアップまたはダウンしないため、複数回の変換動作により温度電圧ＶＴＥＭＰの電位レベルを温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥに変換しなければならない。
すなわち、第２動作制御信号ＡＤＣのアクティブ化区間内で、サンプルクロックＳＡＭＰＬＥ＿ＣＬＫが複数回トグリングしなければならない。
そして、各々の変換動作ごとに、アップ／ダウンカウンタ４から出力される温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥは、多目的レジスタ８に格納される。すなわち、各々の変換動作ごとに半導体素子の温度情報が更新される。
また、アップ／ダウンカウンタ４から出力される温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥに応答して、フラグ信号生成部９も動作するが、温度情報出力装置の初期化動作であるから、複数のフラグ信号ＴＥＭＰ Ａ、ＴＥＭＰ Ｂ、ＴＥＭＰ Ｃは、常に一定の論理レベル（ＴＥＭＰ Ａはロジック「ハイ」、ＴＥＭＰ Ｂはロジック「ハイ」、ＴＥＭＰ Ｃはロジック「ロー」）を維持する。
ここで、第２動作制御信号ＡＤＣがアクティブ状態が維持されている時間（温度電圧ＶＴＥＭＰの電位レベルを温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥに変換する時間）は、メモリ制御機に定義されている。
第６に、第２動作制御信号ＡＤＣ、第１動作制御信号ＢＧＲ、及びオートセルフリフレッシュ信号ＡＳＲが順に非アクティブになると、従来の技術に係る温度情報出力装置の初期化動作が終了する。
前述の第１〜第６の動作により、従来の技術に係る温度情報出力装置のセルフリフレッシュ動作時の初期化動作が行われる。
温度情報出力装置の初期化動作の終了後は、再びオートセルフリフレッシュ信号ＡＳＲがアクティブになって、半導体素子の温度情報を出力する場合には、前述の第１〜第６のような方式、すなわち、温度情報出力装置の初期化動作のような方式で半導体素子の温度情報を新たに生成する。
すなわち、温度情報出力装置の初期化では、複数のフラグ信号ＴＥＭＰ Ａ、ＴＥＭＰ Ｂ、ＴＥＭＰ Ｃが温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥに関係なく、常に一定の論理レベル（ＴＥＭＰ Ａはロジック「ハイ」、ＴＥＭＰ Ｂはロジック「ハイ」、ＴＥＭＰ Ｃはロジック「ロー」）を維持する。
しかしながら、温度情報出力装置の初期化動作後は、フラグ信号生成部９が温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥに応答して作動するため、複数のフラグ信号ＴＥＭＰ Ａ、ＴＥＭＰ Ｂ、ＴＥＭＰ Ｃのそれぞれの論理レベルが半導体素子の内部温度に応じて変わる。
温度情報出力装置の初期化動作後は、ノーマル動作とセルフリフレッシュ動作に応じて温度情報を更新する方法が異なる。
すなわち、ノーマル動作では、一定の間隔でメモリ制御機から出力されるサンプルクロックＳＡＭＰＬＥ＿ＣＬＫに応答して、多目的レジスタ８に格納された温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥをアップ／ダウンカウンタ４で使用することによって、半導体素子の温度情報を１ビットずつ更新する。
しかしながら、セルフリフレッシュ動作では、温度情報出力装置の初期化動作のような方法で半導体素子の温度情報を新たに生成する。
前述のように、ノーマル動作とセルフリフレッシュ動作に応じて温度情報を更新する方法が異なるため、半導体素子の特定動作モードで次のような問題が発生する。
温度センサイネーブル信号ＴＳＥがロジック「ハイ」で、オートセルフリフレッシュ信号ＡＳＲがロジック「ロー」の場合は、温度情報出力装置は、ノーマルモードで動作し、セルフリフレッシュモードで動作しない。
すなわち、半導体素子がノーマルモードにエントリすると、温度情報出力装置は、半導体素子の温度情報を多目的レジスタに格納する。
また、半導体素子がノーマルモードから脱出し、セルフリフレッシュモードにエントリすると、温度情報出力装置は、動作を停止し、待機する。
このとき、半導体素子のセルフリフレッシュモードが長時間維持されると、セルフリフレッシュモードエントリの際に多目的レジスタに格納された半導体素子の温度情報と、セルフリフレッシュモード脱出の際の半導体素子の実際温度との間に差が生じ得る。
すなわち、セルフリフレッシュモードを長時間維持した後、ノーマルモードにエントリしたとき、温度情報出力装置は、多目的レジスタに格納されているセルフリフレッシュモードエントリの前の誤った温度情報を使用して、半導体素子の温度情報を更新するという問題が発生する。
特開２００６−４０５２７
そこで、本発明は、上述の問題を解決するためになされたものであって、その目的は、ＤＲＡＭの動作モードに関係なく、正確な温度情報を更新する回路を提供することにある。
上記の目的を達成すべく、本発明に係る半導体素子の温度情報出力装置は、第１イネーブル信号及び第２イネーブル信号に応答して、半導体素子の内部温度を測定し、測定した温度情報を有する温度情報コードを生成する温度情報コード生成手段と、前記第１イネーブル信号及び第２イネーブル信号に応答して、温度情報を有する複数の第１フラグ信号を生成し、前記第１フラグ信号が設定された論理レベル値を有するか、又は変動する論理レベル値を有するかを選択するフラグ信号論理決定手段とを備える。
また、上記の目的を達成すべく、本発明に係る半導体素子は、第１イネーブル信号及び第２イネーブル信号に応答して、オン（Ｏｎ）動作時に半導体素子の内部温度を測定し、測定した温度情報を有する温度情報コードを生成する温度情報コード生成手段と、温度情報を有する複数の第１フラグ信号を生成し、前記第１フラグ信号は、前記第１イネーブル信号及び第２イネーブル信号に応答して、設定された論理レベル値を有するか、または前記温度情報コードに応じて変動する論理レベル値を有するフラグ信号論理決定手段と、セルフリフレッシュモードで、前記複数のフラグ信号に応答してセルフリフレッシュ周期を変動するセルフリフレッシュ周期変動手段とを備える。
すなわち、第一の発明は、第１イネーブル信号及び第２イネーブル信号に応答して、半導体素子の内部温度を測定し、測定した温度情報を有する温度情報コードを生成する温度情報コード生成手段と、前記第１イネーブル信号及び第２イネーブル信号に応答して、温度情報を有する複数の第１フラグ信号を生成し、前記第１フラグ信号が設定された論理レベル値を有するか、又は変動する論理レベル値を有するかを選択するフラグ信号論理決定手段とを備えることを特徴とする半導体素子の温度情報出力装置である。
第二の発明は、第一の発明にかかり、前記フラグ信号論理決定手段が、前記温度情報コードに応じて変動する論理レベル値を有する複数の第２フラグ信号を生成するフラグ信号生成部と、前記第１イネーブル信号及び第２イネーブル信号に応答して、前記第２フラグ信号または設定された論理レベルを有する複数の第３フラグ信号のうち、何れか１つの信号を選択して、前記第１フラグ信号として出力するフラグ信号選択部とを備えることを特徴とする半導体素子の温度情報出力装置である。
第三の発明は、第二の発明にかかり、前記フラグ信号選択部が、前記第２フラグ信号を第１入力として受信し、前記第３フラグ信号を第２入力として受信し、選択入力として受信した前記第１イネーブル信号及び第２イネーブル信号に応答して何れか１つの信号を選択することによって、前記第１フラグ信号として出力するマルチプレクサを備えることを特徴とする半導体素子の温度情報出力装置である。
第四の発明は、第二の発明にかかり、前記フラグ信号生成部が、相対的に高い半導体素子の内部温度情報を有する前記温度情報コードから、複数の前記第１フラグ信号のうち、相対的に数の多い信号をアクティブにして出力することを特徴とする半導体素子の温度情報出力装置である。
第五の発明は、第二の発明にかかり、前記フラグ信号生成部が、相対的に低い半導体素子の内部温度情報を有する前記温度情報コードから、複数の前記第１フラグ信号のうち、相対的に数の少ない信号をアクティブにして出力することを特徴とする半導体素子の温度情報出力装置である。
第六の発明は、第二の発明にかかり、前記第３フラグ信号が、前記温度情報コードに関係なく、常に一定の論理レベル値を有することを特徴とする半導体素子の温度情報出力装置である。
第七の発明は、第一の発明にかかり、前記温度情報コード生成手段が、ノーマルモードで前記第１イネーブル信号に応答して動作が制御され、セルフリフレッシュモードで前記第１イネーブル信号または前記第２イネーブル信号に応答して動作が制御されることを特徴とする半導体素子の温度情報出力装置である。
第八の発明は、第七の発明にかかり、前記温度情報コード生成手段が、前記第１イネーブル信号及び第２イネーブル信号が非アクティブになると、前記ノーマルモード及び前記セルフリフレッシュモードでオフ（Ｏｆｆ）制御されて動作しないことを特徴とする半導体素子の温度情報出力装置である。
第九の発明は、第七の発明にかかり、前記温度情報コード生成手段が、前記第１イネーブル信号が非アクティブになり、前記第２イネーブル信号がアクティブになると、前記ノーマルモードでオフ（Ｏｆｆ）制御されて動作せず、前記セルフリフレッシュモードでオン（Ｏｎ）制御されて動作することを特徴とする半導体素子の温度情報出力装置である。
第十の発明は、第七の発明にかかり、前記温度情報コード生成手段が、前記第１イネーブル信号がアクティブになると、前記第２イネーブル信号に関係なく、前記ノーマルモード及び前記セルフリフレッシュモードでオン（Ｏｎ）制御されて動作することを特徴とする半導体素子の温度情報出力装置である。
第十一の発明は、第一の発明にかかり、前記温度情報コード生成手段が、温度の増加に負（−）特性を有する温度電圧と、温度の変動に関係なく、一定の電位レベルを有する第１変動基準電圧及び第２変動基準電圧を出力する温度感知手段と、前記第１変動基準電圧及び前記第２変動基準電圧の電位レベルに応じて、アナログ値の前記温度電圧を変換して、デジタル値の前記温度情報コードを生成するアナログ−デジタル変換手段とを備えることを特徴とする半導体素子の温度情報出力装置である。
第十二の発明は、第十一の発明にかかり、前記温度情報コード生成手段が、前記温度情報コードを受信して格納する多目的レジスタをさらに備えることを特徴とする半導体素子の温度情報出力装置である。
第十三の発明は、第十一の発明にかかり、前記アナログ−デジタル変換手段が、前記温度電圧と追跡電圧の電位レベルを比較した値に応じて、前記温度情報コードを増加または減少させて出力する比較手段と、前記温度情報コードに応答して前記追跡電圧の電位レベルを決定し、前記追跡電圧の電位レベルは、前記第１変動基準電圧より小さか、または同じであり、前記第２変動基準電圧より大きいか、または同じ範囲で決定される電位レベル決定手段とを備えることを特徴とする半導体素子の温度情報出力装置である。
第十四の発明は、第十三の発明にかかり、前記比較手段が、メモリ制御機から受信したクロック信号に応答して、前記温度電圧と前記追跡電圧とを比較し、その値に応じて増加信号及び減少信号の論理レベルを決定する比較器と、前記増加信号及び前記減少信号に応答して、前記温度情報コードを増加または減少させ、前記クロック信号を一定時間遅延させた遅延クロックに応答して動作するアップ／ダウンカウンタとを備えることを特徴とする半導体素子の温度情報出力装置である。
第十五の発明は、第十四の発明にかかり、前記比較手段が、前記増加信号及び前記減少信号をフィルタリングして、前記アップ／ダウンカウンタの誤動作を防止するフィルタリング部をさらに備えることを特徴とする半導体素子の温度情報出力装置である。
第十六の発明は、第十三の発明にかかり、前記電位レベル決定手段が、デジタル値の前記温度情報コードをアナログ値の前記追跡電圧に変換し、前記追跡電圧の電位レベルは、前記第１変動基準電圧と前記第２変動基準電圧に応答して変動するデジタル−アナログコンバータを備えることを特徴とする半導体素子の温度情報出力装置である。
第十七の発明は、第十六の発明にかかり、前記電位レベル決定手段が、前記温度情報コードをデコードして前記デジタル−アナログコンバータに送信することによって、前記デジタル−アナログコンバータの誤動作を防止するデコーダをさらに備えることを特徴とする半導体素子の温度情報出力装置である。
第十八の発明は、第１イネーブル信号及び第２イネーブル信号に応答して、オン（Ｏｎ）動作時に半導体素子の内部温度を測定し、測定した温度情報を有する温度情報コードを生成する温度情報コード生成手段と、温度情報を有する複数の第１フラグ信号を生成し、前記第１フラグ信号は、前記第１イネーブル信号及び第２イネーブル信号に応答して、設定された論理レベル値を有するか、または前記温度情報コードに応じて変動する論理レベル値を有するフラグ信号論理決定手段と、セルフリフレッシュモードで、前記複数のフラグ信号に応答してセルフリフレッシュ周期を変動するセルフリフレッシュ周期変動手段とを備えることを特徴とする半導体素子である。
第十九の発明は、第十八の発明にかかり、前記フラグ信号論理決定手段が、前記温度情報コードに応じて変動する論理レベル値を有する複数の第２フラグ信号を生成するフラグ信号生成部と、前記第１イネーブル信号及び第２イネーブル信号に応答して、前記第２フラグ信号または設定された論理レベルを有する複数の第３フラグ信号のうち、何れか１つの信号を選択して、前記第１フラグ信号として出力するフラグ信号選択部とを備えることを特徴とする半導体素子である。
第二十の発明は、第十九の発明にかかり、前記フラグ信号選択部が、前記第２フラグ信号を第１入力として受信し、前記第３フラグ信号を第２入力として受信し、選択入力として受信した前記第１イネーブル信号及び第２イネーブル信号に応答して何れか１つの信号を選択することによって、前記第１フラグ信号として出力するマルチプレクサを備えることを特徴とする半導体素子である。
第二十一の発明は、第十八の発明にかかり、前記フラグ信号論理決定手段が、相対的に高い半導体素子の内部温度情報を有する前記温度情報コードから、複数の前記第１フラグ信号のうち、相対的に数の多い信号をアクティブにして出力することを特徴とする半導体素子である。
第二十二の発明は、第二十一の発明にかかり、前記セルフリフレッシュ周期変動手段が、複数の前記第１フラグ信号のうち、相対的に数の多い信号がアクティブになるとき、前記セルフリフレッシュ周期を減少させることを特徴とする半導体素子である。
第二十三の発明は、第十八の発明にかかり、前記フラグ信号論理決定手段が、相対的に低い半導体素子の内部温度情報を有する前記温度情報コードから、複数の前記第１フラグ信号のうち、相対的に数の少ない信号をアクティブにして出力することを特徴とする半導体素子である。
第二十四の発明は、第二十三の発明にかかり、前記セルフリフレッシュ周期変動手段が、複数の前記第１フラグ信号のうち、相対的に数の少ない信号がアクティブになるとき、前記セルフリフレッシュ周期を増加させることを特徴とする半導体素子である。
第二十五の発明は、第十九の発明にかかり、前記第３フラグ信号が、前記温度情報コードに関係なく、常に一定の論理レベル値を有することを特徴とする半導体素子である。
（予備）
第四の発明は、第二の発明にかかり、前記フラグ信号生成部が、相対的に高い半導体素子の内部温度情報を有する前記温度情報コードから、複数の前記第１フラグ信号のうち、比較的多数の信号をアクティブにして出力することを特徴とする半導体素子の温度情報出力装置である場合もある。
第五の発明は、第二の発明にかかり、前記フラグ信号生成部が、相対的に低い半導体素子の内部温度情報を有する前記温度情報コードから、複数の前記第１フラグ信号のうち、比較的少数の信号をアクティブにして出力することを特徴とする半導体素子の温度情報出力装置である場合もある。
第二十一の発明は、第十八の発明にかかり、前記フラグ信号論理決定手段が、相対的に高い半導体素子の内部温度情報を有する前記温度情報コードから、複数の前記第１フラグ信号のうち、比較的多数の信号をアクティブにして出力することを特徴とする半導体素子である場合もある。
第二十二の発明は、第二十一の発明にかかり、前記セルフリフレッシュ周期変動手段が、複数の前記第１フラグ信号のうち、比較的多数の信号がアクティブになるとき、前記セルフリフレッシュ周期を減少させることを特徴とする半導体素子である場合もある。
第二十三の発明は、第十八の発明にかかり、前記フラグ信号論理決定手段が、相対的に低い半導体素子の内部温度情報を有する前記温度情報コードから、複数の前記第１フラグ信号のうち、比較的少数の信号をアクティブにして出力することを特徴とする半導体素子である場合もある。
第二十四の発明は、第二十三の発明にかかり、前記セルフリフレッシュ周期変動手段が、複数の前記第１フラグ信号のうち、比較的少数の信号がアクティブになるとき、前記セルフリフレッシュ周期を増加させることを特徴とする半導体素子である場合もある。
以下、本発明の好ましい実施形態を、添付図面に基づき詳細に説明する。
図５は、本発明の実施形態に係る半導体素子の温度情報出力装置を示すブロック図である。
本発明の実施形態に係る半導体素子の温度情報出力装置は、イネーブル信号ＴＳＥ、ＡＳＲに応答して動作がオン／オフ（Ｏｎ／Ｏｆｆ）制御され、オン（Ｏｎ）動作の際、半導体素子の内部温度を測定し、測定した温度情報を有する温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥを生成する温度情報コード生成部１０、及び温度情報を有する複数の第１フラグ信号ＦＬＡＧ Ａ、ＦＬＡＧ Ｂ、ＦＬＡＧ Ｃを生成し、イネーブル信号ＴＳＥ、ＡＳＲに応答して第１フラグ信号ＦＬＡＧ Ａ、ＦＬＡＧ Ｂ、ＦＬＡＧ Ｃが設定された論理レベル値または変動する論理レベル値を有するかを選択するフラグ信号論理決定部２０を備える。
そして、半導体素子は、温度情報出力装置及び温度情報出力装置の外部でセルフリフレッシュモードのとき、複数の第１フラグ信号ＦＬＡＧ Ａ、ＦＬＡＧ Ｂ、ＦＬＡＧ Ｃに応答してセルフリフレッシュ周期を変動するセルフリフレッシュ周期変動部３０を備える。
ここで、温度情報コード生成部１０は、温度の増加に負（−）特性を有する温度電圧ＶＴＥＭＰ、温度の変動に関係なく、一定の電位レベルを有する第１変動基準電圧ＶＵＬＩＭＩＴ、及び第２変動基準電圧ＶＬＬＩＭＩＴをそれぞれ出力するバンドギャップ回路１２、並びに第１変動基準電圧ＶＵＬＩＭＩＴ及び第２変動基準電圧ＶＬＬＩＭＩＴの電位レベルに応じてアナログ値の温度電圧ＶＴＥＭＰを変換して、デジタル値の温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥを生成するアナログ−デジタル変換部１４を備え、温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥを受信して格納する多目的レジスタ１６をさらに備える。
ここで、アナログ−デジタル変換部１４は、温度電圧ＶＴＥＭＰと追跡電圧ＤＡＣＯＵＴとの電位レベルを比較した値に応じて、温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥを増加または減少させて出力する比較部１４２、及び温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥに応答して追跡電圧ＤＡＣＯＵＴの電位レベルを決定し、追跡電圧ＤＡＣＯＵＴの電位レベルは、第１変動基準電圧ＶＵＬＩＭＩＴより小さいか、または同じであり、第２変動基準電圧ＶＬＬＩＭＩＴより大きいか、または同じ範囲で決定される電位レベル決定部１４４を備える。
また、アナログ−デジタル変換部１４の構成要素のうち、比較部１４２は、メモリ制御機から受信したクロック信号ＳＡＭＰＬＥ＿ＣＬＫに応答して、温度電圧ＶＴＥＭＰと追跡電圧ＤＡＣＯＵＴとを比較し、その値に応じて増加信号ＩＮＣ及び減少信号ＤＥＣの論理レベルを決定する比較器１４２２、及び増加信号ＩＮＣ及び減少信号ＤＥＣに応答して温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥを増加または減少させ、クロック信号ＳＡＭＰＬＥ＿ＣＬＫを一定時間遅延させた遅延クロックＤ＿ＳＡＭＰＬＥ＿ＣＬＫに応答して動作するアップ／ダウンカウンタ１４２４を備え、増加信号ＩＮＣ及び減少信号ＤＥＣをフィルタリングして、アップ／ダウンカウンタ１４２４の誤動作を防止するフィルタリング部１４２６をさらに備える。
また、アナログ−デジタル変換部１４の構成要素のうち、電位レベル決定部１４４は、デジタル値の温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥをアナログ値の追跡電圧ＤＡＣＯＵＴに変換し、追跡電圧ＤＡＣＯＵＴの電位レベルは、第１変動基準電圧ＶＵＬＩＭＩＴと第２変動基準電圧ＶＬＬＩＭＩＴとに応答して変動するデジタル−アナログコンバータ１４４２を備え、温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥをデコードしてデジタル−アナログコンバータ１４４２に送信することによって、デジタル−アナログコンバータ１４４２の誤動作を防止するデコーダ１４４４をさらに備える。
そして、フラグ信号論理決定部２０は、温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥに応じて変動する論理レベル値を有する複数の第２フラグ信号ＴＥＭＰ Ａ、ＴＥＭＰ Ｂ、ＴＥＭＰ Ｃを生成するフラグ信号生成部２２、及びイネーブル信号ＴＳＥ、ＡＳＲに応答して第２フラグ信号ＴＥＭＰ Ａ、ＴＥＭＰ Ｂ、ＴＥＭＰ Ｃまたは設定された論理レベルを有する複数の第３フラグ信号Ｄ＿ＴＥＭＰ Ａ、Ｄ＿ＴＥＭＰ Ｂ、Ｄ＿ＴＥＭＰ Ｃのうち、何れかの信号を選択して、第１フラグ信号ＦＬＡＧ Ａ、ＦＬＡＧ Ｂ、ＦＬＡＧ Ｃとして出力するフラグ信号選択部２４を備える。
ここで、フラグ信号選択部２４は、イネーブル信号の第１信号ＴＳＥがロジック「ハイ」で、イネーブル信号の第２信号ＡＳＲがロジック「ロー」のとき、第３フラグ信号Ｄ＿ＴＥＭＰ Ａ、Ｄ＿ＴＥＭＰ Ｂ、Ｄ＿ＴＥＭＰ Ｃを選択して、第１フラグ信号ＦＬＡＧ Ａ、ＦＬＡＧ Ｂ、ＦＬＡＧ Ｃとして出力する。すなわち、第１フラグ信号ＦＬＡＧ Ａ、ＦＬＡＧ Ｂ、ＦＬＡＧ Ｃが設定された論理レベル値を有するようにする。
また、フラグ信号選択部２４は、イネーブル信号の第１信号ＴＳＥがロジック「ハイ」、イネーブル信号の第２信号ＡＳＲがロジック「ロー」の場合を除く残りの場合においては、第２フラグ信号ＴＥＭＰ Ａ、ＴＥＭＰ Ｂ、ＴＥＭＰ Ｃを選択して、第１フラグ信号ＦＬＡＧ Ａ、ＦＬＡＧ Ｂ、ＦＬＡＧ Ｃとして出力する。すなわち、第１フラグ信号ＦＬＡＧ Ａ、ＦＬＡＧ Ｂ、ＦＬＡＧ Ｃが温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥに応じて変動する論理レベル値を有するようにする。
ここで、第３フラグ信号Ｄ＿ＴＥＭＰ Ａ、Ｄ＿ＴＥＭＰ Ｂ、Ｄ＿ＴＥＭＰ Ｃは、温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥに関係なく、常に一定の論理レベル値を有する。
フラグ信号選択部２４は、第２フラグ信号ＴＥＭＰ Ａ、ＴＥＭＰ Ｂ、ＴＥＭＰ Ｃを第１入力として受信し、第３フラグ信号Ｄ＿ＴＥＭＰ Ａ、Ｄ＿ＴＥＭＰ Ｂ、Ｄ＿ＴＥＭＰ Ｃを第２入力として受信し、選択入力として受信したイネーブル信号ＴＳＥ、ＡＳＲに応答して、何れかの信号を選択することによって、第１フラグ信号ＦＬＡＧ Ａ、ＦＬＡＧ Ｂ、ＦＬＡＧ Ｃとして出力するマルチプレクサで構成され得る。
フラグ信号生成部２２は、相対的に高い半導体素子の内部温度情報を有する温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥから複数の第１フラグ信号ＦＬＡＧ Ａ、ＦＬＡＧ Ｂ、ＦＬＡＧ Ｃのうち、相対的に数の多い信号をアクティブにして出力し、相対的に低い半導体素子の内部温度情報を有する温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥから複数の第１フラグ信号ＦＬＡＧ Ａ、ＦＬＡＧ Ｂ、ＦＬＡＧ Ｃのうち、相対的に数の少ない信号をアクティブにして出力する。
または、フラグ信号生成部２２は、相対的に高い半導体素子の内部温度情報を有する温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥから複数の第１フラグ信号ＦＬＡＧ Ａ、ＦＬＡＧ Ｂ、ＦＬＡＧ Ｃのうち、比較的多数の信号をアクティブにして出力し、相対的に低い半導体素子の内部温度情報を有する温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥから複数の第１フラグ信号ＦＬＡＧ Ａ、ＦＬＡＧ Ｂ、ＦＬＡＧ Ｃのうち、比較的少数の信号をアクティブにして出力する。
そして、セルフリフレッシュ周期変動部３０は、複数の第１フラグ信号ＦＬＡＧ Ａ、ＦＬＡＧ Ｂ、ＦＬＡＧ Ｃのうち、相対的に数の少ない信号がアクティブになるとき、セルフリフレッシュ周期を増加させる。または、セルフリフレッシュ周期変動部３０は、複数の第１フラグ信号ＦＬＡＧ Ａ、ＦＬＡＧ Ｂ、ＦＬＡＧ Ｃのうち、比較的少数の信号がアクティブになるとき、セルフリフレッシュ周期を増加させる。
また、セルフリフレッシュ周期変動部３０は、複数の前記第１フラグ信号ＦＬＡＧ Ａ、ＦＬＡＧ Ｂ、ＦＬＡＧ Ｃのうち、相対的に数の多い信号がアクティブになるとき、セルフリフレッシュ周期を減少させる。または、セルフリフレッシュ周期変動部３０は、複数の前記第１フラグ信号ＦＬＡＧ Ａ、ＦＬＡＧ Ｂ、ＦＬＡＧ Ｃのうち、比較的多数の信号がアクティブになるとき、セルフリフレッシュ周期を減少させる。
上述の本発明の実施形態に係る温度情報出力装置の温度情報コード生成部１０は、動作モードを制御する２個のイネーブル信号に応答して動作するが、詳細な動作は次の通りである。
Figure 0004982677
表２を参照すると、温度情報コード生成部１０は、ノーマルモードでイネーブル信号の第１信号ＴＳＥに応答して、動作がオン／オフ（Ｏｎ／Ｏｆｆ）制御され、セルフリフレッシュモードでイネーブル信号の第１信号ＴＳＥまたはイネーブル信号の第２信号ＡＳＲに応答して、動作がオン／オフ（Ｏｎ／Ｏｆｆ）制御されることが分かる。
すなわち、温度情報コード生成部１０は、イネーブル信号ＴＳＥ、ＡＳＲが非アクティブになると（ＴＳＥ＝Ｌ、ＡＳＲ＝Ｌ）、ノーマルモードとセルフリフレッシュモードでオフ制御されて（Ｄｉｓａｂｌｅ）動作しない。
また、温度情報コード生成部１０は、イネーブル信号の第１信号ＴＳＥが非アクティブになり、イネーブル信号の第２信号ＡＳＲがアクティブになると（ＴＳＥ＝Ｌ、ＡＳＲ＝Ｈ）、ノーマルモードでオフ制御されて（Ｄｉｓａｂｌｅ）動作せず、セルフリフレッシュモードでオン制御されて（Ｅｎａｂｌｅ）動作する。
また、温度情報コード生成部１０は、イネーブル信号の第１信号ＴＳＥがアクティブになると（ＴＳＥ＝Ｈ）、イネーブル信号の第２信号ＡＳＲに関係なしに（ＡＳＲ＝ＨｏｒＬ）、ノーマルモードとセルフリフレッシュモードでオン制御されて（Ｅｎａｂｌｅ）動作する。
図６は、図５に示す本発明の一実施形態に係る温度情報出力装置のセルフリフレッシュ動作の際の動作波形を示すタイミング図である。
以下、図５及び図６を参照して、本発明に係る温度情報出力装置のセルフリフレッシュ動作の際の動作順序を説明する。
第１に、オートセルフリフレッシュ信号ＡＳＲがアクティブになると、従来の技術に係る温度情報出力装置の初期化動作が始まる。
第２に、オートセルフリフレッシュ信号ＡＳＲのアクティブ化に応答して、メモリ制御機から第１動作制御信号ＢＧＲがアクティブになって出力される。
第３に、第１動作制御信号ＢＧＲのアクティブ化に応答して、温度感知部１２２は半導体素子の温度を感知し、感知した温度に応じて出力される電圧、すなわち、温度電圧ＶＴＥＭＰの電位レベルを初期化させる。
また、第１動作制御信号ＢＧＲのアクティブ化に応答して、調整部１２４は、第１変動電圧ＶＵＬＩＭＩＴと第２変動電圧ＶＬＬＩＭＩＴの電位レベルを初期化させる。
ここで、第１動作制御信号ＢＧＲのアクティブ状態が維持されている時間（温度感知部１２２及び調整部１２４が初期化される時間）は、メモリ制御機に定義されている。
第４に、温度感知部１２２及び調整部１２４の初期化動作が終了すると、メモリ制御機は、第２動作制御信号ＡＤＣをアクティブにして出力する。
第５に、第２動作制御信号ＡＤＣのアクティブ化に応答して、デジタル−アナログコンバータ１４４２、比較器１４２２、アップ／ダウンカウンタ１４２４、デコーダ１４４４、フィルタリング部１４２６が動作することによって、アナログ値の温度電圧ＶＴＥＭＰの電位レベルをデジタル値の温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥに変換する変換動作を始める。
このとき、温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥは、アップ／ダウンカウンタ１４２４の特性上、１回の変換動作で１ビットしかアップまたはダウンしないため、複数回の変換動作を介して、温度電圧ＶＴＥＭＰの電位レベルを温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥに変換しなければならない。
すなわち、第２動作制御信号ＡＤＣのアクティブ化区間内でサンプルクロックＳＡＭＰＬＥ＿ＣＬＫが複数回トグリングしなければならない。
そして、各々の変換動作ごとに、アップ／ダウンカウンタ１４２４から出力される温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥは、多目的レジスタ１６に格納される。すなわち、各々の変換動作ごとに半導体素子の温度情報が更新される。
このとき、フラグ信号選択部２４は、イネーブル信号の第１信号ＴＳＥがロジック「ハイ」で、イネーブル信号の第２信号ＡＳＲがロジック「ロー」の場合は、温度情報コードＴＨＥＲＭＡＬ＿ＣＯＤＥに関係なく、常に一定の論理レベル値を有する第３フラグ信号Ｄ＿ＴＥＭＰ Ａ、Ｄ＿ＴＥＭＰ Ｂ、Ｄ＿ＴＥＭＰ Ｃを選択して、第１フラグ信号ＦＬＡＧ Ａ、ＦＬＡＧ Ｂ、ＦＬＡＧ Ｃとして出力するようになる。
第６に、第２動作制御信号ＡＤＣ、第１動作制御信号ＢＧＲ、及びオートセルフリフレッシュ信号ＡＳＲが順に非アクティブになると、本発明に係る温度情報出力装置の初期化動作が終了する。
以上、説明したように、本発明の実施形態を適用すると、半導体素子の動作モードに関係なく、温度情報コード生成部１０が動作するようにすることによって、特定動作モードで誤った温度情報が発生することを防止することができる。
本発明に係る温度情報コード生成部１０は、イネーブル信号の第１信号ＴＳＥがロジック「ハイ」で、イネーブル信号の第２信号ＡＳＲがロジック「ロー」の場合にも、温度情報出力装置が半導体素子の動作モードに関係なく、常に動作する。
すなわち、半導体素子がノーマルモードにエントリすると、温度情報出力装置は、半導体素子の温度情報を多目的レジスタ１６に格納する。
また、半導体素子がノーマルモードから脱出し、セルフリフレッシュモードにエントリしても、温度情報出力装置は動作し続け、半導体素子の温度情報を多目的レジスタ１６に格納する。
同時に、フラグ信号論理決定部２０は、第１フラグ信号ＦＬＡＧ Ａ、ＦＬＡＧ Ｂ、ＦＬＡＧ Ｃが設定された論理レベル値を有するようにすることによって、セルフリフレッシュ周期が温度情報出力装置により変動しないようにする。
そのため、半導体素子のセルフリフレッシュモードが長時間維持されても、セルフリフレッシュモードエントリの際に多目的レジスタ１６に格納された半導体素子の温度情報と、セルフリフレッシュモード脱出の際の半導体素子の実際温度とが一致することによって、誤った温度情報が発生することを防止することができる。
上述の本発明によれば、半導体素子の動作モードに関係なく、温度情報コード生成部が動作するようにすることによって、特定動作モードで誤った温度情報が発生することを防止することができ、これにより、後に温度情報出力装置の動作モードに応じるスペック問題（ｓｐｅｃ ｉｓｓｕｅ）が生じる場合、より柔軟に対処できる。
なお、本発明は、上記の実施形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
従来の技術に係る半導体素子の温度情報出力装置を示すブロック図である。 図１に示す温度情報出力装置の構成要素のうち、フラグ信号生成部で生成される複数のフラグ信号とセルフリフレッシュ周期との関係を示すタイミング図である。 図１に示す従来の技術に係る温度情報出力装置のノーマル動作の際の動作波形を示すタイミング図である。 図１に示す従来の技術に係る温度情報出力装置のセルフリフレッシュ動作の際の動作波形を示すタイミング図である。 本発明の実施形態に係る半導体素子の温度情報出力装置を示すブロック図である。 図５に示す温度情報出力装置のセルフリフレッシュ動作の際の動作波形を示すタイミング図である。

Claims (24)

  1. ノーマルモードでは、第１イネーブル信号に応答して動作が制御され、セルフリフレッシュモードでは、前記第１イネーブル信号及び第２イネーブル信号に応答して動作が制御され、半導体メモリ素子の内部温度を測定し、測定した温度情報を有する温度情報コードを生成する温度情報コード生成手段と、
    前記第１イネーブル信号及び第２イネーブル信号に応答して、温度情報を有する複数の第１フラグ信号を生成し、前記第１フラグ信号が予め設定された論理レベル値を有するか、又は前記温度情報コードによって変動する論理レベル値を有するかを選択するフラグ信号論理決定手段と、
    を備えることを特徴とするダイナミック型の半導体メモリ素子の温度情報出力装置。
  2. 前記フラグ信号論理決定手段が、
    前記温度情報コードに応じて変動する論理レベル値を有する複数の第２フラグ信号を生成するフラグ信号生成部と、
    前記第１イネーブル信号及び第２イネーブル信号に応答して、前記第２フラグ信号または予め設定された論理レベルを有する複数の第３フラグ信号のうち、何れか１つの信号を選択して、前記第１フラグ信号として出力するフラグ信号選択部と、
    を備えることを特徴とする請求項１に記載のダイナミック型の半導体メモリ素子の温度情報出力装置。
  3. 前記フラグ信号選択部が、前記第２フラグ信号を第１入力として受信し、前記第３フラグ信号を第２入力として受信し、選択入力として受信した前記第１イネーブル信号及び第２イネーブル信号に応答して何れか１つの信号を選択することによって、前記第１フラグ信号として出力するマルチプレクサを備えることを特徴とする請求項２に記載のダイナミック型の半導体メモリ素子の温度情報出力装置。
  4. 前記フラグ信号生成部が、相対的に高い半導体メモリ素子の内部温度情報を有する前記温度情報コードから、複数の前記第１フラグ信号のうち、相対的に数の多い信号をアクティブにして出力することを特徴とする請求項２に記載のダイナミック型の半導体メモリ素子の温度情報出力装置。
  5. 前記フラグ信号生成部が、相対的に低い半導体メモリ素子の内部温度情報を有する前記温度情報コードから、複数の前記第１フラグ信号のうち、相対的に数の少ない信号をアクティブにして出力することを特徴とする請求項２に記載のダイナミック型の半導体メモリ素子の温度情報出力装置。
  6. 前記第３フラグ信号が、前記温度情報コードに関係なく、常に一定の論理レベル値を有することを特徴とする請求項２に記載のダイナミック型の半導体メモリ素子の温度情報出力装置。
  7. 前記温度情報コード生成手段が、前記第１イネーブル信号及び第２イネーブル信号が非アクティブになると、前記ノーマルモード及び前記セルフリフレッシュモードでオフ（Ｏｆｆ）制御されて動作しないことを特徴とする請求項１に記載のダイナミック型の半導体メモリ素子の温度情報出力装置。
  8. 前記温度情報コード生成手段が、前記第１イネーブル信号が非アクティブになり、前記第２イネーブル信号がアクティブになると、前記ノーマルモードでオフ（Ｏｆｆ）制御されて動作せず、前記セルフリフレッシュモードでオン（Ｏｎ）制御されて動作することを特徴とする請求項１に記載のダイナミック型の半導体メモリ素子の温度情報出力装置。
  9. 前記温度情報コード生成手段が、前記第１イネーブル信号がアクティブになると、前記第２イネーブル信号に関係なく、前記ノーマルモード及び前記セルフリフレッシュモードでオン（Ｏｎ）制御されて動作することを特徴とする請求項１に記載のダイナミック型の半導体メモリ素子の温度情報出力装置。
  10. 前記温度情報コード生成手段が、
    温度の増加に負（−）特性を有する温度電圧と、温度の変動に関係なく、一定の電位レベルを有する第１変動基準電圧及び第２変動基準電圧を出力する温度感知手段と、
    前記第１変動基準電圧及び前記第２変動基準電圧の電位レベルに応じて、アナログ値の前記温度電圧を変換して、デジタル値の前記温度情報コードを生成するアナログ−デジタル変換手段と、を備えることを特徴とする請求項１に記載のダイナミック型の半導体メモリ素子の温度情報出力装置。
  11. 前記温度情報コード生成手段が、前記温度情報コードを受信して格納する多目的レジスタをさらに備えることを特徴とする請求項１０に記載のダイナミック型の半導体メモリ素子の温度情報出力装置。
  12. 前記アナログ−デジタル変換手段が、
    前記温度電圧と追跡電圧の電位レベルを比較した値に応じて、前記温度情報コードを増加または減少させて出力する比較手段と、
    前記温度情報コードに応答して前記追跡電圧の電位レベルを決定し、前記追跡電圧の電位レベルは、前記第１変動基準電圧より小さか、または同じであり、前記第２変動基準電圧より大きいか、または同じ範囲で決定される電位レベル決定手段と、を備えることを特徴とする請求項１０に記載のダイナミック型の半導体メモリ素子の温度情報出力装置。
  13. 前記比較手段が、
    メモリ制御機から受信したクロック信号に応答して、前記温度電圧と前記追跡電圧とを比較し、その値に応じて増加信号及び減少信号の論理レベルを決定する比較器と、
    前記増加信号及び前記減少信号に応答して、前記温度情報コードを増加または減少させ、前記クロック信号を一定時間遅延させた遅延クロックに応答して動作するアップ／ダウンカウンタと、を備えることを特徴とする請求項１２に記載のダイナミック型の半導体メモリ素子の温度情報出力装置。
  14. 前記比較手段が、前記増加信号及び前記減少信号をフィルタリングして、前記アップ／ダウンカウンタの誤動作を防止するフィルタリング部をさらに備えることを特徴とする請求項１３に記載のダイナミック型の半導体メモリ素子の温度情報出力装置。
  15. 前記電位レベル決定手段が、デジタル値の前記温度情報コードをアナログ値の前記追跡電圧に変換し、前記追跡電圧の電位レベルは、前記第１変動基準電圧と前記第２変動基準電圧に応答して変動するデジタル−アナログコンバータを備えることを特徴とする請求項１２に記載のダイナミック型の半導体メモリ素子の温度情報出力装置。
  16. 前記電位レベル決定手段が、前記温度情報コードをデコードして前記デジタル−アナログコンバータに送信することによって、前記デジタル−アナログコンバータの誤動作を防止するデコーダをさらに備えることを特徴とする請求項１５に記載のダイナミック型の半導体メモリ素子の温度情報出力装置。
  17. ノーマルモードでは、第１イネーブル信号に応答して動作が制御され、セルフリフレッシュモードでは、前記第１イネーブル信号及び第２イネーブル信号に応答して動作が制御され、半導体メモリ素子の内部温度を測定し、測定した温度情報を有する温度情報コードを生成する温度情報コード生成手段と、
    温度情報を有する複数の第１フラグ信号を生成し、前記第１フラグ信号は、前記第１イネーブル信号及び第２イネーブル信号に応答して、予め設定された論理レベル値を有するか、または前記温度情報コードに応じて変動する論理レベル値を有するフラグ信号論理決定手段と、
    セルフリフレッシュモードで、前記複数の第１フラグ信号に応答してセルフリフレッシュ周期を変動するセルフリフレッシュ周期変動手段と、
    を備えることを特徴とするダイナミック型の半導体メモリ素子。
  18. 前記フラグ信号論理決定手段が、
    前記温度情報コードに応じて変動する論理レベル値を有する複数の第２フラグ信号を生成するフラグ信号生成部と、
    前記第１イネーブル信号及び第２イネーブル信号に応答して、前記第２フラグ信号または予め設定された論理レベルを有する複数の第３フラグ信号のうち、何れか１つの信号を選択して、前記第１フラグ信号として出力するフラグ信号選択部と、を備えることを特徴とする請求項１７に記載のダイナミック型の半導体メモリ素子。
  19. 前記フラグ信号選択部が、前記第２フラグ信号を第１入力として受信し、前記第３フラグ信号を第２入力として受信し、選択入力として受信した前記第１イネーブル信号及び第２イネーブル信号に応答して何れか１つの信号を選択することによって、前記第１フラグ信号として出力するマルチプレクサを備えることを特徴とする請求項１８に記載のダイナミック型の半導体メモリ素子。
  20. 前記フラグ信号論理決定手段が、相対的に高い半導体メモリ素子の内部温度情報を有する前記温度情報コードから、複数の前記第１フラグ信号のうち、相対的に数の多い信号をアクティブにして出力することを特徴とする請求項１７に記載のダイナミック型の半導体メモリ素子。
  21. 前記セルフリフレッシュ周期変動手段が、複数の前記第１フラグ信号のうち、相対的に数の多い信号がアクティブになるとき、前記セルフリフレッシュ周期を減少させることを特徴とする請求項２０に記載のダイナミック型の半導体メモリ素子。
  22. 前記フラグ信号論理決定手段が、相対的に低い半導体メモリ素子の内部温度情報を有する前記温度情報コードから、複数の前記第１フラグ信号のうち、相対的に数の少ない信号をアクティブにして出力することを特徴とする請求項１７に記載のダイナミック型の半導体メモリ素子。
  23. 前記セルフリフレッシュ周期変動手段が、複数の前記第１フラグ信号のうち、相対的に数の少ない信号がアクティブになるとき、前記セルフリフレッシュ周期を増加させることを特徴とする請求項２２に記載のダイナミック型の半導体メモリ素子。
  24. 前記第３フラグ信号が、前記温度情報コードに関係なく、常に一定の論理レベル値を有することを特徴とする請求項１８に記載のダイナミック型の半導体メモリ素子。
JP2006354468A 2006-09-28 2006-12-28 温度情報出力装置 Active JP4982677B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060095162A KR100832029B1 (ko) 2006-09-28 2006-09-28 온도 정보 출력 장치 및 그를 갖는 반도체 소자
KR10-2006-0095162 2006-09-28

Publications (2)

Publication Number Publication Date
JP2008083021A JP2008083021A (ja) 2008-04-10
JP4982677B2 true JP4982677B2 (ja) 2012-07-25

Family

ID=39262054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006354468A Active JP4982677B2 (ja) 2006-09-28 2006-12-28 温度情報出力装置

Country Status (4)

Country Link
US (1) US7965571B2 (ja)
JP (1) JP4982677B2 (ja)
KR (1) KR100832029B1 (ja)
TW (1) TWI360130B (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006002904B4 (de) * 2006-01-20 2008-11-27 Infineon Technologies Ag Bauelementanordnung und Verfahren zur Ermittlung der Temperatur in einem Halbleiterbauelement
KR100807594B1 (ko) * 2006-09-28 2008-02-28 주식회사 하이닉스반도체 온도 정보 출력장치 및 그를 구비하는 반도체소자
KR100880835B1 (ko) * 2007-01-03 2009-02-02 주식회사 하이닉스반도체 메모리장치의 음전압 공급장치.
KR100899390B1 (ko) * 2007-06-27 2009-05-27 주식회사 하이닉스반도체 온도 센서 회로 및 그 제어 방법
US7863965B2 (en) 2007-06-27 2011-01-04 Hynix Semiconductor Inc. Temperature sensor circuit and method for controlling the same
KR100919814B1 (ko) 2008-04-28 2009-10-01 주식회사 하이닉스반도체 온도코드 출력회로 및 반도체 메모리 장치
KR101020282B1 (ko) 2008-07-09 2011-03-07 주식회사 하이닉스반도체 온도센서
KR101006091B1 (ko) 2008-12-26 2011-01-06 주식회사 하이닉스반도체 온도감지회로
JP2010176783A (ja) 2009-02-02 2010-08-12 Elpida Memory Inc 半導体装置とその制御方法と半導体装置とそれを制御するコントローラとを含む半導体システム
DE102009023354B3 (de) * 2009-05-29 2010-12-02 Austriamicrosystems Ag Schaltungsanordnung und Verfahren zur Temperaturmessung
KR101096258B1 (ko) 2009-08-28 2011-12-22 주식회사 하이닉스반도체 플래그신호 생성회로 및 반도체 장치
KR101096257B1 (ko) 2009-08-28 2011-12-22 주식회사 하이닉스반도체 온도센서
JP5838166B2 (ja) * 2009-12-23 2016-01-06 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． ポジションセンシング歯ブラシ
US9658678B2 (en) 2011-03-31 2017-05-23 Intel Corporation Induced thermal gradients
US9490003B2 (en) 2011-03-31 2016-11-08 Intel Corporation Induced thermal gradients
TWI427591B (zh) * 2011-06-29 2014-02-21 Au Optronics Corp 閘極驅動電路
CN102290094B (zh) * 2011-07-01 2013-09-18 创新科存储技术（深圳）有限公司 一种可靠保持内存自刷新状态的低功耗电路
KR20130015940A (ko) * 2011-08-05 2013-02-14 에스케이하이닉스 주식회사 온도센서 테스트회로를 포함하는 반도체메모리장치
US9396787B2 (en) * 2011-12-23 2016-07-19 Intel Corporation Memory operations using system thermal sensor data
KR20150051471A (ko) * 2013-11-04 2015-05-13 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동방법
KR102254098B1 (ko) 2014-11-20 2021-05-20 삼성전자주식회사 온도를 센싱할 수 있는 반도체 칩, 및 상기 반도체 칩을 포함하는 반도체 시스템
US9489146B2 (en) 2014-12-09 2016-11-08 Sandisk Technologies Llc Memory system and method for selecting memory dies to perform memory access operations in based on memory die temperatures
US20160252409A1 (en) * 2015-02-27 2016-09-01 Qualcomm, Incorporated Calibrated temperature sensing system
KR102450508B1 (ko) * 2015-07-09 2022-10-04 삼성전자주식회사 클럭 신호 발생 장치 및 이를 포함하는 메모리 장치
US10788376B2 (en) * 2017-09-27 2020-09-29 Silicon Laboratories Inc. Apparatus for sensing temperature in electronic circuitry and associated methods

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0129197B1 (ko) * 1994-04-21 1998-10-01 문정환 메모리셀어레이의 리플레쉬 제어회로
KR100200723B1 (ko) * 1996-08-21 1999-06-15 윤종용 온도 감지기를 구비한 전압 제어 오실레이터
JP4246812B2 (ja) * 1997-06-12 2009-04-02 パナソニック株式会社 半導体回路及びその制御方法
KR20010004581A (ko) * 1999-06-29 2001-01-15 김영환 온도감지기를 가진 셀프 리프레시 전류 감소 회로
DE10042383B4 (de) * 2000-08-29 2005-04-28 Infineon Technologies Ag Halbleiteranordnung mit optimiertem Refreshzyklus
KR100413761B1 (ko) * 2001-05-31 2003-12-31 삼성전자주식회사 온도와 공정에 따라 리프레시 사이클이 조절되는 반도체메모리 장치 및 방법
US20030056057A1 (en) * 2001-09-19 2003-03-20 Lawrence Richard H. System and method for power reduction of memory
DE10206367C2 (de) * 2002-02-15 2003-12-11 Infineon Technologies Ag Integrierter dynamischer Speicher mit Steuerungsschaltung zur Steuerung eines Refresh-Betriebs von Speicherzellen sowie Verfahren zum Betrieb eines solchen Speichers
JP4366968B2 (ja) * 2003-03-25 2009-11-18 ソニー株式会社 温度検出回路および記憶装置
KR20040103017A (ko) * 2003-05-30 2004-12-08 삼성전자주식회사 리프레시 주기를 제어하기 위해 온도 감지 장치를 내장한메모리 시스템
KR100532448B1 (ko) * 2003-07-12 2005-11-30 삼성전자주식회사 메모리의 리프레시 주기를 제어하는 메모리 컨트롤러 및리프레시 주기 제어 방법
US6967877B2 (en) * 2003-09-09 2005-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Temperature detecting circuit for controlling a self-refresh period of a semiconductor memory device
KR100541824B1 (ko) * 2003-10-06 2006-01-10 삼성전자주식회사 반도체 집적회로에 채용하기 적합한 온도감지 회로
KR100550634B1 (ko) * 2003-10-31 2006-02-10 주식회사 하이닉스반도체 셀프리프레쉬 주기 발생 장치
JP4477429B2 (ja) * 2003-11-05 2010-06-09 富士通マイクロエレクトロニクス株式会社 半導体集積回路
KR100577560B1 (ko) * 2003-12-23 2006-05-08 삼성전자주식회사 온도감지 데이터에 응답하는 내부회로를 갖는 반도체메모리장치
KR100611775B1 (ko) * 2003-12-29 2006-08-10 주식회사 하이닉스반도체 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
KR100666928B1 (ko) * 2004-02-19 2007-01-10 주식회사 하이닉스반도체 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
KR100626914B1 (ko) * 2004-04-13 2006-09-20 주식회사 하이닉스반도체 셀프 리프레시 제어 회로
KR100610011B1 (ko) * 2004-07-29 2006-08-09 삼성전자주식회사 셀프 리프레쉬 주기 제어회로
JP4778694B2 (ja) * 2004-09-14 2011-09-21 パナソニック株式会社 半導体集積回路
KR100655076B1 (ko) * 2005-01-20 2006-12-08 삼성전자주식회사 반도체 메모리 장치의 내부 온도 데이터 출력 방법 및그에 따른 내부 온도 데이터 출력회로
US7471583B2 (en) * 2005-09-29 2008-12-30 Hynix Semiconductor Inc. Memory device with self refresh cycle control function
US7451053B2 (en) * 2005-09-29 2008-11-11 Hynix Semiconductor Inc. On die thermal sensor of semiconductor memory device and method thereof
KR100654003B1 (ko) * 2005-11-29 2006-12-06 주식회사 하이닉스반도체 반도체 장치의 셀프 리프레쉬 주기 측정회로
KR100776748B1 (ko) * 2006-05-09 2007-11-19 주식회사 하이닉스반도체 반도체 메모리 장치의 리프레쉬 제어 회로 및 방법
KR100846387B1 (ko) * 2006-05-31 2008-07-15 주식회사 하이닉스반도체 반도체 메모리 소자의 온도 정보 출력 장치

Also Published As

Publication number Publication date
TW200816218A (en) 2008-04-01
US7965571B2 (en) 2011-06-21
TWI360130B (en) 2012-03-11
JP2008083021A (ja) 2008-04-10
KR20080029299A (ko) 2008-04-03
US20080082291A1 (en) 2008-04-03
KR100832029B1 (ko) 2008-05-26

Similar Documents

Publication Publication Date Title
JP4982677B2 (ja) 温度情報出力装置
US8140293B2 (en) On die thermal sensor
KR100949271B1 (ko) 오토 셀프 리프레시에 적합한 온도 정보 감지 장치, 그를 갖는 집적회로 및 온도 정보 감지 방법
JP4982678B2 (ja) 半導体メモリ素子の温度情報出力装置
TWI254938B (en) Semiconductor memory device having optimum refresh cycle according to temperature variation
JP5591294B2 (ja) 温度情報出力装置及びこれを含むメモリ装置
TWI424441B (zh) 溫度感測系統以及相關溫度感測方法
US7876636B2 (en) Semiconductor memory device and method for driving the same
KR100806608B1 (ko) 아날로그-디지털 컨버터, 아날로그-디지털 컨버팅 방법 및 아날로그-디지털 컨버터를 구비한 반도체 메모리 소자의 온도 정보 출력장치
US7610165B2 (en) Semiconductor memory device having on die thermal sensor
US7414455B2 (en) Digital temperature detection circuit for semiconductor device
JP2008060884A (ja) 半導体集積回路
US7936204B2 (en) Temperature sensing circuit
US20090323764A1 (en) Temperature sensing circuit, on die thermal sensor including the same, and method for sensing temperature
KR100808054B1 (ko) 저전력 온도정보 출력장치
KR100573830B1 (ko) 반도체 장치의 온도감지회로
KR101043730B1 (ko) 반도체 장치의 온도정보 출력회로 및 온도정보 출력방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120309

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120316

R150 Certificate of patent or registration of utility model

Ref document number: 4982677

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250