KR101020282B1 - 온도센서 - Google Patents

온도센서 Download PDF

Info

Publication number
KR101020282B1
KR101020282B1 KR1020080066608A KR20080066608A KR101020282B1 KR 101020282 B1 KR101020282 B1 KR 101020282B1 KR 1020080066608 A KR1020080066608 A KR 1020080066608A KR 20080066608 A KR20080066608 A KR 20080066608A KR 101020282 B1 KR101020282 B1 KR 101020282B1
Authority
KR
South Korea
Prior art keywords
signal
level
response
test mode
generate
Prior art date
Application number
KR1020080066608A
Other languages
English (en)
Other versions
KR20100006398A (ko
Inventor
이성섭
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080066608A priority Critical patent/KR101020282B1/ko
Priority to US12/313,308 priority patent/US8081531B2/en
Publication of KR20100006398A publication Critical patent/KR20100006398A/ko
Application granted granted Critical
Publication of KR101020282B1 publication Critical patent/KR101020282B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K15/00—Testing or calibrating of thermometers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K15/00—Testing or calibrating of thermometers
    • G01K15/007—Testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 메모리 장치의 내부온도를 센싱하여 센싱레벨을 생성하는 온도 감지부; 퓨즈를 포함하여, 테스트모드신호 및 온도검출신호에 응답하여 상기 반도체 메모리 장치의 내부온도에 따라 설정된 다수의 기준전압 중 하나를 선택하여 기준레벨을 설정하는 기준레벨 생성부; 및 상기 센싱레벨과 상기 기준레벨의 레벨을 비교하여 상기 온도검출신호를 생성하는 비교부를 포함하는 온도센서를 제공한다.
Figure R1020080066608
온도검출신호, 테스트모드 인에이블신호, 온도센서, 기준레벨

Description

온도센서{TEMPERATURE SENSOR}
본 발명은 온도센서에 관한 것으로, 더욱 구체적으로는 테스트모드 진행시간을 단축하고, 추가공정 없이 기준레벨을 설정할 수 있도록 한 기준레벨 설정을 위한 테스트모드를 제공하는 온도센서에 관한 것이다.
잘 알려진 바와 같이, 디램 등의 반도체 메모리 장치는 내부온도에 따라 내부회로의 동작을 제어하기 위해 온도센서를 구비한다. 온도센서에서 생성된 온도정보는 셀프리프레쉬에서 소모되는 전류를 감소시키기 위해서 주변온도의 검출을 통해 셀프리프레쉬 주기를 조절하는데 사용되거나, 기설정된 온도보다 고온인지 여부를 판단하는데 사용된다.
도 1은 종래 기술에 따른 온도센서의 구성을 도시한 블럭도이다.
도시된 바와 같이, 종래 기술에 따른 온도센서는 반도체 메모리 장치의 내부온도를 센싱하여 센싱레벨(Vsen)을 생성하는 온도 감지부(10)와, 기준레벨(Vset)을 설정하는 기준레벨 생성부(12)와, 센싱레벨(Vsen)과 기준레벨(Vset)의 레벨을 비교하여 온도검출신호(HOT_FLAG)를 생성하는 비교부(14)로 구성된다.
이와 같은 구성의 온도센서의 동작을 살펴보면 다음과 같다.
우선, 온도 감지부(10)는 반도체 메모리 장치의 내부온도를 센싱하여 센싱레벨(Vsen)을 생성한다. 센싱레벨(Vsen)은 내부온도가 증가함에 따라 레벨이 낮아진다.
다음으로, 기준레벨 생성부(12)는 기설정된 레벨을 갖는 기준레벨(Vset)을 설정한다. 이때, 기준레벨(Vset)의 레벨은 제어신호 생성부(122)에 포함된 다수의 메탈 퓨즈(미도시)의 커팅 조합에 따라 결정되는데, 이하 기준레벨(Vset)의 레벨 설정과정을 보다 구체적으로 살펴본다.
기준전압 생성부(120)를 통해 생성된 기준전압(Vref)은 저항 분배부(121)를 통해 전압 분배되어 반도체 메모리 장치의 내부온도에 대응하는 레벨을 갖는 다수의 분배기준전압(Vdiv<1:2N>)으로 생성된다.
한편, 제어신호 생성부(122)는 다수의 메탈 퓨즈(미도시)를 구비하여 메탈 퓨즈의 커팅 조합에 따라 선택적으로 인에이블되는 다수의 제어신호(CON<1:N>)를 생성한다. 디코더(123)는 다수의 제어신호(CON<1:N>)를 디코딩하여 다수의 선택신호(SEL<1:2N>)를 생성한다.
이와 같이 생성된 분배기준전압(Vdiv<1:2N>) 및 선택신호(SEL<1:2N>)를 입력받는 기준전압 선택부(124)는 선택신호(SEL<1:2N>)에 응답하여 분배기준전압(Vdiv<1:2N>) 중 하나를 선택하여 기준레벨(Vset)로 출력한다.
이상 살펴본 바와 같이, 기준레벨 생성부(12)에서 생성되는 기준레벨(Vset)은 제어신호 생성부(122)에 포함된 다수의 메탈 퓨즈(미도시)의 커팅 조합에 의해 결정된다. 따라서, 제어신호 생성부(122)에 포함된 다수의 메탈 퓨즈(미도시)의 커팅 조합을 조절하여 기설정된 반도체 메모리 장치의 내부온도, 예를 들어 90℃에 대응하는 레벨을 갖는 기준레벨(Vset)을 설정할 수 있다.
기준레벨(Vset)이 설정되면 온도센서는 비교부(14)를 통해 센싱레벨(Vsen)과 기준레벨(Vset)의 레벨을 비교하여 반도체 메모리 장치의 내부온도가 기설정된 내부온도보다 높은지 또는 낮은지 여부를 확인할 수 있다. 즉, 온도센서는 센싱레벨(Vsen)이 기준레벨(Vset)보다 낮은 레벨인 경우에는 반도체 메모리 장치의 내부온도가 기설정된 내부온도보다 높으므로 비교부(14)를 통해 로우레벨의 온도검출신호(HOT_FLAG)를 출력하고, 센싱레벨(Vsen)이 기준레벨(Vset)보다 높은 레벨인 경우 반도체 메모리 장치의 내부온도가 기설정된 내부온도보다 낮으므로 비교부(14)를 통해 하이레벨의 온도검출신호(HOT_FLAG)를 출력한다.
한편, 종래의 온도센서는 기준레벨(Vset)의 레벨을 설정하기 위한 테스트모드를 구비하는데, 테스트모드는 제어신호 생성부(122)에 입력되는 테스트 펄스(Test Pulse)에 의해 진행된다. 좀 더 구체적으로 설명하면 다음과 같다.
우선, 제어신호 생성부(122)는 테스트 펄스(Test Pulse)의 펄스를 인가받아 메탈 퓨즈(미도시)의 커팅 조합에 관계없이 선택적으로 인에이블되는 제어신호(CON<1:N>)를 생성한다.
다음으로, 디코더(123)는 제어신호(CON<1:N>)를 디코딩하여 선택신 호(SEL<1:2N>)를 생성하게 되고, 기준전압 선택부(124)는 선택신호(SEL<1:2N>)에 따라 분배기준전압(Vdiv<1:2N>) 중 하나를 선택하여 기준레벨(Vset)로 출력하게 된다.
이와 같이 진행되는 테스트모드는 비교부(14)를 통해 출력되는 온도검출신호(HOT_FLAG)가 하이레벨, 즉 센싱레벨(Vsen)이 기준레벨(Vset)보다 높아질 때까지 계속 진행된다. 즉, 테스트 펄스(Test Pulse)의 펄스가 인가될 때마다 선택되는 기준레벨(Vset)의 레벨이 낮아지므로, 센싱레벨(Vsen)이 기준레벨(Vset)보다 높아 온도검출신호(HOT_FLAG)가 하이레벨이 될 때까지 테스트 펄스(Test Pulse)가 제어신호 생성부(122)에 인가된다.
온도검출신호(HOT_FLAG)가 하이레벨이 되면 기준레벨(Vset)을 설정하기 위해 인가된 테스트 펄스(Test Pulse)의 펄스수를 통해 제어신호 생성부(122)에 포함된 메탈 퓨즈의 커팅 조합을 결정한다. 즉, 테스트 펄스(Test Pulse)의 펄스수를 통해 기준레벨(Vset)의 설정에 필요한 메탈 퓨즈의 커팅 조합을 찾아낸다.
이상 설명한 테스트모드는 기설정된 내부온도에 대응하는 레벨을 갖는 기준레벨(Vset)이 설정될 때까지 계속 테스트 펄스(Test Pulse)를 인가해야 하므로 많은 진행시간이 소모된다. 또한, 테스트모드를 통해 발견된 메탈 퓨즈의 커팅 조합을 온도센서에 적용하기 위해서는 레이저 커팅 등의 추가 공정이 진행되어야 한다.
따라서, 내부적으로 테스트모드 진행을 위한 테스트 펄스가 생성되도록 하여 테스트모드 진행시간을 감소시킬 수 있도록 한 온도센서를 개시한다.
또한, 온도정보를 통해 커팅 여부가 결정되는 다수의 전기적 퓨즈를 구비하여 추가공정 없이 테스트모드를 통해 기준레벨이 설정될 수 있도록 한 온도센서를 개시한다.
이를 위해 본 발명은 반도체 메모리 장치의 내부온도를 센싱하여 센싱레벨을 생성하는 온도 감지부; 퓨즈를 포함하여, 테스트모드신호 및 온도검출신호에 응답하여 상기 반도체 메모리 장치의 내부온도에 따라 설정된 다수의 기준전압 중 하나를 선택하여 기준레벨을 설정하는 기준레벨 생성부; 및 상기 센싱레벨과 상기 기준레벨의 레벨을 비교하여 상기 온도검출신호를 생성하는 비교부를 포함하는 온도센서를 제공한다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
또한 본 발명은 인에이블신호에 응답하여 기준전압을 입력받아 전압 분배하여 분배기준전압을 생성하는 분배기준전압 생성부; 테스트모드신호를 입력받아 온도검출신호에 응답하여 테스트모드 인에이블신호를 생성하는 인에이블신호 생성부; 상기 테스트모드 인에이블신호에 응답하여 소정 주기의 카운터 펄스를 생성하는 펄스신호 생성부; 퓨즈를 포함하여, 상기 카운터 펄스를 인가받아 카운팅 신호를 생성하고, 상기 테스트모드 인에이블신호에 응답하여 제어신호를 생성하는 제어신호 생성부; 상기 제어신호 및 상기 온도검출신호에 응답하여 커팅신호를 생성하는 커팅신호 생성부; 상기 제어신호를 디코딩하여 선택신호를 생성하는 디코더; 및 상기 선택신호에 응답하여 상기 분배기준전압 중 하나를 선택하여 기준레벨을 출력하는 기준전압 선택부를 포함하는 온도센서를 제공한다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 2에 도시된 바와 같이, 본 발명의 일실시예에 따른 온도센서는 온도 감지부(2), 기준레벨 생성부(3) 및 비교부(4)로 구성된다.
온도 감지부(2)는 인에이블신호(EN)에 응답하여 구동되어, 반도체 메모리 장치의 내부온도를 센싱하여 센싱레벨(Vsen)을 생성한다. 내부온도가 고온일수록 생성되는 센싱레벨(Vsen)의 레벨은 낮아진다.
기준레벨 생성부(3)는 기준전압 생성부(30), 저항 분배부(31), 인에이블신호 생성부(32), 펄스신호 생성부(33), 제어신호 생성부(34), 커팅신호 생성부(35), 디코더(36) 및 기준전압 선택부(37)로 구성된다.
기준전압 생성부(30)는 인에이블신호(EN)에 응답하여 구동되며, 기설정된 레벨의 기준전압(Vref)을 생성한다. 기준전압 생성부(30)는 일반적인 기준전압 생성회로로 구현된다.
저항 분배부(31)는 기준전압(Vref)을 입력받아 전압 분배하여 반도체 메모리 장치의 내부온도에 대응하는 레벨을 갖는 제1 내지 제2N 분배기준전압(Vdiv<1:2N>)을 생성한다. 이때, 제1 내지 제2N 분배기준전압(Vdiv<1:2N>)은 순차적으로 낮은 레벨로 설정되는 것이 바람직하다. 따라서, 제1 내지 제2N 분배기준전압(Vdiv<1:2N>) 중 제1 분배기준전압(Vdiv<1>)이 가장 낮은 내부온도에 대응하는 가장 높은 레벨을 갖고, 제2N 분배기준전압(Vdiv<2N>)이 가장 높은 내부온도에 대응하는 가장 낮은 레벨을 갖는다.
인에이블신호 생성부(32)는 기준레벨(Vset) 설정을 위한 테스트모드신호(TM)를 입력받아 온도검출신호(HOT_FLAG)에 응답하여 테스트모드 인에이블신호(TM_EN)를 생성한다. 즉, 인에이블신호 생성부(32)는 온도검출신호(HOT_FLAG)가 로우레벨인 상태에서 하이레벨의 테스트모드신호(TM)가 입력되는 경우 하이레벨의 테스트모 드 인에이블신호(TM_EN)를 생성하고, 온도검출신호(HOT_FLAG)가 하이레벨인 상태에서는 테스트모드신호(TM)에 관계없이 테스트모드 인에이블신호(TM_EN)를 로우레벨로 디스에이블시킨다.
펄스신호 생성부(33)는 테스트모드 인에이블신호(TM_EN)가 하이레벨인 상태에서 주기신호인 카운터 펄스(CNTP)를 생성한다. 여기서, 카운터 펄스(CNTP)의 주기는 카운터 펄스(CNTP)가 입력되어 온도검출신호(HOT_FLAG)가 생성되고, 생성된 온도검출신호(HOT_FLAG)의 상태에 따라 테스트모드 인에이블신호(TM_EN)가 생성되는 구간보다 크게 형성되는 것이 바람직하다. 즉, 카운터 펄스(CNTP)의 첫번째 펄스(PULSE)가 입력되고, 첫번째 펄스(PULSE)에 의해 테스트모드 인에이블신호(TM_EN)의 상태가 결정된 후, 카운터 펄스(CNTP)의 두번째 펄스(PULSE)가 입력되도록 카운터 펄스(CNTP)의 주기가 설정되어야 한다. 한편, 펄스신호 생성부(33)는 로우레벨의 테스트모드 인에이블신호(TM_EN)가 입력되는 경우 구동하지 않는다.
제어신호 생성부(34)는 도 3에 도시된 바와 같이, 카운팅신호 생성부(340) 및 제어신호 출력부(342)로 구성된다.
카운팅신호 생성부(340)는 다수의 카운터로 구성되어, 테스트모드 인에이블신호(TM_EN)가 하이레벨인 상태에서 카운터 펄스(CNTP)의 펄스(PULSE)가 입력될 때마다 카운팅 동작을 수행하여 제1 내지 제N 카운팅 신호(CNT<1:N>)를 생성한다. 여기서, 제1 내지 제N 카운팅 신호(CNT<1:N>)는 카운터 펄스(CNTP)가 입력되기 전 상태에서 '0, 0, ..., 0, 0', 즉 모두 로우레벨로 디폴팅된다. 이후 카운터 펄스(CNTP)의 펄스(PULSE)가 입력될 때마다 제1 내지 제N 카운팅 신호(CNT<1:N>)는 순차적으로 한 비트씩 업 카운팅된다.
한편, 카운팅신호 생성부(340)는 로우레벨의 테스트모드 인에이블신호(TM_EN)를 입력받아 제1 내지 제N 카운팅 신호(CNT<1:N>)를 모두 로우레벨로 초기화시킨다.
제어신호 출력부(342)는 제1 내지 제N 제어신호 출력부(342<1:N>)로 구성된다. 제1 내지 제N 제어신호(CON<1:N>)를 출력하기 위해 제1 내지 제N 제어신호 출력부(342<1:N>)로 구성되는 것이 바람직하다. 이때, 제1 내지 제N 제어신호 출력부(342<1:N>)는 동일한 회로적 구현을 가지므로, 본 실시예에 있어서는 용이한 설명을 위해 제K 제어신호 출력부(342<K>)만을 예로서 살펴보도록 한다.
제K 제어신호 출력부(342<K>)는 도 4에 도시된 바와 같이, 외부전압 공급단(VDD)과 노드(nd21) 사이에 연결된 제K 전기적 퓨즈(E_F<K>)와, 제K 전기적 퓨즈(E_F<K>)와 직렬로 연결되어 제K 커팅신호(FUCT<K>)에 응답하여 턴온되어 제K 전기적 퓨즈(E_F<K>)를 커팅시키는 제K 스위치부(3420<K>)와, 파워업 신호(PWRUP)에 응답하여 노드(nd21)를 풀다운 구동하는 NMOS 트랜지스터(N22)로 구성된 제K 초기화부(3422<K>)와, 노드(nd21)의 출력신호에 응답하여 래치 동작을 수행하는 제K 래치부(3424<K>)와, 테스트모드 인에이블신호(TM_EN)에 응답하여 제K 래치부(3424<K>)의 출력신호를 노드(nd22)로 전달하는 인버터(IV24)와, 테스트모드 인에이블신호(TM_EN)에 응답하여 노드(nd22)를 풀업 구동하는 PMOS 트랜지스터(P21)와, 노드(nd22)의 출력신호 및 제K 카운팅 신호(CNT<K>)를 입력받아 부정 논리곱 연산을 수행하여 제K 제어신호(CON<K>)를 출력하는 낸드게이트(ND21)로 구성된다.
제K 스위치부(3420<K>)는 노드(nd21)와 접지전압(VSS) 사이에 연결되어, 제K 커팅신호(FUCT<K>)에 응답하여 턴온되는 NMOS 트랜지스터(N21)로 구성된다. 여기서, NMOS 트랜지스터(N21)는 NMOS 트랜지스터(N22)보다 큰 사이즈로 형성되는 것이 바람직하다. 이는, NMOS 트랜지스터(N21)가 하이레벨의 제K 커팅신호(FUCT<K>)를 입력받아 턴온되는 경우 제K 전기적 퓨즈(E_F<K>)에 과전류를 흐르게 하여, 제K 전기적 퓨즈(E_F<K>)가 자동으로 커팅되게 하기 위함이다.
이와 같은 구성의 제K 제어신호 출력부(342<K>)는 하이레벨의 테스트모드 인에이블신호(TM_EN)가 입력되는 경우 턴온되는 PMOS 트랜지스터(P21)에 의해 노드(nd22)를 풀업 구동하여 제K 카운팅 신호(CNT<K>)가 제K 제어신호(CON<K>)로 출력되도록 한다. 한편, 제K 제어신호 출력부(342<K>)는 로우레벨의 테스트모드 인에이블신호(TM_EN)가 입력되는 경우 제K 전기적 퓨즈(E_F<K>)의 커팅 여부에 따라 제K 제어신호(CON<K>)의 레벨을 결정한다. 즉, 제K 전기적 퓨즈(E_F<K>)가 커팅되지 않은 경우 하이레벨로 구동된 노드(nd21)의 신호가 인버터(IV24)를 통해 전달되어, 낸드게이트(ND21)를 통해 출력되는 제K 제어신호(CON<K>)는 로우레벨이 되고, 제K 전기적 퓨즈(E_F<K>)가 커팅된 경우에는 로우레벨로 구동된 노드(nd21)의 신호가 인버터(IV24)를 통해 전달되어, 제K 제어신호(CON<K>)는 하이레벨이 된다.
앞서 설명한 바와 같이, 제1 내지 제N 제어신호 출력부(342<1:N>)는 동일한 회로적 구현을 가지므로, 제어신호 출력부(342)는 하이레벨의 테스트모드 인에이블신호(TM_EN)가 입력되는 경우 제1 내지 제N 카운팅 신호(CNT<1:N>)를 제1 내지 제N 제어신호(CON<1:N>)로 출력하고, 로우레벨의 테스트모드 인에이블신호(TM_EN)가 입 력되는 경우에는 제1 내지 제N 전기적 퓨즈(E_F<1:N>)의 커팅 여부에 따라 제1 내지 제N 제어신호(CON<1:N>)를 생성한다.
커팅신호 생성부(35)는 도 5에 도시된 바와 같이, 제1 내지 제N 제어신호(CON<1:N>)를 입력받아 온도검출신호(HOT_FLAG)에 응답하여 제1 내지 제N 커팅신호(FUCT<1:N>)를 생성한다.
본 실시예에 있어서, 커팅신호 생성부(35)는 제1 내지 제N 커팅신호(FUCT<1:N>)를 출력하기 위해 제1 내지 제N 커팅신호 생성부(35<1:N>)로 구성되는 것이 바람직하다. 이때, 제1 내지 제N 커팅신호 생성부(35<1:N>)는 동일한 회로적 구현을 가지므로, 본 실시예에 있어서는 용이한 설명을 위해 제K 커팅신호 생성부(35<K>)만을 예로서 살펴보도록 한다.
제K 커팅신호 생성부(35<K>)는 도 6에 도시된 바와 같이, 제K 제어신호(CON<K>) 및 온도검출신호(HOT_FLAG)를 입력받아 논리곱 연산을 수행하여 제K 커팅신호(FUCT<K>)를 출력하는 앤드게이트(AND21)로 구성된다.
이와 같은 구성의 제K 커팅신호 생성부(35<K>)는 온도검출신호(HOT_FLAG)가 하이레벨인 상태에서 제K 제어신호(CON<K>)와 동일한 레벨을 갖는 제K 커팅신호(FUCT<K>)를 생성하고, 온도검출신호(HOT_FLAG)가 로우레벨인 상태에서는 제K 제어신호(CON<K>)에 관계없이 제K 커팅신호(FUCT<K>)를 로우레벨로 디스에이블시킨다.
앞서 설명한 바와 같이, 제1 내지 제N 커팅신호 생성부(35<1:N>)는 동일한 회로적 구현을 가지므로, 커팅신호 생성부(35)는 온도검출신호(HOT_FLAG)가 하이레 벨인 경우 제1 내지 제N 제어신호(CON<1:N>)와 동일한 레벨의 제1 내지 제N 커팅신호(FUCT<1:N>)를 생성한다. 예를 들어, 온도검출신호(HOT_FLAG)가 하이레벨인 상태에서 제K 제어신호(CON<K>)만 하이레벨로 입력되는 경우 제1 내지 제N 커팅신호(FUCT<1:N>) 중 제K 커팅신호(FUCT<K>)만 하이레벨로 생성된다. 하이레벨로 생성된 제K 커팅신호(FUCT<K>)는 제K 전기적 퓨즈(E_F<K>)를 커팅한다.
한편, 로우레벨의 온도검출신호(HOT_FLAG)가 입력되는 경우에는 제1 내지 제N 커팅신호(FUCT<1:N>)가 로우레벨로 디스에이블된다.
디코더(36)는 제1 내지 제N 제어신호(CON<1:N>)를 디코딩하여 제1 내지 제2N 선택신호(SEL<1:2N>)를 생성한다. 이때, 제1 내지 제2N 선택신호(SEL<1:2N>)는 순차적으로 인에이블되는데, 아래 표 1에서와 같이 N=3, 즉, 3비트의 제1 내지 제3 제어신호(CON<1:3>)가 카운터 펄스(CNTP)의 펄스 수에 따라 카운팅되어 생성되는 제1 내지 제3 카운팅 신호(CNT<1:3>)에 의해 생성되는 경우 제1 내지 제8 선택신호(SEL<1:8>)는 순차적으로 하나씩 하이레벨로 인에이블된다.
Figure 112008049517716-pat00001
기준전압 선택부(37)는 제1 내지 제2N 분배기준전압(Vdiv<1:2N>)을 입력받아 제1 내지 제2N 선택신호(SEL<1:2N>)에 응답하여 제1 내지 제2N 분배기준전압(Vdiv<1:2N>) 중 하나를 선택하여 기준레벨(Vset)로 출력한다. 예를 들어, 제3 선택신호(SEL<3>)가 하이레벨로 인에이블되는 경우 제3 분배기준전압(Vdiv<3>)이 선택되어 기준레벨(Vset)로 출력된다.
비교부(4)는 센싱레벨(Vsen)과 기준레벨(Vset)의 레벨을 비교하여 온도검출신호(HOT_FLAG)를 생성한다. 즉, 비교부(4)는 기준레벨(Vset)이 센싱레벨(Vsen)보다 높은 레벨인 경우 로우레벨의 온도검출신호(HOT_FLAG)를 생성하고, 기준레벨(Vset)이 센싱레벨(Vsen)보다 낮은 레벨인 경우에는 하이레벨의 온도검출신호(HOT_FLAG)를 생성한다. 여기서, 기준레벨(Vset)은 반도체 메모리 장치의 기설정된 내부온도에 대응하는 레벨을 갖고, 센싱레벨(Vsen)은 센싱 시 반도체 메모리 장치의 내부온도에 대응하는 레벨을 갖는다. 따라서, 비교부(4)에서 출력되는 온도검출신호(HOT_FLAG)가 로우레벨인 경우 센싱 시 반도체 메모리 장치의 내부온도가 기설정된 내부온도보다 높음을 확인할 수 있고, 하이레벨인 경우 센싱 시 반도체 메모리 장치의 내부온도가 기설정된 내부온도보다 낮음을 확인할 수 있다.
이와 같이 구성된 온도센서에서 기준레벨(Vset)의 레벨을 설정하기 위한 테스트모드를 수행하는 과정을 설명하면 다음과 같다. 다만, 설명의 편의를 위해 센싱레벨(Vsen)이 기준레벨(Vset)보다 낮은 레벨로 생성되어 온도검출신호(HOT_FLAG)가 로우레벨로 생성되고, 도 2에 도시된 온도센서에서 N=3인 경우로 한정하여 설명한다.
우선, 인에이블신호(EN)가 하이레벨로 입력되면 온도 감지부(2)는 반도체 메모리 장치의 내부온도를 센싱하여 센싱레벨(Vsen)을 생성하고, 기준전압 생성부(30)는 기설정된 레벨의 기준전압(Vref)을 생성한다. 저항 분배부(31)는 기준전압(Vref)을 전압 분배하여 제1 내지 제8 분배기준전압(Vdiv<1:8>)을 생성한다. 이때, 제1 분배기준전압(Vdiv<1>)의 레벨이 가장 크고, 제8 분배기준전압(Vdiv<8>)의 레벨이 가장 작게 형성되는 것이 바람직하다.
온도검출신호(HOT_FLAG)가 로우레벨인 상태에서, 하이레벨의 테스트모드신호(TM)가 입력되는 경우 인에이블신호 생성부(32)는 하이레벨의 테스트모드 인에이블신호(TM_EN)를 생성한다.
테스트모드 인에이블신호(TM_EN)가 하이레벨인 경우 펄스신호 생성부(33)는 주기신호인 카운터 펄스(CNTP)를 생성하고, 제어신호 생성부(34)는 카운터 펄스(CNTP)의 펄스(PULSE)를 입력받아 제1 내지 제3 제어신호(CON<1:3>)를 생성한다.
좀 더 구체적으로, 카운터 펄스(CNTP)의 첫번째 펄스(PULSE)가 입력되는 경우 제어신호 생성부(34)의 카운팅신호 생성부(340)는 카운팅 동작을 통해 '1, 0, 0' 상태의 제1 내지 제3 카운팅 신호(CNT<1:3>)를 생성하고, 제어신호 출력부(342)는 하이레벨의 테스트모드 인에이블신호(TM_EN)에 의해 제1 내지 제3 카운팅 신호(CNT<1:3>)를 제1 내지 제3 제어신호(CON<1:3>)로 전달한다. 따라서, 제1 내지 제3 제어신호(CON<1:3>)의 상태는 '1, 0, 0'이 된다. 여기서, 제1 내지 제3 제어신호(CON<1:3>)의 상태가 '1, 0, 0'이라 함은 제1 제어신호(CON<1>)가 하이레벨, 제2 제어신호(CON<2>)가 로우레벨, 제3 제어신호(CON<3>)가 로우레벨임을 의미한다.
다음으로, 디코더(36)는 제1 내지 제3 제어신호(CON<1:3>)를 디코딩하여 제1 내지 제8 선택신호(SEL<1:8>)를 생성하고, 기준전압 선택부(37)는 제1 내지 제8 선택신호(SEL<1:8>)에 따라 제1 내지 제8 분배기준전압(Vdiv<1:8>) 중 하나를 선택하여 기준레벨(Vset)로 출력한다.
앞서 설명한 표 1을 참고하면, 디코더(36)는 '1, 0, 0' 상태의 제1 내지 제3 제어신호(CON<1:3>)를 디코딩하여 제1 내지 제8 선택신호(SEL<1:8>)를 '0, 1, 0, 0, 0, 0, 0, 0'의 상태로 출력한다. 여기서, 제1 내지 제8 선택신호(SEL<1:8>)의 상태가 '0, 1, 0, 0, 0, 0, 0, 0'이라 함은 제1 선택신호(SEL<1>)가 로우레벨, 제2 선택신호(SEL<2>)가 하이레벨, 제3 선택신호(SEL<3>)가 로우레벨, 제4 선택신호(SEL<4>)가 로우레벨, 제5 선택신호(SEL<5>)가 로우레벨, 제6 선택신호(SEL<6>)가 로우레벨, 제7 선택신호(SEL<7>)가 로우레벨, 제8 선택신호(SEL<8>)가 로우레벨임을 의미한다. 따라서, 기준전압 선택부(37)는 하이레벨의 제2 선택신호(SEL<2>)에 대응되는 제2 분배기준전압(Vdiv<2>)을 선택하여 기준레벨(Vset)로 출력한다.
기준레벨(Vset)이 제2 분배기준전압(Vdiv<2>)의 레벨로 생성되면, 비교부(4)는 기준레벨(Vset)과 센싱레벨(Vsen)의 레벨을 비교하여 온도검출신호(HOT_FLAG)를 생성한다. 이때, 기준레벨(Vset)이 센싱레벨(Vsen)보다 높다고 가정하면, 비교부(4)를 통해 출력되는 온도검출신호(HOT_FLAG)는 로우레벨을 유지한다.
따라서, 인에이블신호 생성부(32)에서 생성되는 테스트모드 인에이블신호(TM_EN)는 하이레벨을 유지하여 펄스신호 생성부(32)의 구동을 유지한다. 따라서, 펄스신호 생성부(332)에서 생성되는 카운터 펄스(CNTP)의 두번째 펄스(PULSE)가 인가된다.
카운터 펄스(CNTP)의 두번째 펄스(PULSE)가 입력되면, 제어신호 생성부(34)의 카운팅신호 생성부(340)는 카운팅 동작을 통해 '0, 1, 0' 상태의 제1 내지 제3 카운팅 신호(CNT<1:3>)를 생성하고, 제어신호 출력부(342)는 하이레벨의 테스트모드 인에이블신호(TM_EN)에 의해 제1 내지 제3 카운팅 신호(CNT<1:3>)를 제1 내지 제3 제어신호(CON<1:3>)로 전달한다. 따라서, 제1 내지 제3 제어신호(CON<1:3>)의 상태는 '0, 1, 0'이 된다.
다음으로, 디코더(36)는 제1 내지 제3 제어신호(CON<1:3>)를 디코딩하여 제1 내지 제8 선택신호(SEL<1:8>)를 생성하고, 기준전압 선택부(37)는 제1 내지 제8 선택신호(SEL<1:8>)에 따라 제1 내지 제8 분배기준전압(Vdiv<1:8>) 중 하나를 선택하여 기준레벨(Vset)로 출력한다.
구체적으로, 디코더(36)는 '0, 1, 0' 상태의 제1 내지 제3 제어신호(CON<1:3>)를 디코딩하여 제1 내지 제8 선택신호(SEL<1:8>)를 '0, 0, 1, 0, 0, 0, 0, 0'의 상태로 출력한다. 이때, 제1 내지 제8 선택신호(SEL<1:8>) 중 제3 선택신호(SEL<3>)가 하이레벨로 인에이블된다. 따라서, 기준전압 선택부(37)는 하이레벨의 제3 선택신호(SEL<3>)에 대응되는 제3 분배기준전압(Vdiv<3>)을 선택하여 기준레벨(Vset)로 출력한다.
기준레벨(Vset)이 제3 분배기준전압(Vdiv<3>)의 레벨로 생성되면, 비교부(4)는 기준레벨(Vset)과 센싱레벨(Vsen)의 레벨을 비교하여 온도검출신호(HOT_FLAG)를 생성한다. 이때, 기준레벨(Vset)이 센싱레벨(Vsen)보다 낮아진다고 가정하면 온도검출신호(HOT_FLAG)는 하이레벨로 천이한다.
온도검출신호(HOT_FLAG)가 로우레벨에서 하이레벨로 천이하는 경우 테스트모드는 기준레벨(Vset)의 레벨을 제3 분배기준전압(Vdiv<3>)의 레벨로 설정한다. 이를 보다 구체적으로 살펴보면 다음과 같다.
온도검출신호(HOT_FLAG)가 하이레벨인 경우 커팅신호 생성부(35)는 제1 내지 제3 제어신호(CON<1:3>)를 입력받아 제1 내지 제3 커팅신호(FUCT<1:3>)를 생성한다. 커팅신호 생성부(35)는 '0, 1, 0' 상태의 제1 내지 제3 제어신호(CON<1:3>)를 입력받아, 하이레벨의 제2 제어신호(CON<2>)에 응답하여 제1 내지 제3 커팅신호(FUCT<1:3>) 중 제2 커팅신호(FUCT<2>)만을 하이레벨로 생성한다.
다음으로, 인에이블신호 생성부(32)는 하이레벨의 온도검출신호(HOT_FLAG)가 입력되는 경우 테스트모드신호(TM)에 관계없이 테스트모드 인에이블신호(TM_EN)를 로우레벨로 디스에이블시킨다.
테스트모드 인에이블신호(TM_EN)가 로우레벨인 경우 제어신호 생성부(34)는 제1 내지 제3 카운팅 신호(CNT<1:3>)를 로우레벨로 초기화시키고, 제1 내지 제3 전기적 퓨즈(E_F<1:3>)의 커팅 여부에 따라 제1 내지 제3 제어신호(CON<1:3>)를 생성한다.
제1 내지 제3 전기적 퓨즈(E_F<1:3>)의 커팅 여부는 제1 내지 제3 커팅신호(FUCT<1:3>)에 의해 결정되고, 제1 내지 제3 커팅신호(FUCT<1:3>) 중 제2 커팅신호(FUCT<2>)만 하이레벨이 되므로, 제2 전기적 퓨즈(E_F<2>)만 커팅한다.
이와 같은 제1 내지 제3 전기적 퓨즈(E_F<1:3>)의 커팅 상태에 의해 제어신호 출력부(342)에서 출력되는 제1 내지 제3 제어신호(CON<1:3>)는 '0, 1, 0' 상태가 된다.
다음으로, 디코더(36)는 제1 내지 제3 제어신호(CON<1:3>)를 디코딩하여 제1 내지 제8 선택신호(SEL<1:8>)를 생성하고, 기준전압 선택부(37)는 제1 내지 제8 선택신호(SEL<1:8>)에 따라 제1 내지 제8 분배기준전압(Vdiv<1:8>) 중 하나를 선택하여 기준레벨(Vset)로 출력하게 된다. 즉, 기준레벨(Vset)은 제3 분배기준전압(Vdiv<3>)의 레벨로 설정된다.
선택된 제3 분배기준전압(Vdiv<3>)은 기준레벨(Vset)로 전달되어 기준전압 설정을 위한 테스트모드를 종료한다.
이상 살펴본 바와 같이, 본 실시예의 온도센서를 이용한 테스트모드를 진행하는 경우 테스트모드 진행을 위해 테스트 펄스(Test Pulse)를 계속 인가할 필요가 없다. 즉, 테스트모드 인에이블신호(TM_EN)를 인가하면 자동으로 생성되는 카운터 펄스(CNTP)에 의해 테스트모드 진행시간을 단축시킬 수 있다. 또한, 온도검출신호(HOT_FLAG)를 통해 자동으로 커팅 여부가 결정되는 전기적 퓨즈(E_F)를 구비함으로써, 추가공정 없이 기준레벨(Vset) 설정을 위한 테스트모드 진행시간을 단축할 수 있다. 즉, 센싱레벨(Vsen)이 기준레벨(Vset)보다 높은 경우 온도검출신호(HOT_FLAG)가 하이레벨로 생성되면, 전기적 퓨즈(E_F)가 자동으로 커팅된다.
도 1은 종래 기술에 따른 온도센서의 구성을 도시한 블럭도이다.
도 2는 본 발명의 일실시예에 따른 온도센서의 구성을 도시한 블럭도이다.
도 3은 도 2에 도시된 온도센서에 포함된 제어신호 생성부의 구성을 도시한 블럭도이다.
도 4는 도 3에 도시된 제어신호 생성부에 포함된 제어신호 출력부의 상세 회로도이다.
도 5는 도 2에 도시된 온도센서에 포함된 커팅신호 생성부의 구성을 도시한 블럭도이다.
도 6은 도 5에 도시된 커팅신호 생성부의 상세 회로도이다.

Claims (30)

  1. 반도체 메모리 장치의 내부온도를 센싱하여 센싱레벨을 생성하는 온도 감지부;
    퓨즈를 포함하여, 테스트모드신호 및 온도검출신호에 응답하여 상기 반도체 메모리 장치의 내부온도에 따라 설정된 다수의 기준전압 중 하나를 선택하여 기준레벨을 설정하는 기준레벨 생성부; 및
    상기 센싱레벨과 상기 기준레벨의 레벨을 비교하여 상기 온도검출신호를 생성하는 비교부를 포함하는 온도센서.
  2. 제1 항에 있어서,
    상기 퓨즈는 상기 온도검출신호에 응답하여 커팅되는 온도센서.
  3. 제1 항에 있어서,
    상기 온도검출신호는 상기 기준레벨이 상기 센싱레벨보다 낮은 레벨인 경우 제1 레벨을 갖고, 상기 기준레벨이 상기 센싱레벨보다 높은 레벨인 경우 제2 레벨을 갖는 온도센서.
  4. 제1 항에 있어서, 상기 기준레벨 생성부는
    인에이블신호에 응답하여 기준전압을 생성하는 기준전압 생성부;
    상기 기준전압을 입력받아 전압 분배하여 분배기준전압을 생성하는 저항 분배부;
    상기 테스트모드신호를 입력받아 상기 온도검출신호에 응답하여 테스트모드 인에이블신호를 생성하는 인에이블신호 생성부;
    상기 테스트모드 인에이블신호에 응답하여 소정 주기의 카운터 펄스를 생성하는 펄스신호 생성부;
    상기 카운터 펄스를 인가받아 카운팅 신호를 생성하고, 상기 테스트모드 인에이블신호에 응답하여 제어신호를 생성하는 제어신호 생성부;
    상기 제어신호 및 상기 온도검출신호에 응답하여 커팅신호를 생성하는 커팅신호 생성부;
    상기 제어신호를 디코딩하여 선택신호를 생성하는 디코더; 및
    상기 선택신호에 응답하여 상기 분배기준전압 중 하나를 선택하여 상기 기준레벨을 출력하는 기준전압 선택부를 포함하는 온도센서.
  5. 제4 항에 있어서, 상기 인에이블신호 생성부는
    상기 온도검출신호의 레벨에 응답하여 상기 테스트모드신호를 상기 테스트모드 인에이블신호로 전달하는 온도센서.
  6. 제4 항에 있어서,
    상기 카운터 펄스의 주기는 상기 카운터 펄스에 따라 상기 테스트모드 인에이블신호의 상태가 결정되는데 소모되는 구간 이상인 온도센서.
  7. 제4 항에 있어서, 상기 제어신호 생성부는
    상기 테스트모드 인에이블신호의 레벨에 응답하여, 상기 카운팅 신호를 상기 제어신호로 전달하는 동작 또는 상기 퓨즈의 커팅 여부에 따라 상기 제어신호를 생성하는 동작을 선택적으로 수행하는 온도센서.
  8. 제7 항에 있어서, 상기 제어신호 생성부는
    상기 카운터 펄스의 펄스가 입력될 때마다 카운팅 동작을 수행하여 상기 카운팅 신호를 생성하는 카운팅신호 생성부; 및
    상기 테스트모드 인에이블신호에 응답하여 상기 카운팅 신호 및 상기 커팅신호를 입력받아 상기 제어신호를 생성하는 제어신호 출력부를 포함하는 온도센서.
  9. 제8 항에 있어서,
    상기 카운팅신호 생성부는 상기 카운터 펄스의 펄스 수에 따라 상기 카운팅 신호를 순차적으로 업 카운팅하는 온도센서.
  10. 제8 항에 있어서, 상기 제어신호 출력부는
    외부전압 공급단과 제1 노드 사이에 연결되는 상기 퓨즈;
    상기 퓨즈와 직렬로 연결되어, 상기 커팅신호에 응답하여 상기 퓨즈를 커팅하는 스위치;
    상기 제1 노드의 출력신호를 래치하는 래치부;
    상기 테스트모드 인에이블신호에 응답하여 상기 래치부의 출력신호를 전달하는 전달소자;
    상기 테스트모드 인에이블신호에 응답하여 제2 노드를 풀업 구동하는 풀업 소자; 및
    상기 카운팅 신호 및 상기 전달소자의 출력신호를 입력받아 논리연산을 수행하는 제1 논리소자를 포함하는 온도센서.
  11. 제10 항에 있어서,
    상기 스위치는 상기 제1 노드와 접지단 사이에 연결되어, 상기 커팅신호에 응답하여 턴온되는 MOS 트랜지스터인 온도센서.
  12. 제11 항에 있어서,
    파워업 신호에 응답하여 상기 제1 노드를 풀다운 구동하는 초기화부를 더 포함하는 온도센서.
  13. 제4 항에 있어서, 상기 커팅신호 생성부는
    상기 온도검출신호의 레벨에 응답하여 상기 제어신호를 상기 커팅신호로 전달하는 전달부를 포함하는 온도센서.
  14. 제13 항에 있어서, 상기 전달부는
    상기 제어신호 및 상기 온도검출신호를 입력받아 논리연산을 수행하는 제2 논리소자를 포함하는 온도센서.
  15. 제4 항에 있어서,
    상기 기준전압 선택부는 상기 카운터 펄스의 펄스가 입력될 때마다 상기 기준전압의 레벨이 낮아지는 상기 기준전압을 선택하는 온도센서.
  16. 인에이블신호에 응답하여 기준전압을 입력받아 전압 분배하여 분배기준전압을 생성하는 분배기준전압 생성부;
    테스트모드신호를 입력받아 온도검출신호에 응답하여 테스트모드 인에이블신호를 생성하는 인에이블신호 생성부;
    상기 테스트모드 인에이블신호에 응답하여 소정 주기의 카운터 펄스를 생성하는 펄스신호 생성부;
    퓨즈를 포함하여, 상기 카운터 펄스를 인가받아 카운팅 신호를 생성하고, 상기 테스트모드 인에이블신호에 응답하여 제어신호를 생성하는 제어신호 생성부;
    상기 제어신호 및 상기 온도검출신호에 응답하여 커팅신호를 생성하는 커팅신호 생성부;
    상기 제어신호를 디코딩하여 선택신호를 생성하는 디코더; 및
    상기 선택신호에 응답하여 상기 분배기준전압 중 하나를 선택하여 기준레벨을 출력하는 기준전압 선택부를 포함하는 온도센서.
  17. 제16 항에 있어서,
    상기 퓨즈는 상기 온도검출신호에 응답하여 커팅되는 온도센서.
  18. 제16 항에 있어서,
    반도체 메모리 장치의 내부온도를 센싱하여 센싱레벨을 생성하는 온도 감지부; 및
    상기 센싱레벨과 상기 기준레벨의 레벨을 비교하여 상기 온도검출신호를 생성하는 비교부를 포함하는 온도센서.
  19. 제18 항에 있어서,
    상기 온도검출신호는 상기 기준레벨이 상기 센싱레벨보다 낮은 레벨인 경우 제1 레벨을 갖고, 상기 기준레벨이 상기 센싱레벨보다 높은 레벨인 경우 제2 레벨을 갖는 온도센서.
  20. 제19 항에 있어서, 상기 인에이블신호 생성부는
    상기 온도검출신호의 레벨에 응답하여 상기 테스트모드신호를 상기 테스트모드 인에이블신호로 전달하는 온도센서.
  21. 제16 항에 있어서,
    상기 카운터 펄스의 주기는 상기 카운터 펄스에 따라 상기 테스트모드 인에이블신호의 상태가 결정되는데 소모되는 구간 이상인 온도센서.
  22. 제16 항에 있어서, 상기 제어신호 생성부는
    상기 테스트모드 인에이블신호의 레벨에 응답하여, 상기 카운팅 신호를 상기 제어신호로 전달하는 동작 또는 상기 퓨즈의 커팅 여부에 따라 상기 제어신호를 생성하는 동작을 선택적으로 수행하는 온도센서.
  23. 제22 항에 있어서, 상기 제어신호 생성부는
    상기 카운터 펄스의 펄스가 입력될 때마다 카운팅 동작을 수행하여 상기 카운팅 신호를 생성하는 카운팅신호 생성부; 및
    상기 테스트모드 인에이블신호에 응답하여 상기 카운팅 신호 및 상기 커팅신호를 입력받아 상기 제어신호를 생성하는 제어신호 출력부를 포함하는 온도센서.
  24. 제23 항에 있어서,
    상기 카운팅신호 생성부는 상기 카운터 펄스의 펄스 수에 따라 상기 카운팅 신호를 순차적으로 업 카운팅하는 온도센서.
  25. 제23 항에 있어서, 상기 제어신호 출력부는
    외부전압 공급단과 제1 노드 사이에 연결되는 상기 퓨즈;
    상기 퓨즈와 직렬로 연결되어, 상기 커팅신호에 응답하여 상기 퓨즈를 커팅하는 스위치;
    상기 제1 노드의 출력신호를 래치하는 래치부;
    상기 테스트모드 인에이블신호에 응답하여 상기 래치부의 출력신호를 전달하는 전달소자;
    상기 테스트모드 인에이블신호에 응답하여 제2 노드를 풀업 구동하는 풀업 소자; 및
    상기 카운팅 신호 및 상기 전달소자의 출력신호를 입력받아 논리연산을 수행하는 제1 논리소자를 포함하는 온도센서.
  26. 제25 항에 있어서,
    상기 스위치는 상기 제1 노드와 접지단 사이에 연결되어, 상기 커팅신호에 응답하여 턴온되는 MOS 트랜지스터인 온도센서.
  27. 제25 항에 있어서,
    파워업 신호에 응답하여 상기 제1 노드를 풀다운 구동하는 초기화부를 더 포함하는 온도센서.
  28. 제16 항에 있어서, 상기 커팅신호 생성부는
    상기 온도검출신호의 레벨에 응답하여 상기 제어신호를 상기 커팅신호로 전달하는 전달부를 포함하는 온도센서.
  29. 제28 항에 있어서, 상기 전달부는
    상기 제어신호 및 상기 온도검출신호를 입력받아 논리연산을 수행하는 제2 논리소자를 포함하는 온도센서.
  30. 제16 항에 있어서,
    상기 기준전압 선택부는 상기 카운터 펄스의 펄스가 입력될 때마다 상기 기준전압의 레벨이 낮아지는 상기 기준전압을 선택하는 온도센서.
KR1020080066608A 2008-07-09 2008-07-09 온도센서 KR101020282B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080066608A KR101020282B1 (ko) 2008-07-09 2008-07-09 온도센서
US12/313,308 US8081531B2 (en) 2008-07-09 2008-11-18 Temperature sensor capable of reducing test mode time

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080066608A KR101020282B1 (ko) 2008-07-09 2008-07-09 온도센서

Publications (2)

Publication Number Publication Date
KR20100006398A KR20100006398A (ko) 2010-01-19
KR101020282B1 true KR101020282B1 (ko) 2011-03-07

Family

ID=41505033

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080066608A KR101020282B1 (ko) 2008-07-09 2008-07-09 온도센서

Country Status (2)

Country Link
US (1) US8081531B2 (ko)
KR (1) KR101020282B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7771115B2 (en) * 2007-08-16 2010-08-10 Micron Technology, Inc. Temperature sensor circuit, device, system, and method
JP5259270B2 (ja) 2008-06-27 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置
KR100950486B1 (ko) * 2008-10-02 2010-03-31 주식회사 하이닉스반도체 내부전압 생성회로
KR20110012882A (ko) * 2009-07-31 2011-02-09 주식회사 하이닉스반도체 온도 정보 출력 회로 및 이를 이용한 반도체 메모리 장치
KR20110097470A (ko) * 2010-02-25 2011-08-31 주식회사 하이닉스반도체 온도센서
KR20130015942A (ko) 2011-08-05 2013-02-14 에스케이하이닉스 주식회사 반도체메모리장치
US9322717B1 (en) * 2012-04-11 2016-04-26 Marvell International Ltd. Temperature sensor architecture
KR101913614B1 (ko) * 2015-07-16 2019-01-14 에스케이하이닉스 주식회사 온도 비례형 시간 영역 온도 센서
KR102621467B1 (ko) 2016-09-05 2024-01-05 삼성전자주식회사 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 온도 조절 방법
CN113504457B (zh) * 2021-07-08 2024-05-28 中颖电子股份有限公司 提升检测精度的电路测试装置和方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54148580A (en) 1978-05-15 1979-11-20 Toshiba Corp Temperature display device
JP2004085384A (ja) 2002-08-27 2004-03-18 Seiko Epson Corp 温度センサ回路、半導体集積回路及びその調整方法
KR20080005096A (ko) * 2006-07-06 2008-01-10 가부시키가이샤 리코 온도 검출 회로, 이 온도 검출 회로를 구비하는 반도체장치 및 온도 검출 방법
KR100832029B1 (ko) 2006-09-28 2008-05-26 주식회사 하이닉스반도체 온도 정보 출력 장치 및 그를 갖는 반도체 소자

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100338776B1 (ko) * 2000-07-11 2002-05-31 윤종용 멀티 로우 어드레스 테스트 가능한 반도체 메모리 장치 및그 테스트 방법
JP4041018B2 (ja) * 2003-06-25 2008-01-30 Ｔｄｋ株式会社 温度センサ
US7417448B2 (en) * 2006-06-28 2008-08-26 Intel Corporation System to calibrate on-die temperature sensor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54148580A (en) 1978-05-15 1979-11-20 Toshiba Corp Temperature display device
JP2004085384A (ja) 2002-08-27 2004-03-18 Seiko Epson Corp 温度センサ回路、半導体集積回路及びその調整方法
KR20080005096A (ko) * 2006-07-06 2008-01-10 가부시키가이샤 리코 온도 검출 회로, 이 온도 검출 회로를 구비하는 반도체장치 및 온도 검출 방법
KR100832029B1 (ko) 2006-09-28 2008-05-26 주식회사 하이닉스반도체 온도 정보 출력 장치 및 그를 갖는 반도체 소자

Also Published As

Publication number Publication date
US8081531B2 (en) 2011-12-20
US20100008160A1 (en) 2010-01-14
KR20100006398A (ko) 2010-01-19

Similar Documents

Publication Publication Date Title
KR101020282B1 (ko) 온도센서
US8254186B2 (en) Circuit for verifying the write enable of a one time programmable memory
US8659962B2 (en) Semiconductor device, semiconductor system having the same and operating method thereof
US8212544B2 (en) Semiconductor integrated circuit having level regulation for reference voltage
US8391091B2 (en) Anti-fuse circuit and method for anti-fuse programming and test thereof
US8238179B2 (en) Device and method for generating test mode signal
US9036445B1 (en) Semiconductor devices
US8358555B2 (en) Fuse circuit and control method thereof
KR20150093080A (ko) 반도체장치
US9509287B2 (en) Internal voltage generation circuits
US9557788B2 (en) Semiconductor memory device including array e-fuse
CN110379452B (zh) 反熔丝胞电路及集成芯片
KR100743994B1 (ko) 내부 전압 제어 장치
US20140347909A1 (en) Semiconductor device and semiconductor memory device
US10263604B2 (en) Triangular wave generator
US9257202B2 (en) Semiconductor devices
KR100897297B1 (ko) 반도체 집적회로의 리셋 신호 생성 장치 및 방법
US20110026335A1 (en) Power-up signal generation circuit
US6967521B2 (en) Temperature detecting circuit
US9201415B2 (en) Internal control signal regulation circuit
US10063225B1 (en) Voltage switching device and method
KR101057198B1 (ko) 리페어회로
KR100680909B1 (ko) 전압레벨 검출 회로
KR100784906B1 (ko) 반도체 메모리의 전압 조정장치
US9435851B2 (en) Semiconductor apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140122

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150121

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160121

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170124

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180122

Year of fee payment: 8