KR20110012882A - 온도 정보 출력 회로 및 이를 이용한 반도체 메모리 장치 - Google Patents

온도 정보 출력 회로 및 이를 이용한 반도체 메모리 장치 Download PDF

Info

Publication number
KR20110012882A
KR20110012882A KR1020090070782A KR20090070782A KR20110012882A KR 20110012882 A KR20110012882 A KR 20110012882A KR 1020090070782 A KR1020090070782 A KR 1020090070782A KR 20090070782 A KR20090070782 A KR 20090070782A KR 20110012882 A KR20110012882 A KR 20110012882A
Authority
KR
South Korea
Prior art keywords
temperature information
signal
output
enabled
test signal
Prior art date
Application number
KR1020090070782A
Other languages
English (en)
Inventor
황미현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090070782A priority Critical patent/KR20110012882A/ko
Priority to US12/648,505 priority patent/US20110026561A1/en
Publication of KR20110012882A publication Critical patent/KR20110012882A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K1/00—Details of thermometers not specially adapted for particular types of thermometer
    • G01K1/02—Means for indicating or recording specially adapted for thermometers
    • G01K1/026—Means for indicating or recording specially adapted for thermometers arrangements for monitoring a plurality of temperatures, e.g. by multiplexing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

개시된 반도체 메모리 장치의 온도 정보 출력 회로는 복수의 테스트 신호 중 제일 먼저 인에이블되는 테스트 신호에 응답하여 복수의 온도 정보 신호를 저장하고, 상기 복수의 테스트 신호들에 응답하여 순차적으로 저장된 온도 정보 신호들을 하나의 온도 정보 출력 패드로 출력하는 것을 특징으로 한다.
Figure P1020090070782
온도 정보 신호, 테스트

Description

온도 정보 출력 회로 및 이를 이용한 반도체 메모리 장치{Temperature Information Outputting Circuit and a Semiconductor Memory Apparatus Using the Same}
본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 온도 정보 출력 회로 및 이를 이용한 반도체 메모리 장치에 관한 것이다.
반도체 메모리 장치를 구성하는 모든 내부 회로는 트랜지스터로 구현된다.
주변 온도 변화에 따라 문턱 전압 레벨이 달라지는 트랜지스터의 특성으로 인해, 반도체 메모리 장치는 온도에 민감하게 반응한다.
일반적인 반도체 메모리 장치는 커패시터에 데이터 정보를 저장하고, 저장된 데이터 정보를 출력하도록 구성되며, 커패시터에 저장된 데이터 정보를 잃어버리지 않기 위해 리프레쉬라는 동작을 설정된 주기마다 반복한다. 이러한 리프레쉬 동작은 반도체 메모리 장치에 저장된 데이터를 유지하기 위한 필수적은 동작이다.
온도가 상승하여 트랜지스터의 문턱 전압 레벨이 낮아지면 커패시터의 누설 전류가 많아짐으로 리프레쉬 동작의 주기는 빨라져야 하고, 온도가 하강하여 트랜지스터의 문턱 전압 레벨이 상승하면 커패시터의 누설 전류가 적어짐으로 리프레쉬 동작의 주기를 느리게 하여도 무방하다.
온도 변화에 따라 리프레쉬 동작의 주기를 변하게 하는 것이 현재 반도체 메모리 장치의 추세이다. 상기의 설명은 리프레쉬 동작에 한하여 온도 변화에 따른 반도체 장치의 특성을 설명하였지만, 트랜지스터로 구현된 반도체 메모리 장치의 내부 회로에 온도 변화를 이용할 수 있는 것은 무궁무진하다.
따라서 온도 변화를 감지할 수 있는 온도 검출 회로가 반도체 메모리 장치의 내부에 설계된다. 그러므로, 테스트시 정확한 온도가 검출되었는지 테스트하기 위하여 온도 검출 회로에서 검출된 온도 정보를 반도체 메모리 장치의 외부로 출력하는 회로가 필요하다.
종래에는 특정 온도 이상 또는 이하만을 검출할 수 있는 온도 검출 회로가 요구되었으나, 현재에는 복수의 설정 온도를 검출할 수 있는 온도 검출 회로가 요구되고 있고, 이에 따라 테스트시 복수의 온도 정보 신호를 하나의 패드를 통해 반도체 메모리 장치의 외부로 출력할 수 있는 온도 정보 출력 회로가 필요로 해졌다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로, 복수의 온도 정보 신호 또는 정보 코드를 하나의 패드로 출력할 수 있는 반도체 메모리 장치의 온도 정보 출력 회로 및 이를 이용한 반도체 메모리 장치를 제공하는 것을 그 목적으로 한다.
본 발명의 실시예에 따른 반도체 메모리 장치의 온도 정보 출력 회로는 반도체 메모리 장치의 온도 정보 출력 회로는 복수의 테스트 신호 중 제일 먼저 인에이블되는 테스트 신호에 응답하여 복수의 온도 정보 신호를 저장하고, 상기 복수의 테스트 신호들에 응답하여 순차적으로 저장된 온도 정보 신호들을 하나의 온도 정보 출력 패드로 출력하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 반도체 메모리 장치의 온도 정보 출력 회로는 제 1 테스트 신호가 인에이블되면 제 1 온도 정보 신호를 온도 정보 출력 패드로 출력하는 제 1 온도 정보 출력부, 상기 제 1 테스트 신호가 인에이블되면 제 2 온도 정보 신호를 저장하고, 제 2 테스트 신호가 인에이블되면 저장된 온도 정보 신호를 상기 온도 정보 출력 패드로 출력하는 제 2 온도 정보 출력부, 및 상기 제 1 테스트 신호가 인에이블되면 제 3 온도 정보 신호를 저장하고, 제 3 테스트 신호가 인에이블되면 저장된 온도 정보 신호를 상기 온도 정보 출력 패드로 출력하는 제 3 온도 정보 출력부를 포함한다.
본 발명의 또 다른 실시예에 따른 반도체 메모리 장치의 온도 정보 출력 회로는 복수의 온도 정보 신호를 특정 시점에서 저장하여 저장된 신호들을 온도 정보 출력 패드에 순차적으로 출력하는 것을 특징으로 한다.
본 발명에 따른 온도 정보 출력 회로를 이용한 반도체 메모리 장치는 순차적으로 인에이블되는 복수의 테스트 신호 중 제일 먼저 인에이블되는 테스트 신호에 응답하여 실시간으로 변하는 정보 코드를 저장하고, 상기 복수의 테스트 신호에 응답하여 저장된 상기 정보 코드를 순차적으로 하나의 패드에 출력하는 것을 특징으로 한다.
본 발명에 따른 온도 정보 출력 회로를 이용한 반도체 메모리 장치는 테스트 신호가 인에이블되는 타이밍에 실시간으로 변하는 정보 코드를 동시에 저장하고, 상기 테스트 신호가 인에이블된 이후 설정된 시간이 경과할 때마다 저장된 상기 정보 코드의 각 비트를 순차적으로 하나의 패드를 통해 반도체 메모리 장치 외부로 출력하는 것을 특징으로 한다.
본 발명에 따른 반도체 메모리 장치의 온도 정보 출력 회로는 테스트시 하나의 패드로 정확한 온도를 나타내는 복수의 온도 정보 신호를 출력할 수 있어, 온도 측정 테스트시 정확한 테스트 수행이 가능하다. 또한, 복수의 온도 정보 신호처럼 실시간으로 변하는 정보 코드의 각 비트를 테스트시 특정 시점에 동시에 저장하고 순차적으로 출력함으로써, 테스트에 대한 신뢰도를 높일 수 있다.
본 발명의 실시예에 따른 반도체 메모리 장치의 온도 정보 출력 회로는 도 1에 도시된 바와 같이, 복수의 테스트 신호(test1~test3)를 순차적으로 인에이블시켜 복수의 온도 정보 신호(temp_s1~temp_s3)를 하나의 패드로(TEMP_PAD) 순차적으로 출력할 수 있다.
본 발명의 실시예에 따른 반도체 메모리 장치의 온도 정보 출력 회로는 제 1 내지 제 3 인버터(IV11~IV13), 및 제 1 내지 제 3 패스 게이트(PG11~PG13)를 포함한다. 상기 제 1 인버터(IV11)는 제 1 테스트 신호(test1)를 입력 받는다. 상기 제 1 패스 게이트(PG11)는 제 1 제어단에 상기 제 1 인버터(IV11)의 출력 신호를 입력 받고 제 2 제어단에 상기 제 1 테스트 신호(test1)를 입력 받으며 입력단에 제 1 온도 정보 신호(temp_s1)를 입력 받는다. 상기 제 2 인버터(IV12)는 제 2 테스트 신호(test2)를 입력 받는다. 상기 제 2 패스 게이트(PG12)는 제 1 제어단에 상기 제 2 인버터(IV12)의 출력 신호를 입력 받고, 제 2 제어단에 상기 제 2 테스트 신호(test2)를 입력 받으며 입력단에 제 2 온도 정보 신호(temp_s2)를 입력 받은다. 상기 제 3 인버터(IV13)는 제 3 테스트 신호(test3)를 입력 받는다. 상기 제 3 패스 게이트(PG13)는 제 1 제어단에 상기 제 3 인버터(IV13)의 출력 신호를 입력 받고 제 2 제어단에 상기 제 3 테스트 신호(test3)를 입력 받으며 입력단에 제 3 온도 정보 신호(temp_s3)를 입력 받는다. 이때, 상기 제 1 내지 제 3 패스 게이트(PG11~PG13)의 각 출력단이 공통 연결된 노드에 온도 정보 출력 패드(TEMP_PAD)가 연결된다.
이와 같이 구성된 본 발명의 실시예에 따른 반도체 메모리 장치의 온도 정보 출력 회로는 다음과 같이 동작한다.
온도 검출 회로(미도시)로부터 제 1 내지 제 3 온도 정보 신호(temp_s1~temp_s3)가 동시에 출력된다.
먼저, 제 1 테스트 신호(test1)를 인에이블시켜 상기 제 1 온도 정보 신호(temp_s1)를 온도 정보 출력 패드(TEMP_PAD)에 출력한다.
다음, 제 2 테스트 신호(test2)를 인에이블시켜 상기 제 2 온도 정보 신호(temp_s2)를 상기 온도 정보 출력 패드(TEMP_PAD)에 출력한다.
마지막으로, 제 3 테스트 신호(test3)를 인에이블시켜 상기 제 3 온도 정보 신호(temp_s3)를 상기 온도 정보 출력 패드(TEMP_PAD)에 출력한다.
테스트시 이와 같은 동작을 수행함으로써, 하나의 패드를 통해 복수의 온도 정보 신호를 출력할 수 있다. 하지만, 온도는 실시간으로 그 값이 변하는 것으로, 온도 검출 회로 역시 실시간으로 값이 변하는 복수의 온도 정보 신호를 출력한다.
하지만, 도 1에 도시된 본 발명의 실시예에 따른 반도체 메모리 장치의 온도 정보 출력 회로는 복수의 테스트 신호를 순차적으로 인에이블시켜 복수의 온도 정보 신호를 순차적으로 출력한다. 그러므로, 하나의 테스트 신호가 인에이블된 이후 다음 테스트 신호가 인에이블되는 시간동안 온도에 변화가 발생할 수 있으므로, 도 1에 도시된 본 발명의 실시예에 따른 반도체 메모리 장치의 온도 정보 출력 회로는 특정 시점의 온도를 정확하게 출력하지 못하는 문제점이 있다.
이를 해결하기 위하여, 도 2에 도시된 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 온도 정보 출력 회로가 발명되었다.
도 2에 도시된 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 온도 정보 출력 회로는 제 1 온도 정보 출력부(100), 제 2 온도 정보 출력부(200), 및 제 3 온도 정보 출력부(300)를 포함한다.
제 1 온도 정보 출력부(100)는 제 1 테스트 신호(test1)가 인에이블되면 온도 정보 출력 패드(TEMP_PAD)에 제 1 온도 정보 신호(temp_s1)를 출력한다.
상기 제 1 온도 정보 출력부(100)는 제 1 인버터(IV11), 및 제 1 패스 게이트(PG11)를 포함한다. 상기 제 1 인버터(IV11)는 상기 제 1 테스트 신호(test1)를 입력 받는다. 상기 제 1 패스 게이트(PG11)는 제 1 제어단에 상기 제 1 인버터(IV11)의 출력 신호를 입력 받고, 제 2 제어단에 상기 제 1 테스트 신호(test1)를 입력 받으며 입력단에 상기 제 1 온도 정보 신호(temp_s1)를 입력 받고, 출력단에 상기 온도 정보 출력 패드(TEMP_PAD)가 연결된다.
상기 제 2 온도 정보 출력부(200)는 상기 제 1 테스트 신호(test1)가 인에이블되면 제 2 온도 정보 신호(temp_s2)를 저장하고, 제 2 테스트 신호(test2)가 인에이블되면 저장된 상기 제 2 온도 정보 신호(temp_s2)를 상기 온도 정보 출력 패드(TEMP_PAD)에 출력한다.
상기 제 2 온도 정보 출력부(200)는 제 1 래치부(210), 및 제 1 스위칭부(220)를 포함한다.
상기 제 1 래치부(210)는 상기 제 1 테스트 신호(test1)가 인에이블되면 상기 제 2 온도 정보 신호(temp_s2)를 저장한다.
상기 제 1 래치부(210)는 제 2 내지 4 인버터(IV22, IV23, IV24), 및 제 2 패스 게이트(PG22)를 포함한다. 상기 제 2 인버터(IV22)는 상기 제 1 테스트 신호(test1)를 입력 받는다. 상기 제 2 패스 게이트(PG22)는 제 1 제어단에 상기 제 2 인버터(IV22)의 출력 신호를 입력 받고 제 2 제어단에 상기 제 1 테스트 신호(test1)를 입력 받으며 입력단에 상기 제 2 온도 정보 신호(temp_s2)를 입력 받는다. 상기 제 3 인버터(IV23)는 상기 제 2 패스 게이트(PG22)의 출력 신호를 입력 받는다. 상기 제 4 인버터(IV24)는 상기 제 3 인버터(IV23)의 출력 신호를 입력 받고, 자신의 출력을 상기 제 3 인버터(IV23)의 입력 신호로서 출력한다.
상기 제 1 스위칭부(220)는 상기 제 2 테스트 신호(test2)가 인에이블되면 상기 제 1 래치부(210)의 출력 신호를 상기 온도 정보 출력 패드(TEMP_PAD)에 출력한다.
상기 제 1 스위칭부(220)는 제 5 인버터(IV25), 및 제 3 패스 게이트(PG23)를 포함한다. 상기 제 5 인버터(IV25)는 상기 제 2 테스트 신호(test2)를 입력 받는다. 상기 제 3 패스 게이트(PG23)는 제 1 제어단에 상기 제 5 인버터(IV25)의 출력 신호를 입력 받고, 제 2 제어단에 상기 제 2 테스트 신호(test2)를 입력 받으며 입력단에 상기 제 1 래치부(210)의 출력 신호를 입력 받고, 출력단에 상기 온도 정보 출력 패드(TEMP_PAD)가 연결된다.
상기 제 3 온도 정보 출력부(300)는 상기 제 1 테스트 신호(test1)가 인에이블되면 제 3 온도 정보 신호(temp_s3)를 저장하고, 제 3 테스트 신호(test3)가 인에이블되면 저장된 상기 제 3 온도 정보 신호(temp_s3)를 상기 온도 정보 출력 패드(TEMP_PAD)에 출력한다.
상기 제 3 온도 정보 출력부(300)는 제 2 래치부(310), 및 제 2 스위칭부(320)를 포함한다.
상기 제 2 래치부(310)는 상기 제 1 테스트 신호(test1)가 인에이블되면 상기 제 3 온도 정보 신호(temp_s3)를 저장한다.
상기 제 2 래치부(310)는 제 6 내지 8 인버터(IV26, IV27, IV28), 및 제 4 패스 게이트(PG24)를 포함한다. 상기 제 6 인버터(IV26)는 상기 제 1 테스트 신호(test1)를 입력 받는다. 상기 제 4 패스 게이트(PG24)는 제 1 제어단에 상기 제 6 인버터(IV26)의 출력 신호를 입력 받고 제 2 제어단에 상기 제 1 테스트 신호(test1)를 입력 받으며 입력단에 상기 제 3 온도 정보 신호(temp_s3)를 입력 받는다. 상기 제 7 인버터(IV27)는 상기 제 4 패스 게이트(PG24)의 출력 신호를 입력 받는다. 상기 제 8 인버터(IV28)는 상기 제 7 인버터(IV27)의 출력 신호를 입력 받고, 자신의 출력을 상기 제 7 인버터(IV27)의 입력 신호로서 출력한다.
상기 제 2 스위칭부(320)는 상기 제 3 테스트 신호(test3)가 인에이블되면 상기 제 2 래치부(310)의 출력 신호를 상기 온도 정보 출력 패드(TEMP_PAD)에 출력한다.
상기 제 2 스위칭부(320)는 제 9 인버터(IV29), 및 제 5 패스 게이트(PG25)를 포함한다. 상기 제 9 인버터(IV29)는 상기 제 3 테스트 신호(test3)를 입력 받는다. 상기 제 5 패스 게이트(PG25)는 제 1 제어단에 상기 제 9 인버터(IV29)의 출력 신호를 입력 받고, 제 2 제어단에 상기 제 3 테스트 신호(test3)를 입력 받으며 입력단에 상기 제 2 래치부(310)의 출력 신호를 입력 받고, 출력단에 상기 온도 정 보 출력 패드(TEMP_PAD)가 연결된다.
이와 같이 구성된 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 온도 정보 출력 회로는 다음과 같이 동작한다.
온도 검출 회로(미도시)로부터 제 1 내지 제 3 온도 정보 신호(temp_s1~temp_s3)가 동시에 출력된다.
제 1 테스트 신호(test1)가 인에이블되면 제 1 온도 정보 신호(temp_s1)는 온도 정보 출력 패드(TEMP_PAD)로 출력된다.
상기 제 1 테스트 신호(test1)가 인에이블되면 제 2 온도 정보 신호(temp_s2)가 저장되고, 저장된 상기 제 2 온도 정보 신호(temp_s2)는 제 2 테스트 신호(test2)가 인에이블되면 상기 온도 정보 출력 패드(TEMP_PAD)로 출력된다.
상기 제 1 테스트 신호(test1)가 인에이블되면 제 3 온도 정보 신호(temp_s3)가 저장되고, 저장된 상기 제 3 온도 정보 신호(temp_s3)는 제 3 테스트 신호(test3)가 인에이블되면 상기 온도 정보 출력 패드(TEMP_PAD)로 출력된다.
결국, 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 온도 정보 출력 회로는 제 1 내지 제 3 테스트 신호(test1~test3)가 순차적으로 인에이블되고, 그 중 제일 먼저 인에이블되는 상기 제 1 테스트 신호(test1)에 의해 제 2 및 제 3 온도 정보 신호(temp_s2, temp_s3)를 저장한다. 제 1 테스트 신호(test1)가 인에이블되면 제 1 온도 정보 신호(temp_s1)를 출력하고, 제 2 테스트 신호(test2)가 인에이블되면 저장된 제 2 온도 정보 신호(temp_s2)를 출력하며, 제 3 테스트 신호(test3)가 인에이블되면 저장된 제 3 온도 정보 신호(temp_s3)를 출력한다.
결국, 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 온도 정보 출력 회로는 특정 시점에서 즉, 제 1 테스트 신호가 인에이블되는 시점에서 복수개의 온도 정보 신호들을 저장하고, 저장된 신호들을 하나의 패드로 순차적으로 출력할 수 있어, 정확한 온도 측정 테스트를 수행할 수 있다.
본 발명의 또 다른 실시예에 따른 반도체 메모리 장치의 온도 정보 출력 회로는 도 3에 도시된 바와 같이, 제 1 온도 정보 출력부(100-1), 제 2 온도 정보 출력부(200-1), 및 제 3 온도 정보 출력부(300-1)를 포함한다.
상기 제 1 온도 정보 출력부(100-1)는 테스트 신호(test)가 인에이블되면 제 1 온도 정보 신호(temp_s1)를 온도 정보 출력 패드(TEMP_PAD)로 출력한다.
상기 제 1 온도 정보 출력부(100-1)는 제 1 인버터(IV31), 및 제 1 패스 게이트(PG31)를 포함한다. 상기 제 1 인버터(IV31)는 상기 테스트 신호(test)를 입력 받는다. 상기 제 1 패스 게이트(PG31)는 제 1 제어단에 상기 제 1 인버터(IV31)의 출력 신호를 입력 받고, 제 2 제어단에 상기 테스트 신호(test)를 입력 받으며, 입력단에 상기 제 1 온도 정보 신호(temp_s1)가 입력된다.
상기 제 2 온도 정보 출력부(200-1)는 상기 테스트 신호(test)가 인에이블되면 제 2 온도 정보 신호(temp_s2)를 저장하고, 상기 테스트 신호(test)가 인에이블된 이후 설정된 시간이 경과하면 저장된 상기 제 2 온도 정보 신호(temp_s2)를 출력한다.
상기 제 2 온도 정보 출력부(200-1)는 제 1 래치부(210-1), 제 1 지연부(delay1), 및 제 1 스위칭부(220-1)를 포함한다.
상기 제 1 래치부(210-1)는 상기 테스트 신호(test)가 인에이블되면 상기 제 2 온도 정보 신호(temp_s2)를 저장한다.
상기 제 1 래치부(210-1)는 제 2 내지 4 인버터(IV32~IV34), 및 제 2 패스 게이트(PG32)를 포함한다. 상기 제 2 인버터(IV32)는 상기 테스트 신호(test)를 입력 받는다. 상기 제 2 패스 게이트(PG32)는 제 1 제어단에 상기 제 2 인버터(IV32)의 출력 신호를 입력 받고 제 2 제어단에 상기 테스트 신호(test)를 입력 받으며 입력단에 상기 제 2 온도 정보 신호(temp_s2)를 입력 받는다. 상기 제 3 인버터(IV33)는 상기 제 2 패스 게이트(PG32)의 출력 신호를 입력 받는다. 상기 제 4 인버터(IV34)는 상기 제 3 인버터(IV33)의 출력 신호를 입력 받아, 자신의 출력 신호를 상기 제 3 인버터(IV33)의 입력 신호로서 출력한다.
상기 제 1 지연부(delay1)는 상기 테스트 신호(test)를 지연시켜 출력한다.
상기 제 1 스위칭부(220-1)는 상기 제 1 지연부(delay1)의 출력 신호에 응답하여 상기 제 1 래치부(210-1)의 출력 신호를 상기 온도 정보 출력 패드(TEMP_PAD)로 출력한다.
상기 제 1 스위칭부(220-1)는 제 5 인버터(IV35), 및 제 3 패스 게이트(PG33)를 포함한다. 상기 제 5 인버터(IV35)는 상기 제 1 지연부(delay1)의 출력 신호를 입력 받는다. 상기 제 3 패스 게이트(PG33)는 제 1 제어단에 상기 제 5 인버터(IV35)의 출력 신호를 입력 받고 제 2 제어단에 상기 제 1 지연부(delay1)의 출력 신호를 입력 받으며, 입력단에 상기 제 1 래치부(210-1)의 출력 신호를 입력 받고, 출력단에 상기 온도 정보 출력 패드(TEMP_PAD)가 연결된다.
상기 제 3 온도 정보 출력부(300-1)는 상기 테스트 신호(test)가 인에이블되면 제 3 온도 정보 신호(temp_s3)를 저장하고, 상기 테스트 신호(test)가 인에이블된 이후 상기 설정된 시간보다 시간이 더 경과하면 저장된 상기 제 3 온도 정보 신호(temp_s3)를 출력한다.
상기 제 3 온도 정보 출력부(300-1)는 제 2 래치부(310-1), 제 2 지연부(delay2), 및 제 2 스위칭부(320-1)를 포함한다.
상기 제 2 래치부(310-1)는 상기 테스트 신호(test)가 인에이블되면 상기 제 3 온도 정보 신호(temp_s3)를 저장한다.
상기 제 2 래치부(310-1)는 제 6 내지 8 인버터(IV32~IV34), 및 제 4 패스 게이트(PG34)를 포함한다. 상기 제 6 인버터(IV36)는 상기 테스트 신호(test)를 입력 받는다. 상기 제 4 패스 게이트(PG34)는 제 1 제어단에 상기 제 6 인버터(IV36)의 출력 신호를 입력 받고 제 2 제어단에 상기 테스트 신호(test)를 입력 받으며 입력단에 상기 제 3 온도 정보 신호(temp_s3)를 입력 받는다. 상기 제 7 인버터(IV37)는 상기 제 4 패스 게이트(PG34)의 출력 신호를 입력 받는다. 상기 제 8 인버터(IV34)는 상기 제 7 인버터(IV37)의 출력 신호를 입력 받아, 자신의 출력 신호를 상기 제 7 인버터(IV37)의 입력 신호로서 출력한다.
상기 제 2 지연부(delay2)는 상기 제 1 지연부(delay1)의 출력 신호를 지연시켜 출력한다.
상기 제 2 스위칭부(320-1)는 상기 제 2 지연부(delay2)의 출력 신호에 응답하여 상기 제 2 래치부(310-1)의 출력 신호를 상기 온도 정보 출력 패드(TEMP_PAD) 로 출력한다.
상기 제 2 스위칭부(320-1)는 제 9 인버터(IV39), 및 제 5 패스 게이트(PG35)를 포함한다. 상기 제 9 인버터(IV39)는 상기 제 2 지연부(delay2)의 출력 신호를 입력 받는다. 상기 제 5 패스 게이트(PG35)는 제 1 제어단에 상기 제 9 인버터(IV39)의 출력 신호를 입력 받고 제 2 제어단에 상기 제 2 지연부(delay2)의 출력 신호를 입력 받으며, 입력단에 상기 제 2 래치부(310-1)의 출력 신호를 입력 받고, 출력단에 상기 온도 정보 출력 패드(TEMP_PAD)가 연결된다.
이와 같이 구성된 본 발명의 또 다른 실시예에 따른 반도체 메모리 장치의 온도 정보 출력 회로는 다음과 같이 동작한다.
온도 검출 회로(미도시)로부터 제 1 내지 제 3 온도 정보 신호(temp_s1~temp_s3)가 동시에 출력된다.
테스트 신호(test)가 인에이블되면 제 1 온도 정보 신호(temp_s1)가 온도 정보 출력 패드(TEMP_PAD)로 출력된다.
상기 테스트 신호(test)가 인에이블되면 제 2 온도 정보 신호(temp_s2)가 저장되고, 상기 테스트 신호(test)가 인에이블된 이후 설정된 시간(제 1 지연부(delay1)의 지연시간)이 경과하면 저장된 상기 제 2 온도 정보 신호(temp_s2)가 상기 온도 정보 출력 패드(TEMP_PAD)로 출력된다.
상기 테스트 신호(test)가 인에이블되면 제 3 온도 정보 신호(temp_s3)가 저장되고, 저장된 상기 제 3 온도 정보 신호(temp_s3)는 상기 테스트 신호(test)가 인에이블되고 상기 설정된 시간보다 더 시간이 경과하면(제 1 지연부(delay1)의 지 연 시간이 경과하고 제 2 지연부(delay2)의 지연 시간이 더 경과하면)상기 온도 정보 출력 패드(TEMP_PAD)로 출력된다.
결국, 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 온도 정보 출력 회로는 테스트 신호(test)가 인에이블되면 제 2 및 제 3 온도 정보 신호(temp_s2,temp_s3)를 저장한다. 테스트 신호(test)가 인에이블되면 제 1 온도 정보 신호(temp_s1)를 출력하고, 테스트 신호(test)가 인에이블되고 제 1 지연부(delay1)의 지연 시간이 경과되면 저장된 제 2 온도 정보 신호(temp_s2)를 출력하며, 저장된 제 2 온도 정보 신호(temp_s2)가 출력된 이후 제 2 지연부(delay2)의 지연 시간이 경과하면 저장된 제 3 온도 정보 신호(temp_s3)를 출력한다.
본 발명의 또 다른 실시예에 따른 반도체 메모리 장치의 온도 정보 출력 회로는 특정 시점에서 즉, 테스트 신호가 인에이블되는 시점에서 복수개의 온도 정보 신호들을 저장하고, 저장된 신호들을 하나의 패드로 순차적으로 출력할 수 있어, 정확한 온도 측정 테스트를 수행할 수 있다.
이처럼, 본 발명은 실시간으로 변하는 정보 코드(예들 들어, 복수의 온도 정보 신호)를 동시에 저장하고, 저장된 상기 정보 코드의 각 비트를 순차적으로 하나의 패드를 통해 반도체 메모리 장치 외부로 출력 가능하다. 이때, 상기 정보 코드를 저장하는 시점은 순차적으로 인에이블되는 테스트 신호중 제일 먼저 인에이블되는 테스트 신호를 이용하고, 각 테스트 신호에 응답하여 저장된 상기 정보 코드의 각 비트를 순차적으로 출력한다. 또, 본 발명은 하나의 테스트 신호가 인에이블되는 타이밍에 상기 정보 코드의 각 비트를 동시에 저장하고, 동시에 저장된 각 비트 를 순차적으로 출력할 수 있도록 복수의 지연부를 구비하는 것도 가능하다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 본 발명의 실시예에 따른 반도체 메모리 장치의 온도 정보 출력 회로의 구성도,
도 2는 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 온도 정보 출력 회로의 구성도,
도 3은 본 발명의 또 다른 실시예에 따른 반도체 메모리 장치의 온도 정보 출력 회로의 구성도이다.
<도면의 주요부분에 대한 부호의 설명>
100: 제 1 온도 정보 출력부 200: 제 2 온도 정보 출력부
300: 제 3 온도 정보 출력부

Claims (18)

  1. 복수의 테스트 신호 중 제일 먼저 인에이블되는 테스트 신호에 응답하여 복수의 온도 정보 신호를 저장하고, 상기 복수의 테스트 신호들에 응답하여 순차적으로 저장된 온도 정보 신호들을 하나의 온도 정보 출력 패드로 출력하는 것을 특징으로 하는 반도체 메모리 장치의 온도 정보 출력 회로.
  2. 제 1 항에 있어서,
    제일 먼저 인에이블되는 상기 테스트 신호에 응답하여 상기 복수의 온도 정보 신호를 동시에 저장하는 복수의 래치부, 및
    순차적으로 인에이블되는 상기 복수의 테스트 신호에 응답하여 상기 복수의 래치부에 저장된 온도 정보 신호를 출력하는 복수의 스위칭부를 포함하며,
    상기 복수의 스위칭부의 각 출력단이 공통 연결된 노드와 상기 온도 정보 출력 패드가 연결된 것을 특징으로 하는 반도체 메모리 장치의 온도 정보 출력 회로.
  3. 제 1 항에 있어서,
    제일 먼저 인에이블되는 상기 테스트 신호에 응답하여 상기 복수의 온도 정보 신호를 동시에 저장하는 복수의 온도 정보 출력부를 구비하며,
    상기 복수의 온도 정보 출력부는
    순차적으로 인에이블되는 상기 복수의 테스트 신호에 응답하여 저장된 온도 정보 신호를 상기 온도 정보 출력 패드에 순차적으로 출력하는 것을 특징으로 하는 반도체 메모리 장치의 온도 정보 출력 회로.
  4. 제 1 테스트 신호가 인에이블되면 제 1 온도 정보 신호를 온도 정보 출력 패드로 출력하는 제 1 온도 정보 출력부;
    상기 제 1 테스트 신호가 인에이블되면 제 2 온도 정보 신호를 저장하고, 제 2 테스트 신호가 인에이블되면 저장된 온도 정보 신호를 상기 온도 정보 출력 패드로 출력하는 제 2 온도 정보 출력부; 및
    상기 제 1 테스트 신호가 인에이블되면 제 3 온도 정보 신호를 저장하고, 제 3 테스트 신호가 인에이블되면 저장된 온도 정보 신호를 상기 온도 정보 출력 패드로 출력하는 제 3 온도 정보 출력부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 온도 정보 출력 회로.
  5. 제 4 항에 있어서,
    상기 제 1 온도 정보 출력부는
    상기 제 1 테스트 신호가 인에이블되면 상기 제 1 온도 정보 신호를 상기 온도 정보 출력 패드로 출력하는 스위칭부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 온도 정보 출력 회로.
  6. 제 4 항에 있어서,
    상기 제 2 온도 정보 출력부는
    상기 제 1 테스트 신호가 인에이블되면 상기 제 2 온도 정보 신호를 저장하는 래치부, 및
    상기 제 2 테스트 신호가 인에이블되면 상기 래치부에 저장된 신호를 상기 온도 정보 출력 패드로 출력하는 스위칭부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 온도 정보 출력 회로.
  7. 제 4 항에 있어서,
    상기 제 3 온도 정보 출력부는
    상기 제 1 테스트 신호가 인에이블되면 상기 제 3 온도 정보 신호를 저장하는 래치부, 및
    상기 제 3 테스트 신호가 인에이블되면 상기 래치부에 저장된 신호를 상기 온도 정보 출력 패드로 출력하는 스위칭부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 온도 정보 출력 회로.
  8. 복수의 온도 정보 신호를 특정 시점에서 저장하여 저장된 신호들을 온도 정보 출력 패드에 순차적으로 출력하는 것을 특징으로 하는 것을 특징으로 하는 반도체 메모리 장치의 온도 정보 출력 회로.
  9. 제 8 항에 있어서,
    테스트 신호가 인에이블되면 상기 복수의 온도 정보 신호를 동시에 저장하여 저장된 신호들을 순차적으로 상기 온도 정보 출력 패드에 출력하는 것을 특징으로 하는 반도체 메모리 장치의 온도 정보 출력 회로.
  10. 제 9 항에 있어서,
    상기 복수의 온도 정보 신호는 제 1 온도 정보 신호, 제 2 온도 정보 신호, 및 제 3 온도 정보 신호를 포함하며,
    상기 테스트 신호가 인에이블되면 상기 제 1 온도 정보 신호를 출력하는 제 1 온도 정보 출력부,
    상기 테스트 신호가 인에이블되면 상기 제 2 온도 정보 신호를 저장하고, 상기 테스트 신호가 인에이블된 이후 설정된 시간이 경과하면 저장된 신호를 출력하는 제 2 온도 정보 출력부, 및
    상기 테스트 신호가 인에이블되면 상기 제 3 온도 정보 신호를 저장하고, 상기 테스트 신호가 인에이블된 이후 상기 설정된 시간보다 더 많은 시간이 경과하면 저장된 신호를 출력하는 제 3 온도 정보 출력부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 온도 정보 출력 회로.
  11. 제 10 항에 있어서,
    상기 제 1 온도 정보 출력부는
    상기 테스트 신호가 인에이블되면 상기 제 1 온도 정보 신호를 출력하는 스 위칭부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 온도 정보 출력 회로.
  12. 제 10 항에 있어서,
    상기 제 2 온도 정보 출력부는
    상기 테스트 신호가 인에이블되면 상기 제 2 온도 정보 신호를 저장하는 제 1 래치부,
    상기 테스트 신호를 지연시키는 제 1 지연부, 및
    상기 제 1 지연부의 출력 신호에 응답하여 상기 제 1 래치부의 출력 신호를 출력하는 제 1 스위칭부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 온도 정보 출력 회로.
  13. 제 12 항에 있어서,
    상기 제 3 온도 정보 출력부는
    상기 테스트 신호가 인에이블되면 상기 제 3 온도 정보 신호를 저장하는 제 2 래치부,
    상기 제 1 지연부의 출력 신호를 지연시키는 제 2 지연부, 및
    상기 제 2 지연부의 출력 신호에 응답하여 상기 제 2 래치부의 출력 신호를 출력하는 제 2 스위칭부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 온도 정보 출력 회로.
  14. 순차적으로 인에이블되는 복수의 테스트 신호 중 제일 먼저 인에이블되는 테스트 신호에 응답하여 실시간으로 변하는 정보 코드를 저장하고, 상기 복수의 테스트 신호에 응답하여 저장된 상기 정보 코드를 순차적으로 하나의 패드에 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  15. 제 14 항에 있어서,
    제일 먼저 인에이블되는 상기 테스트 신호에 응답하여 상기 정보 코드의 각 비트를 동시에 저장하는 복수의 래치부, 및
    상기 복수의 테스트 신호 각각에 응답하여 상기 복수의 래치부 각각에 저장된 상기 정보 코드의 각 비트를 순차적으로 상기 하나의 패드에 출력하는 복수의 스위칭부를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  16. 테스트 신호가 인에이블되는 타이밍에 실시간으로 변하는 정보 코드를 동시에 저장하고, 상기 테스트 신호가 인에이블된 이후 설정된 시간이 경과할 때마다 저장된 상기 정보 코드의 각 비트를 순차적으로 하나의 패드를 통해 반도체 메모리 장치 외부로 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  17. 제 16 항에 있어서,
    상기 테스트 신호가 인에이블되는 타이밍에 상기 정보 코드의 각 비트를 동 시에 저장하는 복수의 래치부,
    상기 테스트 신호를 지연시키는 복수의 지연부, 및
    각 상기 지연부의 출력에 응답하여 각각의 상기 래치부에 저장된 비트들을 상기 하나의 패드에 출력하는 복수의 스위칭부를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  18. 제 17 항에 있어서,
    상기 복수의 지연부는
    직렬로 연결되고, 최초 지연부는 상기 테스트 신호를 입력 받는 것을 특징으로 하는 반도체 메모리 장치.
KR1020090070782A 2009-07-31 2009-07-31 온도 정보 출력 회로 및 이를 이용한 반도체 메모리 장치 KR20110012882A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090070782A KR20110012882A (ko) 2009-07-31 2009-07-31 온도 정보 출력 회로 및 이를 이용한 반도체 메모리 장치
US12/648,505 US20110026561A1 (en) 2009-07-31 2009-12-29 Temperature information outputting circuit and a semiconductor memory apparatus using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090070782A KR20110012882A (ko) 2009-07-31 2009-07-31 온도 정보 출력 회로 및 이를 이용한 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
KR20110012882A true KR20110012882A (ko) 2011-02-09

Family

ID=43526952

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090070782A KR20110012882A (ko) 2009-07-31 2009-07-31 온도 정보 출력 회로 및 이를 이용한 반도체 메모리 장치

Country Status (2)

Country Link
US (1) US20110026561A1 (ko)
KR (1) KR20110012882A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI421477B (zh) * 2010-08-30 2014-01-01 Emcom Technology Inc 溫度變化感應裝置及其方法
EP4080511A3 (en) * 2021-02-04 2022-12-28 Etron Technology, Inc. Dynamic memory with long retention time

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2697574B2 (ja) * 1993-09-27 1998-01-14 日本電気株式会社 半導体メモリ装置
US5617531A (en) * 1993-11-02 1997-04-01 Motorola, Inc. Data Processor having a built-in internal self test controller for testing a plurality of memories internal to the data processor
US5794175A (en) * 1997-09-09 1998-08-11 Teradyne, Inc. Low cost, highly parallel memory tester
KR100340715B1 (ko) * 1999-10-25 2002-06-20 윤종용 개선된 테스트 능력을 가지는 반도체 테스트 장치
US6732304B1 (en) * 2000-09-21 2004-05-04 Inapac Technology, Inc. Chip testing within a multi-chip semiconductor package
US6782331B2 (en) * 2001-10-24 2004-08-24 Infineon Technologies Ag Graphical user interface for testing integrated circuits
KR100505425B1 (ko) * 2003-06-30 2005-08-04 주식회사 하이닉스반도체 반도체 장치에서의 신호의 지연 시간 제어 방법
JP4603537B2 (ja) * 2004-06-18 2010-12-22 富士通セミコンダクター株式会社 半導体装置の温度検出器および半導体記憶装置
JP5038742B2 (ja) * 2007-03-01 2012-10-03 ルネサスエレクトロニクス株式会社 セルフリフレッシュ制御回路、半導体装置
US7988354B2 (en) * 2007-12-26 2011-08-02 Infineon Technologies Ag Temperature detection for a semiconductor component
KR100919814B1 (ko) * 2008-04-28 2009-10-01 주식회사 하이닉스반도체 온도코드 출력회로 및 반도체 메모리 장치
KR101020282B1 (ko) * 2008-07-09 2011-03-07 주식회사 하이닉스반도체 온도센서

Also Published As

Publication number Publication date
US20110026561A1 (en) 2011-02-03

Similar Documents

Publication Publication Date Title
US7486583B2 (en) Self-refresh period measurement circuit of semiconductor device
TW583679B (en) A method and a device to read-in and to test the time state of the read-out data-response from a testable memory-module
CN111418019B (zh) 用于改进存储器装置中的输入信号质量的系统和方法
KR100880925B1 (ko) 반도체 집적 회로의 주기 신호 발생 장치
KR20020042393A (ko) 동기형 반도체 장치 및 시험 시스템
KR100974222B1 (ko) 반도체 메모리 장치
KR20110012882A (ko) 온도 정보 출력 회로 및 이를 이용한 반도체 메모리 장치
US20180321312A1 (en) Test device
KR100925394B1 (ko) 반도체 메모리 장치
US10566073B2 (en) Test apparatus and semiconductor chip
US7853840B2 (en) Semiconductor memory device and methods thereof
US7634746B1 (en) Process corner estimation circuit with temperature compensation
US7096146B2 (en) Temperature adaptive circuit, circuit temperature raising method and circuit temperature raising program
KR20160068571A (ko) 반도체 장치
US20100027359A1 (en) Memory test circuit which tests address access time of clock synchronized memory
KR100672136B1 (ko) 반도체 메모리 장치의 셀프 리프레쉬 주기 측정을 위한측정 신호 발생 장치
US9824745B1 (en) Refresh time detection circuit and semiconductor device including the same
KR100935598B1 (ko) 컬럼 어드레스 제어 회로 및 이를 이용한 반도체 메모리장치
KR900008788B1 (ko) 테이터 회로를 구비한 반도체 집적회로장치
US10054632B2 (en) Semiconductor apparatus and characteristic measurement circuit therefor
KR101719098B1 (ko) 펄스 폭 측정을 위한 회로 및 방법
KR100718040B1 (ko) 반도체 메모리의 리프레시 주기 검출 장치 및 방법
KR20110046878A (ko) 반도체 메모리 장치의 셀프 리프레쉬 테스트 회로
KR20140026182A (ko) 반도체 메모리 장치
US10911035B1 (en) Fixed-width pulse generator

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20111020

Effective date: 20130318