KR100743994B1 - 내부 전압 제어 장치 - Google Patents

Abstract

본 발명은 내부 전압 제어 장치에 관한 것으로서, 특히, 반도체 소자의 변화에 대응하여 내부 레퍼런스 전압의 레벨을 상승 또는 하강시켜 소자의 신뢰성을 향상시킬 수 있도록 하는 기술을 개시한다. 이러한 본 발명은 퓨즈의 커팅 상태에 따라 서로 다른 레벨을 갖는 복수개의 퓨즈신호를 출력하는 복수개의 퓨즈롬부와, 셋트신호에 따라 복수개의 퓨즈신호를 초기값으로 셋팅한 상태에서 카운트 제어신호에 따라 업/다운 카운팅 동작을 수행하여 카운팅 계수만큼 높거나 낮은 복수개의 카운터 출력신호를 생성하는 비트카운터와, 복수개의 카운터 출력신호를 디코딩하여 복수개의 스위칭 신호 중 하나를 활성화시키는 디코더, 및 스위칭 신호에 따라 내부 레퍼런스 전압 레벨을 트리밍하여 레퍼런스 전압을 생성하는 레퍼런스 전압 선택부를 구비한다.

래퍼런스 전압 레벨, 트리밍, 레퍼런스 전압 선택부, 스위칭 신호

Description

내부 전압 제어 장치{Device for controlling internal voltage}

도 1은 종래의 내부 전압 제어 장치에 관한 구성도.

도 2는 본 발명에 따른 내부 전압 제어 장치에 관한 구성도.

도 3은 도 2의 비트 카운터에 관한 상세 회로도.

도 4 및 도 5는 본 발명에 따른 내부 전압 제어 장치의 업/다운 카운팅 동작 타이밍도.

본 발명은 내부 전압 제어 장치에 관한 것으로서, 특히, 반도체 소자의 변화에 대응하여 내부 레퍼런스 전압의 레벨을 상승 또는 하강시켜 소자의 신뢰성을 향상시킬 수 있도록 하는 기술이다.

일반적으로 반도체 칩을 대량 생산함에 있어서 각 요소의 특성이 항상 일정하지 않고 어떠한 범위 내에서 변화하는 분포를 갖는다. 따라서, 레퍼런스 전압 VREF을 원하는 목표 레벨로 보정하기 위해 각 칩 별로 공정상의 변화 (PVT;Process,Voltage,Temperature)를 고려하게 된다.

도 1은 이러한 종래의 내부 전압 제어 장치에 관한 구성도이다.

종래의 내부 전압 제어 장치는, 복수개의 퓨즈롬(Fuse ROM)부(10), 디코더(20), 내부 레퍼런스 발생기(30), 레퍼런스 전압 선택부(40) 및 전압 조정부(50)를 구비한다.

여기서, 복수개의 퓨즈롬부(10) 각각은 퓨즈 F1, 인버터 IV1~IV3 및 NMOS트랜지스터 N를 구비한다. 퓨즈 F1는 전원전압단과 NMOS트랜지스터 N 사이에 연결된다. NMOS트랜지스터 N는 퓨즈 F1와 접지전압단 사이에 연결되어 게이트 단자를 통해 퓨즈 인에이블 신호 FEN가 인가된다. 인버터 IV1,IV2는 퓨즈 F1의 출력을 래치하고, 인버터 IV3는 래치 IV1,IV2의 출력을 반전하여 복수개의 퓨즈신호 FU<0>~FU<i-1>를 출력한다.

또한, 디코더(20)는 복수개의 퓨즈신호 FU<0>~FU<i-1>를 디코딩하여 복수개의 스위칭신호 SW<0>~SW<k-1>를 출력한다. 내부 레퍼런스 발생기(30)는 내부 레퍼런스 전압 PRE_VREF을 생성한다. 레퍼런스 전압 선택부(40)는 복수개의 스위칭 신호 SW<0>~SW<k-1>에 따라 내부 레퍼런스 전압 PRE_VREF를 트리밍하여 레퍼런스 전압 VREF를 출력한다.

그리고, 레퍼런스 전압 선택부(40)는 K개의 NMOS트랜지스터 N0~N4와, 직렬 연결된 K+1개의 저항 R0~R5을 구비한다. 복수개의 NMOS트랜지스터 N0~N4는 복수개의 저항 R0~R5과 레퍼런스 전압 VREF 출력단 사이에 각각 연결되어 게이트 단자를 통해 복수개의 스위칭 신호 SW<0>~SW<k-1>가 인가되어 선택적으로 스위칭된다.

전압 조정부(50)는 증폭기(51)와 저항 R6,R7을 구비한다. 증폭기(51)는 레퍼런스 전압 VREF과 저항 R6,R7의 출력을 비교하여 내부전압 VINT을 출력한다. 저항 R6,R7은 내부전압 VINT을 저항분할하여 비교기(51)에 출력한다.

이러한 구성을 갖는 종래기술의 동작 과정을 설명하면 다음과 같다.

먼저, 퓨즈롬부(10)는 퓨즈 인에이블 신호 FEN가 활성화되면, 짧은 하이 펄스로 퓨즈롬부(10)를 초기화한다. 즉, 퓨즈 인에이블 신호 FEN의 하이 펄스 구간동안 NMOS트랜지스터 N가 턴온되어 노드 (A)는 로우가 된다. 반면에, 퓨즈 인에이블 신호 FEN가 로우가 되면 퓨즈 F1을 통해 노드 (A)는 하이가 된다. 만약, 퓨즈 F1가 전기적 또는 물리적으로 커팅 상태가 되면 전원전압단과 노드 (A)와의 연결 경로가 차단되어 노드 (A)가 로우가 된다. 이에 따라, 복수개의 퓨즈롬부(10)를 프로그램할 수 있게 된다. 즉, 퓨즈롬부(10)의 출력인 퓨즈신호 FU<i>는 퓨즈 F1가 커팅되었을 경우 하이로 출력되고, 퓨즈 F1가 커팅되지 않았을 경우 로우로 출력된다.

이후에, 디코더(20)는 퓨즈신호 FU<0>~FU<i-1>에 따라 디코딩 동작을 수행하여 복수개의 스위칭 신호 SW<0>~SW<k-1>를 출력한다. 즉, 디코더(20)는 하이로 출력되는 퓨즈신호 FU<i>에 따라 복수개의 스위칭 신호 SW<0>~SW<k-1> 중 어느 하나를 활성화시킨다.

그리고, 내부 레퍼런스 발생기(30)는 외부에서 반도체 칩으로 인가되는 외부 전압과 칩의 온도에 어느 정도 무관한 일정한 전압 레벨을 갖는 내부 레퍼런스 전압 PRE_VREF을 출력한다. 그러나, 내부 레퍼런스 발생기(30)는 공정 변화에 대응 하여 내부 레퍼런스 전압 PRE_VREF의 레벨을 완전하게 보정하지 못하게 되어, 칩간의 내부 레퍼런스 전압 PRE_VREF이 서로 다른 레벨을 가지게 된다.

이에 따라, 내부 레퍼런스 전압 PRE_VREF을 트리밍하기 위해 레퍼런스 전압 선택부(40)는 복수개의 스위칭 신호 SW<0>~SW<k-1>에 따라 복수개의 NMOS트랜지스터 N0~N4 중 하나가 턴온되어 레퍼런스 전압 VREF을 출력한다. 이후에, 전압 조정부(50)는 레퍼런스 전압 VREF을 기준으로 하여 내부전압 VINT을 미리 정의한 특정 전압 레벨로 출력한다.

여기서, 내부전압 VINT=((R2+R3)/R3)*VREF가 된다. 이와 같이 공정 변화에 대응하여 일정한 내부전압 VINT을 생성하기 위해서는 일정한 레퍼런스 전압 VREF을 필요로한다. 즉, 레퍼런스 전압 선택부(40)의 복수개의 NMOS트랜지스터 N0~N4를 선택적으로 스위칭하여 일정한 레벨을 갖는 레퍼런스 전압 VREF를 생성하게 된다.

예를 들어, 내부 레퍼런스 전압 PRE_VREF의 레벨이 높을 경우 k값이 큰 하위 스위치를 턴온시키고, 내부 레퍼런스 전압 PRE_VREF의 레벨이 낮을 경우 k값이 작은 상위 스위치를 턴온시켜 일정한 레퍼런스 전압 VREF을 출력하게 된다. 이러한 동작은 생산이 완료된 칩에서 레퍼런스 전압 VREF 또는 내부전압 VINT를 모니터링한 후 퓨즈롬부(10)의 프로그램과 디코더(20)의 디코딩 동작을 통해 k개의 스위칭 신호 SW<0>~SW<k-1> 중 한개의 신호를 활성화시키면 된다.

현재에는 반도체 칩의 생산 과정에 있어서 제품의 신뢰성이나 워스트 상태 테스트(Worst Condition Test) 등의 방법으로 내부 전압을 가변하는 필요성이 대두되고 있는 실정이다. 하지만, 종래의 내부 전압 제어 장치는 한번 프로그램된 내 부전압 VINT의 레벨을 변경할 수 없게 되어 반도체 소자의 공정 변화에 대응하여 안정적인 내부전압을 생성할 수 없게 되는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 특히, 반도체 소자의 변화에 대응하여 일정 목표 레벨로 프로그램된 내부 레퍼런스 전압의 레벨을 카운터에 의해 단계별로 상승 또는 하강시켜 소자의 신뢰성을 향상시킬 수 있도록 하는데 그 목적이 있다.

상기한 목적을 달성하기 위한 본 발명의 내부 전압 제어 장치는, 퓨즈의 커팅 상태에 따라 서로 다른 레벨을 갖는 복수개의 퓨즈신호를 출력하는 복수개의 퓨즈롬부; 셋트신호에 따라 복수개의 퓨즈신호를 초기값으로 셋팅한 상태에서 카운트 제어신호에 따라 업/다운 카운팅 동작을 수행하여 카운팅 계수만큼 높거나 낮은 복수개의 카운터 출력신호를 생성하는 비트카운터; 복수개의 카운터 출력신호를 디코딩하여 복수개의 스위칭 신호 중 하나를 활성화시키는 디코더; 및 스위칭 신호에 따라 내부 레퍼런스 전압 레벨을 트리밍하여 레퍼런스 전압을 생성하는 레퍼런스 전압 선택부를 구비함을 특징으로 한다.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.

도 2는 본 발명에 따른 내부 전압 제어 장치에 관한 구성도이다.

본 발명은 복수개의 퓨즈롬(Fuse ROM)부(100), 비트카운터(200),디코더(300), 내부 레퍼런스 발생기(400), 레퍼런스 전압 선택부(50) 및 전압 조정부(600)를 구비한다.

여기서, 복수개의 퓨즈롬부(100) 각각은 퓨즈 F2, 인버터 IV4~IV6 및 NMOS트랜지스터 N5를 구비한다. 퓨즈 F2는 전원전압단과 NMOS트랜지스터 N5 사이에 연결된다. NMOS트랜지스터 N5는 퓨즈 F2와 접지전압단 사이에 연결되어 게이트 단자를 통해 퓨즈 인에이블 신호 FEN가 인가된다. 인버터 IV4,IV5는 퓨즈 F2의 출력을 래치하고, 인버터 IV6는 래치 IV4,IV5의 출력을 반전하여 복수개의 퓨즈신호 FU<0>~FU<i-1>를 출력한다.

또한, 비트카운터(200)는 복수개의 퓨즈롬부(100)로부터 i개의 퓨즈신호 FU<0>~FU<i-1>를 입력받아 카운트 제어신호 TUPCNT, 카운트신호 TCNT 및 셋트신호 SET에 따라 j개의 카운터 출력신호 CU<0>~CU<i+1>를 출력한다. 여기서, i<j이고, i,j는 양의 정수이다. 즉, 비트카운터(200)의 비트수는 퓨즈롬부(100)로부터 인가되는 비트 수보다 크게 설정된다. 본 발명의 실시예에서는 j=i+2로 설명하기로 한다. 이러한 비트카운터(200)는 퓨즈롬부(100)에 프로그램된 값들을 초기값으로 셋팅하고, 이 상태에서 업/다운 카운팅 동작을 수행하게 된다.

그리고, 디코더(300)는 j개의 카운터 출력신호 CU<0>~CU<i+1>를 디코딩하여 복수개의 스위칭신호 SW<0>~SW<k-1>를 출력한다. 내부 레퍼런스 발생기(400)는 내부 레퍼런스 전압 PRE_VREF을 생성한다. 레퍼런스 전압 선택부(500)는 복수개의 스위칭 신호 SW<0>~SW<k-1>에 따라 내부 레퍼런스 전압 PRE_VREF를 트리밍하여 레퍼런스 전압 VREF를 출력한다.

그리고, 레퍼런스 전압 선택부(500)는 K개의 NMOS트랜지스터 N6~N10와, 직렬 연결된 K+1개의 저항 R8~R13을 구비한다. 복수개의 NMOS트랜지스터 N6~N13는 복수개의 저항 R8~R13과 레퍼런스 전압 VREF 출력단 사이에 각각 연결되어 게이트 단자를 통해 복수개의 스위칭 신호 SW<0>~SW<k-1>가 인가되어 선택적으로 스위칭된다.

전압 조정부(600)는 증폭기(610)와 저항 R14,R15을 구비한다. 증폭기(610)는 레퍼런스 전압 VREF과 저항 R14,R15의 출력을 비교하여 내부전압 VINT을 출력한다. 저항 R14,R15은 내부전압 VINT을 저항분할하여 비교기(610)에 출력한다.

도 3은 도 2의 비트카운터(200)에 관한 상세 회로도이다.

비트카운터(200)는 직렬 연결된 복수개의 플립플롭 F/F<1>~F/F<i+2>을 구비한다. 여기서, 첫번째 플립플롭 F/F<1>에는 카운트신호 TCNT가 인가된다. 그리고, 플립플롭 F/F<1>~F/F<i>에는 퓨즈롬부(100)로부터 인가되는 복수개의 퓨즈신호 FU<0>~FU<i-1>가 각각 인가된다.

또한, 마지막 2개의 플립플롭 F/F<i>,F/F<i+1>에는 전원전압 VDD와 접지전압 VSS이 각각 초기값으로 셋팅된다. 이것을 동작 초기에 퓨즈롬부(100)로부터 셋팅되는 초기값의 범위가 카운터 출력신호 CU<i>=1, 카운터 출력신호 CU<i+1>=0을 의미한다. 따라서, 퓨즈 F2의 초기값이 모두 '0"일 경우 "2^i-1"의 다운 카운팅이 가능하고, 초기값이 모두 '1"일 경우 "2^i-1" 만큼의 업 카운팅이 가능하게 된다.

이러한 구성을 갖는 각각의 플립플롭 F/F<1>~F/F<i+2>은 셋트신호 SET의 활성화시 하이 펄스가 인가되고, 이 구간 동안에 퓨즈롬부(100)로부터 인가되는 복수개의 퓨즈신호 FU<0>~FU<i-1>가 각각의 카운터에 초기값으로 저장된다. 따라서, 각각의 플립플롭 F/F<1>~F/F<i+2>은 이 초기값을 시작으로 카운트 제어신호 TUPCNT에 따라 업카운팅 또는 다운 카운팅 동작을 수행하여 복수개의 카운터 출력신호 CU<0>~CU<i+1>를 출력한다.

이렇게 출력된 복수개의 카운터 출력신호 CU<0>~CU<i+1>는 디코더(300)에 출력되고, 퓨즈롬부(100)에 프로그램된 레퍼런스 전압 VREF 값보다 카운팅 계수만큼 높거나 낮은 레퍼런스 전압 VREF를 선택할 수 있도록 한다.

도 4는 본 발명에 따른 내부 전압 제어 장치의 업 카운팅 동작 타이밍도이다. 본 발명은 i=3을 그 실시예로 설명하고자 한다.

먼저, 카운트 제어신호 TUPCNT가 하이인 상태에서 카운트신호 TCNT가 인가되면, 비트카운터(200)는 초기 셋팅 값으로부터 업 카운팅 동작을 수행한다. 이때, 복수개의 플립플롭 F/F은 카운트신호 TCNT의 폴링 엣지에 동기하여 카운팅 동작을 수행한다. 카운트신호 TCNT의 토글 개수는 업 카운팅 계수가 되고 현재 퓨즈에 프로그래밍된 값에 대해 카운팅 계수만큼 높은 코드를 출력으로 얻을 수 있게 된다.

도 5는 본 발명에 따른 내부 전압 제어 장치의 다운 카운팅 동작 타이밍도이다. 본 발명은 i=3을 그 실시예로 설명하고자 한다.

먼저, 카운트 제어신호 TUPCNT가 로우인 상태에서 카운트신호 TCNT가 인가되면, 비트카운터(200)는 초기 셋팅 값으로부터 다운 카운팅 동작을 수행한다. 이 때, 복수개의 플립플롭 F/F은 카운트신호 TCNT의 라이징 엣지에 동기하여 카운팅 동작을 수행한다. 카운트신호 TCNT의 토글 개수는 다운 카운팅 계수가 되고 현재 퓨즈에 프로그래밍된 값에 대해 카운팅 계수만큼 낮은 코드를 출력으로 얻을 수 있게 된다.

이러한 본 발명은 공정 변화에 대응하여 보정된 내부전압 VINT의 레벨을 필요에 따라 정밀하게 상승 또는 하강시키도록 한다. 즉, 종래기술에서는 내부전압 VINT을 목표 레벨로 맞추기 위해 퓨즈롬부에 각각의 디바이스마다 다른 코드를 프로그램한다. 따라서, 본 발명은 각각 다른 코드로 프로그램된 값을 카운터의 카운팅 계수만큼 높거나 낮게 제어하여, 공정변화를 갖는 다수의 칩에서 항상 일정한 내부 전압을 생성할 수 있도록 한다.

이상에서 설명한 바와 같이, 본 발명은 다량의 반도체 칩의 생산시 불량 구별을 위한 워스트 조건 구현, 스트레스 모드의 구현, 최적의 내부 전압 레벨을 생성하기 위한 실험, 또는 시스템에서 특정 타이밍에 요구되는 내부 전압의 구현시 사용되어 소자의 신뢰성, 테스트 및 스크린 능력을 향상시킬 수 있도록 한다. 또한, 단위 반도체 칩의 생산은 물론 임베디드(Embedded), SOC(System On Chip) 등의 어플리케이션에서 시스템의 요구에 따라 내부 전압을 용이하게 조절할 수 있도록 하는 효과를 제공한다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라 면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (10)

1. 퓨즈의 커팅 상태에 따라 서로 다른 레벨을 갖는 복수개의 퓨즈신호를 출력하는 복수개의 퓨즈롬부;

   셋트신호에 따라 상기 복수개의 퓨즈신호를 초기값으로 셋팅한 상태에서 카운트 제어신호에 따라 업/다운 카운팅 동작을 수행하여 카운팅 계수만큼 높거나 낮은 복수개의 카운터 출력신호를 생성하는 비트카운터;

   상기 복수개의 카운터 출력신호를 디코딩하여 복수개의 스위칭 신호 중 하나를 활성화시키는 디코더; 및

   상기 스위칭 신호에 따라 내부 레퍼런스 전압 레벨을 트리밍하여 레퍼런스 전압을 생성하는 레퍼런스 전압 선택부를 구비함을 특징으로 하는 내부 전압 제어 장치.
2. 제 1항에 있어서, 상기 비트카운터는 i개의 퓨즈신호를 비트 카운팅하여 j개의 카운터 출력신호를 출력하되, 상기 i는 j 보다 작으며 i,j는 양의 정수임을 특징으로 하는 내부 전압 제어 장치.
3. 제 1항에 있어서, 상기 비트카운터는 상기 카운트 제어신호가 하이인 상태에 서 카운트 신호의 폴링 에지에 동기하여 업 카운팅 동작을 수행함을 특징으로 하는 내부 전압 제어 장치.
4. 제 1항에 있어서, 상기 비트카운터는 상기 카운트 제어신호가 로우인 상태에서 카운트 신호의 라이징 에지에 동기하여 다운 카운팅 동작을 수행함을 특징으로 하는 내부 전압 제어 장치.
5. 제 1항에 있어서, 상기 비트카운터는 상기 카운트 제어신호의 토글 개수를 업 카운팅 계수로 설정하고, 상기 카운터 출력신호를 상기 업 카운팅 계수만큼 높은 코드로 출력함을 특징으로 하는 내부 전압 제어 장치.
6. 제 1항에 있어서, 상기 비트카운터는 상기 카운트 제어신호의 토글 개수를 다운 카운팅 계수로 설정하고, 상기 카운터 출력신호를 상기 다운 카운팅 계수만큼 낮은 코드로 출력함을 특징으로 하는 내부 전압 제어 장치.
7. 제 1항에 있어서, 상기 비트카운터는

   테스트 신호의 활성화시 상기 셋트신호와 상기 카운트 제어신호에 따라 상기 업/다운 카운팅 동작을 수행하는 복수개의 플립플롭을 구비함을 특징으로 하는 내부 전압 제어 장치.
8. 제 7항에 있어서, 상기 복수개의 플립플롭의 개수가 i+2일 경우, i+1 번째 플립플롭은 전원전압으로 셋팅되며, i+2 번째 플립플롭은 접지전압으로 셋팅됨을 특징으로 하는 내부 전압 제어 장치.
9. 제 8항에 있어서, 상기 복수개의 퓨즈신호가 모두 "0"일 경우 2^i-1 다운 카운팅 동작이 수행됨을 특징으로 하는 내부 전압 제어 장치.
10. 제 8항에 있어서, 상기 복수개의 퓨즈신호가 모두 "1"일 경우 2^i-1 업 카운팅 동작이 수행됨을 특징으로 하는 내부 전압 제어 장치.

Images