KR100897297B1 - 반도체 집적회로의 리셋 신호 생성 장치 및 방법 - Google Patents

Abstract

본 발명에 따른 반도체 집적회로의 리셋 신호 생성 장치는 파워 업 신호의 활성화에 응답하여 클럭 신호를 카운트하고 카운트값이 목표값에 도달하면 카운트 결과신호를 활성화시키는 카운터; 및 상기 카운트 결과신호의 활성화에 응답하여 리셋 신호를 활성화시키는 리셋 신호 생성부를 구비한다.

파워 업 신호, 클럭 신호, 카운터

Description

반도체 집적회로의 리셋 신호 생성 장치 및 방법{APPARATUS AND METHOD FOR GENERATING RESET SIGNAL OF SEMICONDUCTOR INTEGRATED CIRCUIT}

본 발명은 반도체 집적회로에 관한 것으로서, 특히 반도체 집적회로의 리셋 신호 생성 장치 및 방법에 관한 것이다.

종래의 기술에 따른 반도체 집적회로는 안정적 동작을 위해 반도체 집적회로를 초기화시키는 신호로서 내부적으로 생성된 파워 업 신호를 사용하였다.

그러나 파워 업 신호는 외부에서 파워가 공급되는 슬로프(Slope) 및 PVT(Process/Voltage/Temperature) 변동에 따라 그 레벨이 변동될 수 있으므로 반도체 집적회로를 안정적으로 초기화시키기에는 부적합한 문제가 있었다.

따라서 일부 반도체 집적회로 예를 들어, GDDR3 이상의 메모리 그룹에서는 외부의 메모리 컨트롤러가 도 1에 도시된 바와 같이, 파워의 안정화 여부를 판단하여 리셋 신호(RES)를 반도체 집적회로로 공급하는 방식을 사용하였다.

그러나 메모리 컨트롤러가 리셋 신호(RES)를 반도체 집적회로로 공급하는 방식의 경우, 반도체 집적회로에 리셋 신호(RES)를 입력 받기 위한 별도의 핀(Pin) 및 리셋 신호(RES)를 제어하기 위한 회로 구성이 추가로 구비되어야 한다. 점차적 으로 반도체 집적회로가 소형화되어 가는 현 추세에 따르면 상술한 리셋 신호(RES)를 위한 별도의 핀 및 회로 구성 추가는 반도체 집적회로의 소형화를 저해하는 또 다른 문제를 유발하게 된다. 또한 파워의 안정화 여부를 반도체 집적회로 외부에서 판단하므로 실제 반도체 집적회로 내부에서 사용되는 파워와의 차이가 존재하여 안정성을 보장하기에는 부족하다.

본 발명은 회로 면적을 줄이고 안정적인 초기화가 가능하도록 한 반도체 집적회로의 리셋 신호 생성 장치 및 방법을 제공함에 그 목적이 있다.

본 발명에 따른 반도체 집적회로의 리셋 신호 생성 장치는 파워 업 신호의 활성화에 응답하여 외부 클럭 신호를 카운트하고 카운트값이 목표값에 도달하면 카운트 결과신호를 활성화시키는 카운터; 및 상기 카운트 결과신호의 활성화에 응답하여 리셋 신호를 활성화시키는 리셋 신호 생성부를 구비함을 특징으로 한다.

본 발명에 따른 반도체 집적회로의 리셋 신호 생성 장치는 외부 전원 레벨이 목표 레벨에 도달하면 파워 업 신호를 활성화시키는 파워 업 신호 생성부; 및 상기 파워 업 신호의 활성화에 응답하여 외부 클럭 신호를 카운트하고 카운트값이 목표값에 도달하면 리셋 신호를 활성화시키는 카운터를 구비함을 다른 특징으로 한다.

본 발명에 따른 반도체 집적회로의 리셋 신호 생성 장치는 외부 전원 레벨이 목표 레벨에 도달하면 파워 업 신호를 활성화시키는 파워 업 신호 생성부; 및 상기 파워 업 신호의 활성화에 응답하여 설정 시간 경과 여부를 판단하는 안정화 시간 판단부; 및 상기 안정화 시간 판단부의 출력에 응답하여 리셋 신호를 출력하는 리셋 신호 생성부를 구비함을 또 다른 특징으로 한다.

본 발명에 따른 반도체 집적회로의 리셋 신호 생성 방법은 파워 업 신호의 활성화 시점부터 설정시간 경과 여부를 판단하는 단계; 및 상기 설정시간 경과 후 리셋 신호를 활성화시키는 단계를 구비함을 특징으로 한다.

본 발명에 따른 반도체 집적회로의 리셋 신호 생성 장치 및 방법은 다음과 같은 효과가 있다.

첫째, 반도체 집적회로 외부에서 생성된 리셋 신호(RES)를 입력 받기 위한 핀 및 관련 회로 구성이 필요 없으므로 회로 면적을 줄여 레이 아웃 마진을 증가시킬 수 있다.

둘째, 반도체 집적회로 내부의 기준에 따라 리셋 신호가 생성되므로 파워의 안정성을 향상시킬 수 있다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 집적회로의 리셋 신호 생성 장치 및 방법의 바람직한 실시예를 설명하면 다음과 같다.

본 발명에 따른 반도체 집적회로의 리셋 신호 생성 장치는 도 2에 도시된 바와 같이, 파워 업 신호 생성부(100), 카운터(200) 및 리셋 신호 생성부(300)를 구비한다.

상기 파워 업 신호 생성부(100)는 외부 전원(VDD)의 레벨이 목표 레벨에 도달하는 경우 파워 업 신호(VPWRUP)를 활성화시키도록 구성된다.

상기 카운터(200)는 반도체 집적회로의 안정적인 리셋에 필요한 시간 즉, 안정화 시간을 판단하기 위한 안정화 시간 판단부로서 동작하도록 구성된다. 상기 카운터(200)는 상기 파워 업 신호(VPWRUP)의 활성화 이후 시점부터 클럭 신호(CLK)를 카운트하고 카운트값이 목표값에 도달하면 카운트 결과 신호(CNT_CLK)를 활성화시키도록 구성된다. 상기 카운터(200)는 N(N은 2 이상의 자연수) 비트 출력 신호 중에서 최상위 비트를 상기 카운트 결과 신호(CNT_CLK)로서 출력하도록 구성할 수 있다. 상기 N 값은 상기 목표값에 맞도록 설정된다. 예를 들어, 목표값이 1K(1024)라면 N은 11로 설정된다. 즉, 카운터(200)가 1024번째 클럭 펄스를 카운트했을 때 상기 11 비트의 출력 신호(예를 들어, A<0:10>) 중 최상위 비트(A<10>)가 하이 레벨로 천이된다.

상기 클럭 신호(CLK)는 반도체 집적회로 외부에서 공급된다.

상기 외부 전원(VDD)을 공급 받은 후 반도체 집적회로 내부에서 사용하기 적당하도록 안정화되기까지는 소정 시간이 소요되며, 본 발명에서는 이를 전원 안정화 시간 이라 칭한다. 상기 전원 안정화 시간은 전원 전압 레벨, 반도체 집적회로의 종류 및 동작 방식 등에 따라 다를 수 있으며 실험 등을 통해 알아낼 수 있다.

본 발명은 상기 전원 안정화 시간을 판단하기 위한 기준으로 클럭 신호(CLK)를 사용하였으며 클럭 신호(CLK)의 주기시간(tCK)은 알 수 있다. 따라서 본 발명은 상기 전원 안정화 시간에 맞도록 상기 카운터(200)가 카운트해야 할 클럭 신호(CLK)의 수에 맞도록 N 비트 즉, 상기 목표값을 설정할 수 있다.

상기 리셋 신호 생성부(300)는 상기 카운트 결과 신호(CNT_CLK)의 활성화에 응답하여 리셋 신호(INITIAL_RESET)를 활성화시키고, 파워 업 신호(VPWRUP)가 비활성화되기 이전까지 상기 리셋 신호(INITIAL_RESET)의 활성화 상태를 유지시키도록 구성된다. 상기 클럭 신호(CLK)가 반복적으로 입력됨에 따라 카운터(200)의 카운팅 값은 계속 증가하게 되고 결국 상기 카운트 결과 신호(CNT_CLK)도 비활성화 상태로 천이된다. 따라서 본 발명은 상기 리셋 신호 생성부(300)를 구성하여 상기 카운트 결과 신호(CNT_CLK)가 비활성화 되더라도 파워 업 신호(VPWRUP)가 비활성화되기 이전까지 리셋 신호(INITIAL_RESET)를 활성화 레벨로 유지시키도록 한 것이다.

상기 리셋 신호 생성부(300)는 도 3에 도시된 바와 같이, 펄스 발생부(310) 및 로직 회로(320)를 구비한다.

상기 펄스 발생부(310)는 상기 카운트 결과 신호(CNT_CLK)가 하이 레벨로 활성화되면 카운트 펄스 신호(CNTPLS)를 생성하도록 구성된다.

상기 로직 회로(320)는 파워 업 신호(VPWRUP), 그리고 상기 카운트 펄스 신호(CNTPLS)에 따라 래치된 상기 카운트 결과 신호(CNT_CLK)에 따라 상기 리셋 신호(INITIAL_RESET)를 생성하도록 구성된다.

상기 로직 회로(320)는 제 1 내지 제 3 인버터(IV1 ~ IV3), 패스 게이트(PG1) 및 낸드 게이트(ND1)를 구비한다. 상기 제 1 인버터(IV1)는 상기 카운트 펄스 신호(CNTPLS)를 입력받는다. 상기 패스 게이트(PG1)는 입력단에 상기 카운트 결과 신호(CNT_CLK)를 입력받고 제 1 제어단에 상기 제 1 인버터(IV1)의 출력신호를 입력받으며 제 2 제어단에 상기 카운트 펄스 신호(CNTPLS)를 입력받는다. 상기 낸드 게이트(ND1)는 제 1 입력단에 파워 업 신호(VPWRUP)를 입력받고 제 2 입력단에 제 3 인버터(IV3)의 출력 및 상기 패스 게이트(PG1)의 출력을 공통 입력받는다.

상기 제 2 인버터(IV2)는 상기 낸드 게이트(ND1)의 출력을 입력받아 상기 리셋 신호(INITIAL_RESET)를 출력한다.

이와 같이 구성된 본 발명에 따른 반도체 집적회로의 리셋 신호 생성 장치의 동작을 설명하면 다음과 같다.

외부 전원(VDD) 공급 초기에는 외부 전원(VDD)의 레벨이 충분히 상승되지 못하여 파워 업 신호(VPWRUP)가 로우 레벨로 비활성화된 상태이다.

도 3의 리셋 신호 생성부(300)는 파워 업 신호(VPWRUP)가 로우 레벨로 비활성화된 상태이므로 리셋 신호(INITIAL_RESET)를 로우 레벨로 비활성화시켜 출력한다.

이후 파워 업 신호 생성부(100)는 외부 전원(VDD) 레벨이 상승하여 목표 레벨 이상이 되면 파워 업 신호(VPWRUP)를 활성화시켜 출력한다.

카운터(200)는 상기 파워 업 신호(VPWRUP)를 인에이블 신호로 이용하여 외부에서 입력되는 클럭 신호(CLK)의 카운팅 동작을 개시한다.

상기 카운터(200)는 상기 클럭 신호(CLK)를 카운팅한 카운팅값이 목표값에 도달하면 카운트 결과 신호(CNT_CLK)를 하이 레벨로 활성화시킨다.

도 3의 펄스 발생부(310)는 상기 카운트 결과 신호(CNT_CLK)가 하이 레벨로 활성화되므로 카운트 펄스 신호(CNTPLS)를 발생시킨다.

도 3의 로직 회로(320)는 상기 카운트 펄스 신호(CNTPLS)의 하이 레벨 구간동안 상기 하이 레벨의 카운트 결과 신호(CNT_CLK)가 패스 게이트(PG1)를 통해 출력된다. 파워 업 신호(VPWRUP)가 하이 레벨로 활성화된 상태이므로 낸드 게이트(ND1) 및 제 2 인버터(IV2)를 통해 리셋 신호(INITIAL_RESET)가 하이 레벨로 활성화된다.

이후 카운터(200)의 카운팅 동작이 반복됨에 따라 카운트 결과 신호(CNT_CLK)가 로우 레벨로 비활성화 되더라도 카운트 펄스 신호(CNTPLS)가 발생되지 않고 파워 업 신호(VPWRUP)가 하이 레벨로 활성화된 상태이므로 상기 리셋 신호(INITIAL_RESET)가 하이 레벨로 유지된다.

한편, 파워 업 신호(VPWRUP)가 다시 로우 레벨로 비활성화되면 카운트 결과 신호(CNT_CLK)에 상관없이 리셋 신호(INITIAL_RESET)가 로우 레벨로 천이된다.

또한 본 발명은 다른 실시예로서, 상기 파워 업 신호 생성부(100)와 새롭게 구성된 카운터 만으로 구성하는 것도 가능하다.

즉, 클럭 신호(CLK)를 카운팅한 카운팅값이 목표값에 도달함에 따라 활성화된 카운트 결과 신호(CNT_CLK)를 래치하여 리셋 신호(INITIAL_RESET)로써 출력할 수 있도록 카운터를 구성한 경우이다. 이 경우 카운팅값이 계속 증가하더라도 카운트 결과 신호(CNT_CLK) 값이 변하지 않으므로 리셋 신호 생성부(300)의 구성이 필요 없게 된다.

본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

도 1은 종래의 기술에 따른 리셋 신호 생성 방법을 나타낸 타이밍도,

도 2는 본 발명에 따른 반도체 집적회로의 리셋 신호 생성 장치의 회로도,

도 3은 도 2의 리셋 신호 생성부의 회로도,

도 4는 본 발명에 따른 반도체 집적회로의 리셋 신호 생성 장치의 동작 타이밍도이다.

< 도면의 주요 부분에 대한 부호의 설명 >

100: 파워 업 신호 생성부 200: 카운터

300: 리셋 신호 생성부 310: 펄스 발생부

Claims (18)

1. 외부 전압 레벨이 목표 레벨에 도달하면 파워업 신호를 활성화시키는 파워 업 신호 생성부;

   상기 파워 업 신호의 활성화에 응답하여 클럭 신호를 카운트하고 카운트값이 목표값에 도달하면 카운트 결과신호를 활성화시키는 카운터; 및

   상기 카운트 결과신호의 활성화에 응답하여 리셋 신호를 활성화시키고, 상기 파워 업 신호가 비활성화되기 이전까지 상기 리셋 신호의 활성화 상태를 유지시키는 리셋 신호 생성부를 구비하는 반도체 집적회로의 리셋 신호 생성 장치.
2. 삭제
3. 제 1 항에 있어서,

   상기 카운터는

   N(N은 2 이상의 자연수) 비트 출력 신호 중에서 최상위 비트에 해당하는 출력 신호를 상기 카운트 결과신호로써 출력하도록 구성됨을 특징으로 하는 반도체 집적회로의 리셋 신호 생성 장치.
4. 삭제
5. 제 1 항에 있어서,

   상기 리셋 신호 생성부는

   상기 카운트 결과 신호의 활성화에 응답하여 카운트 펄스 신호를 생성하도록 구성된 펄스 발생부, 및

   상기 파워 업 신호, 그리고 상기 카운트 펄스 신호에 따라 래치된 상기 카운트 결과 신호에 따라 상기 리셋 신호를 생성하도록 구성된 로직 회로를 구비하는 것을 특징으로 하는 반도체 집적회로의 리셋 신호 생성 장치.
6. 제 5 항에 있어서,

   상기 로직 회로는

   상기 카운트 펄스 신호에 따라 상기 카운트 결과 신호를 통과시키는 전달 소자, 및

   상기 파워 업 신호에 따라 상기 전달 소자의 출력 신호를 래치하여 상기 리셋 신호로 출력하는 논리 소자를 구비하는 것을 특징으로 하는 반도체 집적회로의 리셋 신호 생성 장치.
7. 삭제
8. 삭제
9. 외부 전원 레벨을 이용하여 반도체 집적회로 내부에서 생성되는 파워 업 신호의 활성화 시점부터 설정시간 경과 여부를 판단하는 단계; 및

   상기 설정시간 경과 후 리셋 신호를 활성화시키고, 상기 파워 업 신호의 비활성화에 응답하여 상기 리셋 신호를 비활성화시키는 단계를 구비하는 반도체 집적회로의 리셋 신호 생성 방법.
10. 삭제
11. 제 9 항에 있어서,

    상기 설정시간 경과 여부를 판단하는 단계는

    상기 파워 업 신호의 활성화에 응답하여 목표값에 도달할 때까지 클럭 신호를 카운트하는 단계를 구비하는 것을 특징으로 하는 반도체 집적회로의 리셋 신호 생성 방법.
12. 제 11 항에 있어서,

    상기 클럭 신호는 반도체 집적회로 외부에서 입력된 클럭 신호인 것을 특징으로 하는 반도체 집적회로의 리셋 신호 생성 방법.
13. 삭제
14. 외부 전원 레벨이 목표 레벨에 도달하면 파워 업 신호를 활성화시키는 파워 업 신호 생성부; 및

    상기 파워 업 신호의 활성화에 응답하여 설정 시간 경과 여부를 판단하는 안정화 시간 판단부; 및

    상기 안정화 시간 판단부의 출력에 응답하여 리셋 신호를 활성화시키고, 상기 파워 업 신호가 비활성화되기 이전까지 상기 리셋 신호의 활성화 상태를 유지시키도록 구성된 리셋 신호 생성부를 구비하는 반도체 집적회로의 리셋 신호 생성 장치.
15. 제 14 항에 있어서,

    상기 안정화 시간 판단부는

    상기 파워 업 신호의 활성화에 응답하여 외부 클럭 신호를 카운트하고 카운트값이 목표값에 도달하는지 여부에 따른 신호를 출력하는 카운터를 구비하는 것을 특징으로 하는 반도체 집적회로의 리셋 신호 생성 장치.
16. 삭제
17. 제 14 항에 있어서,

    상기 리셋 신호 생성부는

    상기 안정화 시간 판단부의 출력에 응답하여 카운트 펄스 신호를 생성하도록 구성된 펄스 발생부, 및

    상기 파워 업 신호, 그리고 상기 카운트 펄스 신호에 따라 래치된 상기 안정화 시간 판단부의 출력에 따라 상기 리셋 신호를 생성하도록 구성된 로직 회로를 구비하는 것을 특징으로 하는 반도체 집적회로의 리셋 신호 생성 장치.
18. 제 17 항에 있어서,

    상기 로직 회로는

    상기 카운트 펄스 신호에 따라 상기 안정화 시간 판단부의 출력을 통과시키는 전달 소자, 및

    상기 파워 업 신호에 따라 상기 전달 소자의 출력 신호를 래치하여 상기 리셋 신호로 출력하는 논리 소자를 구비하는 것을 특징으로 하는 반도체 집적회로의 리셋 신호 생성 장치.

Images