KR100880835B1 - 메모리장치의 음전압 공급장치. - Google Patents

메모리장치의 음전압 공급장치. Download PDF

Info

Publication number
KR100880835B1
KR100880835B1 KR1020070000407A KR20070000407A KR100880835B1 KR 100880835 B1 KR100880835 B1 KR 100880835B1 KR 1020070000407 A KR1020070000407 A KR 1020070000407A KR 20070000407 A KR20070000407 A KR 20070000407A KR 100880835 B1 KR100880835 B1 KR 100880835B1
Authority
KR
South Korea
Prior art keywords
negative voltage
unit
memory device
temperature
flag
Prior art date
Application number
KR1020070000407A
Other languages
English (en)
Other versions
KR20080063885A (ko
Inventor
이강설
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070000407A priority Critical patent/KR100880835B1/ko
Priority to US11/819,786 priority patent/US7969795B2/en
Publication of KR20080063885A publication Critical patent/KR20080063885A/ko
Application granted granted Critical
Publication of KR100880835B1 publication Critical patent/KR100880835B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 온도에 따라 다른 레벨의 음전압을 공급하는 메모리장치의 음전압 공급장치에 관한 것으로, 이를 위해 본 발명에 의한 음전압 공급장치는, 온도정보 출력장치로부터 출력되는 출력코드를 입력받아 메모리장치의 온도정보를 포함하는 플래그신호들을 출력하는 플래그신호 생성부; 및 음전압을 감지하여 음전압 펌핑동작 여부를 결정하는 감지신호를 출력하며, 상기 플래그신호들에 따라 음전압을 감지하는 레벨이 변화하는 음전압감지부를 포함한다.
Figure R1020070000407
음전압, 메모리장치

Description

메모리장치의 음전압 공급장치.{Negative Voltage supplying unit of Memory Device}
도 1은 종래의 음전압 공급장치의 블록도
도 2는 도 1의 음전압감지부(10)의 상세 회로도
도 3은 도 1의 오실레이터부(20)의 상세 회로도
도 4는 도 1의 펌프제어부(30)의 상세 회로도이며, 도 5는 펌프제어부(30)의 동작 타이밍도
도 6은 도 1의 차지펌프부(40)의 상세 회로도
도 7은 온도정보 출력장치의 일실시예 구성도
도 8은 본 발명에 따른 메모리장치의 음전압 공급장치의 일실시예 구성도
도 9는 도 8의 음전압감지부(820)의 일실시예 구성도
도 10은 본 발명에 따른 음전압 공급장치에서 온도에 따라 생성되는 음전압의 레벨을 도시한 그래프
*도면의 주요 부분에 대한 부호의 설명
810: 플래그신호 생성부 820: 음전압감지부
830: 오실레이터부 840: 펌프제어부
850: 차지펌프부 910: 제1저항부
920: 제2저항부
본 발명은 메모리장치에 관한 것으로, 더욱 자세하게는 반도체 메모리장치 내에서 접지전압보다 더 낮은 음전압을 만들어내는 음전압 공급장치에 관한 것이다.
메모리장치가 음전압을 필요로 하는 이유는 네가티브(Negative) 워드라인(Word Line) 구동방식을 사용하기 위해서이다. 네가티브 워드라인 구동방식이란 워드라인 드라이버가 워드라인을 구동하는데 있어서, 워드라인을 인에이블 시킬 때는 워드라인에 고전압 VPP를 공급하고 워드라인을 디스에이블 시킬 때는 워드라인에 접지전압(VSS)보다 낮은 음전압(VBBW)을 공급하는 방식을 말한다.
즉, 일반적으로 워드라인을 구동할 때에는 워드라인 디스에이블 시 워드라인에 접지전압(VSS)을 공급하지만, 네가티브(negative) 워드라인 구동방식에서는 워드라인 디스에이블시 워드라인에 접지전압(VSS) 보다도 낮은 음전압(VBBW)을 공급한다.
이러한 네가티브 워드라인 구동방식을 사용하게 되면 리프래쉬(refresh) 특 성이 향상되고, 다른 AC파라미터들이 개선되는 효과가 있다. 특히, 워드라인이 디스에이블 되는 전위로 접지전압(VSS)보다 낮은 음전압(VBBW)를 사용하게 되어 셀(Cell)의 정보보유 시간(retention time)을 늘려 리프래쉬 주기를 증가시키게 된다. 또한, 낮은 Vcc사용시 VPP버든(burden)을 감소시킬 수 있으며 TWR(write recovery time)을 개선한다는 장점이 있기 때문에 네가티브 워드라인 구동방식이 채용된다.
도 1은 종래의 음전압 공급장치의 블록도이다.
도면에 도시된 바와 같이, 종래의 음전압 공급장치는 음전압감지부(10), 오실레이터부(20), 펌프제어부(30) 및 차지펌프부(40)를 포함하여 구성된다.
음전압감지부(10)는 음전압(VBBW)의 레벨을 감지하는 부분으로 차지펌프부(40)를 구동할 것인지 말 것인지의 여부를 결정하는 감지신호(bbweb)를 출력한다. 오실레이터부(20)는 감지신호(bbweb)를 입력받아 주기적인 신호(osc)를 출력하며, 펌프제어부(30)는 오실레이터의 출력신호(osc)에 응답하여 펌프 제어신호들(p1, p2, g1, g2)을 출력한다. 마지막으로 차지펌프부(40)는 펌프제어신호들(p1, p2, g1, g2)에 응답하여 음전압(VBBW)을 펌핑하게 된다.
즉, 음전압감지부(10)에서 감지한 음전압(VBBW)의 레벨이 충분히 낮은 경우에는 펌핑동작을 중단하고, 음전압감지부(10)에서 감지한 음전압(VBBW)의 레벨이 높은 경우에는 차지펌프부(40)에서 음전압(VBBW) 펌핑동작을 하게 된다.
도 2는 도 1의 음전압감지부(10)의 상세 회로도이다.
도면은 보면, 트랜지스터 P01의 게이트에 접지전압(VSS) 트랜지스터 P02의 게이트에 음전압(VBBW)이 각각 인가된다. 트랜지스터 P01과 P02는 선형 영역(linear region)에서 동작하며, 저항 역할을 하여 고전위(VCORE)와 저전위(VSS)의 전압을 분배한다. 예를 들어 음전압(VBBW)의 절대값이 낮아서(음전압 자체는 높은 것을 의미한다.) 트랜지스터 P02의 저항이 커지게 되면 DET노드의 전위는 올라가게 되어 인버터 I03에서는 감지신호(bbweb)가 '로우'로 출력될 것이며, 음전압(VBBW)의 절대값이 높아서 트랜지스터 P03의 저항이 작아지면 DET노드의 전위는 내려가고 인버터 I03에서는 감지신호(bbweb)가 '하이'로 출력될 것이다.
즉, 음전압감지부(10)는 접지전압(VSS) 및 음전압(VBBW)을 각각 인가받는 트랜지스터 P01,P02의 전압분배에 의해서 음전압(VBBW)의 레벨을 감지한다.
도 3은 도 1의 오실레이터부(20)의 상세 회로도이다.
도면에 도시된 바와 같이, 오실레이터부(20)는 감지신호(bbweb)를 입력받는 노아게이트(21)와 인버터들(I04~09)로 구성된 링오실레이터(ring oscillator) 형태 구성될 수 있다.
노아게이트(21)에 감지신호(bbweb)가 '하이'로 입력되면 노아게이트(21)는 항상 '로우' 신호를 출력하며, 감지신호(bbweb)가 '로우'로 입력되면 노아게이트(21)는 인버터의 역할을 수행하여 링 형태로 연결된 인버터들(I04~09)에 의해서 일정한 주기를 가진 신호를 출력한다.
도 4는 도 1의 펌프제어부(30)의 상세 회로도이며, 도 5는 펌프제어부(30)의 동작 타이밍도이다.
도면에 도시된 바와 같이, 펌프제어부(30)는 낸드게이트들(31, 32) 및 다수 의 인버터들(I10~19)을 구비하여 차지펌프부(40)를 제어할 제어신호들(p1, p2, g1, g2)를 출력한다. 제어신호 p1, p2는 차지펌프부(40)가 펌핑 동작을 하도록 하는 신호들이며, 제어신호 g1, g2는 일종의 프리차지 신호이다.
도 6은 도 1의 차지펌프부(40)의 상세 회로도이다.
차지펌프부(40)는 음전압(VBBW)를 생성하는 역할을 하며, 도면에 도시된 바와 같이, 제어신호들을 자신의 소스와 드레인이 연결된 노드에 인가받아 캐패시터로 동작하는 PMOS트랜지스터들(41, 42, 43, 44)을 포함하여 구성된다.
그 동작을 간단히 설명하면, p1, p2신호들의 인가에 의해 음전압(VBBW)의 펌핑을 하게되고 g1, g2 신호들의 인가에 의해 a, b노드의 전위를 접지전압(VSS)으로 만든다.
메모리장치에서는 상술한 바와 같이 음전압 공급장치를 구성하여 음전압(VBBW)을 만들고 이를 셀(Cell)트랜지스터를 오프시키는 전위, 즉 워드라인 디스에이블 전위로 사용하여 네가티브 워드라인 구동을 한다.
셀트랜지스터의 누설(leakage)전류는 온도가 높아질수록 많아지는 특성을 가지기 때문에, 고온(hot temp)에서는 음전압(VBBW)이 많이 낮아야 하지만 상온(room temp) 저온(low temp)에서는 음전압(VBBW)의 값이 많이 낮을 필요가 없다. 따라서 온도에 상관없이 일정한 음전압(VBBW)을 발생하는 종래의 음전압 공급장치를 사용할 경우 상온 저온에서 음전압(VBBW)의 펌핑에 쓸데없이 많은 전류를 소모하게 되는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 온도에 따라 다른 레벨의 음전압(VBBW)을 발생하는 음전압 공급장치를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 음전압 공급장치는, 메모리장치의 온도정보를 제공하는 온도정보 제공부; 및 상기 온도정보 제공부로부터 받은 온도정보를 이용하여 온도에 따라 다른 레벨의 음전압을 펌핑하는 음전압 펌핑장치를 포함하여 메모리장치의 온도에 따라 다른 레벨의 음전압을 펌핑하는 것을 특징으로 한다.
상기한 본 발명에 따른 음전압 공급장치의 일실시예는, 온도정보 출력장치로부터 출력되는 출력코드를 입력받아 메모리장치의 온도정보를 포함하는 플래그신호들을 출력하는 플래그신호 생성부; 및 음전압을 감지하여 음전압 펌핑동작 여부를 결정하는 감지신호를 출력하며, 상기 플래그신호들에 따라 음전압을 감지하는 레벨이 변화하는 음전압감지부를 포함한다.
또한, 상기 음전압감지부는, 상기 메모리장치의 온도가 높은 경우에는 상기 음전압을 감지하는 레벨을 낮추며, 상기 메모리장치의 온도가 낮은 경우에는 상기 음전압을 감지하는 레벨을 높이는 것을 특징으로 할 수 있다.
본 발명은 메모리장치의 온도정보를 얻기 위해 온도정보 출력장치(ODTS: On Die Thermal Sensor)를 사용하는데 온도정보 출력장치에 대해서 간단히 알아본다.
온도정보 출력장치는 메모리장치에서 리프레쉬 주기를 제어하기 위해서 주로 사용된다.
리프레쉬에 필요한 전력소모를 줄이는 시도중 하나는 리프레쉬 주기를 온도에 따라 변화시키는 것이다. 디램에서의 데이터 보유 타임은 온도가 낮아질수록 길어진다. 따라서, 온도 영역을 여러 영역들로 분할하여 두고 낮은 온도영역에서는 리프레쉬 클럭의 주파수를 상대적으로 낮추어주면 전력의 소모는 줄어들 것임에 틀림없다. 따라서, 디램 내부에 온도를 정확하게 감지하고, 감지한 온도의 정보를 출력해 줄 수 있는 장치로 온도정보 출력장치를 사용해오고 있다.
도 7은 온도정보 출력장치의 구성도이다.
도 7에 도시된 바와 같이, 종래의 온도정보 출력장치는 온도감지수단(710)과 트리밍(trimming)수단(720)을 포함하는 밴드갭(bandgap)부(700)와 전압비교수단(760), 카운터(counter)수단(770), 컨버팅(converting)수단(780)을 포함하는 트랙킹(tracking)부(750)를 포함하여 구성된다.
구체적으로 온도감지수단(710)은 소자의 온도나 전원전압의 변화에 영향을 받지 않는 밴드갭(bandgap)회로 중에서 바이폴라 접합 트랜지스터(BJT - Bipolar Junction Transistor)의 베이스-이미터 전압(Vbe)의 변화가 약 -1.8mV/℃인 것을 이용함으로써 온도를 감지한다. 그리고 미세하게 변동되는 바이폴라 접합 트랜지스터(BJT)의 베이스-이미터 전압(Vbe)을 증폭함으로써 온도에 1:1로 대응하는 제1전 압(Vtemp)을 출력한다. 즉, 반도체장치의 온도가 높을수록 낮은 바이폴라 접합 트랜지스터(BJT)의 베이스-이미터 전압(Vbe)을 출력한다.
또한, 컨버팅수단(780)은 디지털-아날로그 변환기(DAC : Digital Analog Converter)로서 카운터수단(770)으로부터 출력되는 디지털 값인 온도제어코드에 응답하여 아날로그 전압값인 제2전압(DACOUT)을 출력한다. 이때, 제2전압(DACOUT)은 트리밍수단(720)에서 출력되는 최대변동전압(VULIMIT)과 최소변동전압(VLLIMIT)에 따라서 결정된다.
그리고, 전압비교수단(760)은 제1전압(Vtemp)과 제2전압(DACOUT)을 비교하여 제1전압(Vtemp)의 전위레벨이 제2전압(DACOUT)의 전위레벨보다 작은 전위레벨일 경우 카운터수단(770)에서 미리 설정된 디지털 코드를 감소시키도록 하는 감소신호(DEC)를 출력하고, 제1전압(Vtemp)의 전위레벨이 제2전압(DACOUT)의 전위레벨보다 큰 전위레벨일 경우 카운터수단(770)의 미리 설정된 디지털 코드를 증가시키도록 하는 증가신호(INC)를 출력한다.
또한, 카운터수단(770)은 전압비교수단(760)으로부터 제어신호인 증가신호(INC) 혹은 감소신호(DEC)를 입력받아서 내부에 미리 설정된 디지털 값을 증가시키거나 감소시켜서 온도정보를 가지고 있는 온도제어코드를 출력한다.
그리고 트리밍(trimming)수단(720)은 반도체 소자의 온도나 전원전압의 변화에 영향을 받지 않는 밴드갭(bandgap)회로에서 출력되는 기준전압(Vref)을 입력받아 반도체 소자의 온도나 전원전압의 변화에 영향을 받지 않는 최대변동전압(VULIMIT)과 최소변동전압(VLLIMIT)을 출력한다. 이때, 반도체소자는 생산과정에 서 각 다이(die)마다 온도에 대한 바이폴라 접합 트랜지스터(BJT)의 베이스-이미터 전압(Vbe)의 범위가 다르기 때문에 온도보상의 정확도를 높이기 위해서 미리 외부장치를 통해서 기준전압(Vref)의 전위레벨을 설정한다. 최대변동전압(VULIMIT)의 전위레벨과 최소변동전압(VLLIMIT)은 일정한 전압 차이를 갖는다.
상술한 밴드갭부(700)와 트랙킹부(750)의 동작에 의해 제2전압(DACOUT)은 제1전압(Vtemp)을 트랙킹(tracking)하게 되고, 트랙킹이 끝난 후 카운터수단(770)에 저장되어 있는 디지털 코드는 현재의 온도정보를 나타내는 디지털코드가 된다.
일반적으로 온도정보 출력장치에서 출력된 온도정보를 나타내는 디지털코드는 플래그신호 생성부를 통해 온도정보를 나타내는 플래그신호들로 바뀐 뒤 리프레쉬 주기를 제어하게 되는데, 이에 대해서는 본 발명과 함께 설명하기로 한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 8은 본 발명에 따른 메모리장치의 음전압 공급장치의 일실시예 구성도이다.
본 발명에 따른 음전압 공급장치는, 온도정보 출력장치로부터 출력되는 출력코드를 입력받아 메모리장치의 온도정보를 포함하는 플래그신호들(TEMPA, TEMPB, TEMPC)을 출력하는 플래그신호 생성부(810); 및 음전압(VBBW)을 감지하여 감지신호를 출력하며, 플래그신호들(TEMPA, TEMPB, TEMPC)에 따라 음전압(VBBW)을 감지하는 레벨이 변화하는 음전합감지부(820)를 포함하여 온도에 따라 다른 레벨의 음전압(VBBW)을 생성한다.
플래그신호 생성부는(810), 온도정보 출력장치(ODTS)로부터 출력되는 메모리장치의 온도정보를 포함하는 디지털코드를 입력받아 온도정보를 포함하는 플래그신호들(TEMPA, TEMPB, TEMPC)을 생성한다. 플래그신호들(TEMPA, TEMPB, TEMPC)은 메모리장치의 온도가 어떠한 기준온도 사이에 있는지에 따라 다르게 출력된다.
예를 들어, 메모리장치의 온도가 기준온도 A보다 작은 경우 TEMPA='로우', TEMPB='로우', TEMPC='로우' 가 된다. 메모리장치의 온도가 기준온도 A와 B사이에 있는 경우에는 TEMPA='하이', TEMPB='로우', TEMPC='로우'가 된다. 메모리장치의 온도가 기준온도 B와 C사이에 있는 경우에는 TEMPA='하이', TEMPB='하이', TEMPC='로우'가 된다. 또한, 메모리장치의 온도가 기준온도 C보다 높은 경우에는 TEMPA='하이', TEMPB='하이', TEMPC='하이'가 된다. 즉 온도가 높아질수록 플래그신호들 (TEMPA, TEMPB, TEMPC)중 논리'하이'로 출력되는 신호의 갯수가 많아진다.
플래그신호 생성부(810)는 온도정보 출력장치로부터 출력되는 디지털코드를 이용하여 상술한 플래그신호들(TEMPA, TEMPB, TEMPC)을 생성하는 부분으로, 기존의 메모리장치에서도 온도정보를 이용해 온도구간별로 리프래쉬(refresh) 주기를 조절하기 위해서 사용되던 부분이다. 온도정보 출력장치의 디지털 코드를 코딩하여 플래그신호들(TEMPA, TEMPB, TEMPC)을 생성하는 것을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 구현할 수 있으므로, 이에 대한 더 이상의 설명은 생략하기로 한다.
또한, 도면에는 플래그신호 생성부(810)가 온도정보 출력장치 외부에 도시되었지만 필요에 따라 플래그신호 생성부(810)는 온도정보 출력장치 내부에 위치하는 것도 가능하다.
음전압감지부(820)는, 음전압(VBBW)을 감지하여 음전압(VBBW) 펌핑동작 여부를 결정하는 감지신호(bbweb)를 출력하며, 상기 플래그신호들(TEMPA, TEMPB, TEMPC)에 따라 음전압(VBBW)을 감지하는 레벨이 변화한다. 상세하게, 메모리장치의 온도가 높은 경우에는 음전압(VBBW)을 감지하는 레벨을 낮추며, 메모리장치의 온도가 낮은 경우에는 음전압(VBBW)을 감지하는 레벨을 높이는 것을 특징으로 한다.
음전압감지부(820)에서 출력되는 감지신호(bbweb)는 그 신호의 논리레벨에 따라서 음전압(VBBW) 펌핑동작을 할 것인지 여부를 결정하게 된다. 즉, 감지신호(bbweb)의 논리레벨이 '하이'인 경우에는 음전압(VBBW) 펌핑동작을 하며, 감지신호(bbweb)의 논리레벨이'로우'이면 음전압(VBBW) 펌핑동작은 멈추게 된다.
종래의 음전압감지부는 온도에 상관없이 감지신호(bbweb)를 '하이'에서 '로우'로 또는 '로우'에서 '하이'로 천이하게 하는 음전압(VBBW)의 레벨이 일정했다. 하지만 본 발명의 음전압감지부(820)는 온도에 따라 감지신호(bbweb)가 바뀌는 음전압(VBBW)의 레벨이 변하므로, 고온에서는 더욱 낮은 음전압(VBBW)을 펌핑하고, 저온에서는 고온에서보다는 높은 음전압(VBBW)을 펌핑하여 전류 소모를 줄이게 된다.
오실레이터부(830)는 감지신호(bbweb)를 입력받아 주기적인 신호(osc)를 출력하는 역할을 하며, 펌프제어부(840)는 오실레이터부(830)의 출력신호(osc)에 응 답하여 펌프 제어신호들(p1, p2, g1, g2)을 출력하고, 차지펌프부(850)는 펌프 제어신호들(p1, p2, g1, g2)에 응답하여 음전압(VBBW)을 생성한다. 오실레이터부(830), 펌프제어부(840), 차지펌프부(850)는 종래의 음전압 공급장치에서 사용되던 것들과 동일하게 구성될 수 있으며, 경우에 따라서는 펌프제어부(840)는 생략하고 직접 오실레이터부(830)가 차지펌프부(850)를 제어하게 설계될 수도 있다. 이러한 부분은 종래에 널리 알려져 있으므로 더 이상의 설명은 생략하기로 한다.
상기한 실시예는 메모리장치의 온도정보를 제공하는 온도정보 제공부를 온도정보 출력장치와 플래그신호 생성부(810)로 구성하고, 온도정보 제공부(온도정보 출력장치+810)로부터 공급된 온도정보를 이용하여 다른 레벨의 음전압을 펌핑하는데 있어서 음전압의 감지레벨을 온도에 따라 다르게 한 일실시예이다. 본 발명의 기본 사상은 온도정보를 이용하여 온도에 따라 다른 레벨의 음전압을 생성한다는 것으로, 온도정보 제공부로부터 공급된 온도정보를 이용하여 음전압의 감지레벨이 아닌 음전압을 펌핑하는 레벨 자체를 다르게 하는 등 다른 실시예 또한 가능하다.
도 9는 도 8의 음전압감지부(820)의 일실시예 구성도이다.
음전압감지부(820)는 도면에 도시된 바와 같이, 접지전압(VSS)의 제어에 따라 변화하는 저항값을 가지며 제1노드(DET)와 고전위(VCORE)를 연결하는 제1저항부(910); 및 음전압(VBBW)의 제어에 따라 변화하는 저항값을 가지며 제1노드(DET)와 저전위(VSS)를 연결하는 제2저항부(920)를 포함한다. 음전압감지부(820)는 제1및 제2저항부(910, 920)에 의해 전압분배된 제1노드(DET)의 전위를 이용하여 음전압(VBBW)을 감지하며, 제1저항부(910)는 또는 제2저항부(920)는 플래그신호 들(TEMPA, TEMPB, TEMPC)에 의해서도 저항값이 변하는 것을 특징으로 한다.
제1저항부(910)는, 접지전압(VSS)을 게이트에 인가받는 직렬로 연결된 PMOS트랜지스터들(Q1, Q2, Q3, Q4, Q5)을 포함하여 이들이 저항의 역할을 하며, 플래그신호들(TEMPA, TEMPB, TEMPC)을 게이트에 입력받아 이들 각각을 개방 단락하여 온도에 따라 제1저항부(910)의 저항값을 변경시키는 NMOS트랜지스터들(Q6, Q7, Q8)을 포함하여 구성될 수 있다.
제2저항부(920)는, 음전압(VBBW)을 게이트에 인가받으며, 자시의 드레인 소스 전송선로로 제1노드(DET)와 저전위를 연결하는 PMOS트랜지스터(Q9)를 포함하여 구성될 수 있다.
그리고, 제1노드(DET)에 직렬로 연결된 인버터(I91, I92, I93)들은 제1노드(DET)의 전압 레벨에 따라 감지신호(bbweb)를 출력한다.
그 동작을 보면, 제1저항부(910)와 제2저항부(920)는 고전위(VCORE)와 저전위(VSS)의 전압을 분배하여 제1노드(DET)의 전압을 형성한다. 이때 종래와는 다르게 제1저항부(910)의 저항값이 온도 정보를 가지는 플래그신호들(TEMPA, TEMPB, TEMPC)에 의해서도 변하기 때문에 제1노드(DET)의 전압 레벨도 온도에 따라 다르게 형성된다. 도면에서는 고전위로 VCORE, 저전위로 VSS를 사용하였으나, 이는 하나의 예시일 뿐이며 고전위 또는 저전위로 여러 가지의 전위를 사용하는 것이 가능하다.
즉, 온도가 높을수록 제1저항부(910)의 저항값은 작아져서 제1노드(DET)의 전압 레벨을 높이게 되는데, 이때는 음전압(VBBW)이 더 낮아서 제2저항부(920)의 저항값이 더 작아져야만 감지신호(bbweb)가 '하이'로 출력되고 차지펌프부(850)의 펌핑동작을 멈추게 할 것이다.
상기한 바와 같이 음전압감지부(820)를 구성하면, 음전압공급장치(도 8)는 고온에서는 더욱 낮은 전압의 음전압(VBBW)을 생성하고, 저온에서는 보다 높은 전압의 음전압(VBBW)을 생성하게 된다.
도 9에 도시된 음전압감지부(820)는, 제1저항부(910)가 온도가 높을수록 작은 저항값을 갖게 설계되었다. 하지만, 반대로 제2저항부(920)가 온도가 높을수록 큰 저항값을 갖게 설계하더라도 본 발명이 이루고자 하는 목적을 달성하는 것이 가능하다.
이 경우에는 제2저항부(920)를, 저항을 형성하는 복수의 PMOS트랜지스터들과, 플래그신호들(TEMPA, TEMPB, TEMPC)에 따라 제2저항부(920)를 온도가 높을수록 더 많이 개방하는 NMOS트랜지스터들을 포함하여 구성하면 된다. 따라서 이 경우에는 플래그신호들(TEMPA, TEMPB, TEMPC)을 생성할 때 온도가 높을수록 '로우' 신호가 많이 출력되게 설계하던지, 아니면 기존의 플래그신호들(TEMPA, TEMPB, TEMPC)을 입력받지만 인버터로 반전하여 입력받게 설계하던지 둘 중 하나의 방식을 선택하여 설계하면 된다.
즉, 본 발명의 목적을 달성하기 위해서 반드시 제1저항부(910)의 저항값만이 플래그신호들(TEMPA, TEMPB, TEMPC)에 의해 변하게 설계할 필요는 없으며, 제1저항부(910) 혹은 제2저항부(920) 둘 중 하나가 플래그신호들(TEMPA, TEMPB, TEMPC)에 의해서도 저항값이 변하게 설계하면 된다.
도 10은 본 발명에 따른 음전압 공급장치에서 온도에 따라 생성되는 음전압 의 레벨을 도시한 그래프이다.
그래프를 보면, 본 발명에 따른 음전압 공급장치는 온도가 높을수록 더욱 낮은 값을 갖는 음전압을 생성함을 확인할 수 있다.
본 발명의 기술 사상은 상기 바람직한 일실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
상술한 본 발명에 따른 메모리장치의 음전압 공급장치는, 메모리장치의 온도가 높을 때에는 충분히 낮은 음전압을 발생시켜 셀트랜지스터의 누설전류를 줄이는 것이 가능하고, 메모리장치의 온도가 낮을 때에는 고온에서보다는 높은 음전압을 발생시켜 전류 소모를 줄일 수 있다는 장점이 있다.

Claims (12)

  1. 삭제
  2. 온도정보 출력장치로부터 출력되는 출력코드를 입력받아 메모리장치의 온도정보를 포함하는 플래그신호들을 출력하는 플래그신호 생성부; 및
    음전압을 감지하여 음전압 펌핑동작 여부를 결정하는 감지신호를 출력하며, 상기 플래그신호들에 따라 음전압을 감지하는 레벨이 변화하는 음전압감지부를 포함하며,
    상기 음전압감지부는, 접지전압의 제어에 따라 변화하는 저항값을 가지며 제1노드와 고전위를 연결하는 제1저항부; 및 음전압의 제어에 따라 변화하는 저항값을 가지며 상기 제1노드와 저전위를 연결하는 제2저항부를 포함하여 전압분배된 상기 제1노드의 전위를 이용하여 음전압을 감지하며,
    상기 제1저항부 또는 상기 제2저항부 중 하나는 상기 플래그신호들에 의해서도 저항값이 변경되는 것을 특징으로 하는 메모리장치의 음전압 공급장치.
  3. 제 2항에 있어서,
    상기 음전압감지부는,
    상기 메모리장치의 온도가 높은 경우에는 상기 음전압을 감지하는 레벨을 낮추며, 상기 메모리장치의 온도가 낮은 경우에는 상기 음전압을 감지하는 레벨을 높이는 것을 특징으로 하는 메모리장치의 음전압 공급장치.
  4. 제 3항에 있어서,
    상기 제1저항부는,
    상기 접지전압을 게이트에 인가받는 직렬로 연결된 PMOS트랜지스터들을 포함하며, 상기 플래그신호들에 의해 상기 PMOS트랜지스터들 각각을 개방 또는 단락하는 것을 특징으로 하는 메모리장치의 음전압 공급장치.
  5. 제 4항에 있어서,
    상기 PMOS트랜지스터들 각각의 개방 또는 단락은,
    플래그신호 하나씩을 자신의 게이트에 인가받으며, 자신의 드레인 소스가 상기PMOS트랜지스터들의 소스 드레인에 연결된 NMOS트랜지스터들에 의해 이루어지는 것을 특징으로 하는 메모리장치의 음전압 공급장치.
  6. 제 3항에 있어서,
    상기 제2저항부는,
    상기 음전압을 게이트에 인가받으며, 자신의 드레인 소스 전송선로로 상기 제1노드와 상기 저전위를 연결하는 PMOS트랜지스터를 포함하여 구성된 것을 특징으로 하는 메모리장치의 음전압 공급장치.
  7. 제 3항에 있어서,
    상기 음전압감지부는,
    상기 제1노드에 직렬로 연결된 인버터들에 의해서 상기 감지신호를 출력하는 것을 특징으로 하는 메모리장치의 음전압 공급장치.
  8. 제 2항에 있어서,
    상기 플래그신호 생성부는,
    상기 메모리장치의 온도가 높을수록 상기 플래그신호들 중 논리'하이'값을 가지는 플래그신호의 갯수를 늘리는 것을 특징으로 하는 메모리장치의 음전압 공급장치.
  9. 제 2항에 있어서,
    상기 플래그신호 생성부는,
    상기 온도정보 출력장치 내에 구비되는 것을 특징으로 하는 메모리장치의 음전압 공급장치.
  10. 제 2항 내지 제 9항 중 어느 한 항에 있어서,
    상기 음전압 공급장치는,
    상기 감지신호를 입력받아 주기적인 신호를 출력하는 오실레이터부;
    상기 오실레이터부의 출력신호에 응답하여 펌프 제어신호들을 출력하는 펌프제어부; 및
    상기 펌프 제어신호들에 응답하여 상기 음전압을 생성하는 차지펌프부
    를 포함하는 것을 특징으로 하는 메모리장치의 음전압 공급장치.
  11. 삭제
  12. 삭제
KR1020070000407A 2007-01-03 2007-01-03 메모리장치의 음전압 공급장치. KR100880835B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070000407A KR100880835B1 (ko) 2007-01-03 2007-01-03 메모리장치의 음전압 공급장치.
US11/819,786 US7969795B2 (en) 2007-01-03 2007-06-29 Negative voltage generator for use in semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070000407A KR100880835B1 (ko) 2007-01-03 2007-01-03 메모리장치의 음전압 공급장치.

Publications (2)

Publication Number Publication Date
KR20080063885A KR20080063885A (ko) 2008-07-08
KR100880835B1 true KR100880835B1 (ko) 2009-02-02

Family

ID=39583746

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070000407A KR100880835B1 (ko) 2007-01-03 2007-01-03 메모리장치의 음전압 공급장치.

Country Status (2)

Country Link
US (1) US7969795B2 (ko)
KR (1) KR100880835B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8724420B2 (en) * 2011-05-11 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM write assist apparatus
JP2014147044A (ja) * 2013-01-30 2014-08-14 Toshiba Corp 半導体集積回路
KR20160105103A (ko) * 2015-02-27 2016-09-06 에스케이하이닉스 주식회사 내부 전압 생성 회로
CN105529907A (zh) * 2015-12-11 2016-04-27 中国航空工业集团公司西安航空计算技术研究所 一种dc-dc负压产生电路及方法
US11320322B2 (en) * 2019-04-09 2022-05-03 Winbond Electronics Corp. Temperature sensor evaluation method
US11144081B2 (en) * 2019-10-14 2021-10-12 Himax Technologies Limited Bandgap voltage generating apparatus and operation method thereof
US11676669B2 (en) * 2021-03-18 2023-06-13 Macronix International Co., Ltd. Piecewise linear and trimmable temperature sensor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7009904B2 (en) * 2003-11-19 2006-03-07 Infineon Technologies Ag Back-bias voltage generator with temperature control
KR20060066215A (ko) * 2004-12-13 2006-06-16 주식회사 하이닉스반도체 기판 바이어스 전압 검출기
KR20070019066A (ko) * 2005-08-11 2007-02-15 삼성전자주식회사 온도에 따라 제어되는 네거티브 전압으로 디스차아지하는반도체 메모리 장치

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4142114A (en) * 1977-07-18 1979-02-27 Mostek Corporation Integrated circuit with threshold regulation
US5553295A (en) * 1994-03-23 1996-09-03 Intel Corporation Method and apparatus for regulating the output voltage of negative charge pumps
JP3510335B2 (ja) * 1994-07-18 2004-03-29 株式会社ルネサステクノロジ 半導体記憶装置、内部電源電圧発生回路、内部高電圧発生回路、中間電圧発生回路、定電流源、および基準電圧発生回路
US6335893B1 (en) * 1997-06-16 2002-01-01 Hitachi, Ltd. Semiconductor integrated circuit device
US6055186A (en) * 1998-10-23 2000-04-25 Macronix International Co., Ltd. Regulated negative voltage supply circuit for floating gate memory devices
US7043565B1 (en) 2000-08-11 2006-05-09 National Instruments Corporation System and method for transferring data over an external transmission medium
KR100464437B1 (ko) 2002-11-20 2004-12-31 삼성전자주식회사 온칩 ｄｃ 전류 소모를 최소화할 수 있는 ｏｄｔ 회로와ｏｄｔ 방법 및 이를 구비하는 메모리장치를 채용하는메모리 시스템
KR100502664B1 (ko) 2003-04-29 2005-07-20 주식회사 하이닉스반도체 온 다이 터미네이션 모드 전환 회로 및 그방법
US7266031B2 (en) * 2003-11-19 2007-09-04 Infineon Technologies Ag Internal voltage generator with temperature control
US6980020B2 (en) 2003-12-19 2005-12-27 Rambus Inc. Calibration methods and circuits for optimized on-die termination
KR100515068B1 (ko) 2003-12-19 2005-09-16 주식회사 하이닉스반도체 반도체 기억 소자의 온 다이 터미네이션을 위한 회로 및방법
KR100528164B1 (ko) 2004-02-13 2005-11-15 주식회사 하이닉스반도체 반도체 기억 소자에서의 온 다이 터미네이션 모드 전환회로 및 그 방법
KR100578649B1 (ko) 2004-04-20 2006-05-11 주식회사 하이닉스반도체 온-다이 터미네이션 제어 회로 및 온-다이 터미네이션제어 신호 생성 방법
US7454586B2 (en) * 2005-03-30 2008-11-18 Intel Corporation Memory device commands
US7187612B2 (en) * 2005-04-29 2007-03-06 Infineon Technologies Ag Memory having power-up circuit
US7170810B1 (en) * 2005-06-16 2007-01-30 Altera Corporation Stable programming circuitry for programmable integrated circuits
KR100748555B1 (ko) * 2005-06-28 2007-08-10 삼성전자주식회사 반도체 메모리 장치의 기판 바이어스 전압 발생 회로
KR100733407B1 (ko) * 2005-06-30 2007-06-29 주식회사 하이닉스반도체 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기
US7454640B1 (en) * 2005-08-18 2008-11-18 National Semiconductor Corporation System and method for providing a thermal shutdown circuit with temperature warning flags
KR100832029B1 (ko) * 2006-09-28 2008-05-26 주식회사 하이닉스반도체 온도 정보 출력 장치 및 그를 갖는 반도체 소자
KR100810061B1 (ko) * 2006-11-02 2008-03-05 주식회사 하이닉스반도체 반도체 메모리 소자의 온도 정보 출력장치 및 내부온도 측정방법
KR100834403B1 (ko) * 2007-01-03 2008-06-04 주식회사 하이닉스반도체 안정적인 셀프리프레쉬 동작을 수행하는 메모리장치 및셀프리프레쉬주기 제어신호 생성방법
KR100834402B1 (ko) * 2007-01-03 2008-06-04 주식회사 하이닉스반도체 온도정보 출력장치 및 온도정보 출력장치의 온도정보출력방법, 이를 포함하는 메모리장치
JP4660526B2 (ja) * 2007-09-21 2011-03-30 株式会社東芝 負電圧検知回路を備えた半導体集積回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7009904B2 (en) * 2003-11-19 2006-03-07 Infineon Technologies Ag Back-bias voltage generator with temperature control
KR20060066215A (ko) * 2004-12-13 2006-06-16 주식회사 하이닉스반도체 기판 바이어스 전압 검출기
KR20070019066A (ko) * 2005-08-11 2007-02-15 삼성전자주식회사 온도에 따라 제어되는 네거티브 전압으로 디스차아지하는반도체 메모리 장치

Also Published As

Publication number Publication date
US20080159043A1 (en) 2008-07-03
US7969795B2 (en) 2011-06-28
KR20080063885A (ko) 2008-07-08

Similar Documents

Publication Publication Date Title
KR100911866B1 (ko) 내부전압 생성회로를 포함하는 반도체 메모리장치
KR100880835B1 (ko) 메모리장치의 음전압 공급장치.
KR100577560B1 (ko) 온도감지 데이터에 응답하는 내부회로를 갖는 반도체메모리장치
KR100807594B1 (ko) 온도 정보 출력장치 및 그를 구비하는 반도체소자
KR100804627B1 (ko) 레벨 검출회로 및 방법과, 반도체 메모리 장치의 기판바이어스 전압 발생회로 및 방법
KR20050067520A (ko) 온도변화에 따라 최적의 리프레쉬 주기를 가지는 반도체메모리 장치
US8896366B2 (en) Internal voltage generation circuit of semiconductor device and method for operating the same
KR100757919B1 (ko) 반도체 메모리 장치의 내부 전압 생성 회로 및 방법
KR20070036642A (ko) 온도 보상된 셀프리프레쉬 주기를 위한 메모리 장치
KR100808054B1 (ko) 저전력 온도정보 출력장치
US7768843B2 (en) Semiconductor memory device for generating back-BIAS voltage with variable driving force
JP2002124084A (ja) 内部電圧レベル制御回路および半導体記憶装置並びにそれらの制御方法
US9647613B2 (en) Differential amplifier
KR100498505B1 (ko) 승압전압 발생회로 및 승압전압 발생방법
US7656222B2 (en) Internal voltage generator
US7990206B2 (en) Device for supplying temperature dependent negative voltage
KR100810063B1 (ko) 오실레이터 및 이를 포함하는 반도체장치의 전압펌핑회로
KR100843226B1 (ko) 온-칩 온도 센서 및 온도 검출 방법, 이를 이용한 리프레쉬제어 방법
KR100860975B1 (ko) 반도체장치의 내부전압 생성회로.
KR20060011588A (ko) 온도보상 발진회로
KR100520580B1 (ko) 반도체 메모리 장치
KR0169596B1 (ko) 메모리 소자의 셀프 리프레쉬 주기변환 장치
US20100052776A1 (en) Internal voltage generating circuit
KR20050082585A (ko) 반도체 장치의 온도감지회로
KR100316053B1 (ko) 고전위 발생장치의 Ｖｐｐ 레벨 감지기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111221

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee