CN105529907A - 一种dc-dc负压产生电路及方法 - Google Patents

Abstract

本发明提供一种DC-DC负压产生电路及方法，包括振荡器OSC,负压驱动电路driver，非交叠时钟产生电路、四个开关管和两个电容C_fly和C_out。首先，振荡器电路产生开关管切换所需的一定频率的时钟信号，负压驱动电路将该时钟信号的幅度和驱动能力转化为开关管需要的脉冲信号，然后利用非交叠时钟电路产生四路时钟电路，驱动开关管导通和截止，在电容的电荷转移下可产生需要的负压。该电路结构简单，利用反馈环路加快电路的响应时间并提高转换效率。DC-DC核心电路采用两个NMOS，两个PMOS高压管实现，栅电压控制开关为采用正反馈环路产生负压进行开关管的栅电压控制，确保输出负电压幅度达到与正电源电压基本一致，有效提高转换效率达95％以上。

Description

一种DC-DC负压产生电路及方法

技术领域

本发明属于为电子电路设计技术，涉及一种新型DC-DC负压产生电路和方法。

背景技术

DC-DC负压产生电路广泛应用于电子系统中，为满足电子系统的电气接口传输要求，通常需要产生共模点为0，正负电压对称的差分信号；在便携式设备中的电源设计中也需要提供负的电源。通常，人们会采用开关电容电路利用电荷转移产生负压，转换效率较高可达到70％～80％，相对损耗较大，且对电路的工艺要求较高，必须为全隔离性的MOS器件，并且V_GS的耐压也需在正负电源之间，版图面积大且对工艺提出更高的要求。

本发明采用一种反馈结构的CMOS开关电容实现负压产生电路，优点为拓扑结构简单，尺寸小，且对工艺的要求较低。电磁干扰低和转换效率高等优点，十分适合于便携式电子产品的电源设计。CMOS的开关电容变换器具有功耗低、集成度高和抗噪声能力强的优点。

发明内容

为了解决现有的负压产生电路转换效率低，对器件工艺要求高、版图面积大等技术问题，本发明提供一种反馈型DC-DC负压产生电路和方法，该方法首先利用交叉耦合的驱动电路产生一定的负压脉冲信号为开关管提供时钟驱动，开关电容利用电荷传递产生与正电源基本一致的负压输出，转换效率可以高达95％以上。

本发明的具体技术解决方案：

一种反馈型DC-DC负压产生电路，其特殊之处在于：

包括振荡器OSC：用于产生开关管切换所需的一定频率的时钟信号；

负压驱动电路：用于将时钟信号的幅度和驱动能力转化为开关管需要的脉冲信号；

非交叠时钟产生电路：用于将脉冲信号进行处理产生四路时钟电路，驱动开关管导通和截止；

开关电容电路：开关管(S1、S2、S3、S4)、电容C_fly和电容C_out；

开关管S1和开关管S3导通时，电容C_fly充电；

开关管S2和开关管S4导通时，将电容C_fly中电荷转移到电容C_OUT，

C_OUT的输出电压VCC向负压驱动电路供电。

上述负压驱动电路包括反相器I、NMOS管N1、NMOS管N2、NMOS管N3和NMOS管N4，NMOS管N1、NMOS管N2的栅极分别接反相器I的输入端和输出端，NMOS管N1、NMOS管N2的漏极均接地，NMOS管N1的源极、NMOS管N3的漏极和NMOS管N4的栅极连接，NMOS管N2的源极、NMOS管N3的栅极和NMOS管N4的漏极连接于a点，NMOS管N3和NMOS管N4的源极接C_OUT的输出端。(四个NMOS管通过交叉耦合连接方式形成正反馈产生负的输出电压VCC。)

上述非交叠时钟产生电路包括正非交叠时钟产生单元和负非交叠时钟产生单元，正非交叠时钟产生单元的输入端接振荡器OSC的输出端，负非交叠时钟产生单元的输入端接a点，正非交叠时钟产生单元的输出端输出一组相位不同的VDD-GND时钟信号，负非交叠时钟产生单元的输出端输出一组相位不同的GND-VCC时钟信号。

上述的开关管S1、开关管S3为PMOS管，开关管S2、开关管S4为NMOS管，开关管S1和开关管S2的栅端接正非交叠时钟产生单元的输出VDD-GND时钟信号，开关管S1的源极接VDD，开关管S1的漏极、开关管S2的源极以及电容C_fly的一端连接，开关管S2的漏极接GND，

开关管S3和开关管S4的栅极接负非交叠时钟产生单元的输出GND-VCC时钟信号，开关管S3的源极接GND，开关管S3的漏极、开关管S4的源极以及电容C_fly的另一端连接，开关管S4的漏极接VCC，电容C_OUT连接在VCC和GND之间。

一种反馈型DC-DC负压产生法，包括以下步骤：

1]产生时钟信号：

振荡器OSC产生时钟信号，时钟信号为VDD到GND的方波，时钟信号的频率在10K～10MHz之间；

2]产生负压脉冲信号：

负压驱动电路产生负压脉冲信号；

3]将脉冲信号进行处理产生四路时钟电路，驱动开关管导通和截止，产生电压VCC；

4]电压VCC作为负压驱动电路正反馈信号补偿负压脉冲信号，执行步骤2)，使得电压VCC无限接近-VDD。

本发明的所具有的优点：

1、本发明提供的反馈型DC-DC负压产生电路和方法，利用CMOS开关电容电路的电荷转移实现一种负压产生电路。

2、本发明的电路结构简单，精度高，而且利用输出的VCC反馈至负压驱动电路，形成正反馈环路，有效提高转换效率，降低输出电压纹波，可广泛应用于便携式系统的电源电路中。

附图说明

图1是本发明的方法的电路实现图；

附图标记说明：VDD：电源电压；VCC：输出负电压；S1，S3：PMOS开关管管；S2，S4：NMOS开关管；Driver：为负压驱动电路；非交叠时钟电路包括两路非交叠时钟产生电路；OSC：内部振荡器电路；C_FLY:飞电容，电荷转移的关键电容；C_OUT：输出负载电容，其中要求C_OUT＝10*C_FLY。

具体实施方式

下面结合附图和具体实施例，对本发明的技术方案进行清楚、完整地表述。显然，所表述的实施例仅是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提所获得的所有其他实施例，都属于本发明的保护范围。

本发明提供一种反馈型DC-DC负压产生电路，该方法包括以下步骤：

步骤1，产生时钟输出。

具体为，利用环振结构产生振荡波形，谐振频率为反相器的延迟时间和反相器的级数，它们之间的关系为 $\begin{array}{c}f=\frac{1}{2{\mathrm{n\τ}}_{PD}}\\ {\mathrm{\τ}}_{PD}=\frac{{\mathrm{\τ}}_r+{\mathrm{\τ}}_f}{2}\end{array}$

其中,n为环振的级数，τ_PD为反相器的延迟时间，它可以表示为反相器上升时间τ_r和τ_f的函数，如式：

${\mathrm{\τ}}_{PD}=\frac{{\mathrm{\τ}}_r+{\mathrm{\τ}}_f}{2}$

根据输出电压的要求，一般调节选取震荡频率为10K～1MHz之间。

步骤2，负压驱动电路，产生负压的时钟驱动信号。

具体为如图1中负压驱动电路所示，N1～N4均为NMOS器件，N1的栅极接反相器的输出，N2的栅极接反相器的输出，N3和N4交叉耦合输出负压的时钟信号。首先利用一个幅度较小的负的输出电压作为时钟的电源，产生负的幅度较小的时钟控制信号。开关控制栅极电压下降后，负的输出电压幅度增加，交叉耦合电路的负压幅度也增大，同时开关电容的输出幅度再次增加，构成一个正反馈环路，最终使得驱动电路的输出可达到(-VDD+2V_DS(sat))。

步骤3，开关电容电路。

电荷传递过程如下：第一步，开关管S1、S3导通而S2、S4关断时，VDD对飞电容C_FLY充电，则VCAP+＝VDD-VOP(VOP为PMOS管的工作时漏源间压降)，VCAP-＝0；第二部，开关管S1、S3关断而S2、S4导通时C_FLY将部分电荷转移给COUT，直到两电容电荷转移达到平衡，考虑到MOS开关管漏源之间的压降，不论C_FLY和C_OUT为多少，如果没有内部损耗总会试图让它们两端的电压相等；第三步，当电路状态最终达到平衡时，C_OUT高电位端接地使得其输出电压VOUT变为-VDD+V_OP+V_ON(V_ON为NMOS管的工作时漏源间压降)，当电路状态最终达到平衡时，输出端电压V_OUT＝-(VDD-V_OP-V_ON)。

本发明提供一种DC-DC负压产生电路和方法，该电路包括振荡器OSC,驱动电路driver，四个开关管S1～S4和两个电容C_fly和C_out等。

本发明提供的一种新型的DC-DC负压产生电路和方法，首先，振荡器电路产生开关管切换所需的一定频率的时钟信号，驱动电路将该信号的幅度和驱动能力转化为开关管需要的脉冲信号，然后驱动开关管导通和截止，在电容的电荷转移下可产生需要的负压。该电路结构简单，利用反馈环路加快电路的响应时间并提高转换效率。

以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (6)

1.一种DC-DC负压产生电路及方法，其特征在于：

包括振荡器OSC：用于产生开关管切换所需的一定频率的时钟信号；

负压驱动电路：用于将时钟信号的幅度和驱动能力转化为开关管需要的脉冲信号；

非交叠时钟产生电路：用于将脉冲信号进行处理产生四路时钟电路，驱动开关管导通和截止；

开关电容电路：包括开关管S1、开关管S2、开关管S3、开关管S4、电容C_fly和电容C_out；

开关管S1和开关管S3导通时，电容C_fly充电；

开关管S2和开关管S4导通时，将电容C_fly中电荷转移到电容C_OUT，

C_OUT的输出电压VCC向负压驱动电路供电。

2.根据权利要求1所述的DC-DC负压产生电路及方法，其特征在于：

所述负压驱动电路包括反相器I、NMOS管N1、NMOS管N2、NMOS管N3和NMOS管N4，NMOS管N1、NMOS管N2的栅极分别接反相器I的输入端和输出端，NMOS管N1、NMOS管N2的漏极均接地，NMOS管N1的源极、NMOS管N3的漏极和NMOS管N4的栅极连接，NMOS管N2的源极、NMOS管N3的栅极和NMOS管N4的漏极连接于a点，NMOS管N3和NMOS管N4的源极接C_OUT的输出端。

3.根据权利要求2所述的DC-DC负压产生电路，其特征在于：

所述非交叠时钟产生电路包括正非交叠时钟产生单元和负非交叠时钟产生单元，正非交叠时钟产生单元的输入端接振荡器OSC的输出端，负非交叠时钟产生单元的输入端接a点，正非交叠时钟产生单元的输出端输出一组相位不同的VDD-GND时钟信号，负非交叠时钟产生单元的输出端输出一组相位不同的GND-VCC时钟信号。

4.根据权利要求3所述的DC-DC负压产生电路，其特征在于：所述的开关管S1、开关管S3为PMOS管，开关管S2、开关管S4为NMOS管，

开关管S1和开关管S2的栅端接正非交叠时钟产生单元的输出VDD-GND时钟信号，开关管S1的源极接VDD，开关管S1的漏极、开关管S2的源极以及电容C_fly的一端连接，开关管S2的漏极接GND，

开关管S3和开关管S4的栅极接负非交叠时钟产生单元的输出GND-VCC时钟信号，开关管S3的源极接GND，开关管S3的漏极、开关管S4的源极以及电容C_fly的另一端连接，开关管S4的漏极接VCC，电容C_OUT连接在VCC和GND之间。

5.根据权利要求4所述的DC-DC负压产生电路，其特征在于：C_OUT＝10*C_FLY。

6.一种DC-DC负压产生法，其特征在于，包括以下步骤：

1]产生时钟信号：

振荡器OSC产生时钟信号，时钟信号为VDD到GND的方波，时钟信号的频率在10K～10MHz之间；

2]产生负压脉冲信号：

负压驱动电路产生负压脉冲信号；

3]将脉冲信号进行处理产生四路时钟电路，驱动开关管导通和截止，产生电压VCC；

4]电压VCC作为负压驱动电路正反馈信号补偿负压脉冲信号，执行步骤2)，使得电压VCC无限接近-VDD。