CN105576966B - 一种产生正负电压源的电荷泵电路 - Google Patents
一种产生正负电压源的电荷泵电路 Download PDFInfo
- Publication number
- CN105576966B CN105576966B CN201610004368.4A CN201610004368A CN105576966B CN 105576966 B CN105576966 B CN 105576966B CN 201610004368 A CN201610004368 A CN 201610004368A CN 105576966 B CN105576966 B CN 105576966B
- Authority
- CN
- China
- Prior art keywords
- drive signal
- capacitance
- clock signal
- charge pump
- pole plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Abstract
本发明公开了一种产生正负电压源的电荷泵电路,包括驱动信号发生模块和电荷泵。驱动信号发生模块由三相分频器和三个栅极驱动器构成,将一个来自外部的周期为T0的初始时钟信号转换成六个周期为3T0的驱动信号;这六个驱动信号分别作用在电荷泵中的六个MOS管的栅极上以驱动这些MOS管,使得电荷泵输出电压值相等、极性相反的正电压和负电压,作为正、负电压源。本发明的产生正负电压源的电荷泵电路能够产生电压值相等、极性相反的正、负电压源,用在耳机功放上能实现耳机功放的免输出隔直电容,从而减小耳机上电/掉电时的POP音。并且,本发明结构较简单、使用的元器件也较少,能节省外围器件的成本和减小所用的PCB板的面积。
Description
技术领域
本发明涉及正负电压源产生电路,尤其涉及一种产生正负电压源的电荷泵电路。
背景技术
传统的耳机功放,因为输出端的静态工作点在电源电压的一半处,为了减小功耗、保护耳机,需要在输出端外加很大的隔直电容进行直流电压隔断。由于音源信号必须在一个直流电平上(如1/2VDD上)输出,上电/掉电时,耳机功放会对隔直电容充电/放电,这样一个从0电平到1/2VDD的直流跳变通过隔直电容后到耳机上必然会产生POP音。
为了消除耳机上电/掉电时的POP音,通常需要免去布置在其输出端的隔直电容,目前有两种常用的方法:一种是虚地技术,将耳机的地接到电源电压的一半处;另一种是用正负电源给功放供电方案,将输出端的静态工作点处于0V。其中第二种方案需要能产生正负电源的电路,如专利号为CN1581655A的发明中采用了双电荷泵结构来实现产生正负电源。但是,此技术方案需要应用双电荷泵结构,外围还需要四个电容,逻辑电路较复杂,电荷泵的功率管数目也较多。在应用的成本和成品的体积上不具有优势。
因此,本领域的技术人员致力于开发一种产生正负电压源的电荷泵电路,用较少的元器件和较低的成本满足使用需求。
发明内容
为实现上述目的,本发明提供了一种产生正负电压源的电荷泵电路,其特征在于,包括驱动信号发生模块和电荷泵;所述驱动信号发生模块接受来自外部的初始时钟信号,输出第一、第二、第三、第四、第五和第六驱动信号;所述电荷泵具有六个输入端,分别接受所述第一、所述第二、所述第三、所述第四、所述第五和所述第六驱动信号;所述电荷泵具有两个输出端,分别输出电压值相等、极性相反的正电压HVDD和负电压HVSS,所述两个输出端作为正、负电压源;
所述初始时钟信号的脉冲序列为101010101010…;
所述第一驱动信号的脉冲序列为110011110011…;
所述第二驱动信号的脉冲序列为110011110011…;
所述第三驱动信号的脉冲序列为111100111100…;
所述第四驱动信号的脉冲序列为000011000011…;
所述第五驱动信号的脉冲序列为110000110000…;
所述第六驱动信号的脉冲序列为110000110000…。
进一步地,所述初始时钟信号的周期为T0,所述第一、所述第二、所述第三、所述第四、所述第五和所述第六驱动信号的周期为3T0。
进一步地,所述电荷泵包括第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第一电容、第二电容和第三电容;所述第一PMOS管的栅极接受所述第一驱动信号,源极与所述第二电容的第一极板相连,漏极与所述第一电容的第一极板相连,所述第一电容的第二极板接地;所述第一NMOS管的栅极接受所述第四驱动信号,源极与所述第二电容的第一极板相连,漏极接地;所述第二NMOS管的栅极接受所述第五驱动信号,源极与所述第二电容的第一极板相连,漏极与所述第三电容的第一极板相连,所述第三电容的第二极板接地;所述第二PMOS管的栅极接受所述第二驱动信号,源极与所述第二电容的第二极板相连,漏极与电源电压VDD相连;所述第三PMOS管的栅极接受所述第三驱动信号,源极与所述第二电容的第二极板相连,漏极与所述第一电容的第一极板相连;所述第三NMOS管的栅极接受所述第六驱动信号,源极与所述第二电容的第二极板相连,漏极接地;
所述第一电容的第一极板上的电压为所述正电压HVDD,所述第三电容的第一极板上的电压为所述负电压HVSS。
进一步地,VDD=2HVDD=-2HVSS。
进一步地,所述驱动信号发生模块包括三相分频器和栅极驱动器;所述三相分频器接收所述初始时钟信号,并在其三个输出端分别输出第一、第二和第三时钟信号;所述栅极驱动器接受所述第一、所述第二和所述第三时钟信号,并输出所述第一、所述第二、所述第三、所述第四、所述第五和所述第六驱动信号;
所述第一时钟信号的脉冲序列为110000110000…;
所述第二时钟信号的脉冲序列为000011000011…;
所述第三时钟信号的脉冲序列为001100001100…。
进一步地,所述第一、所述第二和所述第三时钟信号的周期为3T0。
进一步地,所述三相分频器包括反相器和第一、第二、第三DFF触发器,所述初始时钟信号输入所述第一、所述第二和所述第三DFF触发器的CP端,所述第一DFF触发器的D端与所述第三DFF触发器的Q端相连,所述第二DFF触发器的D端与所述第一DFF触发器的QN端相连,所述第三DFF触发器的D端与所述第二DFF触发器的Q端相连,所述第一DFF触发器的Q端空接,所述第二DFF触发器的QN端空接,所述第三DFF触发器的QN端空接;所述反相器的输入端与所述第三DFF触发器的Q端相连,输出端与所述第一DFF触发器的D端相连;所述第一DFF触发器的QN端输出所述第三时钟信号,所述第二DFF触发器的Q端输出所述第二时钟信号,所述第三DFF触发器的Q端输出所述第一时钟信号。
进一步地,所述驱动信号发生模块包括双通道输出的第一栅极驱动器、第二栅极驱动器和第三栅极驱动器;所述第一栅极驱动器接受所述第一时钟信号,输出所述第五、第六驱动信号;所述第二栅极驱动器接受所述第二时钟信号,输出所述第三、第四驱动信号;所述第三栅极驱动器接受所述第三时钟信号,输出所述第一、第二驱动信号。
在本发明的较佳实施方式中,提供了一种产生正负电压源的电荷泵电路,包括驱动信号发生模块和电荷泵。其中,驱动信号发生模块由三相分频器和三个栅极驱动器构成,将一个来自外部的周期为T0的初始时钟信号转换成六个周期为3T0的驱动信号;这六个驱动信号分别作用在电荷泵中的六个MOS管的栅极上以驱动这些MOS管,使得电荷泵输出电压值相等、极性相反的正电压和负电压,作为正、负电压源。本发明的产生正负电压源的电荷泵电路能够产生电压值相等、极性相反的正、负电压源,用在耳机功放上能实现耳机功放的免输出隔直电容,从而减小耳机上电/掉电时的POP音。并且,本发明结构较简单、使用的元器件也较少,能节省外围器件的成本和减小所用的PCB板的面积。
以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明,以充分地了解本发明的目的、特征和效果。
附图说明
图1是在一个较佳的实施例中,本发明的产生正负电压源的电荷泵电路的框图。
图2显示了图1所示的产生正负电压源的电荷泵电路中的三相分频器的电路图。
图3显示了一个来自外界的初始时钟信号的时序,并显示了其经过图1所示的产生正负电压源的电荷泵电路中的三相分频器后得到的第一、第二和第三时钟信号的时序;图3还显示了该第一、第二和第三时钟信号分别经过第一、第二和第三栅极驱动器后得到的第一-六驱动信号的时序。
图4显示了图1所示的产生正负电压源的电荷泵电路中的第一栅极驱动器的电路的一个示例。
图5显示了图1所示的产生正负电压源的电荷泵电路中的第二栅极驱动器的电路的一个示例。
图6显示了图1所示的产生正负电压源的电荷泵电路中的第三栅极驱动器的电路的一个示例。
图7显示了图1所示的产生正负电压源的电荷泵电路中的电荷泵的电路图,其中显示了图3所示的第一-六驱动信号在电荷泵的六个MOS管上的加载情况。
具体实施方式
如图1所示,在一个较佳的实施例中,本发明的产生正负电压源电荷泵电路包括驱动信号发生模块10和电荷泵20。驱动信号发生模块10接受来自外部的初始时钟信号CLK0,输出第一驱动信号SP1、第二驱动信号SP2、第三驱动信号SP3、第四驱动信号SN1、第五驱动信号SN2和第六驱动信号SN3。电荷泵20由电荷泵单元和包括3个电容的外围电路构成,其具有六个输入端,分别接受这六个驱动信号;电荷泵20的两个输出端HVDD和HVSS分别输出电压值相等、极性相反的正电压HVDD和负电压HVSS,作为产生的正、负电压源。
本实施例中,驱动信号发生模块10包括三相分频器和三个栅极驱动器,即第一栅极驱动器、第二栅极驱动器和第三栅极驱动器。三相分频器用于接受来自外部的初始时钟信号CLK0,将其分成三个时钟信号,即第一时钟信号CLK1、第二时钟信号CLK2和第三时钟信号CLK3。三相分频器具有三个输出端,分别输出这三个时钟信号CLK1、CLK2和CLK3。
图2显示了本实施例中所用的三相分频器的电路图。如图所示,本实施例中,三相分频器包括反相器INV和三个DFF触发器,即第一、第二、第三DFF触发器。每个DFF触发器具有四个端子,即CP端、D端、Q端和QN端。初始时钟信号CLK0输入第一、第二和第三DFF触发器的CP端,第一DFF触发器的D端与第三DFF触发器的Q端相连,第二DFF触发器的D端与第一DFF触发器的QN端相连,第三DFF触发器的D端与第二DFF触发器的Q端相连,第一DFF触发器的Q端空接,第二DFF触发器的QN端空接,第三DFF触发器的QN端空接;反相器INV的输入端与第三DFF触发器的Q端相连,输出端与第一DFF触发器的D端相连;第一DFF触发器的QN端输出第三时钟信号CLK3,第二DFF触发器的Q端输出第二时钟信号CLK2,第三DFF触发器的Q端输出第一时钟信号CLK1。
图3示出了上述的初始时钟信号CLK0、第一时钟信号CLK1、第二时钟信号CLK2和第三时钟信号CLK3的时序图,可见它们的脉冲序列分别为101010101010…、110000110000…、000011000011…和001100001100…。其中,1代表高电平,0代表低电平。因此,占空比为50%、周期为T0的初始时钟信号CLK0经过三相分频器后,将获得三个周期为3T0、占空比为1/3、彼此间相位差2/3π的三个时钟信号CLK1、CLK2和CLK3。
第一栅极驱动器、第二栅极驱动器和第三栅极驱动器的输出端分别与三相分频器具有三个输出端相连,以接受上述三个时钟信号CLK1、CLK2和CLK3,具体地,第一时钟信号CLK1输入第一栅极驱动器,第二时钟信号CLK2输入第二栅极驱动器,第三时钟信号CLK3输入第三栅极驱动器。第一栅极驱动器、第二栅极驱动器和第三栅极驱动器根据接受的时钟信号,分别输出一组(两个)驱动信号,用于作用在电荷泵20中的MOS管的栅极上。具体地,第一栅极驱动器输出第五、第六驱动信号SN2、SN3,第二栅极驱动器输出第三、第四驱动信号SP3、SN1,第三栅极驱动器输出第一、第二驱动信号SP1、SP2。
图3也显示了第一、第二和第三时钟信号CLK1、CLK2和CLK3分别经过第一、第二和第三栅极驱动器后得到的第一-六驱动信号SP1、SP2、SP3、SN1、SN2和SN3的时序。可见它们的脉冲序列分别为110011110011…、110011110011…、111100111100…、000011000011…、110000110000…和110000110000…,它们的周期皆为3T0。
图4-6分别显示了本实施例中所用的第一、第二和第三栅极驱动器的简化电路的一个示例。如图4所示,第一栅极驱动器由六个反相器、第四电容C4和第一个电平转换芯片LEVEL_SHIFT如图所示地相连构成,其接收第一时钟信号CLK1,输出第五、第六驱动信号SN2、SN3。如图5所示,第二栅极驱动器由五个反相器、第五电容C5和第二个电平转换芯片LEVEL_SHIFT如图所示地相连构成,其接收第二时钟信号CLK2,输出第三、第四驱动信号SP3、SN1。如图6所示,第三栅极驱动器由六个反相器、第六电容C6和第三个电平转换芯片LEVEL_SHIFT如图所示地相连构成,其接收第三时钟信号CLK3,输出第一、第二驱动信号SP1、SP2。其中,三个电平转换芯片LEVEL_SHIFT实现地电位GND向HVSS电位的转换。本示例中的第一、第二和第三栅极驱动器用反相器对电荷泵20中的MOS管的栅极进行充放电,使其开关,其中对栅极充放电的反相器的宽长比(W/L)较大。第四、第五和第六电容C4、C5和C6为延时滤波电容,通过调整它们的电容值,能够实现电荷泵20中的MOS管无贯通电流,从而能节省功耗、提高可靠性。
如前所述,电荷泵20包括电荷泵单元和外围电路,本实施例中的外围电路为3个连接在电荷泵单元的输出端的电容,即第一电容C1、第二电容C2和第三电容C3。电荷泵单元的六个输入端分别与第一栅极驱动器、第二栅极驱动器和第三栅极驱动器的输出端(总共六个)相连,以分别地接受第一-六驱动信号SP1、SP2、SP3、SN1、SN2和SN3,来驱动其中的MOS管。第一电容C1的第一极板(正极板)连接在输出端HVDD,第二极板(负极板)接地;第二电容C2的两个极板分别与输出端CAPP和CAPN相连;第三电容C3的第一极板(负极板)连接在输出端HVSS,第二极板(正极板)接地。
具体地,图7示出了本实施例中的电荷泵20的电路以及各个驱动信号在各个MOS管上的加载情况。如图所示,第一PMOS管PMOS1的栅极接受第一驱动信号SP1,源极与第二电容C2的第一极板相连,漏极与第一电容C1的第一极板相连,第一电容C1的第二极板接地;第一NMOS管NMOS1的栅极接受第四驱动信号SN1,源极与第二电容C2的第一极板相连,漏极接地;第二NMOS管NMOS2的栅极接受第五驱动信号SN2,源极与第二电容C2的第一极板相连,漏极与第三电容C3的第一极板相连,第三电容C3的第二极板接地;第二PMOS管PMOS2的栅极接受第二驱动信号SP2,源极与第二电容C2的第二极板相连,漏极与电源电压VDD相连;第三PMOS管PMOS3的栅极接受第三驱动信号SP3,源极与第二电容C2的第二极板相连,漏极与第一电容C1的第一极板相连(图中两个C1表示同一个电容,即第一电容C1;为了绘图清晰的目的将其重复绘制);第三NMOS管NMOS3的栅极接受第六驱动信号SN3,源极与第二电容C2的第二极板相连,漏极接地。
可以知道,在六个驱动信号SP1、SP2、SP3、SN1、SN2和SN3的作用下,六个MOS管或开或关,使得第一电容C1、第二电容C2和第三电容C3进行充放电和电荷转移,电荷泵由此具有三个工作状态:
1、第一工作状态
第一、第二驱动信号SP1和SP2为低电平,同时第三驱动信号SP3为高电平,第四、第五和第六驱动信号SN1、SN2和SN3为低电平。此时,第一PMOS管PMOS1和第二PMOS管PMOS2导通,第三PMOS管PMOS3、第一NMOS管NMOS1、第二NMOS管NMOS2和第三NMOS管NMOS3不导通,电源电压VDD对第二电容C2和第一电容C1充电,电荷泵充电完成稳定时满足:HVDD+VC2=VDD。
2、第二工作状态
第四驱动信号SN1为高电平,第三驱动信号SP3为低电平,同时第一、第二驱动信号SP1、SP2为高电平,第五、第六驱动信号SN2、SN3为低电平。第三PMOS管PMOS3和第一NMOS管NMOS1导通,第一PMOS管PMOS1、第二PMOS管PMOS2、第二NMOS管NMOS2和第三NMOS管NMOS3不导通,第一电容C1和第二电容C2进行电荷转移,使得第二电容C2两端电压等于第一电容C1两端电压,即:VC2=HVDD。
3、第三工作状态
第五、第六驱动信号SN2和SN3为高电平,同时第一、第二和第三驱动信号SP1、SP2和SP3为高电平,第四驱动信号SN1为低电平。第二、第三NMOS管NMOS2、NMOS3导通,第一PMOS管PMOS1、第二PMOS管PMOS2、第三PMOS管PMOS3和第一NMOS管NMOS1不导通,第三电容C3对第二电容C2进行放电和电荷转移,使得第三电容C3两端电压值等于第二电容C2两端电压值且极性相反,即:HVSS=-HVDD。
由此,在六个驱动信号SP1、SP2、SP3、SN1、SN2和SN3的持续作用下,各个电容不断地重复进行上述的充放电和电荷转移,当最终稳定下来,电荷转移处于平衡状态时,可以得到VDD=2HVDD=-2HVSS,即,在电荷泵的输出端HVDD和HVSS上分别得到电压值均为电源电压VDD的一半且极性相反的正电压HVDD和负电压HVSS,由此实现产生电压值相等、极性相反的正负电压源。
以上详细描述了本发明的较佳具体实施例。应当理解,本领域的普通技术人员无需创造性劳动就可以根据本发明的构思做出诸多修改和变化。因此,凡本技术领域的技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案,皆应在由权利要求书所确定的保护范围内。
Claims (1)
1.一种产生正负电压源的电荷泵电路,其特征在于,包括驱动信号发生模块和电荷泵;所述驱动信号发生模块接受来自外部的初始时钟信号,输出第一、第二、第三、第四、第五和第六驱动信号;所述电荷泵具有六个输入端,分别接受所述第一、所述第二、所述第三、所述第四、所述第五和所述第六驱动信号;所述电荷泵具有两个输出端,分别输出电压值相等、极性相反的正电压HVDD和负电压HVSS,所述两个输出端作为正、负电压源;
所述初始时钟信号的脉冲序列为101010101010…;
所述第一驱动信号的脉冲序列为110011110011…;
所述第二驱动信号的脉冲序列为110011110011…;
所述第三驱动信号的脉冲序列为111100111100…;
所述第四驱动信号的脉冲序列为000011000011…;
所述第五驱动信号的脉冲序列为110000110000…;
所述第六驱动信号的脉冲序列为110000110000…;
所述初始时钟信号的周期为T0,所述第一、所述第二、所述第三、所述第四、所述第五和所述第六驱动信号的周期为3T0;
所述电荷泵包括第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第一电容、第二电容和第三电容;所述第一PMOS管的栅极接受所述第一驱动信号,源极与所述第二电容的第一极板相连,漏极与所述第一电容的第一极板相连,所述第一电容的第二极板接地;所述第一NMOS管的栅极接受所述第四驱动信号,源极与所述第二电容的第一极板相连,漏极接地;所述第二NMOS管的栅极接受所述第五驱动信号,源极与所述第二电容的第一极板相连,漏极与所述第三电容的第一极板相连,所述第三电容的第二极板接地;所述第二PMOS管的栅极接受所述第二驱动信号,源极与所述第二电容的第二极板相连,漏极与电源电压VDD相连;所述第三PMOS管的栅极接受所述第三驱动信号,源极与所述第二电容的第二极板相连,漏极与所述第一电容的第一极板相连;所述第三NMOS管的栅极接受所述第六驱动信号,源极与所述第二电容的第二极板相连,漏极接地;
所述第一电容的第一极板上的电压为所述正电压HVDD,所述第三电容的第一极板上的电压为所述负电压HVSS;其中VDD=2HVDD=-2HVSS;
所述驱动信号发生模块包括三相分频器和栅极驱动器;所述三相分频器接收所述初始时钟信号,并在其三个输出端分别输出第一、第二和第三时钟信号;所述栅极驱动器接受所述第一、所述第二和所述第三时钟信号,并输出所述第一、所述第二、所述第三、所述第四、所述第五和所述第六驱动信号;
所述第一时钟信号的脉冲序列为110000110000…;
所述第二时钟信号的脉冲序列为000011000011…;
所述第三时钟信号的脉冲序列为001100001100…;
所述第一、所述第二和所述第三时钟信号的周期为3T0;
所述三相分频器包括反相器第一、第二、第三DFF触发器,所述初始时钟信号输入所述第一、所述第二和所述第三DFF触发器的CP端,所述第一DFF触发器的D端与所述第三DFF触发器的Q端相连,所述第二DFF触发器的D端与所述第一DFF触发器的QN端相连,所述第三DFF触发器的D端与所述第二DFF触发器的Q端相连,所述第一DFF触发器的Q端空接,所述第二DFF触发器的QN端空接,所述第三DFF触发器的QN端空接;所述反相器的输入端与所述第三DFF触发器的Q端相连,输出端与所述第一DFF触发器的D端相连;所述第一DFF触发器的QN端输出所述第三时钟信号,所述第二DFF触发器的Q端输出所述第二时钟信号,所述第三DFF触发器的Q端输出所述第一时钟信号;
所述驱动信号发生模块包括双通道输出的第一栅极驱动器、第二栅极驱动器和第三栅极驱动器;所述第一栅极驱动器包括六个反相器、第四电容、第一电平转换芯片,所述第一栅极驱动器接受所述第一时钟信号,输出所述第五、第六驱动信号;所述第二栅极驱动器包括五个反相器、第五电容、第二电平转换芯片,所述第二栅极驱动器接受所述第二时钟信号,输出所述第三、第四驱动信号;所述第三栅极驱动器包括六个反相器、第六电容、第三电平转换芯片,所述第三栅极驱动器接受所述第三时钟信号,输出所述第一、第二驱动信号;所述第一、所述第二、所述第三电平转换芯片用于实现地电位向所述负电压HVSS电位的转换;所述第四、所述第五和所述第六电容为延时滤波电容。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610004368.4A CN105576966B (zh) | 2016-01-05 | 2016-01-05 | 一种产生正负电压源的电荷泵电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610004368.4A CN105576966B (zh) | 2016-01-05 | 2016-01-05 | 一种产生正负电压源的电荷泵电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105576966A CN105576966A (zh) | 2016-05-11 |
CN105576966B true CN105576966B (zh) | 2018-05-08 |
Family
ID=55886760
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610004368.4A Active CN105576966B (zh) | 2016-01-05 | 2016-01-05 | 一种产生正负电压源的电荷泵电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105576966B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110190842B (zh) * | 2019-07-22 | 2019-10-15 | 上海瞻芯电子科技有限公司 | 驱动装置及电子设备 |
CN111146941B (zh) * | 2019-12-31 | 2022-05-03 | 湖南芯力特电子科技有限公司 | 一种高性能的正负倍压电荷泵电路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1581655A (zh) * | 2003-07-30 | 2005-02-16 | 百利通电子(上海)有限公司 | 一种可对正负极分别充电的双电压电荷泵及其控制电路 |
CN102204086A (zh) * | 2008-10-21 | 2011-09-28 | 美国亚德诺半导体公司 | 耳机放大器电路 |
CN103346739A (zh) * | 2009-10-20 | 2013-10-09 | 成都芯源系统有限公司 | G类音频放大系统及方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2446843B (en) * | 2006-06-30 | 2011-09-07 | Wolfson Microelectronics Plc | Amplifier circuit and methods of operation thereof |
-
2016
- 2016-01-05 CN CN201610004368.4A patent/CN105576966B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1581655A (zh) * | 2003-07-30 | 2005-02-16 | 百利通电子(上海)有限公司 | 一种可对正负极分别充电的双电压电荷泵及其控制电路 |
CN102204086A (zh) * | 2008-10-21 | 2011-09-28 | 美国亚德诺半导体公司 | 耳机放大器电路 |
CN103346739A (zh) * | 2009-10-20 | 2013-10-09 | 成都芯源系统有限公司 | G类音频放大系统及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105576966A (zh) | 2016-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104300782B (zh) | 电荷泵电路 | |
JPH07507436A (ja) | 周波数倍増器 | |
CN102594272B (zh) | 一种用于降低d类音频功率放大器电磁干扰的电路 | |
CN104205641B (zh) | 用于时钟转换器电路的系统 | |
JP2007505596A5 (zh) | ||
US10855177B2 (en) | Negative charge pump and method of voltage conversion | |
JPH10312696A (ja) | ブートストラップチャージポンプ回路 | |
JP2004064937A (ja) | チャージポンプ型昇圧回路 | |
CN101136587A (zh) | 操作多个电荷泵的方法和功率控制电路 | |
CN101939909A (zh) | D类功率放大器 | |
CN101356732A (zh) | 脉冲发生器和使用了它的电子设备及脉冲发生方法 | |
CN105576966B (zh) | 一种产生正负电压源的电荷泵电路 | |
CN106787691B (zh) | 电荷泵电路、电荷泵系统和存储器 | |
CN105529907A (zh) | 一种dc-dc负压产生电路及方法 | |
JP2015154627A (ja) | 降圧回路及びこれを用いた降圧充電回路 | |
TW201828580A (zh) | 切換式電容直流對直流轉換器電路及其產生方法 | |
CN103873986B (zh) | 一种硅麦克风及其中的专用集成电路 | |
CN103178709A (zh) | 电荷泵电路及其时序控制方法 | |
JP2017022953A (ja) | 降圧回路及びこれを用いた降圧充電回路 | |
CN104917492B (zh) | 一种cmos振荡器 | |
CN208623548U (zh) | 一种电荷泵电路 | |
CN207304375U (zh) | 电荷泵和存储器 | |
US9760377B2 (en) | Circuit for increasing voltage swing of a local oscillator waveform signal | |
CN206195725U (zh) | 带扩频功能的振荡器电路 | |
CN104362848B (zh) | 电荷泵装置及其控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |