一种高性能的正负倍压电荷泵电路
技术领域
本发明属于电荷泵电路技术领域,具体涉及一种高性能的正负倍压电荷泵电路。
背景技术
电荷泵电路作为电源设计的一部分,它的性能对电路的正常工作有着十分重要的意义。简单的倍压器,主要是由开关和电容组成,通过开关的频率也就是对开关时序的控制,对电容不停进行充放电来达到整体电路网络升压的原理。实现了输出电压比输入电压高的升压功能。根据这个原理后期衍生出了多种电荷泵电路,但是一般电路无法同时产生正负电压,存在电路设计复杂,精确度较低,占用版图面积大的缺陷。
发明内容
本发明的目的在于提供一种高性能的正负倍压电荷泵电路,以解决现有技术中电荷泵电路设计复杂,精确度低,不能同时产生正负电压的技术问题。
为达到上述目的,本发明所采用的技术方案是:一种高性能的正负倍压电荷泵电路,包括电源、第一时钟信号、第二时钟信号、第三时钟信号、第四时钟信号、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一电容、第二电容、第三电容、第四电容;
第一PMOS管的源端、第二PMOS管的源端、第三PMOS管的漏端与第一电容的一端相连,交点为M1;第一PMOS管的漏端、第一NMOS管的漏端和第二电容的一端相连,交点为M3;第一PMOS管的栅极、第四PMOS管的栅极、第二PMOS管的栅极与第一时钟信号相连;
第一NMOS管的栅极、第二NMOS管的栅极、第四NMOS管的栅极与第三时钟信号相连;第一NMOS管的源端、第二NMOS管的源端接地;
第二NMOS管的漏端、第四PMOS管的漏端与第一电容的另一端相连,交点为M2;
第四PMOS管的源端与第三PMOS管的源端接电源;
第三PMOS管的栅极接第二时钟信号;
第二PMOS管的漏端、第三电容的一端与第一输出端相连;
第三NMOS管的栅极接第四时钟信号;第三NMOS管的漏端、第四NMOS管的漏端与第二电容的另一端相连,交点为M4;第三NMOS管的源端接地;
第四NMOS管源端、第四电容的一端与第二输出端相连;
第三电容的另一端、第四电容的另一端接地;
第四PMOS管的衬底接电源;第一NMOS管的衬底、第二NMOS管的衬底接地。
第一PMOS管的衬底、第二PMOS管的衬底、第三PMOS管的衬底接第一输出端;第三NMOS管的衬底、第四NMOS管的衬底接第二输出端。
第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号为两相非交叠时钟信号且最高电位都等于第一输出端的电位,最低电位都等于第二输出端的电位,第一时钟信号与第四时钟信号相位相反,第二时钟信号和第三时钟信号相位相反。
所述第一电容、第二电容、第三电容和第四电容是片内电容或片外电容。
所述第一~第四PMOS管的耐压值不小于12V;所述第一~第四NMOS管的耐压值不小于12V。
所述电源的电压为2.5-5V。
在一个周期内,所述第一~第四时钟信号的状态为:
充电时刻,第一时钟信号为高电平,第二时钟信号为低电平,第三时钟信号为高电平,第四时钟信号为低电平;
等待时刻,第一时钟信号为高电平,第二时钟信号为高电平,第三时钟信号为低电平,第四时钟信号为低电平;
放电时刻,第一时钟信号为低电平,第二时钟信号为高电平,第三时钟信号为低电平,第四时钟信号为高电平;
等待时刻,第一时钟信号为高电平,第二时钟信号为高电平,第三时钟信号为低电平,第四时钟信号为低电平。
与现有技术相比,本发明所达到的有益效果:本发明所述一种高性能的正负倍压电荷泵电路,该电路结构简单、精确度高、功耗小;在电源电压为2.5-5V时,输出电压为±2倍电源电压,解决了一般电路无法同时产生正负倍压的问题。
附图说明
图1是本发明实施例提供的一种高性能的正负倍压电荷泵电路的电路结构示意图;
图2是现有技术中常见的电荷泵电路结构示意图;
图3是本发明实施例提供的一种高性能的正负倍压电荷泵电路的非交叠时钟信号波形。
具体实施方式
下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案,而不能以此来限制本发明的保护范围。
如图1所示,一种高性能的正负倍压电荷泵电路,包括电源VCC、第一时钟信号A、第二时钟信号B、第三时钟信号C、第四时钟信号D、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第一电容C1、第二电容C2、第三电容C3、第四电容C4;第一PMOS管MP1的源端、第二PMOS管MP2的源端、第三PMOS管MP3的漏端与第一电容C1的一端相连,交点为M1;第一PMOS管MP1的漏端、第一NMOS管MN1的漏端和第二电容C2的一端相连,交点为M3;第一PMOS管MP1的栅极、第四PMOS管MP4的栅极、第二PMOS管MP2的栅极与第一时钟信号A相连;第一NMOS管MN1的栅极、第二NMOS管MN2的栅极、第四NMOS管MN4的栅极与第三时钟信号C相连;第一NMOS管MN1的源端、第二NMOS管MN2的源端接地;第二NMOS管MN2的漏端、第四PMOS管MP4的漏端与第一电容C1的另一端相连,交点为M2;第四PMOS管MP4的源端与第三PMOS管MP3的源端接电源VCC;第三PMOS管MP3的栅极接第二时钟信号B;第二PMOS管MP2的漏端、第三电容C3的一端与第一输出端相连;第三NMOS管MN3的栅极接第四时钟信号D;第三NMOS管MN3的漏端、第四NMOS管MN4的漏端与第二电容C2的另一端相连,交点为M4;第三NMOS管MN3的源端接地;第四NMOS管MN4源端、第四电容C4的一端与第二输出端相连;第三电容C3的另一端、第四电容C4的另一端接地;第四PMOS管MP4的衬底接电源VCC;第一NMOS管MN1的衬底、第二NMOS管MN1的衬底接地。
第一PMOS管MP1的衬底、第二PMOS管MP2的衬底、第三PMOS管MP3的衬底接第一输出端,保持最高电位V+,避免漏电问题,保护电路,提高精度。同理,第三NMOS管MN3的衬底、第四NMOS管MN4的衬底接第二输出端,保持最低电位V-。
如图3所示,第一时钟信号A、第二时钟信号B、第三时钟信号C和第四时钟信号D为两相非交叠时钟信号且最高电位都等于第一输出端的电位V+,最低电位都等于第二输出端的电位V-,第一时钟信号A与第四时钟信号D相位相反,第二时钟信号B和第三时钟信号C相位相反。第一时钟信号A、第二时钟信号B、第三时钟信号C和第四时钟信号D均接外部提供的时钟信号,控制第一~第四PMOS管的栅极电压值、第一~第四PMOS管的开启与关断、第一~第四NMOS管的栅极电压值和第一~第四NMOS管的开启与关断使得开关管工作在深线性区,降低电路的功耗。各时钟信号通过控制各MOS开关管的开关与闭合,使电荷泵工作在充电、放电、等待三个阶段,利用电荷守恒定律进行能量的转换,实现电压升降的目的。外接时钟信号在一个周期内的真值表如表1所示:
表1 外接时钟信号在一个周期内的真值
|
充电时刻 |
等待时刻 |
放电时刻 |
等待时刻 |
A |
1 |
1 |
0 |
1 |
B |
0 |
1 |
1 |
1 |
C |
1 |
0 |
0 |
0 |
D |
0 |
0 |
1 |
0 |
表中,1表示高电平,0表示低电平。
如图1、表1所示,当第一时钟信号A和第三时钟信号C为高电平,第二时钟信号B和第四时钟信号D为低电平,此时第一PMOS管MP1、第二PMOS管MP2、第四PMOS管MP4关闭,第三PMOS管MP3导通,第一NMOS管MN1、第二NMOS管MN2打开。电荷泵电路处于充电阶段,电源VCC对第一电容C1进行充电,电荷在第一电容C1的一端积累,经过积累电荷时间的增加,第一电容C1与交点M1相连的一端的电压为电源VCC的电压,与交点M2相连的一端的电压为0。由于第一~第三PMOS管的衬底接第一输出端,最高电位为V+,所以避免了PN结导通电荷漏出的问题,提高了电路的精确度。当第一时钟信号A和第三时钟信号C为低电平,第二时钟信号B和第四时钟信号D为高电平时,此时第一PMOS管MP1、第二PMOS管MP2、第四PMOS管MP4打开,第三PMOS管MP3关闭,第一NMOS管MN1和第二NMOS管MN2关闭,电荷泵电路处于放电阶段,第一电容C1与交点M2相连的一端的电压为电源VCC的电压,由电容两端的电压缓慢下降的原理,第一电容C1两端电压差不变,第一电容C1与交点M1相连的一端的电压为电源VCC的电压的2倍。第二PMOS管MP2连接第三电容C3构成采样电路,当第二PMOS管MP2打开工作在深线性区,采用大宽长比器件降低开关管与电容的功率消耗,此时充电电流对第三电容C3充电,第一输出端的电压V+跟随第一电容C1与交点M1相连的一端的电压:
(V+)=(C1+)=2VCC (1)
其中,V+表示第一输出端的电压,C1+表示第一电容C1与交点M1相连的一端的电压,VCC表示电源的电压;
当第二PMOS管MP2关断时,第一输出端的电压V+保持不变。不仅实现了二倍的升压目的,而且降低了电路的功耗。
如图1、表1所示,当第一时钟信号A和第三时钟信号C为低电平,第二时钟信号B和第四时钟信号D为高电平时,第一PMOS管MP1、第三NMOS管MN3导通,第一NMOS管MN1、第二NMOS管MN2、第四NMOS管MN4关闭,此时第二电容C2与交点M3相连的一端的电压等于第一电容C1与交点M1相连的一端的电压等于第一输出端的电压V+,第二电容C2与交点M4相连的一端的电压为0。当第一时钟信号A和第三时钟信号C为高电平,第二时钟信号B和第四时钟信号D为低电平时,第一PMOS管MP1、第三NMOS管MN3关闭,第一NMOS管Mn1、第二NMOS管MN1、第四NMOS管MN4导通。由于第一NMOS管MN1导通,导致在第二电容C2积累的电荷被泄放,使第二电容C2与交点M3相连的一端的电位拉低至0,由于第二电容C2两端的电压差不变,
(C2-)=-(V+) (2)
其中,C2-表示第二电容C2与交点M4相连的一端的电压。
当第四NMOS管MN4导通时,工作在深线性区,降低功耗,此时第二输出端的电压V-跟随第二电容C2与交点M4相连的一端的电压C2-,即:
(V-)=(C2-)=-(V+)=-2VCC (3),
实现二倍的降压目的。当第一时钟信号A和第二时钟信号B为高电平,第三时钟信号C和第四时钟信号D为低电平时,电荷泵电路中的MOS管均处于关闭状态,此时各个节点的电压不变。至此完成了一个周期内的工作。
如图2所示,是现有技术中的一种简单的倍压电路的结构示意图,主要是由开关和电容组成,通过开关的频率也就是对开关时序的控制,对电容不停进行充放电来达到整体电路网络升压的原理。先通过时序电路控制使开关S1、S3闭合,开关S2断开,对电容C4进行充电,使其为输入端电压 VDD 的值;然后使开关S2闭合,开关S1、S3断开,依据电容两端的电压缓慢下降的原理,实现输出为输入理论值的两倍,即VOUT=2VDD,从而实现了输出电压比输入电压高的升压功能。这种电路只能实现电压正向升压的目的且精确度较低。
在本发明实施例中第一电容C1、第二电容C2、第三电容C3和第四电容C4可以采用片内电容或片外电容。第一~第四PMOS管的耐压值不小于12V;第一~第四NMOS管的耐压值不小于12V,使电路安全性更好。
本发明所述一种高性能的正负倍压电荷泵电路,结构简单、精确度高、功耗小;在电源电压为2.5-5V时,输出电压为±2倍电源电压,解决了一般电路无法同时产生正负倍压的问题。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明技术原理的前提下,还可以做出若干改进和变形,这些改进和变形也应视为本发明的保护范围。