CN102347687B - 电荷帮浦 - Google Patents

Abstract

本发明是有关于一种电荷帮浦，可放大一输入端所接收的输入电压，并于一输出端输出放大后的输出电压。此电荷帮浦包含多个源漏极耦接晶体管作为充电电容，以及多个叠接晶体管以对称设置的方式连接于输入端与输出端间，且此电荷帮浦更包含多个二极管连接式晶体管，以防止源漏极耦接的晶体管在电荷转移过程中崩溃，并且提高电荷转移速度。本发明电荷帮浦可藉由置换充电电容为源漏极耦接晶体管，可将电荷帮浦整合于一晶上；此电荷帮浦可藉由设置二极管连接式晶体管，藉此可解泱晶体管崩溃的问题。

Description

电荷帮浦

技术领域

本发明涉及一种电荷帮浦，特别是涉及一种高电荷转换效率的电荷帮浦。

背景技术

目前，电荷帮浦通常被用来做为升压电路(Booster)或倍压电路(Voltage Multiplier)，将低电压源所提供的输入电压提高至较高电位的工作电压，以提供各种需要较高电压的驱动电路。

请参阅图1，为先前技术中的迪克生(Dickson)电荷帮浦示意图。该图中，此迪克生电荷帮浦包含四个开关SW1-SW4(图未示)、四个充电电容C1-C4、一输出电容Cout及五个源漏极耦接的N型金氧半导体晶体管T1-T5。迪克生电荷帮浦的输入端与输出端的电位分别由Vin与Vout来表示。且充电电容C1-C4用以分别接收时脉信号CK及XCK，以将输入端的电位Vin提高至输出端的电位Vout。此输出端电位Vout可表示为：

$\mathrm{Vout}=\underset{i-1}{\overset{5}{\mathrm{\Σ}}}(\mathrm{Vin}-\mathrm{Vt}\left(\mathrm{Mi}\right))$

其中，Vt(Mi)为各源漏极耦接的N型金氧半导体晶体管T1-T5的门槛电压。然而在此迪克生电荷帮浦若串联多级(Stage)晶体管时，由于基体效应(Body Effect)的影响，门槛电压会随的增加，进而导致电压转换效率降低。

请参阅图2，为先前技术中的另一电荷帮浦示意图。该图中，此电荷帮浦包含两个电荷转移分支Branch A，Branch B。第一个电荷转移分支BranchA包含八个晶体管MN1-MN4、MP1-MP4，以及4个充电电容C1-C4，第二个电荷转移分支Branch B包含八个晶体管MN5-MN8、MP5-MP8，以及4个充电电容C5-C8与一个输出电容Cout。且充电电容C1、C3、C6、C8以及充电电容C2、C4、C5、C7分别接受极性相异的脉冲信号CK及XCK。因此两个电荷转移分支Branch A，Branch B可被视为两个独立且反相的电荷帮浦电路。且此电荷帮浦中的电容C1-C8乃是采用晶片外(Off-Chi p)的电容，因此无法将此电荷帮浦整合于一晶片上，若要将晶片外的电容以源漏极耦接晶体管取代的话，又会因栅极电压过大而导致源漏极耦接晶体管崩溃。

由此可见，上述现有的电荷帮浦在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型的电荷帮浦，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。

发明内容

本发明的目的在于，克服现有的电荷帮浦存在的缺陷，而提供一种新型的电荷帮浦，所要解决的技术问题是使其解决先前技艺的电荷帮浦无法整合于晶片上的问题，非常适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种电荷帮浦，其包含：

一第一叠接部，包括一第一晶体管及一第二晶体管，该第一晶体管与该第二晶体管的源极相互耦接，且该第一晶体管与该第二晶体管的栅极相互耦接于一第一节点；

一第二叠接部，包括一第三晶体管及一第四晶体管，该第三晶体管与该第四晶体管的源极相互耦接，且该第三晶体管与该第四晶体管的栅极相互耦接于一第二节点，该第一晶体管的漏极耦接与该第三晶体管的漏极；

一第三叠接部，包括一第五晶体管及一第六晶体管，该第五晶体管与该第六晶体管的源极相互耦接，且该第五晶体管与该第六晶体管的栅极相互耦接于一第三节点，该第五晶体管的漏极耦接与该第二晶体管的漏极；

一第四叠接部，包括一第七晶体管及一第八晶体管，该第七晶体管与该第八晶体管的源极相互耦接，且该第七晶体管与该第八晶体管的栅极相互耦接于一第四节点，该第七晶体管的漏极耦接与该第四晶体管的漏极，该第六晶体管与该第八晶体管的漏极相互耦接于一输出端；

其特征在于：

一第一电容，其中一端耦接该第二节点，且其中另一端接收一第一时脉信号；

一第二电容，其中一端耦接该第一节点，且其中另一端接收一第二时脉信号；

一第三电容，其两端分别耦接该第一节点及该第四节点；

一第四电容，其两端分别耦接该第二节点及该第三节点；

一第一二极管连接式晶体管，其源极耦接该第二节点，且其漏极与栅极耦接该第三节点；

一第二二极管连接式晶体管，其源极耦接该第一节点，且其漏极与栅极耦接该第四节点；

一第一输出端晶体管，其源极耦接该第四节点，且其漏极与栅极相互耦接于该输出端；及

一第二输出端晶体管，其源极耦接该第三节点，且其漏极与栅极相互耦接于该输出端。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

较佳地，依据本发明的一个较佳实施例，前述的电荷帮浦，其中所述的第一电容为一第一源漏极耦接晶体管电容，该第一源漏极耦接晶体管的栅极耦接该第二节点，该第一源漏极耦接晶体管的源极与漏极相互耦接且接收该第一时脉信号；该第二电容为一第二源漏极耦接晶体管电容，该第二源漏极耦接晶体管的栅极耦接该第一节点，该第二源漏极耦接晶体管的源极与漏极相互耦接且接收该第二时脉信号；该第三电容为一第三源漏极耦接晶体管电容，该第三源漏极耦接晶体管的栅极耦接该第四节点，该第三源漏极耦接晶体管的源极与漏极相互耦接于该第一节点；该第四电容为一第四源漏极耦接晶体管电容，该第四源漏极耦接晶体管的栅极耦接该第三节点，该第四源漏极耦接晶体管的源极与漏极相互耦接于该第二节点。

较佳地，依据本发明的一个较佳实施例，前述的电荷帮浦，其中所述的第一晶体管、该第三晶体管、该第五晶体管、该第七晶体管、该第一输出端晶体管及该第二输出端晶体管为N型金氧半导体晶体管；该第二晶体管、该第四晶体管、该第六晶体管、该第八晶体管、该第一二极管连接式晶体管、该第二二极管连接式晶体管为P型金氧半导体晶体管。

本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种电荷帮浦，其包含：

一第一叠接部，包括一第一晶体管及一第二晶体管，该第一晶体管与该第二晶体管的源极相互耦接，且该第一晶体管与该第二晶体管的栅极相互耦接于一第一节点；

一第二叠接部，包括一第三晶体管及一第四晶体管，该第三晶体管与该第四晶体管的源极相互耦接，且该第三晶体管与该第四晶体管的栅极相互耦接于一第二节点，该第一晶体管的漏极耦接该第三晶体管的漏极；

一第三叠接部，包括一第五晶体管及一第六晶体管，该第五晶体管与该第六晶体管的源极相互耦接，且该第五晶体管与该第六晶体管的栅极相互耦接于一第三节点，该第五晶体管的漏极耦接与该第二晶体管的漏极；

一第四叠接部，包括一第七晶体管及一第八晶体管，该第七晶体管与该第八晶体管的源极相互耦接，且该第七晶体管与该第八晶体管的栅极相互耦接于一第四节点，该第七晶体管的漏极耦接与该第四晶体管的漏极；

一第五叠接部，包括一第九晶体管及一第十晶体管，该第九晶体管与该第十晶体管的源极相互耦接，且该第九晶体管与该第十晶体管的栅极相互耦接于一第五节点，该第九晶体管的漏极耦接该第六晶体管的漏极；

一第六叠接部，包括一第十一晶体管及一第十二晶体管，该第十一晶体管与该第十二晶体管的源极相互耦接，且该第十一晶体管与该第十二晶体管的栅极相互耦接于一第六节点，该第十一晶体管的漏极耦接该第八晶体管的漏极，该第十二晶体管与该第十晶体管的漏极相互耦接于一输出端；

其中：

一第一电容，其中一端耦接该第二节点，且其中另一端接收一第一时脉信号；

一第二电容，其中一端耦接该第一节点，且其中另一端接收一第二时脉信号；

一第三电容，其两端分别耦接该第一节点及该第四节点；

一第四电容，其两端分别耦接该第二节点及该第三节点；

一第五电容，其两端分别耦接该第三节点及该第六节点；

一第六电容，其两端分别耦接该第四节点及该第五节点；

一第一二极管连接式晶体管，其源极耦接该第二节点，且其漏极与栅极耦接该第三节点；

一第二二极管连接式晶体管，其源极耦接该第一节点，且其漏极与栅极耦接该第四节点；

一第三二极管连接式晶体管，其源极耦接该第四节点，且其漏极与栅极耦接该第五节点；

一第四二极管连接式晶体管，其源极耦接该第三节点，且其漏极与栅极耦接该第六节点；

一第一输出端晶体管，其源极耦接该第六节点，且其漏极与栅极相互耦接于该输出端；及

一第二输出端晶体管，其源极耦接该第五节点，且其漏极与栅极相互耦接于该输出端。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

较佳地，依据本发明的一个较佳实施例，前述的电荷帮浦，其中所述的第一电容为一第一源漏极耦接晶体管电容，该第一源漏极耦接晶体管的栅极耦接该第二节点，该第一源漏极耦接晶体管的源极与漏极相互耦接且接收该第一时脉信号；该第二电容为一第二源漏极耦接晶体管电容，该第二源漏极耦接晶体管的栅极耦接该第一节点，该第二源漏极耦接晶体管的源极与漏极相互耦接且接收该第二时脉信号；该第三电容为一第三源漏极耦接晶体管电容，该第三源漏极耦接晶体管的栅极耦接该第四节点，该第三源漏极耦接晶体管的源极与漏极相互耦接于该第一节点；该第四电容为一第四源漏极耦接晶体管电容，该第四源漏极耦接晶体管的栅极耦接该第三节点，该第四源漏极耦接晶体管的源极与漏极相互耦接于该第二节点；该第五电容为一第五源漏极耦接晶体管电容，该第五源漏极耦接晶体管的栅极耦接该第六节点，该第五源漏极耦接晶体管的源极与漏极相互耦接于该第三节点；该第六电容为一第六源漏极耦接晶体管电容，该第六源漏极耦接晶体管的栅极耦接该第五节点，该第六源漏极耦接晶体管的源极与漏极相互耦接于该第四节点。

较佳地，依据本发明的一个较佳实施例，前述的电荷帮浦，其中所述的第一晶体管、该第三晶体管、该第五晶体管、该第七晶体管、该第九晶体管、该第十一晶体管、该第一输出端晶体管及该第二输出端晶体管为N型金氧半导体晶体管；该第二晶体管、该第四晶体管、该第六晶体管、该第八晶体管、该第十晶体管、该第十二晶体管、该第一二极管连接式晶体管、该第二二极管连接式晶体管、该第三二极管连接式晶体管及该第四二极管连接式晶体管为P型金氧半导体晶体管。

本发明与现有技术相比具有明显的优点和有益效果。由以上可知，为达到上述目的，本发明提供了一种电荷帮浦，以解决先前技艺的电荷帮浦无法整合于晶片上的问题。

根据本发明的目的提出一种电荷帮浦可放大一输入端所接收的一输入电压，并于一输出端输出放大后的一输出电压，此电荷帮浦包含一第一叠接部、一第二叠接部、一第三叠接部、一第四叠接部、一第一电容、一第二电容、一第三电容、一第四电容、一第一二极管连接式晶体管、一第二二极管连接式晶体管、一第一输出端晶体管及一第二输出端晶体管。

第一叠接部包括一第一晶体管及一第二晶体管，第一晶体管与第二晶体管的源极相互耦接，且第一晶体管与第二晶体管的栅极相互耦接于一第一节点；第二叠接部包括一第三晶体管及一第四晶体管，第三晶体管与第四晶体管的源极相互耦接，且第三晶体管与第四晶体管的栅极相互耦接于一第二节点，第一晶体管的漏极耦接与第三晶体管的漏极；第三叠接部包括一第五晶体管及一第六晶体管，第五晶体管与第六晶体管的源极相互耦接，且第五晶体管与第六晶体管的栅极相互耦接于一第三节点，该第五晶体管的漏极耦接与该第二晶体管的漏极；第四叠接部包括一第七晶体管及一第八晶体管，第七晶体管与第八晶体管的源极相互耦接，且第七晶体管与第八晶体管的栅极相互耦接于一第四节点，第七晶体管的漏极耦接与第四晶体管的漏极，第六晶体管与第八晶体管的漏极相互耦接于该输出端；第一电容的其中一端耦接第二节点，且其中另一端接收一第一时脉信号；第二电容的其中一端耦接第一节点，且其中另一端接收一第二时脉信号；第三电容的两端分别耦接第一节点及第四节点；第四电容的两端分别耦接第二节点及第三节点；第一二极管连接式晶体管的源极耦接第二节点，且其漏极与栅极耦接第三节点；第二二极管连接式晶体管的源极耦接第一节点，且其漏极与栅极耦接第四节点；第一输出端晶体管的源极耦接第四节点，且其漏极与栅极相互耦接于输出端；第二输出端晶体管的源极耦接第三节点，且其漏极与栅极相互耦接于输出端。

此外，本发明电荷帮浦的第二实施例中，该电荷帮浦是包含一第一叠接部、一第二叠接部、一第三叠接部、一第四叠接部、一第五叠接部、一第六叠接部、一第一电容、一第二电容、一第三电容、一第四电容、一第五电容、一第六电容、一第一二极管连接式晶体管、一第二二极管连接式晶体管、一第三二极管连接式晶体管、一第四二极管连接式晶体管、一第一输出端晶体管及一第二输出端晶体管。

第一叠接部包括一第一晶体管及一第二晶体管，第一晶体管与第二晶体管的源极相互耦接，且第一晶体管与第二晶体管的栅极相互耦接于一第一节点；第二叠接部包括一第三晶体管及一第四晶体管，第三晶体管与第四晶体管的源极相互耦接，且第三晶体管与第四晶体管的栅极相互耦接于一第二节点，第一晶体管的漏极耦接第三晶体管的漏极；第三叠接部包括一第五晶体管及一第六晶体管，第五晶体管与第六晶体管的源极相互耦接，且第五晶体管与第六晶体管的栅极相互耦接于一第三节点，第五晶体管的漏极耦接与第二晶体管的漏极；第四叠接部包括一第七晶体管及一第八晶体管，第七晶体管与第八晶体管的源极相互耦接，且第七晶体管与第八晶体管的栅极相互耦接于一第四节点，第七晶体管的漏极耦接与第四晶体管的漏极；第五叠接部包括一第九晶体管及一第十晶体管，第九晶体管与第十晶体管的源极相互耦接，且第九晶体管与第十晶体管的栅极相互耦接于一第五节点，第九晶体管的漏极耦接第六晶体管的漏极；第六叠接部包括一第十一晶体管及一第十二晶体管，第十一晶体管与第十二晶体管的源极相互耦接，且第十一晶体管与第十二晶体管的栅极相互耦接于一第六节点，第十一晶体管的漏极耦接第八晶体管的漏极，第十二晶体管与第十晶体管的漏极相互耦接于该输出端；第一电容的其中一端耦接第二节点，且其中另一端接收一第一时脉信号；第二电容的其中一端耦接第一节点，且其中另一端接收一第二时脉信号；第三电容的两端分别耦接第一节点及第四节点；第四电容的两端分别耦接第二节点及第三节点；第五电容的两端分别耦接第三节点及第六节点；第六电容的两端分别耦接第四节点及第五节点；第一二极管连接式晶体管的源极耦接第二节点，且其漏极与栅极耦接第三节点；第二二极管连接式晶体管的源极耦接第一节点，且其漏极与栅极耦接第四节点；第三二极管连接式晶体管的源极耦接第四节点，且其漏极与栅极耦接第五节点；第四二极管连接式晶体管的源极耦接第三节点，且其漏极与栅极耦接第六节点；第一输出端晶体管的源极耦接第六节点，且其漏极与栅极相互耦接于输出端；第二输出端晶体管的源极耦接第五节点，且其漏极与栅极相互耦接于输出端。

借由上述技术方案，本发明电荷帮浦至少具有下列优点及有益效果：

(1)此电荷帮浦可藉由置换充电电容为源漏极耦接晶体管，藉此可将电荷帮浦整合于一晶上。

(2)此电荷帮浦可藉由设置二极管连接式晶体管，藉此可解泱晶体管崩溃的问题。

综上所述，本发明是有关于一种电荷帮浦，可放大一输入端所接收的输入电压，并于一输出端输出放大后的输出电压。此电荷帮浦包含多个源漏极耦接晶体管作为充电电容，以及多个叠接晶体管以对称设置的方式连接于输入端与输出端间，且此电荷帮浦更包含多个二极管连接式晶体管，以防止源漏极耦接的晶体管在电荷转移过程中崩溃，并且提高电荷转移速度。本发明在技术上有显著的进步，并具有明显的积极效果，诚为一新颖、进步、实用的新设计。上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

图1是先前技术中的迪克生电荷帮浦示意图。

图2是先前技术中的另一电荷帮浦示意图。

图3是本发明的电荷帮浦的第一实施例示意图。

图4是本发明的第一时脉信号与第二时脉信号示意图。

图5是本发明的电荷帮浦的第二实施例示意图。

图6是第二实施例与先前技艺的电荷帮浦的输出电压暂态反应示意图。

图7是第二实施例的电荷帮浦与先前技艺的电荷帮浦的输出电压与输出电流关系图。

图8是第二实施例的电荷帮浦与先前技艺的电荷帮浦的转换效率示意图。

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的电荷帮浦其具体实施方式、结构、特征及其功效，详细说明如后。

有关本发明的前述及其他技术内容、特点及功效，在以下配合参考图式的较佳实施例的详细说明中将可清楚的呈现。为了方便说明，在以下的实施例中，相同的元件以相同的编号表示。

请参阅图3，为本发明的电荷帮浦的第一实施例示意图。图中，电荷帮浦包含第一叠接部31、第二叠接部32、第三叠接部33、第四叠接部34、第一电容Mc1、第二电容Mc2、第三电容Mc3、第四电容Mc4、第一二极管连接式(Diode-connected)晶体管Md1、以及第二二极管连接式晶体管Md2、第一输出端晶体管Mo1、第二输出端晶体管Mo2。在本实施例中，第一电容Mc1、第二电容Mc2、第三电容Mc3、第四电容Mc4皆为晶体管电容，其中第一电容Mc1为第一源漏极耦接晶体管Mc1；第二电容Mc2为第二源漏极耦接晶体管Mc2；第三电容Mc3为第三源漏极耦接晶体管Mc3；第四电容Mc4为第四源漏极耦接晶体管Mc4。

第一叠接部31包含第一晶体管M1与第二晶体管M2，第一晶体管M1的源极耦接第二晶体管M2的源极，且第一晶体管M1的栅极与第二晶体管M2的栅极相连于第一节点N1。第二叠接部32包含第三晶体管M3与第四晶体管M4，第三晶体管M3的源极耦接第四晶体管M4的源极，且第三晶体管M3的栅极与第四晶体管M4的栅极相连于第二节点N2。第三叠接部33包含第五晶体管M5与第六晶体管M6，第五晶体管M5的源极耦接第六晶体管M6的源极，且第五晶体管M5的栅极与第六晶体管M6的栅极相连于第三节点N 3，第五晶体管M5的漏极与第二晶体管M2的漏极相连接于一第一端点S1。第四叠接部34包含第七晶体管M7与第八晶体管M8，第七晶体管M7的源极耦接第八晶体管M8的源极，且第七晶体管M7的栅极与第八晶体管M8的栅极相连于第四节点N4，第七晶体管M7的漏极与第四晶体管M4的漏极相连接于一第二端点S2。

第一源漏极耦接晶体管Mc1的栅极耦接第二节点N2，第一源漏极耦接晶体管Mc1的源极与漏极相互耦接且接收一第一时脉信号φ1；第二源漏极耦接晶体管Mc2的栅极耦接第一节点N1，第二源漏极耦接晶体管Mc2的源极与漏极相互耦接且接收一第二时脉信号φ2；第三源漏极耦接晶体管Mc3的栅极耦接第四节点N4，第三源漏极耦接晶体管Mc3的源极与漏极相互耦接于N1第一节点；第四源漏极耦接晶体管Mc4的栅极耦接第三节点N3，第四源漏极耦接晶体管Mc4的源极与漏极相互耦接于第二节点N2。

在本实施例中，第一时脉信号φ1的极性与第二时脉信号φ2的极性相异，如图4所示，且第一时脉信号φ1与第二时脉信号φ2的电压值介于零与Vdd之间转换。此外，第一晶体管M1、第三晶体管M3、第五晶体管M5及第七晶体管M7较佳为N型金氧半导体晶体管；而第二晶体管M2、第四晶体管M4、第六晶体管M6及第八晶体管M8较佳为P型金氧半导体晶体管。

而第一源漏极耦接晶体管Mc1、第二源漏极耦接晶体管Mc2、第三源漏极耦接晶体管Mc3及第四源漏极耦接晶体管Mc4则利用源漏极与栅极间的寄生电容，以取代图2中的充电电容，并藉此以达成将本发明的电荷帮浦以标准MOS半导体制造工艺整合于晶片上。

在此于图4定义了三个相位I、II及III。在第一相位I与第三相位III中，第一时脉信号φ1与第二时脉信号φ2所提供的电压值分别为零与Vdd，因此第一晶体管M1、第四晶体管M4、第六晶体管M6与第七晶体管M7为导通，而第二晶体管M2、第三晶体管M3、第五晶体管M5与第八晶体管M8则为截止状态；于第二相位II中，各晶体管导通或截止状态则为与第一相位I或第三相位III相反。

在第一时脉信号φ1为Low(零伏特)的第一相位I或第三相位III中，第一节点N1与第二节点N2的电压值分别被加压2Vdd与Vdd，第三节点N3与第四节点N4的电压值分别被加压3Vdd与2Vdd。在第一时脉信号φ1为High(Vdd)的第二相位II中，第一节点N1与第二节点N2的电压值分别为Vdd与2Vdd，第三节点N3与第四节点N4的电压值分别为2Vdd与3Vdd。因此第三源漏极耦接晶体管Mc3与第四源漏极耦接晶体管Mc4则会因为栅极与源漏极之间的压差超过2Vdd而崩溃。

为了将本发明的电荷帮浦整合于晶片中，且要避免各源漏极耦接晶体管Mc1-Mc4崩溃的状况产生，因此第一二极管连接式晶体管Md1的源极耦接第二节点N2，且其漏极与栅极耦接第三节点N3；第二二极管连接式晶体管Md2的源极耦接第一节点N1，且其漏极与栅极耦接第四节点N4；第一输出端晶体管Mo1的源极耦接第四节点N4，且其漏极与栅极相互耦接于该输出端；第二输出端晶体管Mo2的源极耦接第三节点N3，且其漏极与栅极相互耦接于该输出端。

加入上述的晶体管后，在第一时脉信号φ1为Low(零伏特)的相位中，电荷转移的操作路径为由第一晶体管M1经过第一二极管连接式晶体管Md1，再经由第一输出端晶体管Mo1流出至输出端所连接的一负载电容CL；在第一时脉信号φ1为High(Vdd)的相位中，则为由第四晶体管M4流经第七晶体管M7，再由经由第六晶体管M6流出至输出端的负载电容CL。前述藉由第一时脉信号φ1、第二时脉信号φ2控制电荷帮浦进行电荷转移的过程中，可避免各源漏极耦接晶体管Mc1-Mc4的栅极与源漏极之间的压差超过2Vdd而崩溃，并且可加速电荷转移过程，以提升转移效率。

请参阅图5，为本发明的电荷帮浦的第二实施例示意图。与第一实施例相较，其差异在于第二实施例更增加了一第五叠接部35、一第六叠接部36、一第五电容Mc5、一第六电容Mc6、一第三二极管连接式晶体管Md3与一第四二极管连接式晶体管Md4。在本实施例中，第五电容Mc5及第六电容Mc6同样为晶体管电容，其分别为第五源漏极耦接晶体管Mc5及第六源漏极耦接晶体管Mc6。

第一叠接部31、第二叠接部32、第三叠接部33、第四叠接部34、第一源漏极耦接晶体管Mc1、第二源漏极耦接晶体管Mc2、第三源漏极耦接晶体管Mc3、第四源漏极耦接晶体管Mc4、第一二极管连接式晶体管Md1及第二二极管连接式晶体管Md2的元件连接方式与第一实施例相同，故不在赘述。

第五叠接部35包含第九晶体管M9与第十晶体管M10，第九晶体管M9的源极耦接第十晶体管M10的源极，且第九晶体管M9的栅极与第十晶体管M10的栅极相连于一第五节点N5，第九晶体管M9的漏极与第六晶体管M6的漏极相连接于一第三端点S3。第六叠接部36包含第十一晶体管M11与第十二晶体管M12，第十一晶体管M11的源极耦接第十二晶体管M12的源极，且第十一晶体管M11的栅极与第十二晶体管M12的栅极相连于一第六节点N6，第十一晶体管M11的漏极与第八晶体管M8的漏极相连接于一第四端点S4。

第三二极管连接式晶体管Md3的源极耦接第四节点N4，且其漏极与栅极耦接第五节点N5；第四二极管连接式晶体管Md4的源极耦接第三节点N3，且其漏极与栅极耦接第六节点N6；第一输出端晶体管Mo1的源极耦接第六节点N6，且其漏极与栅极相互耦接于该输出端；第二输出端晶体管Mo2的源极耦接第五节点N5，且其漏极与栅极相互耦接于该输出端。

加入前述的晶体管后，即可于输出端产生电压值为5Vdd的输出电压。另请参阅图6，为第二实施例与先前技艺的电荷帮浦的输出电压暂态反应示意图。由该图中所示，L1为先前技艺的电荷帮浦的输出电压暂态反应，L2则为本发明的电荷帮浦的输出电压暂态反应，由图中可知，在加入了前述的晶体管后，本发明的电荷帮浦由0V至5V的反应速率较先前技艺的电荷帮浦快速。

请一并参阅图7与图8，为第二实施例的电荷帮浦与先前技艺的电荷帮浦的输出电压与输出电流关系图，以及功率示意图。由图中可得知本发明的电荷帮浦在相同的操作条件下，可于输出端产生较高的输出电压，以及具有高转换效率的特性。其中，转换效率定义为输出功率除以输入功率。

另请参阅表一，为本发明与先前技艺的电荷帮浦比较表。由表中所示，本发明的电荷帮浦在相同的操作条件下，具有较高的输出电压以及较高的转换效率。

表一

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (4)

1.一种电荷帮浦，其特征在于包含： 

一第一叠接部，包括一第一晶体管及一第二晶体管，该第一晶体管与该第二晶体管的源极相互耦接，且该第一晶体管与该第二晶体管的栅极相互耦接于一第一节点； 

一第二叠接部，包括一第三晶体管及一第四晶体管，该第三晶体管与该第四晶体管的源极相互耦接，且该第三晶体管与该第四晶体管的栅极相互耦接于一第二节点，该第一晶体管的漏极耦接于该第三晶体管的漏极； 

一第三叠接部，包括一第五晶体管及一第六晶体管，该第五晶体管与该第六晶体管的源极相互耦接，且该第五晶体管与该第六晶体管的栅极相互耦接于一第三节点，该第五晶体管的漏极耦接于该第二晶体管的漏极； 

一第四叠接部，包括一第七晶体管及一第八晶体管，该第七晶体管与该第八晶体管的源极相互耦接，且该第七晶体管与该第八晶体管的栅极相互耦接于一第四节点，该第七晶体管的漏极耦接于该第四晶体管的漏极，该第六晶体管与该第八晶体管的漏极相互耦接于一输出端； 

其特征在于： 

一第一电容，其中一端耦接该第二节点，且其中另一端接收一第一时脉信号； 

一第二电容，其中一端耦接该第一节点，且其中另一端接收一第二时脉信号； 

一第三电容，其两端分别耦接该第一节点及该第四节点； 

一第四电容，其两端分别耦接该第二节点及该第三节点； 

一第一二极管连接式晶体管，其源极耦接该第二节点，且其漏极与栅极耦接该第三节点； 

一第二二极管连接式晶体管，其源极耦接该第一节点，且其漏极与栅极耦接该第四节点； 

一第一输出端晶体管，其源极耦接该第四节点，且其漏极与栅极相互耦接于该输出端；及 

一第二输出端晶体管，其源极耦接该第三节点，且其漏极与栅极相互耦接于该输出端； 

所述的第一电容为一第一源漏极耦接晶体管电容，该第一源漏极耦接晶体管的栅极耦接该第二节点，该第一源漏极耦接晶体管的源极与漏极相互耦接且接收该第一时脉信号；该第二电容为一第二源漏极耦接晶体管电容，该第二源漏极耦接晶体管的栅极耦接该第一节点，该第二源漏极耦接晶体管的源极与漏极相互耦接且接收该第二时脉信号；该第三电容为一第三源漏极耦接晶体管电容，该第三源漏极耦接晶体管的栅极耦接该第四节 点，该第三源漏极耦接晶体管的源极与漏极相互耦接于该第一节点；该第四电容为一第四源漏极耦接晶体管电容，该第四源漏极耦接晶体管的栅极耦接该第三节点，该第四源漏极耦接晶体管的源极与漏极相互耦接于该第二节点。 

2.如权利要求1所述的电荷帮浦，其特征在于其中所述的第一晶体管、该第三晶体管、该第五晶体管、该第七晶体管、该第一输出端晶体管及该第二输出端晶体管为N型金氧半导体晶体管；该第二晶体管、该第四晶体管、该第六晶体管、该第八晶体管、该第一二极管连接式晶体管、该第二二极管连接式晶体管为P型金氧半导体晶体管。 

3.一种电荷帮浦，其特征在于包含： 

一第一叠接部，包括一第一晶体管及一第二晶体管，该第一晶体管与该第二晶体管的源极相互耦接，且该第一晶体管与该第二晶体管的栅极相互耦接于一第一节点； 

一第二叠接部，包括一第三晶体管及一第四晶体管，该第三晶体管与该第四晶体管的源极相互耦接，且该第三晶体管与该第四晶体管的栅极相互耦接于一第二节点，该第一晶体管的漏极耦接该第三晶体管的漏极； 

一第三叠接部，包括一第五晶体管及一第六晶体管，该第五晶体管与该第六晶体管的源极相互耦接，且该第五晶体管与该第六晶体管的栅极相互耦接于一第三节点，该第五晶体管的漏极耦接于该第二晶体管的漏极； 

一第四叠接部，包括一第七晶体管及一第八晶体管，该第七晶体管与该第八晶体管的源极相互耦接，且该第七晶体管与该第八晶体管的栅极相互耦接于一第四节点，该第七晶体管的漏极耦接于该第四晶体管的漏极； 

一第五叠接部，包括一第九晶体管及一第十晶体管，该第九晶体管与该第十晶体管的源极相互耦接，且该第九晶体管与该第十晶体管的栅极相互耦接于一第五节点，该第九晶体管的漏极耦接该第六晶体管的漏极； 

一第六叠接部，包括一第十一晶体管及一第十二晶体管，该第十一晶体管与该第十二晶体管的源极相互耦接，且该第十一晶体管与该第十二晶体管的栅极相互耦接于一第六节点，该第十一晶体管的漏极耦接该第八晶体管的漏极，该第十二晶体管与该第十晶体管的漏极相互耦接于一输出端； 

其特征在于： 

一第一电容，其中一端耦接该第二节点，且其中另一端接收一第一时脉信号； 

一第二电容，其中一端耦接该第一节点，且其中另一端接收一第二时脉信号； 

一第三电容，其两端分别耦接该第一节点及该第四节点； 

一第四电容，其两端分别耦接该第二节点及该第三节点； 

一第五电容，其两端分别耦接该第三节点及该第六节点； 

一第六电容，其两端分别耦接该第四节点及该第五节点； 

一第一二极管连接式晶体管，其源极耦接该第二节点，且其漏极与栅极耦接该第三节点； 

一第二二极管连接式晶体管，其源极耦接该第一节点，且其漏极与栅极耦接该第四节点； 

一第三二极管连接式晶体管，其源极耦接该第四节点，且其漏极与栅极耦接该第五节点； 

一第四二极管连接式晶体管，其源极耦接该第三节点，且其漏极与栅极耦接该第六节点； 

一第一输出端晶体管，其源极耦接该第六节点，且其漏极与栅极相互耦接于该输出端；及 

一第二输出端晶体管，其源极耦接该第五节点，且其漏极与栅极相互耦接于该输出端； 

所述的第一电容为一第一源漏极耦接晶体管电容，该第一源漏极耦接晶体管的栅极耦接该第二节点，该第一源漏极耦接晶体管的源极与漏极相互耦接且接收该第一时脉信号；该第二电容为一第二源漏极耦接晶体管电容，该第二源漏极耦接晶体管的栅极耦接该第一节点，该第二源漏极耦接晶体管的源极与漏极相互耦接且接收该第二时脉信号；该第三电容为一第三源漏极耦接晶体管电容，该第三源漏极耦接晶体管的栅极耦接该第四节点，该第三源漏极耦接晶体管的源极与漏极相互耦接于该第一节点；该第四电容为一第四源漏极耦接晶体管电容，该第四源漏极耦接晶体管的栅极耦接该第三节点，该第四源漏极耦接晶体管的源极与漏极相互耦接于该第二节点；该第五电容为一第五源漏极耦接晶体管电容，该第五源漏极耦接晶体管的栅极耦接该第六节点，该第五源漏极耦接晶体管的源极与漏极相互耦接于该第三节点；该第六电容为一第六源漏极耦接晶体管电容，该第六源漏极耦接晶体管的栅极耦接该第五节点，该第六源漏极耦接晶体管的源极与漏极相互耦接于该第四节点。 

4.如权利要求3所述的电荷帮浦，其特征在于其中所述的第一晶体管、该第三晶体管、该第五晶体管、该第七晶体管、该第九晶体管、该第十一晶体管、该第一输出端晶体管及该第二输出端晶体管为N型金氧半导体晶体管；该第二晶体管、该第四晶体管、该第六晶体管、该第八晶体管、该第十晶体管、该第十二晶体管、该第一二极管连接式晶体管、该第二二极管连接式晶体管、该第三二极管连接式晶体管及该第四二极管连接式晶体管为P型金氧半导体晶体管。