CN110912401B - 一种电压倍增电路 - Google Patents

Abstract

本发明涉及一种电压倍增电路，属于DC‑DC变换器领域。本发明所述的电压倍增电路包括时钟升压电路和2倍压电荷泵电路，所述的时钟升压电路的输入为两相不交叠时钟clk和clkn，输出为两对非交叠时钟ph1和ph1n，ph2和ph2n；所述的2倍压电荷泵电路采用两路互补结构，2倍压电荷泵电路的输入为电源电压Vin和时钟升压电路输出的两对非交叠时钟ph1和ph1n，ph2和ph2n。采用本发明所述的电路，可有效提高电荷泵的效率和减小输出电压的纹波，并且所有MOS器件都采用低压器件，而没有耐压问题，可有效减小芯片面积及损耗，提高电压转换效率。

Description

一种电压倍增电路

技术领域

本发明属于DC-DC(直流-直流)变换器领域，涉及一种集成电路电压产生电路，具体涉及一种半导体晶体管的电压倍增电路。

背景技术

电压倍增电路是电荷泵电路的核心电路，它应用于一些需用高电压、小电流的地方，或者芯片片外供电单一，片内还需要一高压才能维持整个电路正常工作的地方。近年来常用Dickson电荷泵电路实现电压倍增和升压电路。该电路在技术文献(John F.DicksonOn-chip High-Voltage Generation inMNOS Integrated Circuits Using an ImprovedVoltage Multiplier Technique IEEEJOURNAL OF SOLID-STATE CIRCUITS，VOL.SC-11，NO.3pp.374-378JUNE1976.)中有详细记载。上述Dickson电荷泵电路，以二极管作为开关元件、将电荷渐次向次级传送进行升压。Dickson电荷泵具有不需要电感线圈的长处，但具有效率低，纹波大的缺点。

现有技术中，中国专利文献CN105790574B(公开日2018.03.30)公开了一种电压倍增电路，包括反相器、充电电容、低压充电电路、高压充放电电路，该电压倍增电路还包括一隔离电路，所述隔离电路一端接电源，另一端接充电电容与所述低压充电电路、高压充放电电路之间的节点，以减弱所述充电电容与所述低压充电电路、高压充放电电路之间的高压节点向电源漏电。另一中国专利文献CN107634647A(公开日2018.01.26)一种电压倍增电路，包括：充电控制电路，用于在输入信号A的高电平控制下开启充电电路；充电电路，用于在所述充电控制电路的输出的控制下将所述充电电路的MOS电容充电至电源电压；电压提升电路，用于在所述输入信号A为低电平时输出高电平从而将所述充电电路的MOS电容的另一端的电压即节点VDDx21的电压提升1倍；倍增电压传输电路，用于在所述输入信号A为低电平时将所述充电电路的MOS电容的另一端的电压输出，所述充电控制电路与所述倍增电压传输电路中采用的MOS管均为低压MOS管。上述两个技术方案虽然一定程度上节省了电路面积，改善了电压倍增电路的倍增效果，但还是存在电荷泵中开关的导通电阻大，电路损耗大，电压转换效率低，输出电压纹波大等问题。

发明内容

针对现有技术中存在的缺陷，本发明的目的在于提供一种电压倍增电路，以有效提高电荷泵的效率和减小输出电压的纹波，并且所有MOS器件都采用低压器件，而没有耐压问题，可有效减小芯片面积及损耗，提高电压转换效率。

为实现上述目的，本发明采用的技术方案如下：

一种电压倍增电路，包括时钟升压电路和2倍压电荷泵电路，所述的时钟升压电路的输入为两相不交叠时钟clk和clkn，输出为两对非交叠时钟ph1和ph1n，ph2和ph2n；所述的2倍压电荷泵电路采用两路互补结构，2倍压电荷泵电路的输入为电源电压Vin和时钟升压电路输出的两对非交叠时钟ph1和ph1n，ph2和ph2n。

进一步，所述的非交叠时钟ph1和ph1n的高低电压范围为0到Vin；所述的非交叠时钟ph2和ph2n的高低电压范围为Vin到2Vin-Vth。

进一步，所述的时钟升压电路由MP1，MP2，MN1，MN2，MN3，MN4，C1和C2组成，其中，所述的MP1，MP2为PMOS管；所述的MN1，MN2，MN3，MN4为NMOS管；所述的C1，C2为电容；

更进一步，所述的MP1的栅极与输入信号clk和MN1的栅极连接；MP1的源极与电源Vin连接；MP1的漏极与MN1的漏极、C1的一端及输出ph1n连接；MN1的栅极与输入信号clk和MP1的栅极连接；MN1的源极和地连接；MN1的漏极与MP1的漏极、C1的一端及输出ph1n连接；MP2的栅极与输入信号clkn和MN2的栅极连接；MP2的源极与电源Vin连接；MP2的漏极与MN2的漏极、C2的一端及输出ph1连接；MN2的栅极与输入信号clk和MP2的栅极连接；MN2的源极和地连接；MN2的漏极与MP2的漏极、C2的一端及输出ph1连接；MN3的栅极与MN4的漏极、C2的另一端及输出ph2连接；MN3的源极与电源Vin连接；MN3的漏极与MN4的栅极、C1的另一端及输出ph2n连接；MN4的栅极与MN3的漏极、C1的另一端及输出ph2n连接；MN4的源极与电源Vin连接；MN4的漏极与MN3的栅极、C2的另一端及输出ph2连接；C1的一端与MP1的漏极、MN1的漏极及输出ph1n连接，C1的另一端与MN3的漏极、MN4的栅极及输出ph2n连接；C2的一端与MP2的漏极、MN2的漏极及输出ph1连接，C2的另一端与MN3的栅极、MN4的漏极及输出ph2连接。

进一步，所述的2倍压电荷泵电路由MP3，MP4，MP5，MP6，MN5，MN6，MN7，MN8，C3，C4和C5组成；其中，所述的MP3，MP4，MP5和MP6为PMOS管；所述的MN5，MN6，MN7和MN8为NMOS管；所述的C3，C4和C5为电容；

更进一步，所述的MP3的栅极与MN5的栅极和ph1输出连接；MP3的源极与电源Vin连接；MP3的漏极与MN5的漏极、电容C3的一端及节点X2连接；MN5的栅极与MP3的栅极和输出ph1连接；MN5的源极与地连接；MN5的漏极与MP3的漏极、电容C3的一端及节点X2连接；MP4的栅极与MN6的栅极和ph1n节点连接；MP4的源极与电源Vin连接；MP4的漏极与MN6的漏极、电容C4的一端及节点X1连接；MN6的栅极与MP4的栅极和输出ph1n连接；MN6的源极与地连接；MN6的漏极与MP4的漏极、电容C4的一端及节点X1连接；MN7的栅极与MP5的栅极及输出ph2连接；MN7的源极与MP5的源极、电容C3的另一端及节点X4连接；MN7的漏极与电源Vin连接；MP5的栅极与MN7的栅极和输出ph2连接；MP5的源极与MN7的源极、电容C3的另一端及节点X4连接；MP5的漏极与MP6的漏极、电容C5的一端及节点Vpump连接；MN8的栅极与MP6的栅极及输出ph2n连接；MN8的源极与MP6的源极、电容C4的另一端及节点X3连接；MN8的漏极与电源Vin连接；MP6的栅极与MN8的栅极和输出ph2n连接；MP6的源极与MN8的源极、电容C4的另一端及节点X3连接；MP6的漏极与MP5的漏极、电容C5的一端及节点Vpump连接；电容C3的一端与节点X2，MP3的漏极及MN5的漏极连接；电容C3的另一端与节点X4、MN7的源极及MP5的源极连接；电容C4的一端与节点X1、MP4的漏极及MN6的漏极连接；电容C4的另一端与节点X3、MN8的源极及MP6的源极连接；电容C5的一端与节点Vpump、MP5的漏极及MP6的漏极连接；电容C5的另一端与地连接。

进一步，所述的PMOS管MP1，MP2，MP3，MP4，MP5和MP6都为低压器件，耐压为电源电压Vin，开关速度满足输入时钟的频率要求。

进一步，所述的NMOS管MN1，MN2，MN3，MN4，MN5，MN6，MN7和MN8都为低压器件，耐压为电源电压Vin，开关速度满足输入时钟的频率要求。

进一步，所述电容C1，C2，C3和C4可以采用低压器件实现，电容C5的大小满足输出电压纹波的要求。

本发明的有益效果在于：采用本发明所述的电压倍增电路，可有效提高电荷泵的效率(达95％以上)和减小输出电压的纹波(纹波电压小于1mV)，并且所有MOS器件都采用低压器件，而没有耐压问题，可有效减小芯片面积及损耗，提高电压转换效率。

附图说明

图1是本发明具体实施中的一种电压倍增电路的框图；

图2是本发明具体实施中的一种电压倍增电路的电路图；

图3是本发明具体实施中的非交叠时钟的电平图。

具体实施方式

下面结合说明书附图与具体实施方式对本发明做进一步的详细说明。

如图1所示，一种电压倍增电路，包括时钟升压电路1和2倍压电荷泵电路2，所述的时钟升压电路1的输入为两相不交叠时钟clk和clkn，输出为两对非交叠时钟ph1和ph1n，ph2和ph2n。其中，ph1和ph1n时钟的高低电压范围为0到Vin；ph2和ph2n高低电压范围为Vin到2Vin-Vth。所述的2倍压电荷泵电路2采用两路互补结构，可以减小输出电压纹波，2倍压电荷泵电路的输入为电源电压Vin和时钟升压电路输出的两对非交叠时钟ph1和ph1n，ph2和ph2n。所述的非交叠时钟可以避免电荷回流，提高电压增益和转换效率。同时，升压的时钟ph2和ph2n可以减小电荷泵开关的导通电阻，减小损耗，进一步提高转换效率和降低输出电压纹波。

本发明的一种具体实施方式如图2所示，图中MP1，MP2，MP3，MP4，MP5和MP6为PMOS管；MN1，MN2，MN3，MN4，MN5，MN6，MN7和MN8为NMOS管；C1，C2，C3，C4和C5为电容；clk和clkn为两相非交叠时钟；Vin为输入电压；Vpump产生的输出电压。其中，MP1，MP2，MN1，MN2，MN3，MN4，C1和C2组成时钟升压电路；MP3，MP4，MP5，MP6，MN5，MN6，MN7，MN8，C3，C4和C5组成2倍压电荷泵电路。

本实施例中，MP1的栅极与输入信号clk和MN1的栅极连接；MP1的源极与电源Vin连接；MP1的漏极与MN1的漏极、C1的一端及输出ph1n连接；MN1的栅极与输入信号clk和MP1的栅极连接；MN1的源极和地连接；MN1的漏极与MP1的漏极、C1的一端及输出ph1n连接；MP2的栅极与输入信号clkn和MN2的栅极连接；MP2的源极与电源Vin连接；MP2的漏极与MN2的漏极、C2的一端及输出ph1连接；MN2的栅极与输入信号clk和MP2的栅极连接；MN2的源极和地连接；MN2的漏极与MP2的漏极、C2的一端及输出ph1连接；MN3的栅极与MN4的漏极、C2的另一端及输出ph2连接；MN3的源极与电源Vin连接；MN3的漏极与MN4的栅极、C1的另一端及输出ph2n连接；MN4的栅极与MN3的漏极、C1的另一端及输出ph2n连接；MN4的源极与电源Vin连接；MN4的漏极与MN3的栅极、C2的另一端及输出ph2连接；C1的一端与MP1的漏极、MN1的漏极及输出ph1n连接，C1的另一端与MN3的漏极、MN4的栅极及输出ph2n连接；C2的一端与MP2的漏极、MN2的漏极及输出ph1连接，C2的另一端与MN3的栅极、MN4的漏极及输出ph2连接。

MP3的栅极与MN5的栅极和ph1节点连接；MP3的源极与电源Vin连接；MP3的漏极与MN5的漏极、电容C3的一端及节点X2连接；MN5的栅极与MP3的栅极和输出ph1连接；MN5的源极与地连接；MN5的漏极与MP3的漏极、电容C3的一端及节点X2连接；MP4的栅极与MN6的栅极和ph1n输出连接；MP4的源极与电源Vin连接；MP4的漏极与MN6的漏极、电容C4的一端及节点X1连接；MN6的栅极与MP4的栅极和输出ph1n连接；MN6的源极与地连接；MN6的漏极与MP4的漏极、电容C4的一端及节点X1连接；MN7的栅极与MP5的栅极及输出ph2连接；MN7的源极与MP5的源极、电容C3的另一端及节点X4连接；MN7的漏极与电源Vin连接；MP5的栅极与MN7的栅极和输出ph2连接；MP5的源极与MN7的源极、电容C3的另一端及节点X4连接；MP5的漏极与MP6的漏极、电容C5的一端及节点Vpump连接；MN8的栅极与MP6的栅极及输出ph2n连接；MN8的源极与MP6的源极、电容C4的另一端及节点X3连接；MN8的漏极与电源Vin连接；MP6的栅极与MN8的栅极和输出ph2n连接；MP6的源极与MN8的源极、电容C4的另一端及节点X3连接；MP6的漏极与MP5的漏极、电容C5的一端及节点Vpump连接；电容C3的一端与节点X2，MP3的漏极及MN5的漏极连接；电容C3的另一端与节点X4、MN7的源极及MP5的源极连接；电容C4的一端与节点X1、MP4的漏极及MN6的漏极连接；电容C4的另一端与节点X3、MN8的源极及MP6的源极连接；电容C5的一端与节点Vpump、MP5的漏极及MP6的漏极连接；电容C5的另一端与地连接。

本实施例中，所述的NMOS管MN1，MN2，MN3，MN4，MN5，MN6，MN7和MN8都为低压器件，耐压为电源电压Vin，开关速度满足输入时钟的频率要求。所述的NMOS管MN1，MN2，MN3，MN4，MN5，MN6，MN7和MN8都为低压器件，耐压为电源电压Vin，开关速度满足输入时钟的频率要求。所述电容C1，C2，C3和C4可以采用低压器件实现，电容C5的大小满足输出电压纹波的要求。

本实施例中，对于时钟升压电路，当Vin上电并给clk和clkn加上两相非交叠时钟，时钟升压电路将产生两对非交叠时钟ph1和ph1n，ph2和ph2n，其中，ph1和ph1n时钟的高低电压范围为0到Vin；ph2和ph2n为升压的非交叠时钟，时钟的高低电压范围为Vin到2Vin-Vth，Vth为MN3或MN4的阈值电压。具体工作过程为，当clk＝0，clkn＝Vin，分别经MP1与MN1组成的反相器和MP2与MN2组成的反相器产出ph1n＝Vin，ph1＝0，同时C1和C2由于两端的压差不能突变，ph2n＝Vin，ph2＝0，则MN3关断，MN4导通，开始对C2充电，使ph2电压升高(最高为Vin-Vth)。同理，当clk＝Vin，clkn＝0时，ph1n＝0，ph1＝Vin，则MN3导通，MN4关断，开始对C1充电，使ph2n电压升高(最高为Vin-Vth)。这时C2由于两端压差不能突变，ph2电压将大于Vin。经过几个时钟周期后ph2和ph2n的高电平最终达到2Vin-Vth，低电平为Vin。

对于2倍压电荷泵电路，时钟升压电路的输出ph1和ph1n作为2倍压电荷泵电路中两个反相器的输入，产生的输出信号X1和X2的电压范围为0到Vin；时钟升压电路的输出ph2和ph2n作为2倍压电荷泵电路中开关管的栅极输入信号，可以减小开关的导通阻抗，提高电荷泵的效率。随着开关的切换，节点X3和X4电压范围为Vin到2Vin，再通过电容C5的滤波得到最终的输出电压Vpump＝2Vin。具体工作过程为，当ph1＝0，ph1n＝Vin，ph2＝Vin，ph2n＝2Vin-Vth时，X1＝0，X2＝Vin，开关MN7关断，MP5导通，电容C3上的电荷向电容C5转移；开关MN8导通，MP6关断，Vin通过MN8，MN6对C4充电，X3电压升高(最高为Vin)。同理，当ph1＝Vin，ph1n＝0，ph2＝2Vin-Vth，ph2n＝Vin时，X1＝Vin，X2＝0，开关MN7导通，MP5关断，Vin通过MN7，MN5对C3充电，X4电压升高(最高为Vin,)；开关MN8关断，MP6导通，电容C4上的电荷向电容C5转移，使Vpump升高。经过几个时钟周期后Vpump电压最终升高到2Vin。

如图3所示，图3为clk和clkn，ph1和ph1n，ph2和ph2n，X1和X2，X3和X4节点电压波形。结合图2，可见，图2中每个器件的各端点压差不超过Vin。所以，图2中所以器件可以采用低压器件，节省芯片面积。

通过上述实施例可以看出，本发明人改良了Dickson电荷泵电路，开发了具有效率高，纹波低的电荷泵电路。该改良的电荷泵电路不采用二极管，而采用MOS晶体管作开关，并对MOS晶体管的栅极升压，以降低MOS晶体管的导通电阻，提高效率和减小纹波。

另外，本发明与现有技术相比，虽然都是实现电压倍增的目的，但采用的技术方案却并不相同：本发明包括两部分，时钟升压电路和2倍压电荷泵(互补结构)，现有技术中只包含2倍压电荷泵(单边结构)。本发明中，时钟升压电路的主要作用是减小2倍压电荷泵中开关的导通电阻，减小损耗，提高电压转换效率。2倍压电荷泵(互补结构)可以有效减小输出电压纹波及提高电压转换效率，现有技术中没有以上技术效果。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其同等技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (7)

1.一种电压倍增电路，其特征在于：所述电路包括时钟升压电路和2倍压电荷泵电路，所述的时钟升压电路的输入为两相不交叠时钟clk和clkn，输出为两对非交叠时钟ph1和ph1n，ph2和ph2n；所述的2倍压电荷泵电路采用两路互补结构，2倍压电荷泵电路的输入为电源电压Vin和时钟升压电路输出的两对非交叠时钟ph1和ph1n，ph2和ph2n；

所述的时钟升压电路由MP1，MP2，MN1，MN2，MN3，MN4，C1和C2组成，其中，所述的MP1，MP2为PMOS管；所述的MN1，MN2，MN3，MN4为NMOS管；所述的C1，C2为电容；

所述的MP1的栅极与输入信号clk和MN1的栅极连接；MP1的源极与电源Vin连接；MP1的漏极与MN1的漏极、C1的一端及输出ph1n连接；MN1的栅极与输入信号clk和MP1的栅极连接；MN1的源极和地连接；MN1的漏极与MP1的漏极、C1的一端及输出ph1n连接；MP2的栅极与输入信号clkn和MN2的栅极连接；MP2的源极与电源Vin连接；MP2的漏极与MN2的漏极、C2的一端及输出ph1连接；MN2的栅极与输入信号clk和MP2的栅极连接；MN2的源极和地连接；MN2的漏极与MP2的漏极、C2的一端及输出ph1连接；MN3的栅极与MN4的漏极、C2的另一端及输出ph2连接；MN3的源极与电源Vin连接；MN3的漏极与MN4的栅极、C1的另一端及输出ph2n连接；MN4的栅极与MN3的漏极、C1的另一端及输出ph2n连接；MN4的源极与电源Vin连接；MN4的漏极与MN3的栅极、C2的另一端及输出ph2连接；C1的一端与MP1的漏极、MN1的漏极及输出ph1n连接，C1的另一端与MN3的漏极、MN4的栅极及输出ph2n连接；C2的一端与MP2的漏极、MN2的漏极及输出ph1连接，C2的另一端与MN3的栅极、MN4的漏极及输出ph2连接。

2.根据权利要求1所述的一种电压倍增电路，其特征在于：所述的非交叠时钟ph1和ph1n的高低电压范围为0到Vin；所述的非交叠时钟ph2和ph2n的高低电压范围为Vin到2Vin-Vth，所述的Vth表示NMOS管的阈值电压。

3.根据权利要求1所述的一种电压倍增电路，其特征在于：所述的2倍压电荷泵电路由MP3，MP4，MP5，MP6，MN5，MN6，MN7，MN8，C3，C4和C5组成；其中，所述的MP3，MP4，MP5和MP6为PMOS管；所述的MN5，MN6，MN7和MN8为NMOS管；所述的C3，C4和C5为电容。

4.根据权利要求3所述的一种电压倍增电路，其特征在于：所述的MP3的栅极与MN5的栅极和ph1输出连接；MP3的源极与电源Vin连接；MP3的漏极与MN5的漏极、电容C3的一端及节点X2连接；MN5的栅极与MP3的栅极和输出ph1连接；MN5的源极与地连接；MN5的漏极与MP3的漏极、电容C3的一端及节点X2连接；MP4的栅极与MN6的栅极和ph1n输出连接；MP4的源极与电源Vin连接；MP4的漏极与MN6的漏极、电容C4的一端及节点X1连接；MN6的栅极与MP4的栅极和输出ph1n连接；MN6的源极与地连接；MN6的漏极与MP4的漏极、电容C4的一端及节点X1连接；MN7的栅极与MP5的栅极及输出ph2连接；MN7的源极与MP5的源极、电容C3的另一端及节点X4连接；MN7的漏极与电源Vin连接；MP5的栅极与MN7的栅极和输出ph2连接；MP5的源极与MN7的源极、电容C3的另一端及节点X4连接；MP5的漏极与MP6的漏极、电容C5的一端及节点Vpump连接；MN8的栅极与MP6的栅极及输出ph2n连接；MN8的源极与MP6的源极、电容C4的另一端及节点X3连接；MN8的漏极与电源Vin连接；MP6的栅极与MN8的栅极和输出ph2n连接；MP6的源极与MN8的源极、电容C4的另一端及节点X3连接；MP6的漏极与MP5的漏极、电容C5的一端及节点Vpump连接；电容C3的一端与节点X2，MP3的漏极及MN5的漏极连接；电容C3的另一端与节点X4、MN7的源极及MP5的源极连接；电容C4的一端与节点X1、MP4的漏极及MN6的漏极连接；电容C4的另一端与节点X3、MN8的源极及MP6的源极连接；电容C5的一端与节点Vpump、MP5的漏极及MP6的漏极连接；电容C5的另一端与地连接。

5.根据权利要求1-4任一项所述的一种电压倍增电路，其特征在于：所述的PMOS管MP1，MP2，MP3，MP4，MP5和MP6都为低压器件，耐压为电源电压Vin，开关速度满足输入时钟的频率要求。

6.根据权利要求1-4任一项所述的一种电压倍增电路，其特征在于：所述的NMOS管MN1，MN2，MN3，MN4，MN5，MN6，MN7和MN8都为低压器件，耐压为电源电压Vin，开关速度满足输入时钟的频率要求。

7.根据权利要求1-4任一项所述的一种电压倍增电路，其特征在于：所述电容C1，C2，C3和C4可以采用低压器件实现，电容C5的大小满足输出电压纹波的要求。

Images