CN101939909A - D类功率放大器 - Google Patents
D类功率放大器 Download PDFInfo
- Publication number
- CN101939909A CN101939909A CN200980104632XA CN200980104632A CN101939909A CN 101939909 A CN101939909 A CN 101939909A CN 200980104632X A CN200980104632X A CN 200980104632XA CN 200980104632 A CN200980104632 A CN 200980104632A CN 101939909 A CN101939909 A CN 101939909A
- Authority
- CN
- China
- Prior art keywords
- signal
- circuit
- amplifier
- pwm
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
Abstract
本发明提供一种D类功率放大器(100),其具备:输入模拟信号的信号输入端子(120);放大模拟信号的模拟信号处理部(130);对从模拟信号处理部(130)输出的模拟信号进行积分的积分电路(140);对从积分电路(140)输出的积分信号进行脉冲宽度调制(PWM),并且,在第1占空比的范围内输出脉冲宽度调制信号的PWM电路(150);对从PWM电路(150)输出的脉冲宽度调制(PWM)信号,在比第1占空比的范围窄的第2占空比的范围内调整脉冲宽度的占空比调整电路(200);处理从占空比调整电路(200)输出的脉冲宽度调制(PWM)信号的第1驱动器(170)以及第2驱动器(180)和功率晶体管(TR1、TR2)。
Description
技术领域
本发明涉及D类功率放大器,尤其涉及具有用于降低、排除爆破噪声(pop noise)的产生的电路功能的D类功率放大器。
背景技术
在TV、个人计算机、AV接收器、汽车音响等的音频放大电路中,为了响应减少部件数或使用单一电源的要求等,例如使用单端方式的D类功率放大器。不仅是D类功率放大器,在一般的音频放大电路中,在接通电源时或断开电源时等有产生所谓的爆破噪声等的令人反感的异常音的情况。为了排除这样的不良,迄今为止采取了各种对策。
图13示意性地示出现有的单端方式的D类功率放大器。D类功率放大器300具有集成电路部310。集成电路部310如字面意思解释为集成了各电子元件,但也可以是个别部件的集合体。向信号输入端子320输入模拟输入信号Sin后,模拟输入信号Sin输入前置放大器330。从前置放大器330输出的模拟信号输入PWM电路350。在PWM电路350中设置有用于对模拟信号进行积分的积分电路、生成三角波信号的三角波信号生成电路、以及用于比较积分后的模拟信号和三角波信号的比较器。另外,词语“PWM”是“Pulse Width Modulation”的简称,一般称为“脉冲宽度调制”,本领域技术人员熟知。在这样的PWM电路中由三角波信号来调制模拟信号的方式作为他激振荡型PWM方式而已知。除了他激振荡型PWM方式之外,还已知自激振荡型PWM方式,自激振荡型PWM方式与他激振荡型PWM方式不同,不需要准备三角波信号生成电路以及比较器,能够从积分放大器的输出侧输出三角波信号,但是必须准备例如振荡器以及施密特触发器(schmitt trigger)电路。此外,作为与这样的PWM方式不同的方式,还已知采用了Δ-σ(Delta-Sigma)调制方式的D类功率放大器。
在图13中,从PWM电路350的输出侧输出具有高电平以及低电平的两个电平的变换为所谓数字信号的二进制信号P1、P2。二进制信号P1、P2分别向信号导出线342以及信号导出线344导出,这些二进制信号P1、P2是所谓的PWM信号,分别输入第1驱动器370以及第2驱动器380。
功率晶体管TR1、TR2分别由第1驱动器370以及第2驱动器380驱动。第1驱动器370以及第2驱动器380分别称为高侧驱动器、低侧驱动器。此外,功率晶体管TR1以及功率晶体管TR2分别称为高侧晶体管以及低侧晶体管。这两个功率晶体管级联连接即串联连接。功率晶体管TR1的例如对漏极电极供给电源电压Vcc,其源极电极连接于功率晶体管TR2的例如漏极电极,功率晶体管TR2的源极电极连接于接地电位(GND)。将功率晶体管TR1以及TR2这两个晶体管在相同的定时从导通切换为截止以及从截止切换为导通时,产生两晶体管都成为导通的期间。因此,需要设置使高侧以及低侧的两晶体管都为截止的期间。将该期间称为死区时间(dead time)。生成未图示的死区时间的是死区时间生成电路。未图示的死区时间生成电路分别设置在PWM电路350与第1驱动器370以及第2驱动器380之间。
通常在D类功率放大器中,一般采用未图示的电平移位电路。电平移位电路用于变换为以源极电位为基准的振幅电压,作为施加给高侧晶体管、即功率晶体管TR1的栅极的电压。电平移位电路是在第2驱动器380侧不需要的电路。总之希望理解如下情况,即:死区时间生成电路以及电平移位电路与本发明的技术思想关联性低,所以在图13中未进行图示。
功率晶体管TR1以及TR2的公共连接点连接于信号输出端子390。在信号输出端子390连接了构成低通滤波器的电感器L1以及电容器C1。低通滤波器是为了将信号输出端子390中输出的PWM信号解调为原来的模拟信号而准备的。构成低通滤波器的电感器L1的电感(inductance)例如是数十μH,电容器C1的电容值是1μF左右。此外,用于阻止直流分量的耦合电容器C0的电容值被选择为数百μF~数千μF。在电感器L1以及电容器C1的公共连接点即信号导出线194连接有扬声器RL的一端,其另一端经由信号导出线196连接于耦合电容器C0的一端,进而耦合电容器C0的另一端连接于接地电位GND。
图14(a)~(d)示出图13所示的信号输出端子390及其后级的各电路元件所产生的各种信号或各种电压。图14(a)示出信号输出端子390中输出的PWM输出信号P390。图14(b)示出电感器L1和电容器C1的公共连接点即信号导出线194中被导出的且在扬声器RL的一端产生的模拟输出信号SRL。模拟输出信号SRL通过PWM输出信号P390被电感器L1以及电容器C1积分从而生成。模拟输出信号SRL的平均电压表示为Vcc/2的大小。
图14(c)示意性表示接通电源电压时在耦合电容器C0的一端即信号导出线196产生的信号SC0。耦合电容器C0中产生的信号SC0对电容值比较大的电容器进行充电,所以达到稳定的直流电压为止需要比较长的时间。尤其到与耦合电容器C0的电容值的大小成比例地收敛在规定的直流电压为止需要比较长的时间。另外,参照符号X1、X2分别示意性地表示耦合电容器C0的电容值比较小的情况以及比较大的情况。
图14(d)示意性地表示接通电源时在扬声器RL的两端产生的信号波形。即,表示在扬声器RL的两端产生的瞬变电压(transient voltage)ΔSRL,瞬变电压ΔSRL相当于在信号导出线194和196之间产生的电压差。由于瞬变电压ΔSRL而向扬声器RL流过电流,产生爆破噪声。瞬变电压ΔSRL的大小及其产生的持续时间与耦合电容器C0的大小成比例。参照符号Y1、Y2分别示意性地表示耦合电容器C0的电容值比较小的情况以及比较大的情况。以前为了排除这样的爆破噪声,提出了各种电路装置或排除方法。
专利文献1(日本特开2006-93764号公报)叙述了爆破噪声以及电源泵现象(パンピング現象),并且提出了用廉价的结构实现能够排除那些的产生的单端输出的数字功率放大器。专利文献1是防止所谓的在接通电源时或断开电源时产生的爆破噪声的产生的文献。
专利文献2(日本特开2005-217583号公报)公开了关于在PWM脉冲产生器部分能够进行软起动(soft starting)动作的开关放大器的技术思想。根据专利文献2,接通电源后,为了使PWM脉冲串的占空比缓慢变大而设置基准电压产生电路,产生电压值缓慢上升或下降的基准电压,基于该基准电压和三角波信号使脉冲宽度变大从而占空比缓慢变大,实现了接通电源时的软起动动作。由此,排除D类功率放大器输出的DC(直流)电位陡峭变化时产生的爆破噪声。专利文献2也与专利文献1同样地公开了用于防止接通电源时或断开电源时产生的爆破噪声的产生的技术思想。
在专利文献3(日本特开2007-151098号公报)的例如图1中,暗示了单端输出的D类功率放大器,并且暗示了抑制在接通电源时设置在扬声器的前级的平滑电容器的电位陡峭地变化而引起的爆破噪声的产生的技术思想。即,在接通电源时,通过进行利用了PWM信号的电位控制,切换输出实际的声音信号,从而进行控制使设置在扬声器的前级的平滑电容器的电位平稳地变化,抑制爆破噪声。具体而言,具备生成单元和开关单元,生成单元在输出声音信号之前生成由多个脉冲构成的脉冲信号,并输出到存在于扬声器的前级的平滑电容器,开关单元实现声音信号和脉冲的切换,各个脉冲的占空比设定为在时间轴上越靠前的脉冲占空比越小、越靠后的脉冲占空比越大。即,若伴随时间的经过使脉冲的占空比缓慢地变高,则不会使平滑电容器的电位陡峭地变化,所以能够使平滑电容器的电位上升到期望的基准电位。另外这里,所谓期望的基准电位,理解为脉冲高度的1/2,即电源电压的大致1/2大小是妥当的。即,专利文献3中暗示的技术思想是,平滑电容器的电位从接通电源时到达到电源电压的1/2大小即直到占空比为50%的期间,向平滑电容器提供虚拟的PWM信号,在占空比达到50%的时点向平滑电容器提供实际的声音信号。因此,在专利文献3中,暗示了关于软起动动作的技术思想。
专利文献4(日本特开平6-152269号公报)公开了用于使由PWM信号的占空比的变化引起的再生信号的失真降低的技术思想。为此,比较刚驱动负载之前的PWM信号的宽度与刚变换之后的PWM信号的宽度,从而补正占空比使其与刚变换之后的PWM信号一致。即,专利文献4从PWM变换后至到达负载为止,通过驱动器或最终部对起因于脉冲的上升或下降时的开关的动作延迟或时间差而产生的占空比的变化进行补正。
专利文献5(日本特开2006-101022号公报)提供了一种数字放大器,能够在数字放大器中抑制由脉冲波形的失真引起的音频特性的恶化。为此设置脉冲宽度调整电路,该脉冲宽度调整电路与向扬声器输出的音频信号的电平相匹配地对PWM变换器生成的PWM信号的脉冲宽度进行调整。
专利文献6(日本特开2005-123784号公报)公开了一种Δ-σ调制方式的D类功率放大器,用于降低伴随与静噪(mute)的开/关指示信号相应的信号输出的停止/停止解除的切换而产生的噪声。
图15示出专利文献6的图10所示的、从声音静噪关切换为静噪开时的声音输出波形和PWM输出波形。图15是用于说明爆破噪声的产生原理的图。
图15(a)示意性地示出静噪关时正弦波状的声音信号从扬声器输出的情况,并且示出在从静噪关时向静噪开时切换时声音输出达到停止的瞬间产生噪声、所谓的爆破噪声的状态。
图15(b)示出从PWM调制器输出的PWM输出波形。在静噪关时,脉冲宽度根据图15(a)所示的声音输出波形的振幅的大小而变化,但进入静噪开的状态时,脉冲宽度示出变迁到脉冲占空比保持为50%的信号波形的状态。即,专利文献6示出,在静噪关的状态下,与声音信号波形相应的PWM信号的脉冲宽度的变化具有某程度的相关性(连续性)而发生变化,但在成为静噪开且突然变化为占空比为50%的PWM信号波形时,脉冲宽度陡峭且大幅地变迁,很可能失去脉冲宽度的变化的相关性(连续性)。
此外,专利文献6指出,脉冲宽度的变化变大不仅在状态从静噪关向静噪开变迁时,在状态从静噪开向静噪关变迁时也会产生。而且,暗示出在成为脉冲宽度的变化的相关性(连续性)少的PWM信号的脉冲宽度变化的情况下,容易产生称为所谓的爆破噪声的噪声。
本发明者为了防止并抑制爆破噪声的产生而重复进行了许多实验的结果,除了专利文献1~6所公开的问题点之外,还认识到在PWM信号的占空比为0%以及100%的附近也容易产生噪声。
【专利文献1】日本特开2006-93764号公报
【专利文献2】日本特开2005-217583号公报
【专利文献3】日本特开2007-151098号公报
【专利文献4】日本特开平6-152269号公报
【专利文献5】日本特开2006-101022号公报
【专利文献6】日本特开2005-123784号公报
发明内容
本发明鉴于专利文献1、2、3、4、5以及6所公开的技术思想以及排除在PWM信号的占空比为0%以及100%附近容易产生的爆破噪声的课题,目的在于提供一种谋求爆破噪声的降低的D类功率放大器。
本发明的D类功率放大器具有:(a)输入模拟信号的信号输入端子;和(b)连接于信号输入端子并处理所述模拟信号的模拟信号处理部;模拟信号处理部具有:(b1)连接于信号输入端子并放大模拟信号的第1放大器;(b2)输出直流电压作为输出信号的第2放大器;(b3)在第1端子以及第2端子中分别输入第1放大器以及第2放大器的输出信号并被施加具有规定时间的切换控制信号的信号切换电路;和(b4)输入端子以及输出端子分别连接于信号切换电路的输出端子以及积分电路的第3放大器。而且,(c)通过切换控制信号,经过规定时间后在第3放大器的输出端子中输入第1放大器以及第2放大器的输出信号的任意一方。
根据上述结构,信号切换电路不陡峭地进行切换,而是在规定时间内缓慢地进行切换,所以能够防止信号切换时容易产生的异常音尤其爆破噪声的产生。
本发明的另一D类功率放大器具有:(a)输入模拟信号的信号输入端子;(b)连接于信号输入端子并处理模拟信号的模拟信号处理部;(c)对从模拟信号处理部输出的模拟信号进行积分的积分电路;(d)在第1占空比的范围内对从积分电路输出的积分信号进行脉冲宽度调制(PWM)并且生成二进制数字信号的脉冲宽度调制电路;(e)在比第1占空比的范围窄的第2占空比的范围内对脉冲宽度调制信号调整占空比的占空比调整电路;(f)输入占空比调整电路的输出信号的驱动器电路;(g)连接于驱动器电路的功率晶体管;和(h)连接于功率晶体管并输出所述占空比被调整的脉冲宽度调制信号的信号输出端子。
根据上述结构,占空比为0%~100%的第1范围中存在的PWM信号的占空比被调整为比其窄的第2占空比的范围,即例如占空比为3%~97%,所以能够防止在占空比为0%以及100%的附近容易产生的异常音尤其爆破噪声的产生。
本发明的又一D类功率放大器具备:(a)输入模拟信号的信号输入端子和(b)连接于信号输入端子并处理模拟信号的模拟信号处理部;(b1)模拟信号处理部具有:连接于所述信号输入端子并放大模拟信号的第1放大器;(b2)输出规定的直流电压的第2放大器;(b3)在第1端子以及第2端子中分别输入第1放大器以及所述第2放大器的输出信号并且被施加设定为规定时间的切换控制信号的信号切换电路;和(b4)输入端子以及输出端子分别连接于信号切换电路的输出端子以及对模拟信号进行积分的积分电路的第3放大器;(b5)通过切换控制信号,经过规定时间后,第3放大器的输出端子中输出第1放大器以及第2放大器的输出信号的任意一方;而且,该D类功率放大器还具备:(c)在第1占空比的范围内对从积分电路输出的积分信号进行脉冲宽度调制(PWM)并生成二进制数字信号的脉冲宽度调制电路;(d)对脉冲宽度调制电路的输出信号,在比第1占空比的范围窄的第2占空比的范围内调整脉冲宽度调制信号的占空比的占空比调整电路;(e)输入占空比调整电路的输出信号的驱动器电路;(f)连接于驱动器电路的功率晶体管;和(g)连接于功率晶体管并输出占空比被调整的脉冲宽度调制信号的信号输出端子。
根据上述结构,信号切换电路不陡峭地进行切换,而是在规定时间内缓慢地进行切换,所以能够防止信号切换时容易产生的异常音尤其爆破噪声的产生。而且,占空比为0%~100%的第1范围中存在的PWM信号的占空比被调整例如占空比为3%~97%的范围,所以还能够防止在占空比为0%以及100%的附近容易产生的异常音尤其爆破噪声的产生。
发明效果
本发明的D类功率放大器在规定的时间内缓慢地进行信号切换电路的静噪开/关的切换,所以能够防止陡峭的信号切换时容易产生的异常音的产生。此外,利用PWM电路将模拟信号脉冲宽度调制为二进制信号后,设置有利用占空比调整电路在占空比为0%附近时按照占空比比其变高的方式进行调整,在占空比为100%附近时按照占空比比其降低的方式进行调整的占空比调整电路,所以能够排除在占空比为0%以及100%的附近产生的爆破噪声。
附图说明
图1示出本发明的实施方式1涉及的D类功率放大器的模块电路图。
图2是本发明的实施方式1涉及的图1的主要部件的信号波形图。
图3A是表示本发明的实施方式1涉及的从静噪开向静噪关切换模式时的扬声器以及耦合电容器中出现的变迁电压波形的图。
图3B是表示本发明的实施方式1涉及的从静噪关向静噪开切换模式时的扬声器以及耦合电容器中出现的变迁电压波形的图。
图4是本发明的实施方式1涉及的占空比调整电路的模块电路图。
图5是本发明的实施方式1涉及的图4所示的占空比调整电路的具体电路图。
图6A是用于说明在本发明的D类功率放大器所用的调制电路中占空比为50%附近时的电路动作的图。
图6B是用于说明在本发明的D类功率放大器所用的调制电路中占空比为0%附近时的电路动作的图。
图6C是用于说明在本发明的D类功率放大器所用的调制电路中占空比为100%附近时的电路动作的图。
图7是用于说明在本发明的实施方式1涉及的图4、图5所示的占空比调整电路中调整占空比的基本概念的图。
图8是本发明的实施方式1涉及的图5所示的占空比调整电路的主要部件的时序图。
图9是表示由本发明涉及的占空比调整电路生成的最小脉冲宽度的大小与VCO时钟信号CKvco的频率的关系的图。
图10是表示由本发明的实施方式1涉及的占空比调整电路调整的占空比的范围的图。
图11示出本发明的实施方式2涉及的D类功率放大器的模块电路图。
图12是本发明的实施方式2涉及的图11的主要部件的信号波形图。
图13是现有D类功率放大器的模块电路图。
图14是图13所示的现有D类功率放大器的扬声器以及耦合电容器中产生的信号波形图。
图15是用于说明现有的模式从静噪关向静噪开变迁时产生噪声的状态的信号波形图。
符号说明:
100、101、300D类功率放大器;103、104电流源;120、320信号输入端子;102、130模拟信号处理部;131、133、144、262、282电阻;132、134、136、142放大器;135信号切换电路;135a第1端子;135b第2端子;135c控制端子;135d输出端子;137切换控制信号产生电路;140积分电路;138、194、196、342、344信号导出线;105、146、264、284、C1电容器;150、350PWM电路;152、204、211、212、213、214、215、217、218、232、254、256、258、273、275、286、293、294、296、297反相器;160VCO;170、370第1驱动器;180、380第2驱动器;182反馈电阻;190、390信号输出端子;106、200占空比调整电路;202、252输入端子;206、208传输门;216、222、224、226、272、292、295与非(NAND)电路;220RS触发器;228、274或非(NOR)电路;260第1最小脉冲宽度信号生成电路;268、288施密特触发器电路;280第2最小脉冲宽度信号生成电路;290输出端子;310集成电路部;330前置放大器;C0耦合电容器;L1电感器;N1、N2、N3a、N3b、N4、N5、N6a、N6b、N7、N8、N9、N10、N11、N12、N21、N22、N23、N24、N25、N26、N27、N28、N29、N30、N31、N32、N33、N34、N35节点;RL扬声器;TR1、TR2功率晶体管。
具体实施方式
[实施方式1]
图1示出本发明的实施方式1涉及的D类功率放大器的模块电路图。尤其示出一个信号输出端子连接一个扬声器的所谓单端形式的D类功率放大器。D类功率放大器100具有输入模拟输入信号Sin1的信号输入端子120、处理模拟信号的模拟信号处理部130、积分电路140、PWM电路150、VCO160、占空比调整电路200、第1驱动器170、第2驱动器180、功率晶体管TR1、TR2以及信号输出端子190。而且在信号输出端子190连接有电感器L1、电容器C1、耦合电容器C0以及扬声器RL。电感器L1以及电容器C1构成低通滤波器,耦合电容器C0是为了阻止直流分量而设置的。电感器L1的电感的等级(order)是数十μH,电容器C1的电容值是1μF左右,耦合电容器C0的电容从数百μF~数千μF中选择。而且本发明涉及的D类功率放大器100具有切换控制信号产生电路137。
模拟信号处理部130具有放大器132、134、136以及信号切换电路135。对这三个放大器提供相同大小的电源电压E1。模拟输入信号Sin1输入信号输入端子120后,模拟输入信号Sin1经由电阻131输入放大器132的倒相输入端子(-)。对放大器132的非倒相输入端子(+)提供电源电压E1的1/2的大小即E1/2的直流电压。放大器132构成由电阻131和133确定放大幅度的负反馈形式的倒相放大电路(inverting amplifier)。放大器132的输出端子连接于信号切换电路135的第1端子135a。由此,与信号切换电路135的导通或关断的工作状态无关地,模拟信号总是提供给第1端子135a。在模拟信号为声音信号时,其频率大致是20Hz~20KHz。
放大器134与信号切换电路135的导通或关断的工作状态无关地作为电压跟随器(voltage follower)而工作,放大器134的输出端子连接于信号切换电路135的第2端子135b。由此,与信号切换电路135的导通或关断的工作状态无关地,在信号切换电路135的第2端子135b中总是提供是直流电压的基准电压E1r。基准电压E1r被选择为与电源电压E1相等,即E1r=E1。即,从放大器134提供给第2端子135b的电压的大小被选择为与放大器134、132的电源电压E1相同的大小。
从切换控制信号产生电路137经由信号导出线138对信号切换电路135的控制端子135c施加切换控制信号Sm12、Sm34。切换控制信号Sm12、Sm34分别是从静噪开向静噪关、从静噪关向静噪开切换电路动作的信号。输出端子135d输出提供给第1端子135a的模拟信号或者提供给第2端子135b的直流电压E1r的任一个。即,在输出端子135d选择第1端子135a时,放大器136的输出端子中出现的模拟信号Sin2经由放大器136传达到后级的扬声器RL。另一方面,在输出端子135d选择第2端子135b时,模拟输入信号Sin1不提供给放大器136。因此到后级的扬声器RL的信号传达被切断。此时进入静噪开的动作模式。
信号切换电路135的输出端子135d从第1端子135a切换为第2端子135b时,动作模式从静噪关切换为静噪开。相反,在从第2端子135b切换为第1端子135a时,动作模式从静噪开切换为静噪关。
控制信号切换电路135的是从切换控制信号产生电路137施加的切换控制信号Sm12、Sm34。由切换控制信号产生电路137经由信号导出线138在规定的时间对控制端子135c施加切换控制信号Sm12以及Sm34。切换控制信号Sm12、Sm34分别从静噪开向静噪关、从静噪关向静噪开切换电路动作。此外,分别从静噪开向静噪关以及从静噪关向静噪开转移时的模式切换利用不陡峭地进行地设定的规定时间缓慢地进行。该规定时间相当于模式切换时间tm12、tm34。模式切换时间tm12、tm34通常设定为数十ms~数百ms的时间。通过使模式切换时间tm12、tm34具有规定的长度,能够防止模式切换时,例如静噪开/关的切换时容易产生的异常音即爆破噪声的产生。
信号切换电路135的输出端子135d中输出的模拟信号或直流电压传达给放大器136。由上述可知,模拟信号传达给放大器136的状态是静噪关的动作模式,直流电压E1r(=E1)传达给放大器136的状态是静噪开的动作模式。另外,放大器136的电源电压E1被设定为与提供给放大器132、134的电源电压E1相等。放大器136还具有作为前级的信号切换电路135和后级的积分电路140之间的缓冲器(buffer)的功能。
在静噪关的动作模式的情况下,从放大器136输出的模拟信号输入构成积分电路140的电阻144的一端。电阻144的另一端连接于放大器142的倒相输入端子(-)。电阻144和电容器146是为了对模拟信号进行积分而准备的,由它们的常数的积来决定积分时间常数。在放大器142的非倒相输入端子(+)中施加信号输出端子190的直流电压被调整为Vcc/2的大小的电压。由此,信号输出端子190的直流电压被保持为Vcc/2。
积分电路140的输出即从放大器142输出的积分信号S50输入到PWM电路150。PWM电路150由所谓的他激振荡型PWM方式构成。他激振荡型PWM方式所用的PWM电路中需要三角波信号,所以准备生成三角波信号Ps的VCO160。本来,PWM电路150中不是一定需要矩形波信号,但在本发明中为了提供给后述的占空比调整电路200,在VCO160中除了三角波信号Ps之外还生成作为矩形波信号的VCO时钟信号CKvco。VCO时钟信号CKvco的上升沿以及下降沿分别与三角波信号Ps的最大值和最小值同步,并且占空比为大致50%的矩形波信号。
在PWM电路150中输入两个信号输出一个信号。一个是从积分电路140侧输入的积分信号S50,另一个是三角波信号Ps。这二者的信号电平在设置在PWM电路150中的未图示的比较器中进行比较,并且该比较结果被脉冲宽度调制为二进制信号作为PWM信号P50而输出。
将从PWM电路150输出的PWM信号P50输入到占空比调整电路200的输入端子202。占空比调整电路200构成本发明的特征之一、输入两个信号输出一个信号的电路结构。
对占空比调整电路200的输入端子202输入PWM电路150的输出信号即PWM信号P50,对另一个输入端子252输入由VCO160生成的VCO时钟信号CKvco。VCO时钟信号Ckvco是与三角波信号Ps同步的矩形波状的信号。占空比调整电路200的输出信号从输出端子290取出。从输出端子290取出的输出信号与输入到输入端子202的PWM信号P50大致相同,但在占空比为0%以及100%的附近的情况下,PWM信号P50被调整为规定的占空的大小。PWM信号P50的占空比为例如3%以下,即0%~3%的PWM信号P50一致被补正为占空比为大约3%的PWM信号。同样,占空比为97%以上,即占空比为97%~100%的PWM信号P50一致被补正为占空比为大约97%的PWM信号。但是,对于占空比为例如3%~97%的PWM信号P50,不执行占空比的调整。另外,占空比为0%以及100%的PWM信号P50的占空比分别被调整为3%以及97%。
占空比调整电路200调整PWM信号的占空比的范围不是0%~100%的全范围,而是规定的范围,这与前述相同。此外,在静噪为关的动作模式时执行占空比的调整。因此,占空比调整电路200不设置前面所述的放大器134以及信号切换电路135,即,也能够应用于第1端子135a和输出端子136短路的电路结构下。即也能够应用于没有静噪开/关功能的D类功率放大器。另外,静噪开时以及静噪的切换时,占空比调整电路200工作。静噪开时,占空比被调整为3%,但由第1驱动器170以及第2驱动器180功率晶体管TR1、TR2的动作被切断。静噪的切换时,PWM信号P50的占空比从3%向50%、此外从50%向3%分别进行调整。
占空比调整电路200调整PWM信号的占空比的范围能够通过输入到输入端子252的VCO时钟信号CKvco的信号处理以及逻辑处理来调整。详细情况通过后述的图4、图5的说明会变得清楚。
从占空比调整电路200的输出端子290输出且占空比被调整后的PWM信号输入到第1驱动器170以及第2驱动器180。在输出端子290和第2驱动器180的信号路径中设置反相器(inverter)152,输入与输入到第1驱动器170的PWM信号极性相反的PWM信号。
第1驱动器170以及第2驱动器180与本发明的技术思想没有直接的关系,所以为了说明的方便而非常简单地示出。本领域技术人员能够容易地类推出在第1驱动器170中含有未图示的死区时间生成电路、电平移位电路、高侧栅极驱动器。同样能够比较容易地类推出在第2驱动器180中含有死区时间生成电路、低侧栅极驱动器。总之在本发明的实施方式1中,这种驱动器能够采用以前熟知的驱动器。
将从第1驱动器170以及第2驱动器180输出的PWM信号分别输入到功率晶体管TR1、TR2。对功率晶体管TR1的例如漏极电极提供电源电压Vcc,其源极电极连接于功率晶体管TR2的例如漏极电极,功率晶体管TR2的源极电极连接于接地电位(GND)。两个功率晶体管级联连接即串联连接,它们的公共连接点连接于信号输出端子190。
在信号输出端子190中输出脉冲宽度调制后的PWM输出信号P190。该PWM输出信号P190经由反馈电阻182反馈到PWM电路150的输入侧。通过从D类功率放大器的输出侧向输入侧实施负反馈从而谋求D类功率放大器整体失真的降低。
在信号输出端子190和接地电位GND之间,串联连接有低通滤波器、扬声器以及耦合电容器。构成低通滤波器的电感器L1以及电容器C1连接。低通滤波器是为了将信号输出端子190中输出的PWM信号解调为原模拟信号即被调制之前的状态的信号而准备的。电感器L1的电感是例如数十μH,电容器C1的电容值是1μF左右。扬声器RL的阻抗例如能够选择4Ω、6Ω、8Ω以及16Ω中的一个。此外,用于阻止直流分量的耦合电容器C0的电容值被选为数百μF~数千μF。扬声器RL的一端连接于电感器L1以及电容器C1的公共连接点连接,其另一端连接于耦合电容器C0的一端,耦合电容器C0的另一端连接于接地电位(GND)。
在信号输出端子190中产生PWM输出信号P190,在扬声器RL的一端即信号导出线194中产生模拟信号SRL,在其另一端即耦合电容器C0的一端(信号导出线196)产生信号SC0。
图2是本发明的实施方式1涉及的图1的主要部件的信号波形图。尤其示意性地示出D类功率放大器100的模拟信号处理部130、积分电路140以及VCO160的一部分的各节点(node)中产生的信号的经时变化。图2(a)示出从静噪开转移到静噪关再从静噪关即通常的动作状态再次转移到静噪开时模拟信号处理部130的输出端子即放大器136的输出端子中产生的模拟信号Sin2的变化。
时刻t0~t1表示静噪开的状态。在该期间放大器136的输出端子中产生的模拟信号Sin2仅为直流电压,与电源电压E1大致相等。时刻t1~t2是用于解除静噪开的转移期间。该期间因为静噪开的工作渐渐变弱所以也称为软静噪期间。在该期间中,静噪的作用渐渐被解除,所以在模拟信号Sin2中渐渐表现为直流电压中重叠了交流分量的信号的信号。此时,直流电压从电源电压E1的大小渐渐减小到其1/2大小。到达时刻t2时,静噪完全被解除,向通常的接收状态转移。时刻t2~t3的期间,静噪完全被解除进入通常的接收状态。该期间中出现的模拟信号Sin2成为如下信号:直流电压成为E1/2、在该E1/2的直流电压中重叠了交流分量的信号。时刻t3~t4的期间是为了从静噪关即通常的接收状态再次进入静噪开的转移期间。时刻t3~t4的期间被设定为与之前的时刻t1~t2的期间大致相同的时间。该期间,模拟信号Sin2的交流分量的振幅值渐渐减小,到达时刻t4时再次表现时刻t0~t1所表现的相同的直流电压E1。时刻t4以后是静噪开的持续期间。另外,时刻t1~t2的期间以及时刻t3~t4的所谓的软静噪的时间由切换控制信号产生电路137设定。
控制静噪的开/关的切换控制信号138由切换控制信号产生电路137生成。切换控制信号产生电路137例如可以组合阶梯电阻和计数器来构成,此外还可以利用电荷泵(charge pump)电路来生成切换控制信号138。此外,锯齿波状或三角波状的切换控制信号能够使电容器充放电或者由利用了运算放大器的米勒(Miller)积分电路比较容易地生成。
图2(b)示意性地示出积分电路140的输出中产生的积分信号S50和从VCO160输出的三角波信号Ps的经时变化。另外,图2(b)所示的积分信号S50不是一定表示实质的积分信号。为了说明方便,示意性地表示占空比为50%的PWM信号的平均电压。
图2(b)所示的三角波信号Ps由与模拟信号处理部130以及积分电路140电分离的VCO160生成,所以不直接受到静噪开以及静噪关的影响。因此,不依赖于时间t的经时变化,总是连续地产生恒定的三角波信号Ps。另一方面,积分信号S50被依赖于静噪的开/关的模拟信号处理部130以及积分电路140的电路动作状态所左右,所以在从静噪开向静噪关变迁时,积分信号S50从时刻t1由低电平渐渐持续增加,在时刻t2大致达到规定的电平。积分信号S50达到规定的电平后,PWM电路150进入正常工作期间。通过这样的电路结构和电路动作,与未设置时刻t1~t2的所谓的软静噪期间的电路结构相比,能够使占空比从0%缓慢地达到50%,所以能够排除从静噪开向静噪关的动作模式切换时容易产生的爆破噪声的产生。
此外,在从静噪关即通常的接收状态向静噪开切换动作模式时,也同样。即,从静噪关向静噪开切换动作模式的时刻t3至t4,积分信号S50缓慢减小,最终收敛为低电平,所以能够使PWM信号的占空比从50%缓慢地向0%变化。由此能够排除静噪开/关时容易产生的爆破噪声的产生。
如以上说明的那样,在本发明中,在从静噪开向静噪关以及该相反的动作模式切换中,不使这些动作陡峭地进行而是缓慢地向规定动作转移,所以能够排除陡峭的切换时容易产生的爆破噪声的产生。
图3A、图3B也是为了说明静噪开/关的电路动作而准备的附图。尤其示意性地示出在静噪开/关时扬声器RL的两端产生的信号波形。图3A表示在图1中从静噪开向静噪关、图3B表示从静噪关向静噪开分别切换动作模式时的信号波形图。
图3A(a)示意性地示出由切换控制信号产生电路137经由信号导出线138施加给信号切换电路135的控制端子135c的切换控制信号Sm12,图3A(b)示意性地示出扬声器RL的两端产生的信号。在静噪开的动作模式中是当然的情况,扬声器RL的一端产生的信号SRL以及扬声器RL的另一端即耦合电容器C0的一端产生的信号SC0都是低电平。如前所述,在从静噪开向静噪关切换动作模式时,不陡峭地切换信号切换电路135而是在规定时间即模式切换时间tm12的期间缓慢地切换。模式切换时间tm12相当于图2所示的时刻t1~t2的期间。此外,模式切换时间tm12在数十ms~数百ms的范围设定。使该时间太短时,不能完全地排除爆破噪声的产生。此外,若静噪开/关的动作切换时间变长,则对于电路动作整体产生不自然感,所以不优选。在本发明的实施方式1中模式切换时间tm12是50ms~150ms,更优选为90ms左右。
模式切换时间tm12如前所述为50ms~150ms,并且试着采用了对信号切换电路135施加如下信号的电路结构,即,在该时间内电平变迁例如2的11次方、即2048步的信号。切换控制信号Sm12的信号形状是在模式切换时间tm12的期间使信号电平缓慢变化的形状。
确认了对信号切换电路135施加图3A(a)所示那样的切换控制信号Sm12时,在扬声器RL的两端便产生图3A(b)所示的信号。在图3A(b)中,还确认了在扬声器RL的一端即信号导出线194产生信号SRL,在扬声器RL的另一端即信号导出线196即耦合电容器C0的一端产生信号SC0。尤其因为耦合电容器C0的一端产生的信号SC0在模式切换时间tm12的期间缓慢地增加,所以由耦合电容器C0的陡峭的电位变动而产生的爆破噪声的产生大幅减小。
图3B示出从静噪关向静噪开切换动作模式时扬声器RL的两端产生的信号波形。图3B所示的信号波形本质上与图3A所示的信号波形相同。即,信号SRL、SC0与切换控制信号Sm34的切换一起在模式切换时间tm34中使信号缓慢地减小,最终收敛为低电平。另外,模式切换时间tm34相当于图2所示的时刻t3~t4的期间。通过这样,能够抑制静噪开/关时容易产生的爆破噪声的产生。此外,这样的电路动作不仅在静噪开/关时,对电源电压的软起动动作也起作用,所以还能够排除电源电压接通以及切断时容易产生的爆破噪声。另外,模式切换时间tm34可以与图3A(a)所示的模式切换时间tm12相同而设定为50ms~150ms的大小。
以上是关于排除静噪开/关时容易产生的爆破噪声的电路功能的说明。下面,对排除本发明者发现的在PWM信号的占空比为0%以及100%附近产生的爆破噪声的电路功能进行说明。
图4示出本发明涉及的占空比调整电路200的模块电路图。占空比调整电路200构成分别输入信号分量不同的两种信号、输出一个信号的电路结构。两个输入信号的一个是输入端子202中输入的占空比为0%~100%的PWM信号P50。PWM信号P50是包括成为占空比的调整对象的PWM信号以及占空比的调整对象外的PWM信号的PWM信号的全信号。另一个输入信号是对VCO时钟信号输入端子252输入的VCO时钟信号CKvco。一个输出信号从输出端子290输出。从输出端子290输出的PWM信号P290是模拟信号被脉冲宽度调制后的二进制信号,在占空比为0%的附近占空比被调整为例如3%左右、在占空比为100%的附近占空比被调整为例如97%左右的PWM信号。此外,PWM信号P50的占空比为例如3%~97%的范围的PWM信号P50原样输出到输出端子290。因此,例如占空比为50%的PWM信号不接受占空比的调整而输入到输入端子202中的状态的PWM信号P50原样输出到输出端子290。另外,前面也进行了叙述,占空比为0%以及100%的PWM信号P50的占空比分别被调整为3%以及97%。
输入端子202中输入的PWM信号P50被输入到锁存电路210。锁存电路210具有临时存储PWM信号P50的电路功能。锁存电路210的电路动作由第1开关控制信号Csw以及第2开关控制信号XCsw来进行导通/关断控制。锁存电路210构成为在第1开关控制信号Csw例如从低电平变迁为高电平时导通,在其相反的定时关断。锁存电路210能够采用利用传输门的电路方式、利用交叉耦合构成NAND电路或NOR电路的电路方式等。这样的几个方式的锁存电路是本领域技术人员公知的。例如,能够利用由MOSFET构成的一个传输门和临时存储数据(PWM信号)的电容器来构成锁存电路210。此外,还可以利用两个传输门和两个反相器来构成锁存电路。在本发明的实施方式1中试着采用了后者的锁存电路。详细的电路动作在后述中变得明了。
将从锁存电路210取出的锁存输出信号输入到反相器215,反转信号极性。与非(NAND)电路216的第1输入端子中输入锁存输出信号的反转信号。对与非(NAND)电路216的第2输入端子输入输入到输入端子252的VCO时钟信号Ckvco由反相器254反转了极性的反转信号。在与非(NAND)电路216的输出中,取出输入端子202中输入的PWM信号P50、与输入端子252中输入的VCO时钟信号CKvco的与输出,被取出的与输出信号被输入到RS触发器(flip-flop)220的置位端子S。另外,与非(NAND)电路216、226还可以由与(AND)电路和反相器构成。此外,还可以在与非(NAND)电路216、226的前级或者后级设置多级的反相器。
从锁存电路210取出的锁存输出信号除了反相器215之外,还输入到与非(NAND)电路226的第1输入端子。即,与非(NAND)电路226的第1输入端子中输入与锁存输出信号相同极性的、所谓的正相信号。与非(NAND)电路226的第2输入端子连接于输入端子252,所以对该与非(NAND)电路226的第2输入端子输入与VCO时钟信号CKvco同极性即正相信号。因此,与非(NAND)电路226的输出中,输出从锁存电路210输出的PWM信号与VCO时钟信号CKvco的与非输出信号。与非(NAND)电路226的输出信号被输入到RS触发器220的复位端子R。
如前所述,与非(NAND)电路216、226的输出信号分别被输入到RS触发器220的置位端子S以及复位端子R。即,与非(NAND)电路216、226是为了驱动RS触发器220而准备的。通过这样的电路结构,在RS触发器220的输出中,能够使从锁存电路210输出的PWM输出信号与VCO时钟信号CKvco同步之后输出。
输入端子252中输入的VCO时钟信号Ckvco由图1所示的VCO160生成,且与三角波信号Ps同步。基于VCO时钟信号Ckvco从而生成三角波信号Ps,此外进行其相反的波形整形、基于三角波信号Ps从而进行波形整形生成VCO时钟信号Ckvco,对本领域技术人员来说是显而易见的。在基于为了PWM电路150用而准备的三角波信号Ps从而生成VCO时钟信号Ckvco的情况下,VCO时钟信号CKvco的频率被唯一地决定。这里“唯一”的意思是指,VCO时钟信号CKvco的频率不能设定为与三角波信号Ps的频率不同的大小。它们的频率一般从数百KHz~数MHz的范围中选择,在本发明的实施方式1中,频率f为f=500KHz时,其周期T1为T1=2μs,占空比为50%。
输入端子252中输入的VCO时钟信号Ckvco被输入到反相器254。反相器254使VCO时钟信号CKvco的信号极性反转,并且具有作为与次级的电路连接的缓冲器的功能。另外,占空比调整电路200中除了反相器254之外还采用了几个反相器,这些反相器为了上述的目的而准备,此外,还为了使信号延迟规定时间而准备。反相器254的输出信号被输入到第1最小脉冲宽度信号生成电路260。另外,反相器254可以不是单个的而是串联连接多个反相器来构成。
第1最小脉冲宽度信号生成电路260在与输入端子252中输入的VCO时钟信号CKvco的周期T1的关系下,生成保持了规定的调整率的最小脉冲宽度的信号。所谓规定的调整率是几个百分点的等级,例如是0%~5%的范围。具有保持为规定的调整率的脉冲宽度的信号即第1最小脉冲宽度信号是为了调整并控制PWM信号的占空比而生成的。在将规定的调整率设定为例如3%时,生成相当于VCO时钟信号CKvco的周期的3%的脉冲宽度的信号。例如,在使VCO时钟信号CKvco的频率为500KHz时,其周期T1成为T1=2μs,其3%成为2μs×3%=60ns。因此,生成脉冲宽度为60ns的信号也就是生成保持为规定的调整率的脉冲宽度的信号。最小脉冲宽度的大小不外是决定占空比的调整率。当前,假设占空比的调整率为3%,则占空比为0%~3%以及97%~100%的PWM信号P50成为调整的对象。换言之,具有3%~97%的占空比的PWM信号P50成为调整的对象外。
在与非(NAND)电路272的第1输入端子以及第2输入端子中分别输入第1最小脉冲宽度信号生成电路260的输出信号以及VCO时钟信号Ckvco,这两个信号的与非信号从与非(NAND)电路272的输出端子输出。与非(NAND)电路272的输出信号被输入到反相器273,反相器273的输出信号被输入到或非(NOR)电路228的第2输入端子。此外,反相器273的输出信号也被输入到或非(NOR)电路274的第1输入端子。
对第2最小脉冲宽度信号生成电路280的输入端子输入输入端子252中输入的VCO时钟信号CKvco。第2最小脉冲宽度信号生成电路280被设定为与第1最小脉冲宽度信号生成电路260大致相同的电路结构。第2最小脉冲宽度信号生成电路280的输入中直接输入VCO时钟信号Ckvco,与此相对第1最小脉冲宽度信号生成电路260中经由反相器254而输入,因此两者相互不同。如下地构成电路结构,即:第1、第2最小脉冲宽度信号生成电路260、280的任一个与VCO时钟信号CKvco的上升沿tr同步从而生成最小脉冲宽度的信号时,另一个与其下降沿tf同步从而生成最小脉冲宽度的信号。
第1、第2最小脉冲宽度信号生成电路260、280可以通过基于电阻与电容器的积分电路、和施密特触发器电路的组合来构成。此外,还可以利用单稳态多频振荡器来生成规定的最小脉冲宽度的信号。
与非(NAND)电路292的第1、第2输入端子中分别输入由第2最小脉冲宽度信号生成电路280生成的信号以及VCO时钟信号Ckvco通过反相器254反转了极性后的信号。通过这样的电路结构,与非(NAND)电路292中输出这两个信号的与非信号。实质上,输出与由第2最小脉冲宽度信号生成电路280生成的信号相同的信号。与非(NAND)电路292的输出信号由反相器293反转了信号极性之后,输入或非(NOR)电路274的第2输入端子。此外,与非(NAND)电路292的输出信号也输入到与非(NAND)电路295的第2输入端子。
对或非(NOR)电路274的第1、第2输入端子输入由第1、第2最小脉冲宽度信号生成电路260、280分别生成的信号时,或非(NOR)电路274的输出端子中输出合成两个信号后的信号。该信号作为控制锁存电路210的导通/关断的第1开关控制信号Csw而生成。此外,第1开关控制信号Csw由反相器275反转信号极性,生成第2开关控制信号XCsw。即,第2开关控制信号XCsw具有反转了第1开关控制信号Csw的极性的互补关系,并且与第1开关控制信号Csw同样地用作对锁存电路210的导通/关断进行控制的信号。另外,对于本领域技术人员来说显而易见的是,或非(NOR)电路274的电路功能还能够由或(OR)电路和反相器的组合来构成。
第1、第2开关控制信号Csw、XCsw是为了控制锁存电路210而准备的,其信号分量都仅有输入端子252中输入的VCO时钟信号CKvco的信号分量,各自的脉冲宽度被设定为VCO时钟信号CKvco的数百分比的等级。第1、第2开关控制信号Csw、XCsw的脉冲宽度Wsw1、Wsw2在占空比调整电路200中决定占空比的调整率。另外,脉冲宽度Wsw1、Wsw2由第1、第2最小脉冲宽度信号生成电路260、280设定。
对或非(NOR)电路228的第1以及第2输入端子,分别输入RS触发器220的Q输出信号以及经由与非(NAND)电路272以及反相器273输入由第1最小脉冲宽度信号生成电路260生成的信号。由此或非(NOR)电路228的输出中输出两个信号的或非信号。从RS触发器220输出的Q输出信号是PWM信号P50和VCO时钟信号Ckvco这两个信号的逻辑处理后的信号。另一方面,由第1最小脉冲宽度信号生成电路260生成的信号仅有VCO时钟信号CKvco的信号分量。因此,在或非(NOR)电路228的输出中,在与VCO时钟信号CKvco同步的定时输出PWM信号P50。
对与非(NAND)电路295的第1输入端子以及第2输入端子,分别输入或非(NOR)电路228的输出信号以及与非(NAND)电路292的输出信号。或非(NOR)电路228的输出信号如前所述,是PWM信号P50和VCO时钟信号Ckvco这两个信号被逻辑处理后的、所谓两个信号相互反映的信号。另一方面,与非(NAND)电路292的输出信号仅具有VCO时钟信号CKvco的信号分量,不含有PWM信号P50的信号分量。在与非(NAND)电路295中,实施PWM信号P50和由第2最小脉冲宽度信号生成电路280生成的信号的与处理,并将处理后的信号输出到输出端子290。另外,在与非(NAND)电路295的第1输入端子中输入或非(NOR)电路228的输出信号,该输出信号是反转了由第1最小脉冲宽度信号生成电路260生成的信号的信号,所以输出端子290中输出的PWM信号P290反映了PWM信号P50的信号自不必说,并且反映了调整为由第1、第2最小脉冲宽度信号生成电路260、280合成了的所谓最小脉冲宽度的、即调整为规定的占空比的VCO时钟信号CKvco的信号。从输出端子290输出的PWM信号P290提供给图1所示的第1驱动器170以及第2驱动器180。
在图4所示的占空比调整电路200中,设置了两个最小脉冲宽度信号生成电路,但也可以仅设置一个。例如,也可以不准备第2最小脉冲宽度信号生成电路280。在不准备第2最小脉冲宽度信号生成电路280的情况下,可以在与非(NAND)电路292中输入由第1最小脉冲宽度信号生成电路260生成的信号的反转信号以及VCO时钟信号的CKvco的反转信号。但是,在本发明的实施方式1中,设置了两个最小脉冲宽度信号生成电路。其理由是为了确保电路动作的稳定性。
图5表示本发明涉及的占空比调整电路200的具体电路图。即,更具体地示出图4所示的占空比调整电路200的图。本发明涉及的占空比调整电路200具有锁存电路210。锁存电路210具有:使输入端子202中输入的PWM信号P50反转的反相器204、输入反相器204的输出信号并由第1开关控制信号Csw以及第2开关控制信号XCsw控制导通/关断的第1传输门206、用于保持第1传输门206的输出信号而串联连接的反相器211、212、输入反相器212的输出信号且输出端子连接于反相器211的输入端子并且由第1以及第2开关控制信号Csw、XCsw控制导通/关断的第2传输门208。
输入端子202中输入从图1所示的PWM电路150输出的PWM信号P50。PWM信号P50是模拟信号随时间改变脉冲宽度、并且具有高电平以及低电平的两个电平的二进制信号,PWM信号P50的占空比为0%~100%的范围。
锁存电路210连接于输入端子202,输入端子202中输入的PWM信号P50由反相器204而将信号极性反转为PWM信号Pn1,并将该PWM信号Pn1输入到第1传输门206。另外,反相器204还具有作为其前级的PWM电路150与其后级的传输门206之间的缓冲器的电路功能。第1传输门206具有输入端子、输出端子以及控制端子,各个端子分别连接于节点N1、N2以及N3a、N3b。节点N3a、N3b中分别输入第1开关控制信号Csw以及第2开关控制信号XCsw。第1传输门206的电路动作由第1开关控制信号Csw以及第2开关控制信号XCsw控制导通/关断。第1开关控制信号Csw和第2开关控制信号XCsw具有相互信号极性被反转的所谓互补关系。
第1传输门206构成为例如在第1开关控制信号Csw从低电平变迁为高电平时导通的电路。第1开关控制信号Csw为高电平时,输入端子202中输入的PWM信号P50经由节点N1、N2传达给节点N4,对节点N4写入PWM信号P50。此时,第2传输门208是关断状态。第2传输门208与第1传输门206同样地具有输入端子、输出端子以及控制端子,各个端子分别连接于节点N5、N2以及N6a、N6b。第2传输门208构成在第1开关控制信号Csw从高电平变迁为低电平时导通的电路结构。即,第2传输门208被置于与第1传输门206的导通/关断为互补关系之中。因此,在第1传输门206为导通时锁存电路210的输出端子即节点N4中产生的锁存输出信号Pn4不反馈到节点N2。
第1传输门206在第1开关控制信号Csw成为低电平时关断。此时,第2传输门208导通,所以节点N4中写入的锁存输出信号Pn4经由节点N5反馈给节点N2,PWM信号被保持。如此,锁存电路210通过第1开关控制信号Csw以及第2开关控制信号XCsw来决定是传达(写入)还是保持PWM信号P50。
锁存电路210的输出端子连接于反相器211和反相器212的公共连接点即节点N4。由锁存电路210锁存的PWM信号输出给节点N4后,经由反相器213、214以及215,输入到与非(NAND)电路216的第1输入端子。反相器213使节点N4中输出的锁存输出信号Pn4反转,并且具有作为用于向锁存电路210的外部导出的所谓缓冲器的功能。反相器213的输出端子连接于节点N7。反相器214、215串联连接,它们的公共连接点即节点N8连接于与非(NAND)电路226的第2输入端子。
经由锁存电路210、反相器213~215对与非(NAND)电路216的第1输入端子输入输入端子202中输入的PWM信号P50。经由反相器254、217以及218对与非(NAND)电路216的第2输入端子输入输入端子252中输入的VCO时钟信号CKvco。即,对与非(NAND)电路216的第1输入端子输入与锁存电路210的输出端子相当的节点N4中产生的锁存输出信号Pn4的信号极性被反转后的PWM信号,对其第2输入端子输入VCO时钟信号Ckvco被反转后的信号。由此,与非(NAND)电路216的输出端子即节点N9中输出PWM信号和VCO时钟信号Ckvco进行与运算所得的信号。
与非(NAND)电路226与与非(NAND)电路216大致相同的目的而设置,具有大致相同的电路结构。即,与非(NAND)电路226也是为了实施锁存输出信号Pn4和VCO时钟信号CKvco的与处理而准备的。两个与非(NAND)电路因为这些输入端子中输入的输入信号极性相互被反转而不同。即,与非(NAND)电路226的第1输入端子中输入与相当于锁存电路210的输出端子的节点N4中产生的锁存输出信号Pn4同极性即正相信号,其第2输入端子中输入与VCO时钟信号Ckvco相同极性的即正相信号。总之与非(NAND)电路216、226是为了生成后级的RS触发器220的置位脉冲以及复位脉冲而准备的。此外,与非(NAND)电路216、226是为了对锁存输出信号Pn4以及VCO时钟信号CKvco的两个信号进行逻辑处理而准备的。因此,与非(NAND)电路216、226的输出、即节点N9、N10中分别输出两个信号进行了规定的逻辑处理之后的信号。
RS触发器220的置位端子S以及复位端子R分别连接于节点N9以及节点N10。RS触发器220与节点N9以及节点N10中输出的信号的下降沿同步地工作。RS触发器220的输出、即节点N11中输出与节点N4中输出的锁存输出信号Pn4大致相同的PWM信号Pn11。
RS触发器220的输出、即节点N11中输出的PWM信号Pn11输入到或电路228的第1输入端子。或电路228的输出端子连接于反相器232的输入端子,反相器232的输出端子连接于节点N12。这里,暂时中断与从节点N11到输出端子290的信号流程相关的说明,对输入端子252中输入的VCO时钟信号CKvco的信号路径进行说明。
输入端子252中输入的VCO时钟信号Ckvco被输入到反相器254。反相器254使VCO时钟信号的极性反转,并且还具有作为次级的电路连接的缓冲器的电路功能。反相器254的输出端子连接于节点N21。反相器254的输出信号经由反相器256、258输入到第1最小脉冲宽度信号生成电路260。在节点N21连接有反相器217、218的串联连接体,反相器218的输出信号输入到与非(NAND)电路216的第2输入端子。
第1最小脉冲宽度信号生成电路260的输入端子连接于节点N22。节点N22中连接有由电阻262以及电容器264构成的积分电路。该积分电路是为了由次级的施密特触发器电路268生成具有第1最小脉冲宽度的规定信号而设置的。即,通过电阻262和电容器264构成的积分电路生成设定了规定的上升、下降时间的三角波状或锯齿波状的信号。施密特触发器电路268连接于节点N23与节点N24之间,将由电阻262以及电容器264生成的积分信号生成为具有规定脉冲宽度的矩形波信号。这里,被设定为规定脉冲宽度的矩形波信号在本说明书中定义为“第1最小宽度脉冲”,将生成该信号的电路部定义为“第1最小脉冲宽度信号生成电路”。由第1最小脉冲宽度信号生成电路260以及后述的第2最小脉冲宽度信号生成电路280生成的第2最初宽度脉冲唯一决定本发明的占空比调整电路200的占空比的调整率。第1最小脉冲宽度信号生成电路260在本发明的实施方式1中由积分电路和施密特电路的组合构成,但也可以利用单稳态多频振荡器来生成具有规定脉冲宽度的信号。
与非(NAND)电路272的第1输入端子连接于节点N24。节点N24中连接有施密特电路268的输出端子,所以产生由第1最小脉冲宽度信号生成电路260生成的脉冲宽度比较小的第1最小宽度脉冲。节点N24中产生的第1最小宽度脉冲的脉冲宽度与VCO时钟信号CKvco的周期T1成比例,但大概的大小是数十ns~数百ns,其频率与VCO时钟信号CKvco的频率相同。与非(NAND)电路272的第2输入端子连接于反相器256和反相器258的公共连接点。这些的公共连接点中产生的信号是与VCO时钟信号Ckvco实质相同的信号。与非(NAND)电路272的输出端子连接于节点N25,节点N25中输出将第1最小脉冲宽度信号生成电路260的输出信号和VCO时钟信号Ckvco进行与运算之后的信号。与非(NAND)电路272的输出信号被输入到反相器273,反相器273的输出端子连接于节点N26。节点N26中产生的信号与第1最小脉冲宽度信号生成电路260的输出信号大致相等。节点N26中产生的信号被输入到或非(NOR)电路274的第1输入端子。
第2最小脉冲宽度信号生成电路280的输入端子连接于节点N27。在输入端子252和节点N27之间连接反相器254、286的串联连接体。因此,第2最小脉冲宽度信号生成电路280的输入端子、即节点N27中输入与VCO时钟信号Ckvco实质上相同的信号。节点N27中连接由电阻282以及电容器284构成的积分电路。该积分电路是为了由次级的施密特触发器电路288生成具有第2最小脉冲宽度的规定信号而准备的。即,通过由电阻282和电容器284构成的积分电路生成设定了规定的上升、下降时间的三角波状或者锯齿波状的信号。即通过电阻282和电容器284的CR时间常数的设定,生成具有规定的脉冲宽度的信号。施密特触发器电路288的输入端子连接于节点N28。施密特触发器电路288的输出端子连接于节点N29。由第2最小脉冲宽度信号生成电路280生成的信号唯一地决定占空比调整电路200的占空比的调整率。第2最小脉冲宽度信号生成电路280在本发明的实施方式1中由积分电路和施密特电路的组合构成,但是也可以利用单稳态多频振荡器来生成具有规定脉冲宽度的信号。
与非(NAND)电路292的第2输入端子连接于节点N29。节点N29连接于施密特电路288的输出端子,所以产生由第2最小脉冲宽度信号生成电路280生成的脉冲宽度比较小的信号。节点N29中产生的信号的脉冲宽度与VCO时钟信号CKvco的周期T1成比例,但是大概的大小是数十ns~数百ns,其频率与VCO时钟信号CKvco的频率相同。与非(NAND)电路292的第1输入端子连接于反相器254和反相器256的公共连接点。这些的公共连接点连接于节点N21,节点N21中产生的信号与VCO时钟信号CKvco的反转信号实质上相同。
与非(NAND)电路292的输出端子连接于节点N30。节点N30中输出第2最小脉冲宽度信号生成电路280的输出信号和VCO时钟信号CKvco的与处理后的信号。与非(NAND)电路292的输出信号被输入到反相器293,反相器293的输出端子连接于反相器294的输入端子以及节点N31。节点N31中产生的信号与第2最小脉冲宽度信号生成电路280的输出信号大致相等。
与非(NAND)电路295的第1输入端子连接于节点N12。第2输入端子连接于节点N32。节点N32中被输入从与非(NAND)电路292输出的信号,所以节点N32中出现由反相器293,294反转了极性的、即与节点N30中产生的信号大致相等的信号。
与非(NAND)电路295的输出端子连接于节点N33。节点N33中产生的信号经由反相器296、297向输出端子290导出。
对或非(NOR)电路274的第1输入端子即节点N26输入由第1最小脉冲宽度信号生成电路260生成的信号。对第2输入端子即节点N31输入由第2最小脉冲宽度信号生成电路280生成的信号。通过这样的电路结构,在连接或非(NOR)电路274的输出端子的节点N34中合成了由两个最小脉冲宽度信号生成电路生成的两个信号,并输出第1开关控制信号Csw。第1开关控制信号Csw由反相器275反转极性从而成为第2开关控制信号XCsw,作为第1、第2传输门206、208的第1开关控制信号而施加。反相器275的输出端子连接于节点N35。节点N35中产生的第2开关控制信号XCsw提供给锁存电路210的节点N3b、N6b,节点N34中产生的第1开关控制信号Csw分别提供给节点N3a、N6a。
这里对从连接于RS触发器220的输出端子的节点N11到输出端子290为止的信号流程进行说明。
或非(NOR)电路228的第1输入端子连接于节点N11。节点N11中取出RS触发器220的输出信号。节点N11中取出的PWM信号Pn11与锁存电路210的输出端子即节点N4中产生的锁存输出信号Pn4大致相同。因为锁存输出信号Pn4由脉冲宽度已经被调整了的、即占空比被调整了的第1、第2开关控制信号Csw、XCsw而写入,所以在节点N11中产生占空比被调整了的PWM信号。
或非(NOR)电路228的第2输入端子连接于节点N26。或非(NOR)电路228的第1以及第2输入端子中分别输入RS触发器220的输出信号以及由第1最小脉冲宽度信号生成电路260生成的信号。由此或非(NOR)电路228的输出端子中输出两个信号的或非信号。RS触发器220的输出信号是锁存输出信号Pn4和VCO时钟信号Ckvco这两个信号被逻辑处理后的信号。另一方面,由最小脉冲宽度信号生成电路260生成的信号仅具有VCO时钟信号CKvco的信号分量。因此,或非(NOR)电路228的输出中与VCO时钟信号CKvco同步地输出锁存输出信号Pn4。
或非(NOR)电路228的输出信号经由反相器232输入到与非(NAND)电路295的第1输入端子。反相器232的输出端子连接于节点N12。与非(NAND)电路295的第1输入端子以及第2输入端子中分别输入或非(NOR)电路228的输出信号以及与非(NAND)电路292的输出信号。与非(NAND)电路295的第1输入端子、第2输入端子以及输出端子分别连接于节点N12、节点N32以及节点N33。此外,或非(NOR)电路228的输出信号如前所述,是PWM信号P50和VCO时钟信号Ckvco这两个信号被逻辑处理后的信号。另一方面,与非(NAND)电路292的输出信号仅具有VCO时钟信号CKvco的信号,而不反映PWM信号P50的信号。在与非(NAND)电路295中,执行PWM信号P50和由第2最小脉冲宽度信号生成电路280生成的信号的与处理,经由反相器296、297向输出端子290输出。另外,在与非(NAND)电路295的第1输入端子中输入第1或非(NOR)电路228的输出信号,在该输出信号中反映了由第1最小脉冲宽度信号生成电路260生成的信号,所以输出端子290中输出的PWM信号P290反映了PWM信号P50的信号自不必说,并且反映被调整为由第1、第2最小脉冲宽度信号生成电路260、280生成的所谓最小脉冲宽度的、即被调整为规定的占空比的VCO时钟信号CKvco的信号。从输出端子290输出的PWM信号P290被提供给图1所示的第1驱动器170以及第2驱动器180。从输出端子290输出的PWM信号290与锁存电路210的输出端子即节点N4中输出的锁存输出信号Pn4几乎等效。
另外,占空比调整电路200中利用了与非(NAND)电路216、226、272、292、295以及或非(NOR)电路228、274。但是这些是一个实施方式,本发明并不限定于这些。例如与非(NAND)电路可以由与(AND)电路和反相器的组合构成。此外,或非(NOR)电路可以由或(OR)电路和反相器的组合构成。总之若总称与(AND)电路、与非(AND)电路、或(OR)电路、或非(NOR)电路而定义为“逻辑电路”,则本领域技术人员能够通过这些逻辑电路的组合来比较容易地实现本发明公开的技术思想。
图6A示出PWM信号的占空比为50%附近时PWM电路150及其周边的电路部所表现的信号波形。在图6A的上段示出由图1的VCO160生成的矩形波信号即VCO时钟信号CKvco。VCO时钟信号Ckvco具有上升沿tr以及下降沿tf,其周期用参照符号T1表示。
在图6A的中段示出三角波信号Ps的最小值PsL以及最大值PsH分别与VCO时钟信号CKvco的上升沿tr以及下降沿tf同步的状态、以及积分信号S50。三角波信号Ps与VCO时钟信号Ckvco同样地由VCO160生成。积分信号S50为图1所示的积分电路140的输出信号,同时还是PWM电路150的输入信号。积分信号S50和三角波信号Ps由PWM电路150中内置的比较器比较其电平彼此。在图6A的下段示出PWM电路150的输出端子以及对输入端子202输出的PWM信号P202。PWM信号P202在积分信号S50和三角波信号Ps相交的定时生成,所以以如下极性输出PWM信号P202:在三角波信号Ps与积分信号S50相比例如为高电平时为高电平、为低电平时为低电平。
图6B示出PWM信号的占空比为0%附近时PWM电路150及其周边的电路部中表现的信号波形。在图6B的上段示出由图1的VCO160生成的作为矩形波信号的VCO时钟信号CKvco。即,示出与图6A的上段所示的VCO时钟信号Ckvco完全相同的信号。在图6B的中段示出三角波信号Ps的最大值PsH以及最小值PsL分别与VCO时钟信号CKvco的上升沿tr以及下降沿tf同步的状态、以及积分信号S0。三角波信号Ps与VCO时钟信号CKvco同样地由VCO160生成。积分信号S0为图1所示的积分电路140的输出信号,同时还是PWM电路150的输入信号。积分信号S0和三角波信号Ps由PWM电路150中内置的比较器比较其电平彼此。在图6B的下段示出PWM电路150的输出端子以及对输入端子202输出的PWM信号P202。PWM信号P202以如下极性输出:三角波信号Ps与积分信号S0相比为高电平时为高电平、为低电平时为低电平。
如图6B的中段所示,在PWM信号P0的占空比为0%附近时,积分信号S0的最大值S0H和三角波信号Ps的最大值PsH被置为非常接近的电平,二者的差分电压非常小。发现该差分电压变得越小,PWM电路150中内置的比较器的电路功能越降低。即,比较器的导通/关断动作的边界变得不明确,PWM信号成为非周期性地输出,容易产生爆破噪声。
在图6B的下段示意性地示出占空比为0%附近时PWM电路150的输出端子以及输入端子202中输出的PWM信号P0。PWM信号P0在积分信号S0和三角波信号Ps相交的定时生成,所以以如下信号极性输出PWM信号P0:三角波信号Ps与积分信号S0相比例如为高电平时为高电平、为低电平时为低电平。
图6C示出PWM信号的占空比为100%附近时PWM电路150及其周边的电路部中表现的信号波形。在图6C的上段示出由图1的VCO160生成的作为矩形波信号的VCO时钟信号CKvco。即,示出与图6A、图6B的各上段所示的VCO时钟信号Ckvco完全相同的信号。在图6C的中段示出三角波信号Ps的最大值PsH以及最小值PsL分别与VCO时钟信号CKvco的上升沿tr以及下降沿tf同步的状态、以及积分信号S100。三角波信号Ps与VCO时钟信号CKvco同样地由VCO160生成。积分信号S100是图1所示的积分电路140的输出信号,同时还是PWM电路150的输入信号。积分信号S100和三角波信号Ps由PWM电路150中内置的比较器比较其电平彼此。在图6B的下段示出PWM电路150的输出端子以及对输入端子202输出的PWM信号P202。PWM信号P202以如下的极性输出:三角波信号Ps与积分信号S50相比为高电平时为高电平、为低电平时为低电平。
如图6C的中段所示,在PWM信号的占空比为100%附近时,积分信号S100的最小值S100L和三角波信号Ps的最小值PsL被置为非常接近的电平,二者的差分电压非常小。会产生如下不良:该差分电压变得越小,PWM电路150中内置的比较器的电路功能越降低。这样的不良与占空比为0%的时相同。
在图6C的下段示意性地示出占空比为100%附近时PWM电路150的输出端子以及对输入端子202中输出的PWM信号P202。
图7是用于说明图4、图5所示的占空比调整电路200的电路动作的基本概念而准备的附图。即,分别以占空比为50%、0%以及100%的附近为例,分别示出对输入端子202输入以及从输出端子290中输出的PWM信号的定时和信号波形。
图7(a)所示的三角波信号Ps表示与图6A~图6C的各中段所示的三角波信号Ps相同的信号。即,三角波信号Ps在图1中由VCO160生成,其大小具有最大值PsH以及最小值PsL。
图7(b)所示的VCO时钟信号Ckvco与图6A~图6C的各上段所示的VCO时钟信号Ckvco相同,具有上升沿tr、下降沿tf以及周期T1。VCO时钟信号Ckvco也与三角波信号Ps同样地由VCO160生成。VCO时钟信号CKvco的频率被设定为数百KHz~数MHz,在实施方式1中VCO时钟信号CKvco的频率例如是500KHz。若频率例如是500KHz则其周期T1的大小为2μs。
图7(c)示出第1最小宽度脉冲Pm1。第1最小宽度脉冲Pm1由图5所示的占空比调整电路200的节点N26中取出,与VCO时钟信号CKvco的上升沿tr以及三角波信号Ps的最小值PsL同步,并且具有在与VCO时钟信号Ckvco之间被设定为规定调整率的脉冲宽度Wpm1。这里所说的规定调整率是VCO时钟信号CKvco的周期T1的例如0%~5%的范围,进而优选是周期T1的3%的大小。设VCO时钟信号CKvco的周期T1=2μs、脉冲宽度的调整率为3%时,成为Wpm1=2μs×0.03=60ns。在本发明中,第1最小宽度脉冲Pm1与后述的第2最小宽度脉冲Pm2一起唯一地决定占空比的调整率。这里,成为“唯一”的意思是,在本发明的实施方式1中,将第1、第2最小宽度脉冲Pm1、Pm2设定为规定大小时,基于该大小,占空比的调整率被必然地决定。换言之,占空比的调整由第1、第2最小宽度脉冲Pm1、Pm2来决定,不由其他电路部决定。另外,第1最小宽度脉冲Pm1最终从节点N26取出,但原本由第1最小宽度信号生成电路260生成。
图7(d)示出第2最小宽度脉冲Pm2。第2最小宽度脉冲Pm2从图5所示的占空比调整电路200的节点N31取出,与VCO时钟信号CKvco的下降沿tf以及三角波信号Ps的最大值PsH同步,并且具有在与VCO时钟信号CKvco之间被设定为规定调整率的脉冲宽度Wpm2。这里规定调整率与应用于第1最小宽度脉冲Pm1的调整率相同。即,规定调整率是VCO时钟信号CKvco的周期T1的例如0%~5%的范围,进而优选是周期T1的3%的大小。设VCO时钟信号CKvco的周期T1=2μs、脉冲宽度的调整率为3%时,Wpm2=2μs×0.03=60ns。在本发明中,第2最小宽度脉冲Pm2的脉冲宽度Wpm2与第1最小宽度脉冲Pm1的脉冲宽度Wpm1同样地唯一地决定占空比的调整率。第2最小宽度脉冲Pm2最终从节点N31取出,但原本由第2最小宽度信号生成电路280生成。通常,第2最小宽度脉冲Pm2与第1最小宽度脉冲Pm1由大致相同的电路生成,所以对于这些的脉冲宽度,Wpm2=Wpm1=Wpm的关系成立。
图7(e)示出第1开关控制信号Csw。第1开关控制信号Csw从图5所示的占空比调整电路200的节点N34取出。节点N34连接于或非(NOR)电路274的输出端子。或非(NOR)电路274的两个输入端子连接于节点N26、N31,在这些节点中分别输入图7(c)、(d)所示的第1、第2最小宽度脉冲Pm1、Pm2,所以从节点N34导出的是对这两个脉冲进行了或非(NOR)处理的信号。因此,节点N34中导出的第1开关控制信号Csw与合成图7(c)、(d)所示的信号波形并使该合成后的波形反转后的信号相等,所以成为图7(e)所示那样的信号波形。此外,第1开关控制信号Csw的脉冲宽度Wsw与Wpm大致相等。即,具有Wsw=Wpm=Wpm1=Wpm2的关系。另外,第1开关控制信号Csw的周期T2是VCO时钟信号CKvco的周期T1的1/2的大小,即,T2=T1/2的大小。
第1开关控制信号Csw输入传输门206、208的控制端子即节点N3a、N6a。另外,传输门206、208的控制端子N3b、N6b中输入第2开关控制信号XCsw。希望理解的是因为第2开关控制信号XCsw是第1开关控制信号Csw的极性被反转之后的信号,所以图7中未示出。
图7(f)示意性地示出输入端子202中输入的占空比为50%附近的PWM信号P50。在占空比为50%的情况下,示出与图7(b)所示的VCO时钟信号Ckvco大致相同的信号波形。
图7(g)示出输入端子202中输入占空比为50%附近的PWM信号P50时输出端子290中输出的PWM信号P290。即,输出端子290中输出的PWM信号P290是由占空比调整电路200进行信号处理的最终PWM信号,但在占空比为50%附近的PWM信号P50的情况下,输出与输入端子202中输入的PWM信号P50大致相同的PWM信号P290。
图7(h)示意性地示出输入端子202中输入的占空比为0%附近的PWM信号P0。在占空比为0%附近的情况下,PWM信号P0用与图7(a)所示的三角波信号Ps的最大值PsH以及图7(b)所示的VCO时钟信号CKvco的下降沿tf同步的定时表现。此时,上升沿tr0以及下降沿tf0被置为相互非常接近的状态。
图7(i)示意性地示出在输入端子202中输入占空比为0%附近的PWM信号P0时输出端子290中输出的PWM信号P290。可知图7(i)所示的PWM信号P290与图7(h)所示的信号不同,脉冲宽度Wpm0比脉冲宽度Wp0大。即,脉冲宽度Wpm0扩展到图7(d)所示的第2最小宽度脉冲Pm2的脉冲宽度Wpm2的大小。准确地说,PWM信号P290的脉冲宽度Wpm0比第2最小宽度脉冲Pm2的脉冲宽度Wpm2稍大。原因是,仅扩大了PWM信号P0的脉冲宽度Wp0的1/2大小。另外,扩大的宽度的大小依赖于PWM电路150以及占空比调整电路200的能力。总之考虑该扩大的脉冲宽度的差分来决定占空比的调整范围为优选。
图7(j)示意性地示出输入端子202中输入的占空比为100%附近的PWM信号P100。在占空比为100%附近的情况下,PWM信号P100用与图7(a)所示的三角波信号Ps的最小值PsL以及图7(b)所示的VCO时钟信号CKvco的上升沿tr同步的定时表现。此时,上升沿tf100以及下降沿tf100被置为相互接近的状态。这样的状态与图7(h)所示的占空比为0%附近的情况大致相同。
图7(k)示意性地示出输入端子202中输入占空比为100%附近的PWM信号P100时输出端子290中输出的PWM信号P290。可知图7(k)所示的PWM信号P290与图7(j)所示的信号不同,脉冲宽度Wpm100比脉冲宽度Wp100变小。这意味着输入端子202中输入的PWM信号P100的占空比从输出端子290输出时变小。二者的脉冲宽度的差,即(Wp100-Wpm100)的大小与图7(c)所示的第1最小宽度脉冲Pm1的脉冲宽度Wpm1大致相等。二者的脉冲宽度的差,(Wp100-Wpm100)相当于占空比被调整后的大小
图8示出图5所示的占空比调整电路200的时序图。图8所示的各节点的信号与图7所示的信号一部分重复。图7是用于说明占空比取50%、0%以及100%附近时占空比被调整的电路动作的基本概念的图。图8仅取占空比为100%附近来进行说明,但是若参照之前的图7的说明,则考虑本领域技术人员也能够容易地推测占空比为50%、0%附近的电路动作。另外,提供给占空比调整电路200的电源电压是例如5V。因此,各种信号、矩形波信号以及各种脉冲信号的振幅值除了三角波信号Ps之外大致为5V。
图8(a)示出三角波信号Ps,在图1所示的VCO160中生成。在他激振荡型PWM方式下,三角波信号Ps的频率一般选择数百KHz~数MHz。在本发明的实施方式1中,频率为500KHz。三角波信号Ps的最大值PsH和最小值PsL的振幅差,即三角波信号Ps的振幅值被选为例如3V左右。
图8(b)示出VCO时钟信号CKvco。VCO时钟信号Ckvco与三角波信号Ps同样地由VCO160生成。VCO时钟信号Ckvco成为用于生成占空比调整电路200的各种信号的基本信号,此外,用作各逻辑电路的输入信号。VCO时钟信号CKvco的频率被选择为与三角波信号Ps的频率相同的大小,例如频率f、周期T1分别是f=500KHz、T1=2μs。VCO时钟信号CKvco的上升沿tr以及下降沿tf分别与图8(a)所示的三角波信号Ps的最小值PsL以及最大值PsH同步。
图8(c)示出第1最小宽度脉冲Pm1。第1最小宽度脉冲Pm1在图4、图5所示的第1最小脉冲宽度信号生成电路260中,基于VCO时钟信号Ckvco而生成。第1最小宽度脉冲Pm1的上升沿trPm1与VCO时钟信号CKvco的上升沿tr以及三角波信号Ps的最小值PsL同步。
VCO时钟信号CKvco的上升沿tr如由图7(j)说明的那样,与占空比为100%附近相关。因此,若与VCO时钟信号CKvco的上升沿tr同步而生成第1最小宽度脉冲Pm1,则能够控制并调整占空比为100%附近的PWM信号。通过图5所示的电阻262以及电容器264,将VCO时钟信号CKvco波形整形为例如三角波状的信号,之后,由后级的施密特触发器电路268生成波形整形后的信号作为第1最小宽度脉冲Pm1。第1最小脉冲宽度Wpm1的具体大小是VCO时钟信号CKvco的周期T1的大小的数百分比,优选是0%~5%,更优选是3%。通过第1最小脉冲宽度Wpm1的大小来唯一地决定本发明涉及的占空比的调整率。
在将占空比的调整率针对上限值以及下限值分别设定为3%时,即,在将占空比的调整范围设定为0%~3%以及97%~100%时,在将VCO时钟信号CKvco的频率f、周期T1分别设定为f=500KHz、T1=2μs的情况下,第1最小宽度脉冲Pm1的最小脉冲宽度Wpm1被设定为Wpm1=T1×3%=2μs×0.03=60ns。
图8(d)示出第2最小宽度脉冲Pm2。第2最小宽度脉冲Pm2由图4、图5所示的第2最小脉冲宽度信号生成电路280基于VCO时钟信号Ckvco而生成。第2最小宽度脉冲Pm2的上升沿trPm2与VCO时钟信号CKvco的下降沿tf以及三角波信号Ps的最大值PsH同步。通过图5所示的电阻282以及电容器284,将VCO时钟信号CKvco波形整形为例如三角波状的信号,之后,由后级的施密特触发器电路288生成波形整形之后的信号作为第2最小宽度脉冲Pm2。第2最小宽度脉冲Pm2的最小脉冲宽度Wpm2通过电阻282以及电容器284的所谓CR时间常数的大小来决定。通过最小脉冲宽度Wpm2的大小来唯一地决定本发明涉及的占空比的调整率以及调整范围。
VCO时钟信号CKvco的下降沿tf附近,如用图7(h)说明的那样,与占空比为0%附近的PWM信号相关。因此,与VCO时钟信号CKvco的下降沿tf同步而生成的第2最小宽度脉冲Pm2是为了控制并调整占空比为0%附近的PWM信号而生成的。通过图5所示的电阻282以及电容器284,将VCO时钟信号CKvco波形整形为三角波状的信号,之后由后级的施密特触发器电路288生成波形整形之后的信号作为第2最小宽度脉冲Pm2。第2最小脉冲宽度Wpm2的具体大小与最小脉冲宽度Wpm1相同,所以省略说明。总之第2最小脉冲宽度Wpm2与第1最小脉冲宽度Wpm1同样地通过其大小来唯一地决定本发明涉及的占空比的调整率以及调整范围。另外,将第1最小脉冲宽度的Wpm1和第2最小脉冲宽度Wpm2设定为相同的大小Wpm、设VCO时钟信号CKvco的周期为T1时,占空比的调整率Dcont大致能够用Dcont=(Wpm/T1)×100%来表示。此时,占空比的调整范围Drange1、Drange2分别用Drange1=(0~Dcont)%、Drange2=((100-Dcont)~100)%来表示。例如,在设定为调整率Dcont=3%时,调整范围Drange1成为0%~3%,调整范围Drange2成为97%~100%。即,占空比为0%~3%以及97%~100%的范围的PWM信号成为占空比的调整对象。
图8(e)示出驱动锁存电路210的第1开关控制信号Csw。第1开关控制信号Csw从图5所示的节点N34即或非(NOR)电路274的输出端子被取出。第1开关控制信号Csw通过对图8(c)、(d)所示的第1最小宽度脉冲Pm1和第2最小宽度脉冲Pm2进行或非处理来生成。第1开关控制信号Csw的脉冲宽度Wsw与第1最小宽度脉冲的脉冲宽度Wpm1大致相等。按照如下方式构成电路结构:在第1开关控制信号Csw从低电平变迁为高电平时,锁存电路210写入数据即PWM信号,在从高电平变迁为低电平时,保持PWM信号。当然,也可以利用与其相反的变迁来驱动锁存电路210。
图8(f)示出驱动锁存电路210的第2开关控制信号XCsw。第2开关控制信号XCsw从图5所示的节点N34即或非(NOR)电路274的输出端子取出。第2开关控制信号XCsw的脉冲宽度Wsw2与第2最小宽度脉冲的脉冲宽度Wpm2大致相等。第2开关控制信号XCsw与图8(e)所示的第1开关控制信号Csw,极性被反转,这二者具有互补关系。在第2开关控制信号XCsw从高电平变迁为低电平时,锁存电路210写入数据即PWM信号,在从高电平变迁为低电平时保持PWM信号。另外,对于利用第1、第2开关控制信号Csw、XCsw的哪个定时来控制锁存电路210,是本领域技术人员的设计事项之一。
图8(g)示意性地示出图5所示的占空比调整电路200的输入端子202中输入的PWM信号P100。为了便于说明以及作图,图8(g)所示的PWM信号P100作为占空比为100%附近的PWM信号而示意性地示出。PWM信号P100与VCO时钟信号CKvco的上升沿tr同步。
图8(h)示出图5中连接于输入端子202的反相器204的输出、即节点N1中产生的PWM信号Pn1。即,示出图8(g)所示的即占空比为100%附近的PWM信号的极性被反转了的信号。图8(h)所示的信号波形因为脉冲宽度非常小所以乍一看有可能会被认为是占空比为0%附近,但是希望理解为实质上是将图8(g)所示的、即占空比为100%附近的PWM信号的极性反转了的信号。
图8(i)示出锁存电路210的输出信号即锁存输出信号Pn4。如图8(h)中将脉冲宽度表示为Wpm1那样,在从相当于锁存电路210的输出端子的节点N4取出脉冲宽度比较小的PWM信号Pn1时,如图8(i)所示,示出扩展到脉冲宽度Wpn4从而输出的状态。扩展后的脉冲宽度,即(Wpn4-Wpn1)的大小大致与第1、第2最小宽度脉冲的最小脉冲宽度Wpm1、Wpm2相等。换言之,示出具有比最小脉冲宽度Wpm1、Wpm2小的占空比的PWM信号扩展到最小脉冲宽度Wpm1、Wpm2的大小。如前所述,图8(i)所示的锁存输出信号Pn4是占空比为100%附近的PWM信号。因此,脉冲宽度Wpn4的大小越变大,占空比越变小,但是由比较图8(h)、(i)这二者可知,脉冲宽度WPn4比脉冲宽度WPn1变大。这意味着当初在100%附近的占空比被调整从而变小。而且,变小的脉冲宽度的大小与最小脉冲宽度Wpm1、Wpm2大致相等。如前所述,若第1、第2最小脉冲宽度Wpm1、Wpm2的大小被设定为VCO时钟信号CKvco的周期T1的大小的例如3%,则具有100%附近的占空比的PWM信号,其占空比减小3%左右的结果是占空比被调整到97%左右。如前所述,图8(g)、(h)以及(i)示意性地示出PWM信号的占空比为100%附近。这些信号波形与图8(b)所示的VCO时钟信号CKvco的上升沿tr相关。
可以说在PWM信号的占空比为0%的附近也与占空比为100%的附近时相同。即,在占空比为0%的附近时,通过使图8(h)、(i)的信号波形移位,以与图8(b)所示的VCO时钟信号CKvco的下降沿tf同步,从而能够考虑为与占空比为100%的情况同样。在该情况下,占空比为0%~3%的PWM信号被唯一地调整为占空比为3%的PWM信号。
图8(j)所示的VCO时钟信号XCKvco是图8(b)所示的VCO时钟信号CKvco的极性被反转了的信号。在图5中,VCO时钟信号XCKvco与连接于输入VCO时钟信号Ckvco的输入端子252的反相器254的输出即节点N21中产生的信号大致相等,并且,与输入与非(NAND)电路216的第2输入端子的信号相等。VCO时钟信号XCKvco是为了生成RS触发器220的置位脉冲Pset以及复位脉冲Preset而准备的。
图8(k)所示的置位脉冲Pset用于设置RS触发器220的电路动作。在与非(NAND)电路216中,通过对图8(i)以及(j)所示的锁存输出信号Pn4以及VCO时钟信号XCKvco的两者进行与非处理来生成置位脉冲Pset。RS触发器220与置位脉冲Pset的上升沿tfn9同步地工作。
图8(l)所示的复位脉冲Preset用于对RS触发器220的电路动作进行复位。在与非(NAND)电路226中,通过对图8(i)以及(j)所示的锁存输出信号Pn4以及VCO时钟信号XCKvco这两者的反转信号彼此进行与非处理,来生成复位脉冲Preset。该复位脉冲Preset实质上与对锁存输出信号Pn4以及VCO时钟信号XCKvco进行或(OR)处理得到的信号相等,所以成为图8(1)所示的信号。RS触发器220与复位脉冲Preset的下降沿tfn10同步地工作。
图8(m)所示的PWM信号Pn11是图5所示的RS触发器220的输出,即节点N11中输出的PWM信号。为了通过利用图8(k)以及(l)所示的置位脉冲Pset以及复位脉冲Preset分别进行置位以及复位来生成RS触发器220中输出的PWM信号Pn11,取出图8(m)所示的PWM信号。另外,图8(n)所示的PWM信号Pn11虽然信号的极性被反转但是与图8(i)所示的锁存输出信号Pn4大致相同。
图8(n)所示的第2最小宽度脉冲信号Pn32表示节点N32中产生的信号,该信号与反转了图8(d)所示的第2最小宽度脉冲Pm2的极性所得的信号大致相等。
图8(o)所示的PWM信号Pn12是节点N12即反相器232的输出端子中输出的信号,PWM信号Pn12从RS触发器220的输出端子即节点N11取出,与图8(m)所示的PWM信号Pn11大致相等。
图8(p)所示的PWM信号P290是输出端子290中输出的占空比调整电路200的输出信号。在输出端子290中输出占空比被调整后的PWM信号以及未被调整的PWM信号的全部。
对于图8(p)所示的PWM信号P290的占空比被调整了怎样的程度,若与图8(g)相比较则能够容易地理解。即,图8(g)所示的PWM信号P100示意性地示出占空比为100%的附近的信号,该信号的脉冲宽度由Wp100表示。可知该PWM信号P100的占空比被调整后,如图9(p)所示,如用脉冲宽度Wpm100表示的那样,比占空比被调整之前的脉冲宽度Wp100变小(变窄)。这意味着占空比被调整了。变小了的差分脉冲宽度ΔWp为ΔWp=(Wp100-Wpm100)。而且差分脉冲宽度ΔWp与图8(c)所示的第1最小宽度脉冲P1的最小脉冲宽度Wpm1相等。这里,第1最小宽度脉冲P1的最小脉冲宽度Wpm1是VCO时钟信号CKvco的周期T1的0%~5%的范围,优选是3%左右,因此,占空比的调整率为3%,占空比的调整范围为97%~100%。
如前所述,图8例示了占空比为100%的附近的信号,但占空比为0%的附近的情况也能够同样地考虑。即,占空比为0%的附近的PWM信号的占空比的调整范围为0%~3%。另外,在占空比超过第1、第2最小宽度脉冲Wpm1、Wpm2的PWM信号的情况下,不执行占空比的调整,将输入端子202中输入的原来的占空比的PWM信号原样输出给输出端子290中。
如以上说明的那样,相对于PWM电路150处理0%~100%的第1占空比的范围的PWM信号,占空比调整电路200在比第1占空比的范围窄的例如3%(或5%)~97%(或95%)的范围调整占空比。
图9是表示由占空比调整电路生成的最小脉冲宽度的大小与VCO时钟信号CKvco的频率的关系的图。即,表示按照VCO时钟信号CKvco的频率f的大小,应将由占空比调整电路200中设置的第1最小脉冲宽度信号生成电路260以及第2最小脉冲宽度信号生成电路280生成的第1最小脉冲宽度Wpm1以及第2最小脉冲宽度Wpm2的大小调整为怎样程度的大小的图。尤其表示占空比的调整率为3%以及5%时。第1最小脉冲宽度Wpm1以及第2最小脉冲宽度Wpm2,设VCO时钟信号CKvco的频率为f、周期为T1时,第1、第2最小宽度Wp1、Wp2利用Wp1=Wp2=T1×占空比的调整率=(1/f)×占空比的调整率来决定。因此,VCO时钟信号CKvco的频率f为f=500KHz时,设占空比的调整率分别为3%、5%时,第1、第2最小宽度Wp1、Wp2成为60ns、100ns。此外,VCO时钟信号CKvco的频率f为1MHz(1000KHz)时的第1、第2最小宽度Wp1、Wp2分别成为30ns、50ns。
图10示出由占空比调整电路200调整的占空比的范围。图10示出将占空比的100%的附近的范围看做95%~100%、将0%的附近的范围看做0%~5%的情况。横轴表示PWM电路150的输出信号,即,占空比调整电路200的输入端子202中输入的PWM信号,纵轴的左侧中表示占空比调整电路200的输出端子290中输出的、所谓占空比被调整后的PWM信号P290。在占空比的调整率为3%的情况下,如用参照符号C1所示的那样,示出如下状态:PWM信号的占空比为0%~3%的PWM信号一致被调整为占空比为3%的PWM信号,此外,占空比为97%~100%的PWM信号一致被调整为占空比为97%的PWM信号P290。同样,在占空比的调整率为5%的情况下,如用参照符号C2所示的那样,示意性地示出如下状态:PWM信号的占空比为0%~5%的PWM信号一致地被调整为占空比为5%的PWM信号,并且,占空比为95%~100%的PWM信号一致地被调整为占空比为95%的PWM信号。
此外,在图10的纵轴的右侧示意性地示出由于占空比的调整而D类功率放大器100整体的动态范围(dynamic range)变化的情况。即,完全未实施占空比的调整时的动态范围Dy0与不设置占空比调整电路200时等效,所以动态范围成为Dy0=100%。伴随使占空比的调整率变大,动态范围变窄。示意性地示出如下状态:占空比的调整率为3%时的动态范围Dy3与调整率为0%时的动态范围相比变窄,进而占空比的调整率为5%时的动态范围Dy5比调整率3%时的动态范围相比变窄。直截了当地说,假设调整率为0%时的最大输出信号为10Vpp时,设定为占空比调整率5%时最大输出信号减少10%左右,最大输出信号的振幅值成为9Vpp。在占空比的调整率为3%的情况下,最大输出信号减少6%左右,最大输出信号的振幅衰减到9.4Vpp。因此,在采用本发明涉及的占空比调整电路200的情况下,考虑D类功率放大器100的用途以及要输出的最大输出来决定占空比的调整率。
[实施方式2]
图11是表示本申请发明的实施方式2的D类功率放大器101的结构的电路模块图,是与图1相对照的图。此外,图12(a)~(d)是表示D类功率放大器101的动作的信号波形图。参照图11,该D类功率放大器101与图1的D类功率放大器100不同的点是:模拟信号处理部130被模拟信号处理部102置换,增加了电流源103、104以及电容器105,占空比调整电路200被占空比调整电路106置换。
模拟信号处理部102是从模拟信号处理部130去除了放大器134的部件。信号切换电路135的第2端子135b中,施加电源电压E1的1/2的直流电压E1/2。信号切换电路135例如由可变分压电路构成。如图12(a)(d)所示,控制信号MU为低电平时(时刻t0~t3),信号切换电路135的分压比被设定为0,直流电压E1/2经由信号切换电路135直接给予放大器136,放大器136的输出电压Sin2固定为直流电压E1/2。
控制信号MU是在静噪开时为低电平、在静噪关时为高电平的信号。在控制信号MU从低电平上升为高电平时(时刻t3),通过信号Sm12,信号切换电路135的分压比经过规定时间TA渐渐从0增大到1(时刻t3~t4)。由此,放大器136的输出电压Sin2从直流电压E1/2渐渐变换为直流电压E1/2中重叠了模拟信号Sin1的波形。静噪关时,信号切换电路135的分压比被固定为1。
控制信号MU从高电平下降为低电平时(时刻t5),通过信号Sm34,信号切换电路135的分压比经过规定时间TA渐渐从1减少到0(时刻t5~t6)。由此,放大器136的输出电压Sin2从直流电压E1/2中重叠了模拟信号Sin1的波形渐渐变化为直流电压E1/2。静噪开时,信号切换电路135的分压比被固定为0。
此外,电流源103连接于直流电压E1/2的节点与放大器142的非倒相输入端子(+)之间,在控制信号SD为高电平时,流过规定值的电流,在控制信号SD为低电平时,切断电流。电流源104连接于放大器142的非倒相输入端子(+)与接地电位GND(0V)的节点之间,在控制信号SD为高电平时,切断电流,在控制信号SD为低电平时,流过规定值的电流。电容器105连接于放大器142的非倒相输入端子(+)和接地电位GND(0V)的节点之间。
控制信号SD是如下的信号:在静噪开时为低电平,在从静噪开向静噪关切换时,在比控制信号MU上升为高电平的时刻(例如t3)提前规定时间(TB+TC)的时刻(例如t1)上升为高电平。此外,控制信号SD是如下的信号:在静噪关时为高电平,在从静噪关向静噪开切换时,在比控制信号MU下降为低电平的时刻(例如t5)延迟规定时间(TA+TC)的时刻(例如t7)下降为低电平。
静噪开时(时刻t0~t1),控制信号SD为低电平,电流源103切断电流,电流源104流过电流,电容器105的端子间电压V105成为0V。接着,在控制信号SD从低电平上升为高电平时(时刻t1),电流源103流过电流,电流源104切断电流,电容器105的端子间电压V105渐渐上升,经过规定时间TB后,达到直流电压E1/2。静噪关时,电容器105的端子间电压V105维持直流电压E1/2。从静噪关切换为静噪开之后经过规定时间(TA+TC)后(时刻t7),控制信号SD下降为低电平。由此,电流源103切断电流,电流源104流过电流,电容器105的端子间电压V105渐渐下降,经过规定时间TB后达到0V(时刻t8)。
另外,因为放大器142的非倒相输入端子(+)和倒相输入端子(-)维持相同的电压,所以给予扬声器RL的模拟信号SRL的直流分量与电容器105的端子间电压V105相同。
占空比调整电路106总是将占空比维持在1.5%以上。例如,在设从PWM电路150输出的PWM信号P50的1周期为2μsec时,PWM信号P50的各脉冲的脉冲宽度通过占空比调整电路106至少调整为30nsec。另外,在没有占空比调整电路106的情况下,在有电路延迟时,在使电容器105的端子间电压V105从0V渐渐上升为直流电压E1/2的期间(时刻t1~t2),不再周期性地输出PWM信号P50的脉冲,爆破噪声产生。此外,在静噪关时,占空比调整电路106可以具有与占空比调整电路200相同的功能。
下面,说明该D类功率放大器101的动作。静噪开时,控制信号SD、MU都被固定为低电平,放大器136的输出电压Sin2被固定为直流电压E1/2,电容器105的端子间电压V105被固定为0V。在该期间(时刻t0~t1),模拟信号SRL固定为0V,扬声器RL不产生声音。
在由D类功率放大器101的用户指示静噪关时,首先控制信号SD从低电平上升为高电平(时刻t1)。控制信号SD成为高电平后,电流源103流过电流,电流源104切断电流,电容器105的端子间电压V105经过规定时间TB从0V渐渐上升到直流电压E1/2。此时,模拟信号SRL按照电压V105渐渐上升,所以由扬声器RL不产生爆破噪声。
电压V105达到一定电压E1/2之后经过规定时间TC后(时刻t3),控制信号MU从低电平上升到高电平。在控制信号MU为高电平后,信号切换电路135的分压比经过规定时间TA从0渐渐增大到1,放大器136的输出电压Sin2的交流分量渐渐增大。电压Sin2变换为PWM信号之后输出给输出端子190,而且通过由电感器L1以及电容器C1构成的低通滤波器,变换为模拟信号SRL。静噪关时,模拟信号SRL的波形成为与放大器136的输出电压Sin2的波形相同。此时,放大器136的输出电压Sin2的直流分量被固定,所以交流分量的波形不失真,声音不恶化。
在由D类功率放大器101的用户指示静噪开时,首先控制信号MU从高电平下降为低电平(时刻t5)。控制信号MU为低电平后,信号切换电路135的分压比经过规定时间TA从1渐渐减少到0,放大器136的输出电压Sin2的交流分量渐渐衰减,电压Sin2成为一定的电压E1/2(时刻t6)。此时,放大器136的输出电压Sin2的直流分量被固定,所以交流分量的波形不失真,声音不恶化。
电压Sin2成为直流电压E1/2之后经过规定时间TC后,控制信号SD从高电平下降到低电平(时刻t7)。控制信号SD为低电平后,电流源103切断电流,电流源104流过电流,电容器105的端子间电压V105经过规定时间TB从直流电压E1/2渐渐下降到0V。此时,模拟信号SRL按照电压V105渐渐下降,所以由扬声器RL不产生爆破噪声。
此外,通过占空比调整电路106,PWM信号的占空比被维持在1.5%以上,所以起因于从PWM电路150不周期性地输出PWM信号P50的脉冲而产生的爆破噪声也不会发生。
在该实施方式2中,除了能够获得与实施方式1相同的效果之外,能够使模拟电压Sin2的波形的失真变小,并且能够降低声音的恶化。
本次公开的实施方式应考虑为全部的点都是例示而非限制性的情况。本发明的范围不是上述说明而由请求范围来表示,包括与请求范围均等的意思以及在范围内的所有变更。
产业上的可利用性
本发明能够提供可以排除在静噪开/关的切换时以及PWM信号的占空比为0%、100%的附近容易产生的爆破噪声的D类功率放大器,所以其产业上的可利用性高。
Claims (22)
1.一种D类功率放大器,具备:
信号输入端子,其输入模拟输入信号;
模拟信号处理部,其连接于所述信号输入端子,并对所述模拟信号进行处理;
积分电路,其对从所述模拟信号处理部输出的模拟信号进行积分;
PWM电路,其对从所述积分电路输出的积分信号进行脉冲宽度调制(PWM),生成PWM信号;和
信号输出端子,其输出由所述PWM电路生成的脉冲宽度调制信号,
所述模拟信号处理部具有:
第1放大器,其连接于所述信号输入端子,对所述模拟输入信号进行放大;
第2放大器,其输出直流电压,作为输出信号;
信号切换电路,其将所述第1放大器以及所述第2放大器的输出信号分别输入到第1端子以及第2端子,并被施加具有规定时间的切换控制信号;和
第3放大器,其输入端子以及输出端子分别连接于所述信号切换电路的输出端子以及所述积分电路,
通过所述切换控制信号,对所述第3放大器的所述输出端子输出所述第1放大器以及所述第2放大器的输出信号的任意一个。
2.根据权利要求1所述的D类功率放大器,其中,
所述切换控制信号是阶梯波状、锯齿波状或者三角波状的信号中的任意一种。
3.根据权利要求2所述的D类功率放大器,其中,
所述切换控制信号的所述规定时间是50ms~150ms。
4.根据权利要求1所述的D类功率放大器,其中,
对所述信号切换电路施加切换为静噪开以及静噪关的任意一方的动作模式的切换控制信号。
5.根据权利要求4所述的D类功率放大器,其中,
在静噪开的动作模式时,所述切换控制信号将所述信号切换电路控制为将所述第2放大器的输出信号传达给所述第3放大器。
6.根据权利要求4所述的D类功率放大器,其中,
在静噪关的动作模式时,所述切换控制信号将所述信号切换电路控制为将所述第1放大器的输出信号传达给所述第3放大器。
7.一种D类功率放大器,具备:
信号输入端子,其输入模拟输入信号;
模拟信号处理部,其连接于所述信号输入端子,对所述模拟输入信号进行处理;
积分电路,其对从所述模拟信号处理部输出的模拟信号进行积分;
PWM电路,其在第1占空比的范围内对从所述积分电路输出的积分信号进行脉冲宽度调制,生成脉冲宽度调制(PWM)信号;
VCO电路,其向所述PWM电路提供三角波信号,并且生成与所述三角波信号同步的VCO时钟信号;
占空比调整电路,其在比所述第1占空比的范围窄的第2占空比的范围内,对所述PWM电路的输出端子中输出的PWM信号调整所述PWM信号的占空比;
输出端子,其输出所述占空比调整电路的输出信号;
驱动器电路,其连接于所述输出端子;
功率晶体管,其连接于所述驱动器电路;和
信号输出端子,其连接于所述功率晶体管,输出所述占空比被调整的PWM输出信号。
8.根据权利要求7所述的D类功率放大器,其中,
所述第1占空比的范围是0%~100%,所述第2占空比的范围是3%~97%。
9.根据权利要求7所述的D类功率放大器,其中,
所述占空比调整电路具有临时存储PWM信号的锁存电路,所述锁存电路采用传输门、NAND电路以及OR电路中任一种来构成。
10.根据权利要求9所述的D类功率放大器,其中,
所述锁存电路由所述传输门构成;所述传输门具有输入端子、输出端子以及控制端子;
对所述传输门的所述输入端子输入所述PWM信号;
对所述控制端子施加开关控制信号,该开关控制信号在与所述VCO时钟信号之间具有规定调整率并且具有比所述VCO时钟信号的周期的大小要小的脉冲宽度,而且与所述VCO时钟信号的上升沿以及下降沿同步;
从所述输出端子取出所述锁存电路的锁存输出信号。
11.根据权利要求10所述的D类功率放大器,其中,
所述锁存电路具有第1传输门、第2传输门、第1反相器以及第2反相器,
所述第1传输门、第2传输门分别具有输入端子、输出端子以及控制端子,所述第1反相器、第2反相器分别具有输入端子、输出端子,并且所述两个反相器串联连接,
所述第1传输门的输入端子以及输出端子分别连接于所述PWM电路的输出端子以及第1反相器的输入端子,所述第1反相器的输出端子连接于所述第2反相器的输入端子,所述第2传输门的输入端子以及输出端子分别连接于所述第2反相器的输出端子以及所述第1传输门的输出端子,
对所述第1传输门、第2传输门的所述控制端子施加所述开关控制信号,从所述第1反相器以及所述第2反相器的公共连接点输出锁存输出信号。
12.根据权利要求11所述的D类功率放大器,其中,
所述开关控制信号的周期T2的大小是所述VCO时钟信号的周期T1的1/2。
13.根据权利要求7所述的D类功率放大器,其中,
所述占空比调整电路具有:
锁存电路,其临时存储所述PWM信号;
第1逻辑电路,其分别输入所述锁存电路的锁存输出信号以及所述VCO时钟信号;
第2逻辑电路,其分别输入所述锁存电路的所述锁存输出信号以及所述VCO时钟信号;
RS触发器,其分别输入所述第1逻辑电路以及第2逻辑电路的各输出信号,作为置位信号以及复位信号;
最小脉冲宽度信号生成电路,其基于所述VCO时钟信号,对所述VCO时钟信号的周期设定规定调整率;
第3逻辑电路,其分别输入所述RS触发器的输出信号和所述最小脉冲宽度信号生成电路的输出信号;和
第4逻辑电路,其分别输入所述第3逻辑电路的输出信号以及由所述最小脉冲宽度信号生成电路生成的最小宽度脉冲。
14.根据权利要求13所述的D类功率放大器,其中,
所述第1逻辑电路、第2逻辑电路以及第4逻辑电路是与非(NAND)电路,所述第3逻辑电路是或非(NOR)电路。
15.根据权利要求10~13中任意一项所述的D类功率放大器,其中,
所述规定调整率是0%~5%。
16.根据权利要求15所述的D类功率放大器,其中,
所述规定调整率是3%。
17.根据权利要求13所述的D类功率放大器,其中,
所述最小脉冲宽度信号生成电路具有分别生成第1最小宽度脉冲以及第2最小宽度脉冲的第1最小脉冲宽度信号生成电路以及第2最小脉冲宽度信号生成电路。
18.根据权利要求10所述的D类功率放大器,其中,
合成所述第1最小宽度脉冲、第2最小宽度脉冲,从而生成所述开关控制信号。
19.根据权利要求17所述的D类功率放大器,其中,
所述第1最小脉冲宽度生成电路、第2最小脉冲宽度生成电路分别由积分电路和输入所述积分电路的输出信号的施密特触发器电路构成,所述积分电路由电阻和电容器构成。
20.一种D类功率放大器,具备:
信号输入端子,其输入模拟输入信号;和
模拟信号处理部,其连接于所述信号输入端子,对所述模拟输入信号进行处理,
所述模拟信号处理部具有:
第1放大器,其连接于所述信号输入端子,对模拟信号进行放大;
第2放大器,其输出规定的直流电压;
信号切换电路,其对第1端子以及第2输入端子分别输入所述第1放大器以及所述第2放大器的输出信号,并被施加设定为规定时间的切换控制信号;和
第3放大器,其输入端子以及输出端子分别连接于所述信号切换电路的输出端子以及对所述模拟信号进行积分的积分电路,
通过所述切换控制信号,经过所述规定时间后,对所述第3放大器的所述输出端子输出所述第1放大器以及所述第2放大器的输出信号的任意一方,而且,
所述D类功率放大器,还具备:
PWM电路,其在第1占空比的范围内,对从所述积分电路输出的积分信号进行脉冲宽度调制(PWM),生成PWM信号;
占空比调整电路,其在比所述第1占空比的范围窄的第2占空比的范围内,对所述PWM电路的输出信号调整所述PWM信号的占空比;
驱动器电路,其输入所述占空比调整电路的输出信号;
功率晶体管,其连接于所述驱动器电路;和
信号输出端子,其连接于所述功率晶体管,输出所述占空比被调整后的PWM输出信号。
21.根据权利要求20所述的D类功率放大器,其中,
提供给所述第1放大器、第2放大器、第3放大器以及所述积分电路的电源电压相等,
对所述第2放大器的非倒相输入端子输入与所述电源电压相等的电压,所述第2放大器的倒相输入端子和输出端子公共连接并连接于所述信号切换电路的所述第2输入端子,
所述第3放大器的非倒相输入端子连接于所述信号切换电路的所述输出端子,所述第3放大器的倒相输入端子和输出端子公共连接并经由积分用的电阻连接于所述积分电路的倒相输入端子,
对所述积分电路的非倒相输入端子输入预先决定的直流电压,所述积分电路的输出端子连接于所述PWM电路。
22.根据权利要求1、7以及20中任意一项所述的D类功率放大器,其中,
所述信号输出端子上串联连接将所述PWM输出信号解调为模拟信号的低通滤波器、扬声器以及耦合电容器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008-314377 | 2008-12-10 | ||
JP2008314377 | 2008-12-10 | ||
PCT/JP2009/070612 WO2010067823A1 (ja) | 2008-12-10 | 2009-12-09 | D級電力増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101939909A true CN101939909A (zh) | 2011-01-05 |
Family
ID=42242810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200980104632XA Pending CN101939909A (zh) | 2008-12-10 | 2009-12-09 | D类功率放大器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8022757B2 (zh) |
JP (1) | JP5442636B2 (zh) |
CN (1) | CN101939909A (zh) |
WO (1) | WO2010067823A1 (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102447377A (zh) * | 2011-01-28 | 2012-05-09 | 成都芯源系统有限公司 | 一种具有预处理功能的开关变换器电路及其方法 |
CN103532400A (zh) * | 2013-10-22 | 2014-01-22 | 中国科学院上海微系统与信息技术研究所 | 基于市电的开关功放电路 |
CN109729479A (zh) * | 2017-10-31 | 2019-05-07 | 华为技术有限公司 | 音频播放电路以及音频播放设备 |
CN112669890A (zh) * | 2019-10-16 | 2021-04-16 | 长鑫存储技术有限公司 | 输出驱动电路及存储器 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8228117B2 (en) * | 2009-07-15 | 2012-07-24 | Freescale Semiconductor, Inc. | Quiet power up and power down of closed loop digital PWM modulators |
EP2448114B1 (en) * | 2010-10-27 | 2012-12-12 | ST-Ericsson SA | Method and apparatus for efficient and distortion compensated digital Class-D amplifier ternary modulation scheme |
US9509261B2 (en) * | 2013-12-02 | 2016-11-29 | Crestron Electronics Inc. | Reduced crosstalk and matched output power audio amplifier |
US9571093B2 (en) * | 2014-09-16 | 2017-02-14 | Navitas Semiconductor, Inc. | Half bridge driver circuits |
US9859732B2 (en) | 2014-09-16 | 2018-01-02 | Navitas Semiconductor, Inc. | Half bridge power conversion circuits using GaN devices |
US9768686B2 (en) * | 2014-12-31 | 2017-09-19 | Dialog Semiconductor Inc. | Feedback scheme for non-isolated power supply |
CN106301260B (zh) * | 2016-08-17 | 2018-10-19 | 黎明职业大学 | 一种d类音频功率放大器及其驱动电路控制电路 |
JP6640688B2 (ja) | 2016-09-15 | 2020-02-05 | 株式会社東芝 | 無線通信装置および無線通信方法 |
US11424724B2 (en) * | 2019-12-31 | 2022-08-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Ampilfier with VCO-based ADC |
US20230378923A1 (en) * | 2022-05-18 | 2023-11-23 | Stmicroelectronics S.R.L. | Play mute circuit and method |
TWI822604B (zh) * | 2023-03-01 | 2023-11-11 | 大陸商北京歐錸德微電子技術有限公司 | D類放大器電路、音訊處理晶片以及資訊處理裝置 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5389829A (en) | 1991-09-27 | 1995-02-14 | Exar Corporation | Output limiter for class-D BICMOS hearing aid output amplifier |
JPH06152269A (ja) | 1992-11-05 | 1994-05-31 | Fujitsu Ten Ltd | スイッチングアンプ |
JP4003257B2 (ja) * | 1997-07-02 | 2007-11-07 | 松下電器産業株式会社 | パルス幅変調オーディオアンプ |
JP2007209038A (ja) | 2001-07-31 | 2007-08-16 | Yamaha Corp | 電力増幅回路 |
JP4434557B2 (ja) | 2001-07-31 | 2010-03-17 | ヤマハ株式会社 | 電力増幅回路 |
CN1277351C (zh) * | 2002-10-03 | 2006-09-27 | 三菱电机株式会社 | D类放大器 |
US7078964B2 (en) * | 2003-10-15 | 2006-07-18 | Texas Instruments Incorporated | Detection of DC output levels from a class D amplifier |
JP4311160B2 (ja) | 2003-10-15 | 2009-08-12 | ソニー株式会社 | 信号処理装置、信号処理方法 |
JP2005217583A (ja) | 2004-01-28 | 2005-08-11 | Renesas Technology Corp | スイッチングアンプ |
WO2005114833A2 (en) * | 2004-05-18 | 2005-12-01 | Nphysics, Inc. | Self-oscillation switching amplifier |
JP2006093764A (ja) | 2004-09-21 | 2006-04-06 | Renesas Technology Corp | ディジタルパワーアンプ |
JP2006101022A (ja) | 2004-09-28 | 2006-04-13 | Denon Ltd | デジタルアンプ |
JP2007151098A (ja) | 2005-11-07 | 2007-06-14 | Matsushita Electric Ind Co Ltd | ポップ音を抑止した音声信号出力制御装置 |
US7312654B2 (en) * | 2005-12-20 | 2007-12-25 | Freescale Semiconductor, Inc. | Quiet power up and power down of a digital audio amplifier |
JP2007251600A (ja) * | 2006-03-16 | 2007-09-27 | Seiko Npc Corp | 音響素子駆動回路 |
US7816992B2 (en) * | 2006-07-07 | 2010-10-19 | Yamaha Corporation | Offset voltage correction circuit and class D amplifier |
US7492219B1 (en) * | 2006-08-10 | 2009-02-17 | Marvell International Ltd. | Power efficient amplifier |
JP4728943B2 (ja) * | 2006-12-18 | 2011-07-20 | ローム株式会社 | オーディオ処理回路、その起動方法ならびにそれらを利用した電子機器 |
JP4408912B2 (ja) | 2007-04-13 | 2010-02-03 | 日本テキサス・インスツルメンツ株式会社 | D級増幅回路 |
US7633336B2 (en) * | 2007-08-24 | 2009-12-15 | Texas Instruments Incorporated | Audio amplifier and methods of generating audio signals |
US7777562B2 (en) * | 2007-12-20 | 2010-08-17 | Asahi Kasei Emd Corporation | Distortion suppression circuit for digital class-D audio amplifier |
-
2009
- 2009-12-09 CN CN200980104632XA patent/CN101939909A/zh active Pending
- 2009-12-09 JP JP2010542118A patent/JP5442636B2/ja active Active
- 2009-12-09 US US12/866,818 patent/US8022757B2/en not_active Expired - Fee Related
- 2009-12-09 WO PCT/JP2009/070612 patent/WO2010067823A1/ja active Application Filing
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102447377A (zh) * | 2011-01-28 | 2012-05-09 | 成都芯源系统有限公司 | 一种具有预处理功能的开关变换器电路及其方法 |
CN102447377B (zh) * | 2011-01-28 | 2014-11-26 | 成都芯源系统有限公司 | 一种具有预处理功能的开关变换器电路及其方法 |
CN103532400A (zh) * | 2013-10-22 | 2014-01-22 | 中国科学院上海微系统与信息技术研究所 | 基于市电的开关功放电路 |
CN103532400B (zh) * | 2013-10-22 | 2016-03-16 | 中国科学院上海微系统与信息技术研究所 | 基于市电的开关功放电路 |
CN109729479A (zh) * | 2017-10-31 | 2019-05-07 | 华为技术有限公司 | 音频播放电路以及音频播放设备 |
US11139784B2 (en) | 2017-10-31 | 2021-10-05 | Huawei Technologies Co., Ltd. | Audio play circuit and audio play device |
CN112669890A (zh) * | 2019-10-16 | 2021-04-16 | 长鑫存储技术有限公司 | 输出驱动电路及存储器 |
WO2021073127A1 (zh) * | 2019-10-16 | 2021-04-22 | 长鑫存储技术有限公司 | 输出驱动电路及存储器 |
US11790983B2 (en) | 2019-10-16 | 2023-10-17 | Changxin Memory Technologies, Inc. | Output drive circuit and memory device |
Also Published As
Publication number | Publication date |
---|---|
JPWO2010067823A1 (ja) | 2012-05-24 |
WO2010067823A1 (ja) | 2010-06-17 |
US8022757B2 (en) | 2011-09-20 |
US20100315163A1 (en) | 2010-12-16 |
JP5442636B2 (ja) | 2014-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101939909A (zh) | D类功率放大器 | |
CN100571021C (zh) | 无滤波电路的d类功率放大器 | |
CN100477505C (zh) | 无滤波电路d类功率放大器 | |
EP2845314B1 (en) | Class d audio amplifier with adjustable loop filter characteristics | |
EP2633621B1 (en) | Audio amplifier using multi-level pulse width modulation | |
TWI385914B (zh) | 轉換放大器電路及其方法 | |
TWI452834B (zh) | 電壓位準移相電路及其方法 | |
CN102622025B (zh) | 预增强电路及其差分电流信号系统 | |
CN111418159B (zh) | 脉冲宽度调制器 | |
CN206363743U (zh) | 用于半桥或全桥输出驱动级的栅极驱动器电路及电子系统 | |
WO2006120889A1 (ja) | 送信装置 | |
CN101127510A (zh) | 差分输入d类放大器 | |
JPWO2011010443A1 (ja) | 駆動装置 | |
TW201318336A (zh) | 數位控制功率放大器以及數位控制功率放大器單元 | |
CN101540585A (zh) | 一种放大器 | |
CN101710824A (zh) | D级放大器 | |
US20020075068A1 (en) | Switiching Amplifier Incorporating Return-to- Zero Quaternary Power Switch | |
CN103151944A (zh) | 用于芯片上交流直流转换的自启动晶体管全波整流器 | |
CN112886933A (zh) | D类音频放大器及其自适应脉宽调整方法、电子设备 | |
TWI492523B (zh) | 多級數位控制功率放大器、發射器及相關方法 | |
CN102549920B (zh) | 共模电压控制 | |
CN107070205A (zh) | 一种新电荷泵电路 | |
CN108123687A (zh) | 带扩频功能的振荡器电路 | |
TWI335725B (zh) | ||
CN105576966B (zh) | 一种产生正负电压源的电荷泵电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20110105 |