JP2007151098A - ポップ音を抑止した音声信号出力制御装置 - Google Patents

Abstract

【課題】 音声出力装置において、電源投入時に、スピーカの前段に設置された平滑化コンデンサの電位が急激に変化してしまうことによるポップ音の発生を抑止する。平滑化コンデンサの電位を制御するのに複雑な回路を用いることなく、チップ面積を小さくし、低コストで実現する。電位制御に伴って発生するノイズを削減する。
【解決手段】 電源投入時に、PWM 信号を用いた電位制御を行い、実際の音声信号と切り替えて出力することで、スピーカの前段に設置された平滑化コンデンサの電位が滑らかに変化するように制御し、ポップ音を抑止する。PWM 回路と電位を調整する制御回路とを LSI 化されたワンチップマイコン内の組み込むことで、回路規模を小さくし低コスト化を図る。PWM 信号生成の段階でパルスを分割して出力することで、ノイズを削減する。
【選択図】図１

Description

本発明は、音声信号の出力制御技術に関する発明である。

近年、家電業界では、"しゃべる家電"の開発が進められており、上述した音声信号の出力制御技術は、かかる製品開発にあたって、重要な役割を果たす。"しゃべる家電"とは、操作内容を音声でアナウンスしたり、ユーザ操作に対し、音声で応答する機能をもつ家電機器をいう。そして音声信号の出力制御技術とは、予めROM (Read Only Memory) に格納された音声データを、アナログ信号に変換して、スピーカに出力するという技術であり、従来の制御装置は、LSI 化されたワンチップマイコンとして構成され、スピーカと共に上述した家電機器に実装されるのが通例である。

家電機器において、スピーカの前段には、いわゆるフィルタを構成する LC 回路群や、平滑化コンデンサが存在しており、制御装置は、これら LC 回路群、平滑化コンデンサを介して、スピーカに、音声信号を出力する。
かかる音声信号の出力にあたって、高音質を実現する技術には、以下の特許文献に記載された先行技術がある。
特開 2001-223536 号公報

ところで、再生されようとする音声信号は、中間電位を基準電位とした波形により、再生すべき音声を表しているので、音声再生にあたっては、平滑化コンデンサの電位を、基準電位まで上昇させる必要がある。一方、音声の非再生時において、制御装置の内部は、ハイインピーダンスに保たれているので、平滑化コンデンサの電位を、基準電位まで上昇させようとすると、平滑化コンデンサへ電荷が急激に流れ込むことになる。このような平滑化コンデンサの電位の急激な立ち上がりや、基準電位に対してオーバーシュートしてしまった電荷の緩和過程が、スピーカからポップ音が発音する原因になる。このようなポップ音は、再生されようとしている音声信号とは異質なものであり、ユーザに不快感を与え得る。また、音量によっては、スピーカの破損をもたらし、品質問題をまねきかねない。特に、"しゃべる家電"で使われるようなスピーカは安価なものが多く、大きな音量のポップ音で簡単に壊れることも考えられる。以上のような理由から、ポップ音の発生を阻止する必要がある。

ここでポップ音の発生を阻止するには、一般的には、増幅器等の出力が安定な定常状態に達するまで、オーディオ信号の経路を強制的に遮断または接地するミュート回路を挿入することが考えられる。また、上述した特許文献 1 に記載された技術を適用することが考えられる。特許文献 1 には、増幅器等とスピーカとの間に設置されたアウトプットコンデンサに対して、オーディオデータから変調した PWM (Pulse Width Modulation) 波形デューティを用いて電荷を与え、出力と電源ライン、および、出力とグランドの間にそれぞれ設置した固定抵抗が、スイッチにより電源投入時のみ接続されるように構成することで、平滑化コンデンサに流れ込む電流を徐々に変化させ、スピーカに対して滑らかに電位を変化させることによって、ポップ音を防止するデジタルオーディオ増幅回路について開示されている。

しかし、上記の技術を適用すると、ミュート回路あるいは固定抵抗を設置する必要がある。ここで、上述した制御装置の LSI 化を考えた場合、論理素子だけで構成でき、かつ、PWM 回路と一体化できることが望ましいが、文献 1 によるポップ音阻止は、アナログ素子からなるミュート回路や固定抵抗をアウトプットコンデンサの周辺に設置する必要があるので、論理素子では構成できず、PWM 回路と一体化して、LSI 化することが困難であるため、あまり賢明な策とは言えない。

本発明の目的は、LSI 化を妨げることなく、平滑化コンデンサにおける急激な電位変動を解消して、高い音声品質を実現することができる制御装置を提供することである。

上記課題を解決するため、本発明に係る音声信号出力装置は、
音声信号をスピーカに出力することで、音声再生を実現する制御装置であって、
音声信号の出力に先立ち、複数のパルスからなるパルス信号を生成して、スピーカの前段に存在する平滑化コンデンサに出力する生成手段と、
音声信号とパルスとの切り換えを実現するスイッチ手段とを備え、
前記個々のパルスのデューティ比は、
時間軸において、前に存在するもの程デューティ比が小さく、後に存在するもの程デューティ比が大きい
ことを特徴とする制御装置である。

本発明にかかる制御装置は、上述した構成を有しているので、平滑化コンデンサにパルスが印加されれば、平滑化コンデンサの電位は、そのパルスのデューティ比に応じたレベルにまで上昇することになる。そうすると、1/32, 2/32, 3/32, …, 16/32 というように、パルスのデューティ比を徐々に高めてゆけば、平滑化コンデンサの電位を急激に変化させることなく、従って、オーバーシュートを発生させることもなく、所望の基準電位まで、平滑化コンデンサの電位を上昇させることができる。

このように、平滑化コンデンサの電位の急激な変動を発生させることなく、平滑化コンデンサの電位を変化させることができるので、ポップ音の発生は避けられることになり、音声再生の始まりがきれいになる。よって、ユーザに好印象を与えることができ、家電機器の品位をより高めることができる。
またデューティ比が異なるパルスの生成は、音声信号の出力のための PWM 回路やカウンタ等で実現することができ、LSI 化の阻害要因になるものではない。PWM 回路に与えるパラメータを変えるだけで、電位の変化の仕方を調整することができるので、外部回路の特性に応じて容易に設定を変更できる。故に、制御装置の製造が低コストになり、高音質な"しゃべる家電"の普及を一層推進することができる。

ここで、前記生成手段は、制御装置内の基準クロックに基づきカウント処理を行うカウンタと、PWM 回路とを備え、
前記パルスは、
カウンタのデジタル値に対し、PWM 回路がパルス幅変調することで生成されるとしてもよい。

カウンタのデジタル値に基づいて、PWM 回路がパルス幅を変調するので、カウンタの設定により、平滑化コンデンサの基準電位を設計時に調整しておくことができる。
ここで、前記音声信号は、中間電位を基準電位とした波形により、再生すべき音声を表し、
前記パルス列の最後のパルスのデューティ比は、
この基準電位に対応する値に定められているとしてもよい。

PWM 信号における最後のパルスのデューティ比が、基準電位に対応しているので、平滑化コンデンサの電位を検知せずとも、カウンタのデジタル値により基準電位に達したことがわかり、効率的に電位制御を行うことができる。
ここで、前記カウンタの 1 カウント周期内におけるデジタル値を複数に分割して、分割により得られた個々の値を PWM 回路に与える分割手段を備え、
前記パルス信号における個々のパルスは、
カウンタの 1 カウント周期内において、分割により得られた個々の値に応じたデューティ比をもつとしてもよい。

カウンタが出力するデジタル値を分割し、分割されたデジタル値に基づいて PWM 信号のデューティ比を決定するので、カウント周期内において、平滑化コンデンサに電荷を付与する期間を均一にすることができ、音質の安定化を実現できる。
ここで、前記デジタル値が所定数で割り切れない値である場合、前記分割手段は、デジタル値を、不均等に分割し、不均等分割により得られたそれぞれの値を選択的に PWM 回路に出力するとしてもよい。

カウンタが出力するデジタル値を不均等に分割し、不均等分割されたデジタル値に基づいて PWM 信号のデューティ比を決定するので、デジタル値が分割数で割り切れない場合でも、カウント周期内において、平滑化コンデンサに電荷を付与する期間を均一にすることができ、音質の安定化を実現できる。
ここで、前記不均等分割により、互いに異なる 2 以上の値である、値 m 及び値 n が得られた場合、前記分割手段は、これらの値を PWM 回路に出力するタイミングを調整するとしてもよい。

デジタル値を不均等分割する際に、デューティ比が同じパルスができるだけ連続しないように、分割されたデジタル値が PWM 回路に出力されるタイミングを調整するので、カウント周期内において、平滑化コンデンサの電位変動を滑らかにすることができる。

〔実施形態 1〕
《構成》
図 1 は、本発明の実施形態 1 における"しゃべる家電"の構成と、制御装置 100 の構成とを示す図である。図 1 における"しゃべる家電"は、ROM に記録されている音声データを、点線で囲まれた部分にあたる制御装置 100 が音声信号として出力し、平滑化のための平滑化コンデンサ C0 と、コイル L とコンデンサ C1からなるノイズフィルタとを通して、スピーカから発音する構成になっている。

図 1 における制御装置 100 は、読込部 110、カウンタ 120、PWM 回路 130、生成部 140、アナログスイッチ 150、およびスイッチ制御部 160 で構成される。
図 2 は、電源投入時に平滑化コンデンサ C0 の電位が定常状態になり音声を再生するまでの、図 1 における各位置での信号の様子を示した図である。図 2 では、各信号の時間域を、電源投入前の初期期間 T0、電源を投入してから平滑化コンデンサ C0 の電位が徐々に上昇する間の過渡期間 T1、平滑化コンデンサ C0 の電位が基準電位に達した後の定常期間 T3 の 3 つの期間に分類している。また、過渡期間 T1 から定常期間 T3 に移行する時点をスイッチ切り替えタイミング T2 とする。以下、図 2 を参照しながら、各部の詳細を説明する。

読込部 110 は、ROM に記録されている音声データを読み込み、読み込んだ音声データを PWM 波形として生成するためのデジタル値を出力し、PWM 回路 130 に入力する。
カウンタ 120 は、電源投入時に、PWM 波形のパルス幅が徐々に広がり、グランドレベルから基準電位まで徐々に電位が上昇するように、0, 1, 2, …, n と増加するデジタル値を出力し、PWM 回路 130 に入力する。ここで、デジタル値 n は正の整数で、デジタル値が n のとき、制御装置 100 の出力電位が、基準電位になるものとする。

PWM 回路 130 は、読込部 110 あるいはカウンタ 120 から入力されるデジタル値に基づいて決定したデューティ比をもつ PWM 信号を出力する。PWM 回路 130 は、入力が読込部 110 の場合は生成部 140 にPWM 音声信号を出力し、入力がカウンタ 120 の場合はアナログスイッチ 150 に PWM 出力信号 230 を出力する。PWM 出力信号 230 は、例えば、図 2 の 1 段目に示すように、過渡期間 T1 において徐々にパルス幅を広げることでデューティ比を増大させ、スイッチ切り替えタイミング T2 においてデューティ比 1/2となり、平滑化コンデンサ C0 の電位を基準電位まで上昇させる信号である。

ここで、PWM 回路 130 がデジタル値に基づいてパルスのデューティ比を決める方法を、図 3 を用いて説明する。図 3 における基準クロックは、PWM 回路 130 を駆動するクロックである。データ信号 220 は、基準クロックの 20 サイクル分を 1 周期として、デジタル値を格納する。図 3 に示すように、データ信号 220におけるデジタル値 8、9、10 の開始点と終了点および中間点を、それぞれ T11 から T15 と名付ける。PWM回路 130 はデジタル値の開始点で"H"となり、デジタル値分だけ基準クロックをカウントすると"L"になる。例えば、T11 の時点でデジタル値 8 が開始するので、"H"となり、基準クロックを 8 サイクル分カウントした時点 T21 で"L"となる。次に、T13 の時点でデジタル値 9 が開始するので、"H"となり、基準クロックを 9 サイクル分カウントした時点 T23 で"L"となる。このようにして、デューティ比 8/20 および9/20 のパルスがそれぞれ出力される。

生成部 140 は、スイッチ制御部 160 からのスイッチ制御信号 260 が"H"の場合に電源が ON になり、PWM 回路 130 が出力した PWM 音声信号をアナログ信号に変換して出力する。また、生成部 140 は、スイッチ制御部 160 からのスイッチ制御信号 260 が"L"の場合には電源が OFF になり、フローティングHi-z 状態にとなる。生成部 140 から出力される音声信号 240 は、例えば、図 2 の 3 段目に示すように、スイッチ切り替えタイミング T2 より前ではフローティング Hi-z 状態の信号となり、スイッチ切り替えタイミング T2 より後で音声信号を出力する。

アナログスイッチ 150 は、スイッチ制御部 160 からの出力を反転したスイッチ制御反転信号 261 が"H"の場合は ON になり、PWM 回路 130 が出力した PWM 出力信号 230 をそのまま出力する。また、アナログスイッチ 150 は、スイッチ制御部 160 からの出力を反転したスイッチ制御反転信号 261 が"L"の場合はOFF になり、フローティング Hi-z 状態になる。アナログスイッチ 150 から出力される PWM 信号 250 は、例えば、図 2 の 2 段目に示すように、スイッチ切り替えタイミング T2 より前ではパルス変調された信号になり、スイッチ切り替えタイミング T2 より後ではフローティング Hi-z の信号になる。

スイッチ制御部 160 は、制御装置 100 が出力する出力信号 280 の切り替えを制御するスイッチである。スイッチ制御部 160 は、スイッチ制御信号 260 を生成部 140 へ出力する。また、スイッチ制御部 160 は、インバータ回路を介して、スイッチ制御信号 260 の極性を反転させたスイッチ制御反転信号 261 をアナログスイッチ 150 へ出力する。
制御装置 100 は、生成部 140 の出力である音声信号 240 と、アナログスイッチ 150 の出力である PWM信号 250 とを短絡した信号を出力信号 280 として出力する。出力信号 280 は、例えば、図 2 の 4 段目に示すように、スイッチ切り替えタイミング T2 より前ではパルス変調された信号となり、スイッチ切り替えタイミング T2 より後で音声信号を出力する。

制御装置 100 から出力される出力信号 280 が平滑化コンデンサ C0 を介して平滑化された平滑化信号 290 が、コンデンサ C1 とコイル L を用いた一般的なノイズフィルタを通して、スピーカに入力される。平滑化信号 290 は、例えば、図 2 の 5 段目に示すように、スイッチ切り替えタイミング T2 より前では徐々に電位を基準電位まで上げ、スイッチ切り替えタイミング T2 より後で音声信号を出力する。
《動作》
以上のように構成された本発明の実施形態 1 における制御装置 100 において、音声を再生する際のポップ音対策の動作を以下で説明する。

以下の動作説明においては、電源投入時の平滑化コンデンサ C0 の出力電位がグランドレベルから基準電位に達するまでの立ち上がり遷移の説明を行うが、基準電位からグランドレベルまでの立ち下がり遷移もまたこの内容の範疇とする。
〈初期期間 T0〉
まず、電源投入前の初期期間 T0 における信号の状態を説明する。

初期期間 T0 では、カウンタ 120 はデジタル値 0 を出力する。デジタル値 0 に対して、PWM 回路 130はパルスを出力せず、PWM 出力信号 230 はグランドレベルを維持する。初期期間 T0 ではスイッチ制御信号 260 が"L"になるように、従って、スイッチ制御反転信号 261 が"H"となるように、スイッチ制御部 160を設定しておく。スイッチ制御信号 260 が"L"のとき、生成部 140 は OFF になるため出力が遮断され、音声信号 240 はフローティング Hi-z の状態の信号になる。スイッチ制御反転信号 261 が"H"のとき、アナログスイッチ 150 は ON になるため、PWM 出力信号 230 がそのまま PWM 信号 250 として出力される。従って、制御装置 100 は、PWM 信号 250 を出力信号 280 として出力する。出力信号 280 がグランドレベルを維持するので、それを平滑化コンデンサ C0 で平滑化した平滑化信号 290 もグランドレベルを維持する。
〈過渡期間 T1〉
次に、PWM 出力信号 230 のデューティ比が徐々に増加し、出力電位が基準電位まで上昇する期間である過渡期間 T1 について説明する。

過渡期間 T1 では、カウンタ 120 は、0 から n まで順次増加し、出力電位は基準電位に達する。PWM 回路 130 は、カウンタ 120 がカウントするデジタル値の増加にともない、図 2 に示すように、デューティ比が徐々に増加する PWM 出力信号 230 を出力する。過渡期間 T1 では、スイッチ制御部 160 は初期期間 T0における設定を維持する。すなわち、スイッチ制御信号 260 は"L"となり、スイッチ制御反転信号 261 は"H"となるので、音声信号 240 はフローティング Hi-z 状態の信号になり、PWM 信号 250 は PWM 出力信号 230 がそのまま出力される。従って、制御装置 100 は PWM 信号 250 を出力信号 280 として出力する。出力信号 280 のデューティ比が徐々に増加するので、平滑化コンデンサ C0 を介して平滑化した平滑化信号 290 はグランドレベルから基準電位まで滑らかに上昇する信号となる。

ここで、デジタル値からデューティ比を決め、出力される PWM 信号 250 が平滑化されるまでを、図 4 を用いて説明する。今、デジタル値は、PWM 回路 130 における基準クロックの 128 サイクルごとに格納されるとする。図 4 に示すように、基準クロックの 128 サイクルの半分にあたるデジタル値 64 までカウントすると、PWM 出力信号 230 はデューティ比を 0 から 1/2 まで 1/128 ずつ増大し、平滑化信号 290 は、パルスの高さの 1/2 の電位まで階段状に上昇する。デジタル値 1 つに含まれる基準クロックのサイクル数を十分大きくとれば、1 カウントあたりの電位上昇量はわずかになるので、平滑化コンデンサ C0 の電位を滑らかに上昇させることができる。
〈スイッチ切り替えタイミング T2〉
次に、スイッチ制御部 160 を切り替えるスイッチ切り替えタイミング T2 について説明する。

過渡期間 T1 において、デジタル値が n まで達すると、出力信号 280 は基準電位に達している。この状態において、スイッチ制御信号 260 を"L"から"H"に切り替える。従って、スイッチ制御反転信号 261 は"H"から"L"に切り替わる。スイッチ制御信号 260 が"H"のとき、生成部 140 は ON になるため、無音状態の基準電位が音声信号 240 として出力される。スイッチ制御反転信号 261 が"L"のとき、アナログスイッチ 150 は OFF になるため、アナログスイッチ 150 の出力は遮断され、PWM 信号 250 はフローティング Hi-z 状態の信号になる
このようにして、制御装置 100 が出力する出力信号 280 を、平滑化コンデンサ C0 の電位を基準電位まで上げるための PWM 信号 250 から、実際に音声を出力する音声信号 240 に滑らかに移行できる。
〈定常期間 T3〉
スイッチ切り替えタイミング T2 以降の定常期間 T3 においては、生成部 140 が出力するアナログ信号である音声信号 240 が、出力信号 280 として制御装置 100 から出力される。出力信号 280 は、平滑化コンデンサ C0 を介して平滑化され、平滑化信号 290 がスピーカに入力される。

以上のように、本発明の実施形態 1 によると、電源投入時における出力信号 280 のグランドレベルから基準電位までの立ち上がりを、PWM 信号 250 のデューティ比により容易に制御でき、傾きや立ち上げ時間を自由に設定することができる。電位制御は LSI 化されたワンチップマイコン内で行うことができるので、チップ面積が増大することもなく、低コスト化および低消費電力化を図ることができる。
〔実施形態 2〕
前記実施形態 1 における制御装置では、PWM 出力信号 230 によって出力信号 280 をグランドレベルから基準電位まで滑らかに立ち上げるためには、デューティ比の設定が高精度で行われる必要がある。そのためには PWM 出力信号 230 の 1 周期に含まれる基準クロックのサイクル数を大きくする必要がある。PWM 回路 130 の基準クロックは容易には変更できないので、PWM 出力信号 230 の 1 周期に含まれる基準クロックのサイクル数を大きくするには、周期を長くしなければならない。しかし、PWM 信号はパルス毎に電位の上昇と下降を伴うので、PWM 周期に同調した信号の揺れが発生する。PWM 出力信号 230 の周期が長くなり、この揺れの周波数が可聴域に入るとノイズの原因になってしまう。

そこで、本発明の実施形態 2 では、PWM 出力信号 230 のパルス 1 発を複数のパルスに分割することにより、PWM 周期を短くし、かつ、各パルスのデューティ比を小さくすることで、電位の揺らぎを小さくし、ノイズを削減する。
図 5 は、本発明の実施形態 2 における制御装置 100 の構成図である。本発明の実施形態 2 における制御装置 100 は、図 1 におけるカウンタ 120 と PWM 回路 130 との間に、分割部 300 を備えた構成となっている。

分割部 300 は、図 6 に示すように、除算器 310、比較器 330、PWM カウンタ 320、および加算部 340 を有した構成になっており、カウンタ 120 がカウントするデジタル値を、予め決められた分割数で分割して得られる個々のデジタル値を出力し、PWM 回路 130 に入力する。PWM 回路 130 は、実施形態 1 と同様に、分割されたデジタル値に基づいてデューティ比が決定されたパルスを出力する。

図 7 は、実施形態 2 におけるパルスの分割方法を説明する図である。図 7 における、基準クロック、データ信号 220、PWM 出力信号 230 は、実施形態 1 で説明した通りであり、ノイズ対策がされてない場合の信号である。以下、図 7 を参照しながら、分割部 300 の内部構成について説明する。
除算器 310 はデジタル値を分割数で除算し、商 410 を加算部 340 に出力し、剰余 411 を比較器 330 に出力する。例えば、図 7 における例では分割数が 2 であるので、除算器 310 は、デジタル値 8 に対しては、商の 4 を加算部 340 に、剰余の 0 を比較器 330 に出力する。また、デジタル値 9 に対しては、商の 4 を加算部 340 に、剰余の 1 を比較器 330 に出力する。

PWM カウンタ 320 は、分割されたデジタル値が、もとのデジタル値の何番目の分割片であるかを特定するカウンタであり、分割数だけカウントするとリセットされる。例えば、図 7 における例では分割数 2 であるので、PWM カウンタ数 420 は 0、1 と 2 カウントした後 0 にリセットされる。
比較器 330 は、除算器 310 から入力された剰余 411 および PWM カウンタ数 420 を、予め分割数に対して決められている剰余分配テーブルと比較して、分割前のデジタル値が分割数で割り切れなかった場合の余りを、当該分割後のデジタル値に割り振るかどうかを判定する比較信号 430 を加算部 340 に出力する。剰余分配テーブルは、分割前のデジタル値が、分割数で割り切れなかった場合に、不均等に分割されたデジタル値として、商 410 と商 410 に 1 を加えた値を、どのようなタイミングで出力するかということを定めたテーブルである。例えば、図 7 における例では分割数が 2 であるので、図 8(a) に示す剰余分配テーブルと比較する。分割前のデジタル値 8 に対しては、剰余が 0 であるので、PWM カウンタ数 420 が 0 の場合も 1 の場合もテーブルの値は 0 なので"L"を出力する。分割前のデジタル値 9 に対しては、剰余が 1 であるので、PWM カウンタ数 420 が 0 の場合はテーブルの値は 1 なので"H"を、1 の場合はテーブルの値は 0 なので"L"を出力する。

加算部 340 は、分割前のデジタル値が分割数で割り切れなかった場合に、比較器 330 が出力する比較信号 430 に従って、商 410 あるいは商 410 に 1 を加えた値のどちらを出力するかを選択して、PWM 回路 130に出力する。加算部 340 は、比較器 330 から入力される比較信号 430 が"H"の場合、除算器 310 から入力される商 410 に 1 を加えて出力する。また、比較器 330 から入力される比較信号 430 が"L"の場合、除算器 310 から入力される商 410 をそのまま出力する。例えば、図 7 における例では、分割前のデジタル値 8に対しては、いずれの分割パルスに対しても比較信号 430 は"L"なので、分割後のデジタル値は、商 4 に等しい。一方、分割前のデジタル値 9 に対しては、1 つ目の分割パルスでは比較信号 430 が"H"なので、分割後のデジタル値は商 4 に 1 を加えて 5 になり、2 つ目の分割パルスでは比較信号 430 が"L"なので、分割後のデジタル値は商 4 に等しい。

本発明の実施形態 2 における制御装置 100 の動作は、カウンタ 120 が出力するデジタル値が PWM 回路 130 に入力される前に、分割部 300 によって分割される以外は、実施形態 1 と同様である。
図 7 における例では、上で説明した通り、分割前のデータ信号 220 は分割データ信号 400 のように分割されるので、PWM 回路 130 は、各パルスの開始点 T11 から T14 に対して、終了点をそれぞれ T31 からT34 の位置に決定する。

分割部 300 によって、PWM 回路 130 の前段でデジタル値が分割されるので、生成される PWM 出力信号 230 は、分割前のデジタル値に基づいて生成される場合に比べて、PWM 周期が短く、電位変動が滑らかになる。従って、PWM 周期に同期したノイズを抑制することができる。
なお、上記の例では、分割数が 2 の場合を示したが、分割数が 3 以上の場合も剰余分配テーブルが変わる以外は同様である。例えば、分割数が 4 の場合は、図 8(b) の剰余分配テーブルを用いる。剰余分配テーブルは、電位変動が少く滑らかになるように、複数に分割されたデジタル値に、剰余ができるだけ偏ることなく分配されるように決定されている。分割数を大きくするほど、電位の揺らぎを小さくすることができるので、より効果的にノイズを削減することができる。
［その他の実施形態］

《システム LSI での実現》
図 1 に示した制御装置は、図 9 に示すように、1 個のシステム LSI として実現することができる。
システム LSI とは、高密度基板上にベアチップを実装し、パッケージングしたものをいう。複数個のベアチップを高密度基板上に実装し、パッケージングすることにより、あたかも 1 つの LSI のような外形構造を複数個のベアチップに持たせたものも、システム LSI に含まれる。このようなシステム LSI は、マルチチップモジュールと呼ばれる。

ここでパッケージの種別に着目するとシステム LSI には、QFP (Quad Flat Package) と、PGA (Pin Grid Array) という種別がある。QFP は、パッケージの四側面にピンが取り付けられたシステム LSI である。PGA は、底面全体に、多くのピンが取り付けられたシステム LSI である。
これらのピンは、他の回路とのインターフェイスとしての役割を担っている。システム LSI におけるピンには、こうしたインターフェイスの役割が存在するので、システム LSI におけるこれらのピンに、他の回路を接続することにより、システム LSI は、"しゃべる家電"の中核としての役割を果たす。

具体的な生産手順の詳細は以下のものになる。まず、各実施形態に示した構成図を基に、システム LSI とすべき部分の回路図を作成し、回路素子や IC、LSI を用いて、構成図における構成要素を具現化する。
そうして、各構成要素を具現化してゆけば、回路素子や IC、LSI 間を接続するバスやその周辺回路、外部とのインターフェイス等を規定する。更には、接続線、電源ライン、グランドライン、クロック信号線等も規定してゆく。この規定にあたって、LSI のスペックを考慮して各構成要素の動作タイミングを調整したり、各構成要素に必要なバンド幅を保証する等の調整を加えながら、回路図を完成させてゆく。

回路図が完成すれば、実装設計を行う。実装設計とは、回路設計によって作成された回路図上の部品 (回路素子や IC、LSI) を基板上のどこへ配置するか、あるいは、回路図上の接続線を、基板上にどのように配線するかを決定する基板レイアウトの作成作業である。
ここで実装設計は、自動配置と、自動配線とからなる。

CAD 装置を利用する場合、この自動配置は、"重心法"と呼ばれる専用のアルゴリズムを用いて実現することができる。自動配線は、回路図上の部品のピン同士を接続するような接続線を、金属箔やビアを用いて規定する。CAD 装置を利用する場合、この配線処理は、"メーズ法"や、"ラインサーチ法"と呼ばれる専用のアルゴリズムを用いて実現することができる。

こうして実装設計が行われ、基板上のレイアウトが確定すれば、実装設計結果を CAM データに変換して、NC 工作機械等の設備に出力する。NC 工作機械は、この CAM データを基に、SoC (System on chip) 実装や SiP (System in Package) 実装を行う。SoC 実装とは、1 チップ上に複数の回路を焼き付ける技術である。SiP 実装とは、複数チップを樹脂等で 1 パッケージにする技術である。図 10 に示すように、こうして作られたシステム LSI を、"しゃべる家電"内に組込めば、上述した実施形態に示した制御装置を使用することができる。

尚、上述のようにして生成される集積回路は、集積度の違いにより、IC、LSI、スーパー LSI、ウルトラ LSIと呼称されることもある。
さらに、各制御装置の構成要素の一部又は全てを 1 つのチップとして構成してもよい。集積回路化は、上述した SoC 実装、SiP 実装に限るものではなく、専用回路又は汎用プロセスで実現してもよい。LSI 製造後に、プログラムすることが可能な FPGA (Field Programmable Gate Array) や、LSI 内部の回路セルの接続や設定を再構成可能なシリコンフィギュラブル・プロセッサを利用することが考えられる。

更には、半導体技術の進歩または派生する技術により LSI に置き換わる集積回路化の技術が登場すれば、当然、その技術を用いて機能ブロックの集積回路化を行っても良い。例えば、バイオ技術の適応などが可能性としてありうる。

本発明は、音声再生機能を有した"しゃべる家電"において高品位な音声出力を得ることができる。スピーカの前段に設置された平滑化コンデンサの電位を、PWM 信号を用いて制御するので、パルスのデューティ比を決定するデジタル論理信号により電位変動を制御することで、ポップ音の発生を容易に抑止できる。PWM信号を複数の細かいパルスに分割して出力することにより、ユーザに不快なノイズを感じさせることなく電位制御を行うことができる。

本発明の実施形態 1 における制御装置の構成図。 本発明の実施形態 1 におけるタイミングチャート。 本発明の実施形態 1 におけるデジタル値とデューティ比の関係を説明する図。 本発明の実施形態 1 における PWM 信号と平滑化信号の関係を説明する図。 本発明の実施形態 2 における制御装置の構成図。 本発明の実施形態 2 における分割部の構成図。 本発明の実施形態 2 における PWM 信号の分割方法を説明する図。 本発明の実施形態 2 における剰余分配テーブル。 本発明の実施形態 1 における制御装置を実現するシステム LSI を表す図。 本発明の実施形態 1 における制御装置を組み込んだ"しゃべる家電"の本体基板を表す図。

符号の説明

100 制御装置
110 読込部
120 カウンタ
130 PWM 回路
140 生成部
150 アナログスイッチ
160 スイッチ制御部
220 データ信号
230 PWM 出力信号
240 音声信号
250 PWM 信号
260 スイッチ制御信号
261 スイッチ制御反転信号
280 出力信号
290 平滑化信号
C0 平滑化コンデンサ
C1 コンデンサ
L コイル
T0 初期期間
T1 過渡期間
T2 スイッチ切り替えタイミング
T3 定常期間
300 分割部
310 除算器
320 PWM カウンタ
330 比較器
340 加算部
400 分割データ信号
410 分割 PWM 出力信号
410 商
411 剰余
420 PWM カウンタ数
430 比較信号

Claims (7)

1. 音声信号をスピーカに出力することで、音声再生を実現する制御装置であって、
   音声信号の出力に先立ち、複数のパルスからなるパルス信号を生成して、スピーカの前段に存在する平滑化コンデンサに出力する生成手段と、
   音声信号とパルスとの切り換えを実現するスイッチ手段とを備え、
   前記個々のパルスのデューティ比は、
   時間軸において、前に存在するもの程デューティ比が小さく、後に存在するもの程デューティ比が大きい
   ことを特徴とする制御装置。
2. 前記生成手段は、制御装置内の基準クロックに基づきカウント処理を行うカウンタと、PWM 回路とを備え、
   前記パルスは、
   カウンタのデジタル値に対し、PWM 回路がパルス幅変調することで生成される
   ことを特徴とする請求項 1 記載の制御装置。
3. 前記音声信号は、中間電位を基準電位とした波形により、再生すべき音声を表し、
   前記パルス列の最後のパルスのデューティ比は、
   この基準電位に対応する値に定められている
   ことを特徴とする請求項 2 記載の制御装置。
4. 前記カウンタの 1 カウント周期内におけるデジタル値を複数に分割して、分割により得られた個々の値をPWM 回路に与える分割手段を備え、
   前記パルス信号における個々のパルスは、
   カウンタの 1 カウント周期内において、分割により得られた個々の値に応じたデューティ比をもつ
   ことを特徴とする請求項 2 記載の制御装置。
5. 前記デジタル値が所定数で割り切れない値である場合、前記分割手段は、デジタル値を、不均等に分割し、不均等分割により得られたそれぞれの値を選択的に PWM 回路に出力する
   ことを特徴とする請求項 4 記載の制御装置。
6. 前記不均等分割により、互いに異なる 2 以上の値である、値 m 及び値 n が得られた場合、前記分割手段は、これらの値を PWM 回路に出力するタイミングを調整する
   ことを特徴とする請求項 5 記載の制御装置。
7. 音声信号をスピーカに出力することで、音声再生を実現する集積回路であって、
   音声信号の出力に先立ち、複数のパルスからなるパルス信号を生成して、スピーカの前段に存在する平滑化コンデンサに出力する生成手段と、
   音声信号とパルスとの切り換えを実現するスイッチ手段とを備え、
   前記個々のパルスのデューティ比は、
   時間軸において、前に存在するもの程デューティ比が小さく、後に存在するもの程デューティ比が大きい
   ことを特徴とする集積回路。

Images