JP2000002757A

JP2000002757A - デ―タ・パタ―ン生成装置

Info

Publication number: JP2000002757A
Application number: JP11100984A
Authority: JP
Inventors: Hisao Takahashi; 久雄高橋; Toshihiko Onozawa; 俊彦小野沢
Original assignee: Sony Tektronix Corp
Current assignee: Tektronix Japan Ltd
Priority date: 1998-04-10
Filing date: 1999-04-08
Publication date: 2000-01-07

Abstract

(57)【要約】【課題】任意の位置のエッジに所望のジッタを有する
データ・パターンが生成可能にする。【解決手段】データ・パターン・メモリ１０は、基本
データ・パターンＡを生成する。基本データ・パターン
Ａは、ＬＰＦ１６を通過することでなまった基本データ
・パターンＡ’となる。エッジ制御回路１２が出力する
エッジ制御信号Ｂとなまった基本データ・パターンＡ’
を比較することで、ジッタ・データ・パターンＣを生成
する。そして、マルチプレクサ２０が、ゲート・パター
ン・メモリ１４からのゲート信号Ｄに応じて基本データ
・パターンＡとジッタ・データ・パターンＣを切換えて
出力することにより、任意のエッジに所望のジッタを有
するデータ・パターンＺを生成できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】データ・パターンを生成する
装置に関し、特に任意のタイミングで各パルスの立上
り、立ち下がりを制御してデータ・パターンを生成でき
るデータ・パターン生成装置に関する。

【０００２】

【従来の技術】電子回路などはもちろんのこと、テレビ
放送分野の分野などでもデジタル化が進展している。つ
まり、デジタル化したテレビジョン信号が同軸ケーブル
などで伝送されるようになっている。

【０００３】デジタル回路の設計過程では回路を試作す
ることも多いが、ある回路を試作してもその回路の前段
の回路がまだできていないといったことがある。こうし
た場合のために、前段の回路が出力するであろう信号
を、信号発生器にシミュレートさせて生成するといった
ことが行われている。

【０００４】また、テレビジョンの分野においても、信
号発生器に生成させたデジタルのテスト信号を放送施設
等に流すことで、これら施設等を試験するといったこと
が行われている。

【０００５】ところでデジタル信号は、必ずしも常に理
想的な状態で電送されるわけではなく、ノイズなどが信
号に重畳してしまうことがある。そこで、こうした信号
発生器の利用においては、わざと不良な信号を生成し、
回路や放送施設のノイズなどへの耐性を試験するといっ
たことも広く行われている。そのため信号発生器には、
立ち上がりエッジや立ち下がりエッジのタイミングを任
意に変更したり、これらにジッタを起こさせる機能が要
求されている。

【０００６】従来、こうした機能を実現する方法として
は、図４に示すように所望位置のエッジ（ここでは立ち
上がりエッジ１）がずれた複数の波形を作成し、これら
波形をＲＡＭ（ランダム・アクセス・メモリ）などに一
時的に記憶し、シーケンシャル・カウンタを用いて順繰
り（シーケンシャル）に読み出すことで、あたかもエッ
ジ１がジッタを起こしているように見えるデータ・パタ
ーンを生成するものが知られている。

【０００７】

【発明が解決しようとする課題】しかし、図４に示すよ
うに、エッジ１の位置をずらした波形を複数記憶させる
場合では、任意の量だけエッジ１をずらした波形を出力
することが困難である。図４の例で言えば、エッジ１の
ずれは３形態しかない。もし、もっと細かい”ずれ”の
波形を出力しようとすれば、その分多数の波形を生成
し、メモリに記憶しておく必要があるので、メモリの記
憶容量を圧迫することになる。

【０００８】更には、例えば、エッジの”ずれ”をラン
ダムにしたり、その他所望の分布にするといったことは
非常に多数の波形を必要とするので、実際上は実現が困
難である。

【０００９】そこで任意のエッジに、より細かく、所望
の分布確率でジッタを発生させたデータ・パターンを出
力できるデータ・パターン生成装置が必要である。

【００１０】

【課題を解決するための手段】本発明によるデータ・パ
ターン生成装置は、次のように構成される。即ち、基本
データ・パターン生成手段が任意の基本データ・パター
ンを生成し、エッジ・シフト手段が基本データ・パター
ンの対応する各エッジをシフトさせたエッジ・シフト・
データ・パターンを生成する。そして、スイッチ手段が
基本データ・パターンとエッジ・シフト・データ・パタ
ーンを所望のタイミングで切換えて出力する。これによ
り、所望のエッジにジッタ又は基本データ・パターンの
対応するエッジに対して一定のずれのあるデータ・パタ
ーンを出力できる。

【００１１】エッジ・シフト手段は、例えば、比較手段
とエッジ制御信号を生成するエッジ制御信号生成手段と
を有するようにすると良い。このとき、比較手段が基本
データ・パターンとエッジ制御信号とを比較することに
より、エッジ・シフト・データ・パターンを生成する。

【００１２】また、エッジ・シフト手段は、基本データ
・パターンの対応するエッジの立ち上り時間又は立ち下
がり時間を増加させたエッジ傾斜データ・パターンを生
成するエッジ傾斜データ・パターン生成手段を更に具え
ていると良い。このとき、比較手段がエッジ傾斜データ
・パターンとエッジ制御信号とを比較することにより、
上述のエッジ・シフト・データ・パターンを生成する。
このエッジ傾斜データ・パターン生成手段としては、例
えば、ローパス・フィルタ手段又は充放電回路を用いれ
ば良い。

【００１３】エッジ・シフト手段は、別の例としては、
遅延可変手段とエッジ制御信号を生成するエッジ制御信
号生成手段とを有するようにしても良い。このとき、遅
延可変手段は、エッジ制御信号に応じて基本データ・パ
ターンを遅延することにより、エッジ・シフト・データ
・パターンを生成する。

【００１４】エッジ制御信号生成手段は、エッジ制御信
号のレベルを所望の分布確率に従って変化させるか又は
所望の一定値に制御する。エッジ制御信号のレベルを所
望の分布確率に従って変化させた場合には、出力データ
・パターンの所望のエッジにジッタが現れる。また、エ
ッジ制御信号のレベルを所望の一定値に制御した場合に
は、出力データ・パターンの所望のエッジに、基本デー
タ・パターンの対応するエッジと比較して一定のずれが
現れる。

【００１５】スイッチ手段には、例えば周知のように、
マルチプレクサを用いれば良い。このとき、その第１入
力端子に基本データ・パターンを入力し、その第２入力
端子にエッジ・シフト・データ・パターンを入力し、第
３入力端子にはゲート信号を入力する。これによって、
マルチプレクサはゲート信号に従って基本データ・パタ
ーンとエッジ・シフト・データ・パターンを切換えて出
力する。こうしたの制御は、マイクロプロセッサなどの
周知の制御演算手段の制御に従って行われる。また、各
信号線には、必要に応じて遅延手段を設け、信号線間に
おける信号のタイミングを調節するようにすると良い。

【００１６】

【発明の実施の形態】図１は、本発明によるデータ・パ
ターン生成装置の一例のブロック図である。また、図２
は、各信号線上の波形例を示す波形図である。なお、図
２に示す各波形間には、回路における信号遅延により実
際にはタイミングのずれがある。しかし、ここではこれ
らの遅延によるずれは、本発明の本質と直接関係しない
ので無視し、同一タイミングとなるべきものを同一のタ
イミングとして示していることに注意されたい。

【００１７】データ・パターン・メモリ１０は、図２Ａ
に示すようなデータ・パターン生成装置が出力するデー
タ・パターンの基本となる波形を記憶する。データ・パ
ターン・メモリ１０は、例えば、ＲＡＭ、ＲＯＭ又はハ
ードディスクなどで構成すれば良い。この基本データ・
パターンＡは、例えば、装置の操作者（ユーザー）がマ
イクロプロセッサなどの演算手段（図示せず）を用いて
生成したものがメモリ１０に記憶される。メモリ１０が
出力する基本データ・パターンＡは、ローパス・フィル
タ（ＬＰＦ）１６を通過し、比較器１８の第１端子に入
力される。また、マルチプレクサ２０のＸ入力端子（第
１入力端子）にも入力される。

【００１８】ＬＰＦ１６を通過した基本データ・パター
ンＡは、高周波成分が除去されるために図２Ａ’に示す
ようなエッジのなまった波形になる。このなまった基本
データ・パターンＡ’は、比較器１８においてエッジ制
御回路（エッジ制御信号生成手段）１２が出力するエッ
ジ制御信号Ｂと比較される（比較については後述）。こ
の結果、比較器１８は、各エッジにジッタを有するジッ
タ・データ・パターンＣ（図２Ｃ）を生成し、マルチプ
レクサ２０のＹ入力端子（第２入力端子）に供給する。

【００１９】なお、図２中、斜線で示す領域はエッジが
ジッタを有することを示し、詳細は以下で図３を用いて
説明する。

【００２０】ゲート・パターン・メモリ（タイミング制
御信号生成手段）１４は、図２Ｄに示すようなゲート信
号Ｄをマルチプレクサ２０のＸ／Ｙ切換え端子（第３入
力端子）に供給し、出力端子ＯＵＴに出力するデータ・
パターンＺを、Ｘ入力端子に入力された基本データ・パ
ターンＡとするか、又は、Ｙ入力端子に入力されたジッ
タ・データ・パターンとするかの切り換えを制御する。
ゲート・パターン・メモリ１４は、例えば、ゲート信号
の波形パターンを記憶するＲＡＭなどのメモリで構成さ
れ、ゲート信号のパターンは上述の演算手段で生成され
る。なお、ｔｄ２２及び２４は、各信号線における信号
遅延を調整する遅延線である。これら遅延線による信号
間のタイミング調整については、周知技術であるため詳
細な説明は省略する。

【００２１】図３は、比較器１８におけるデータ・パタ
ーンＡ’とエッジ制御信号Ｂとの比較を説明する図であ
る。ここでは、立ち上がりエッジを例に説明するが、立
ち下がりエッジについても同様である。エッジ制御信号
Ｂのレベルが実線Ｂ１に示すレベルであればジッタ・デ
ータ・パターンのエッジはエッジ位置１に生じ、破線Ｂ
２に示すレベルであればジッタ・データ・パターンのエ
ッジはエッジ位置２に生じる。このようにエッジ制御信
号Ｂのレベルを制御することで、エッジ位置を制御す
る。

【００２２】ところでエッジ制御回路１２が出力するエ
ッジ制御信号Ｂは、そのレベルを任意に制御可能であ
り、更にレベルの分布確率を任意に制御可能となってい
る。つまり、エッジ制御信号のレベル分布曲線３０の形
状は、正規分布、正弦波、三角波、さらにはランダムな
どユーザーの所望のものとすることができる。従って、
エッジ位置もエッジ制御信号のレベル変動に同期して変
動（シフト）し、ユーザーが所望するジッタが実現され
る。もちろん、エッジ制御信号を一定にすれば、基本デ
ータ・パターンの対応するエッジと比較して一定のずれ
はあるもののジッタはないエッジを有するデータ・パタ
ーンを発生させることもできる。

【００２３】ＬＰＦ１６は、本発明の必須の構成要件で
はない。しかし、ＬＰＦ１６を設けることによって基本
データ・パターンＡのエッジがなまる、言い換えると、
ＬＰＦ１６は基本データ・パターンＡの各エッジの立ち
上り時間又は立ち下がり時間を増加させ、エッジの傾斜
したデータ・パターンを生成する手段（エッジ傾斜デー
タ・パターン生成手段）である。これによって、図３に
示すエッジ可変範囲３２を広くすることができる。な
お、ＬＰＦ１６は、例えば、抵抗器とコンデンサで構成
すれば良いが、回路上の浮遊容量を利用することで、単
に抵抗器を設けるだけで実現できる場合もある。

【００２４】図５は、本発明によるデータ・パターン生
成装置の他の例のブロック図である。図１と対応するも
のには、同じ符号を付して説明する。図５の例では、遅
延可変手段１９が、エッジ制御回路１２からのエッジ制
御信号Ｂに応じて基本データ・パターンＡを遅延し、マ
ルチプレクサのＹ端子にデータ・パターンＣ’として供
給する。

【００２５】図６は、図５に示すデータ・パターン生成
装置の各信号線上の波形例を示す波形図である。このと
き、データ・パターンＣ’の立ち上りエッジ及び立ち下
がりエッジは、共に同じ方向にシフトする。そこで、デ
ータ・パターンＣ’を、以下ではエッジ・シフト・デー
タ・パターンＣ’と呼ぶことにする。図６では、特にエ
ッジ・シフト・データ・パターンＣ’が基本データ・パ
ターンＡに対して進んでいる例を示している。言い換え
ると、遅延可変手段１９の遅延量が、遅延線２２の遅延
量より小さく設定された場合を示している。

【００２６】基本データ・パターンＡの対応する各エッ
ジに対するエッジ・シフト・データ・パターンＣ’の各
エッジのシフト量は、エッジ制御信号Ｂのレベルによっ
て制御される。マルチプレクサ２０は、ゲート信号Ｄに
したがって基本データ・パターンＡとエッジ・シフト・
データ・パターンＣ’を切り換えて出力データ・パター
ンＺとして出力する。よって、図３に関して上述したと
きと同様に、エッジ制御信号Ｂのレベル分布をユーザー
が制御することにより、出力データ・パターンＺの所望
のエッジに所望のジッタを発生させることができる。ま
た、エッジ制御信号Ｂのレベルを一定にすれば、基本デ
ータ・パターンＡの対応するエッジと比較して一定の時
間的ずれはあるもののジッタはないエッジを有する出力
データ・パターンＺを発生させることができる。

【００２７】図７及び図８は、図１及び図５に示した実
施形態それぞれにおけるエッジのシフト方向の違いを説
明する図である。図１に示す実施形態では、エッジ制御
信号Ｂのレベルを上げると、図７で矢印に示すように、
立ち上りエッジは時間的に進む一方で、立ち下がりエッ
ジは時間的に遅れる。図５に示す実施形態では、エッジ
制御信号Ｂのレベルを上げると、図８で矢印に示すよう
に、立ち上りエッジ及び立ち下がりエッジが共に時間的
に遅れる。逆にエッジ制御信号Ｂのレベルを下げれば、
エッジはそれぞれ逆方向にシフトする。

【００２８】このように、上述したデータ・パターンＣ
及びＣ’は、方向こそ違うものの、どちらもエッジ位置
がエッジ制御信号Ｂのレベルに応じ、基本データ・パタ
ーンの対応するエッジに対してシフトする点は同じであ
る。すなわち、データ・パターンＣ及びＣ’は、共にエ
ッジ・シフト・データ・パターンと呼ぶことができる。

【００２９】遅延可変手段１９には、例えば、米国エッ
ジ・セミコンダクター社製Ｅｄｇｅ６２２型ＥＣＬ遅延
線を使用すれば良い。これは、印加する制御電圧に応じ
て通過する信号の遅延量を変化させることができる半導
体素子である。本発明では、基本データ・パターンをこ
の半導体素子を通過させ、エッジ制御信号Ｂのレベルに
応じて通過時の遅延量を変化させる。なお、こうしたプ
ログラマブル遅延素子を、上述の遅延線２２及び２４に
ついて使用しても良い。これによって、より多様な出力
データ・パターンＺを生成することができるようにな
る。

【００３０】以上、好適な実施形態の例を示して説明し
てきたが、本発明はこれらに限定されるものではない。
例えば、図１においてＬＰＦ１６の代わりに、エッジが
線形に傾斜した信号を生成するエッジ線形傾斜データ・
パターン生成手段を用いても良い。

【００３１】図９は、ＬＰＦ１６の代わりエッジ線形傾
斜データ・パターン生成手段を設け、なまった基本デー
タ・パターンＡ’の代わりとして使用するエッジ線形傾
斜データ・パターンの波形の例を示す波形図である。な
お、信号間のタイミングは、上述のように、遅延線２２
等により適切に調整するものとする。

【００３２】エッジ線形傾斜データ・パターン生成手段
には、例えば定電流源とコンデンサを有するチャージ・
ディスチャージ（充放電）回路を使用する。エッジ線形
傾斜データ・パターンＡ'-2は、基本データ・パターン
Ａをエッジ線形傾斜データ・パターン生成手段のゲート
信号として利用し、立ち上りエッジ及び立ち下がりエッ
ジの両方を直線的に傾斜させた信号である。エッジ線形
傾斜データ・パターンＡ'-3は、基本データ・パターン
Ａに応答して基本データ・パターンＡの対応するエッジ
を線形に傾斜させた信号である。これら２つのデータ・
パターンは、出力データ・パターンＺの所望の立ち上り
エッジ及び立ち下がりエッジの両方のシフト（ジッタ）
量を制御するために利用できる。

【００３３】エッジ線形傾斜データ・パターンＡ'-4
は、基本データ・パターンＡの立ち上りに応じて線形に
傾斜したエッジを生成させた信号である。また、エッジ
線形傾斜データ・パターンＡ'-5は、基本データ・パタ
ーンＡの立ち下がりに応じて線形に傾斜したエッジを生
成させた信号である。これらは共に、出力データ・パタ
ーンＺの所望の立ち上りエッジ及び立ち下がりエッジの
一方のみのシフト制御に利用でき、片方のエッジのみで
ある分簡易な構成とすることができる。

【００３４】これらエッジ線形傾斜データ・パターン
は、基本データ・パターンの対応する立ち上りエッジ又
は立ち下がりエッジそれぞれの立ち上り時間又は立ち下
がり時間を増加させたものといえる。すなわち、エッジ
線形傾斜データ・パターン生成手段は、立ち上り時間又
は立ち下がり時間を増加させるエッジ傾斜データ・パタ
ーン生成手段である。これによれば、図３に示したエッ
ジ可変範囲３２を広くすることができる。また、エッジ
の傾斜が直線であるため、エッジ制御信号Ｂのレベル変
化に対するエッジ・シフト・データ・パターンＣ及び
Ｃ’の立ち上り又は立ち下がりエッジの位置の変化が、
線形な関係となる。よって、エッジのジッタの分布確率
の制御が容易となる。

【００３５】以上説明したように、本発明によるデータ
・パターン生成装置によれば、任意の位置のエッジに所
望のジッタを有するデータ・パターンが生成可能とな
る。もちろん、基本データ・パターンの対応するエッジ
と比較して一定のずれはあるもののジッタはないエッジ
を有するデータ・パターンを発生させることもできる。

【図面の簡単な説明】

【図１】本発明によるデータ・パターン生成装置の一実
施形態の例のブロック図である。

【図２】図１に示すデータ・パターン生成装置の例の各
信号線上の波形例を示す波形図である。

【図３】比較器におけるデータ・パターンＡ’とエッジ
制御信号Ｂとの比較を説明する図である。

【図４】従来のデータ・パターン生成装置において、エ
ッジにジッタを発生させるときにメモリが記憶している
波形例を示す波形図である。

【図５】本発明によるデータ・パターン生成装置の他実
施形態の例のブロック図である。

【図６】図５に示すデータ・パターン生成装置の例の各
信号線上の波形例を示す波形図である。

【図７】図１に示した実施形態におけるエッジのシフト
方向の説明図である。

【図８】図５に示した実施形態におけるエッジのシフト
方向の説明図である。

【図９】エッジ線形傾斜データ・パターンの波形例を示
す波形図である。

【符号の説明】

１０基本データ・パターン生成手段（データ・パタ
ーン・メモリ）１２エッジ制御信号生成手段（エッジ制御回路）１４ゲート・パターン・メモリ（タイミング制御手
段）１６エッジ傾斜データ・パターン生成手段（ローパ
ス・フィルタ）１８比較手段２０スイッチ手段（マルチプレクサ）３０エッジ制御信号のレベル分布曲線３２エッジ可変範囲Ａ基本データ・パターンＡ’ エッジ傾斜データ・パターン（なまった基本デ
ータ・パターン）Ａ’-2 エッジ傾斜データ・パターン（エッジ線形傾斜
データ・パターン）Ａ’-3 エッジ傾斜データ・パターン（エッジ線形傾斜
データ・パターン）Ａ’-4 エッジ傾斜データ・パターン（エッジ線形傾斜
データ・パターン）Ａ’-5 エッジ傾斜データ・パターン（エッジ線形傾斜
データ・パターン）Ｂエッジ制御信号Ｃエッジ・シフト・データ・パターン（ジッタ・
データ・パターン）Ｃ’ エッジ・シフト・データ・パターンＤゲート信号Ｚ出力データ・パターン

Claims

【特許請求の範囲】

【請求項１】任意の基本データ・パターンを生成する
基本データ・パターン生成手段と、上記基本データ・パターンの対応する各エッジをシフト
させたエッジ・シフト・データ・パターンを生成するエ
ッジ・シフト手段と、上記基本データ・パターンと上記エッジ・シフト・デー
タ・パターンを所望のタイミングで切換えて出力するス
イッチ手段とを具えるデータ・パターン生成装置。
【請求項２】上記エッジ・シフト手段は比較手段とエ
ッジ制御信号を生成するエッジ制御信号生成手段とを有
し、上記比較手段が上記基本データ・パターンと上記エッジ
制御信号とを比較することにより、上記エッジ・シフト
・データ・パターンを生成することを特徴とする請求項
１記載のデータ・パターン生成装置。
【請求項３】上記エッジ・シフト手段は上記基本デー
タ・パターンの対応するエッジの立ち上り時間又は立ち
下がり時間を増加させたエッジ傾斜データ・パターンを
生成するエッジ傾斜データ・パターン生成手段を更に有
し、上記比較手段が上記エッジ傾斜データ・パターンと上記
エッジ制御信号とを比較することにより、上記エッジ・
シフト・データ・パターンを生成することを特徴とする
請求項２記載のデータ・パターン生成装置。
【請求項４】上記エッジ傾斜データ・パターン生成手
段がローパス・フィルタ手段又は充放電回路であること
を特徴とする請求項３記載のデータ・パターン生成装
置。
【請求項５】上記エッジ・シフト手段は遅延可変手段
とエッジ制御信号を生成するエッジ制御信号生成手段と
を有し、上記遅延可変手段は、上記エッジ制御信号に応じて上記
基本データ・パターンを遅延することにより、上記エッ
ジ・シフト・データ・パターンを生成することを特徴と
する請求項１記載のデータ・パターン生成装置。
【請求項６】上記エッジ制御信号生成手段は、上記エ
ッジ制御信号のレベルを所望の分布確率に従って変化さ
せるか又は所望の一定値に制御すること特徴とする請求
項２乃至５のいずれかに記載のデータ・パターン生成装
置。