CN102549920B - 共模电压控制 - Google Patents
共模电压控制 Download PDFInfo
- Publication number
- CN102549920B CN102549920B CN201080036748.7A CN201080036748A CN102549920B CN 102549920 B CN102549920 B CN 102549920B CN 201080036748 A CN201080036748 A CN 201080036748A CN 102549920 B CN102549920 B CN 102549920B
- Authority
- CN
- China
- Prior art keywords
- signal
- capacitive element
- output
- common mode
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
Abstract
一种用于产生指示差分信号对的第一信号和第二信号中的共模信号的控制信号的共模控制电路(400),所述共模控制电路包括第一电荷控制部件,所述第一电荷控制部件用于根据所述第一信号和所述第二信号相对于阈值的极性来使所述电容性元件(250,260,270)上的电荷变化。所述第一电荷控制部件可操作成响应于所述第一信号和所述第二信号都同时从相反的极性切换极性而保持电荷流动的方向。所述第一电荷控制部件可操作成响应于所述第一信号和所述第二信号都同时从相反的极性切换极性且所述电荷流动为零而保持所述电荷流动为零。
Description
技术领域
本发明涉及一种用于产生指示差分信号对的第一信号和第二信号中的共模电压的控制电压的共模控制电路及其方法,例如,本公开应用于模拟电子电路和数字电子电路。
背景技术
差模信号常用在电子电路中,这是因为与单端信号相比其抗扰度有所提高。在利用双极性电源的电路中,差分信号通常是互补的正信号和负信号,所述正信号和负信号是在不同的信号通路上发送的。信息表达为互补的信号之间的电压差。互补信号之和的额定值为零,但由于电路缺陷,可能形成非零之和,这可能导致将误差引入到该信息中。术语“共模电压”通常应用于所述互补信号之和的一半,该信号成分由所述互补信号共用。
在利用单极性电源的电路中,差分信号绕着一阈值以互补的方式变化,该阈值通常为电源电压的电压Vdd和零电压或接地电压之间的一半,即Vdd/2。信息类似地表达为互补信号之间的电压差,但在该情况下,互补信号之和的额定值为Vdd。距该额定值的偏差的一半通常称为共模电压。
因此,互补信号之和指示出共模电压的幅值。非零共模电压的存在可以降低模拟信号和数字信号的抗扰度。当互补信号中的共模电压为零时,两个信号将相对于一阈值同时改变极性,并且所述信号将具有相反的极性。取决于使用了双极电源还是单极电源,阈值可以是零电压或Vdd/2。如果所述信号中存在非零共模电压,则它们将在不同时刻改变极性,因此两个信号将在某时间段期间具有相同的极性。这种情形在相对于阈值而限幅的二进制数字信号中可能特别成问题,因为小偏差通过限幅而被放大至最大幅度。
补偿电路可以用在发送差分信号的装置中以调整差分信号来降低或消除共模电压。这样的调整可以基于共模电压的指示。因此,需要用于产生指示差分信号对中的共模信号的控制信号的电路和方法。
发明内容
根据第一方面,提供了一种用于产生指示差分信号对中的第一信号和第二信号中的共模信号的控制信号的共模控制电路,所述共模控制电路包括第一电荷控制部件,所述第一电荷控制部件用于根据所述第一信号和所述第二信号相对于阈值的极性来使施加到电容性元件的电荷变化,其中所述第一电荷控制部件可操作成响应于所述第一信号和所述第二信号都同时从所述第一信号和所述第二信号不同的极性切换极性而保持电荷流动的方向。
根据第二方面,提供了产生指示差分信号对中的第一信号和第二信号中的共模信号的控制信号的方法,所述方法包括根据所述第一信号和所述第二信号相对于阈值的极性来改变电容性元件上的电荷,响应于所述第一信号和所述第二信号都同时从所述第一信号和所述第二信号不同的极性切换极性而保持所述电荷的流动方向。
这样的共模控制电路和产生控制信号的方法实现低功耗。
所述第一电荷控制部件可操作成响应于所述第一信号和所述第二信号都同时从所述第一信号和所述第二信号不同的极性切换极性且所述电荷流动为零而保持所述电荷流动为零。相应地,所述方法可包括响应于所述第一信号和所述第二信号都同时从所述第一信号和所述第二信号不同的极性切换极性且所述电荷流动为零而保持所述电荷流动为零。因此,如果所述电容性元件在切换之前已充电到所需电压,该电压将被保持且不发生使电压变化而消耗功率。
所述共模控制电路可包括:
用于所述第一信号的第一控制输入;
用于所述第二信号的第二控制输入;
用于所述控制电压的控制输出;
其中,所述电容性元件包括第一电容性元件、第二电容性元件和第三电容性元件;
其中,所述第三电容性元件的第一端连接到所述控制输出,所述第三电容性元件的第二端连接到参考电压;以及
其中,所述第一电荷控制部件包括:
与非门,所述与非门具有连接到所述第一控制输入的第一输入、连接到所述第二控制输入的第二输入以及连接到所述第一电容性元件的第一端的输出,所述第一电容性元件的第二端连接到所述控制输出;以及
或非门,所述或非门具有连接到所述第一控制输入的第一输入、连接到所述第二控制输入的第二输入以及连接到所述第二电容性元件的第一端的输出,所述第二电容性元件的第二端连接到所述控制输出。
这使共模控制电路简单地实现。
具体地,所述与非门可操作成响应于所述第一信号和所述第二信号都相对于所述阈值具有第一极性而在其输出处提供第一电压电平,否则在其输出处提供第二电压电平,以及所述或非门可操作成响应于所述第一信号和所述第二信号都相对于所述阈值具有第二极性而在其输出处提供所述第二电压电平,否则在其输出处提供所述第一电压电平。所述第一极性可以对应于所述阈值以上的电压,所述第二极性可以对应于所述阈值以下的电压,但可选择地,电压相对于所述阈值的极性的相反设置是可以使用的。
所述共模控制电路可包括第二电荷控制部件,其中所述第二电荷控制部件可操作成响应于所述第一信号和所述第二信号相对于所述阈值具有相同极性来经由电阻元件改变所述第一电容性元件、所述第二电容性元件和所述第三电容性元件上的电荷。所述第一电荷控制部件和所述第二电荷控制部件的结合可以使控制回路稳定性提高。
所述共模控制电路可以设置在用于产生差分信号对的装置中,所述装置包括第一信号通路、第二信号通路和根据本发明的所述第一方面的共模控制电路,其中所述共模控制电路连接至用于接收所述差分信号对的所述第一信号的所述第一信号通路以及用于接收所述差分对的所述第二信号的所述第二信号通路,且所述装置可操作成响应于所述共模控制电路产生的所述控制信号来控制所述共模信号。因此,还提供了一种用于产生差分信号对的装置,所述装置包括第一信号通路、第二信号通路和根据本发明的第一方面的共模控制电路,其中所述共模控制电路连接至用于接收所述差分信号对的所述第一信号的所述第一信号通路以及用于接收所述差分对的所述第二信号的所述第二信号通路,且所述装置可操作成响应于所述共模控制电路产生的所述控制信号来控制所述共模信号。
所述共模控制电路可以提供在用于产生脉宽调制差分信号对的设备中,所述设备包括用于产生差分信号对的装置。因此,提供了一种用于产生脉宽调制差分信号的设备,所述设备包括用于产生差分信号对的装置。
用于产生脉宽调制信号的所述设备可以设置在积分器中。因此,提供了一种包括产生脉宽调制信号的设备的积分器。
附图说明
现在将参照附图来仅通过示例描述优选实施方式,其中:
图1是用于产生差分信号对的装置的示意图;
图2是共模控制电路的示意图;
图3是共模控制电路的示意图;
图4是共模控制电路的示意图;
图5是积分器的示意图;
图6是用于产生差分信号对的装置的示意图;
图7是加法级和滤波器的示意图;
图8是具备共模调整的电路的示意图;
图9示出了与共模控制电路有关的信号的波形;以及
图10是示出根据频率的幅度的波特图。
具体实施方式
参照图1,用于产生差分信号对的装置100具有信号源10,信号源10具有用于该差分信号对的第一信号V+的第一输出12和用于该差分信号对的第二信号V-的第二输出14。共模控制电路20具有第一控制输入22和第二控制输入24,第一控制输入22连接到信号源10的第一输出12以接收第一信号V+,第二控制输入24连接到信号源10的第二输出14以接收第二信号V-。共模控制电路20响应于第一信号V+和第二信号V-而在共模控制电路20的控制输出26处产生控制信号Vctl。共模控制电路20的控制输出26连接到信号源10的控制输入16以将控制信号Vctl传递至信号源10。响应于控制信号Vctl,信号源10调整第一信号V+和第二信号V-的共模信号。
可以通过对差分信号对V+、V-的第一信号V+和第二信号V-求和来得出该控制信号Vctl。图2示出了用于形成该和的低复杂度的共模控制电路。具有电容Cp的第一电容性元件250具有连接到第一控制输入22的第一端和连接到控制输出26的第二端。具有电容Cp的第二电容性元件260具有连接到第二控制输入24的第一端和连接到控制输出26的第二端。具有电容Cs的第三电容性元件270具有连接到控制输出26的第一端和连接到供给电压Vss的第二端,Vss可以是接地电压,但是也可以使用任何方便的参考电压。第一信号V+的变化引起第一电流在第一电容性元件250中流动,并且第二信号V-的变化引起第二电流在第二电容性元件260中流动。所述的第一电流和第二电流都在第三电容性元件270中流动,结果是控制信号Vctl指示第一信号V+和第二信号V-之和。
然而,图2中示出的共模控制电路的缺点是:即使是在控制信号Vctl已达到稳定值以及已进行调整以消除第一信号V+和第二信号V-的任何共模信号时,因第一信号V+和第二信号V-变化,所以第一电容性元件250和第二电容性元件260中发生电流流动。电流流动能够引起功耗。当第一信号V+和第二信号V-是在最大工作电压Vdd和最小工作电压Vss之间变化的二进制信号时,由于电流流动最大化,该现象特别明显。
参照图3,示出了共模控制电路300的另一实施方式,该共模控制电路可以用作图1的装置100中的共模控制电路20。共模控制电路300具有第一控制输入22、第二控制输入24和控制输出26,它们对应于图1和图2中具有相同附图标记的元件。共模控制电路300还具有第一电容性元件250、第二电容性元件260和第三电容性元件270,它们对应于图2中具有相同附图标记的元件。控制输入22连接到与非门330的第一输入和或非门340的第一输入,并且控制输入24连接到与非门330的第二输入和或非门340的第二输入。第三电容性元件270具有连接到控制输出26的第一端和连接到供给电压Vss的第二端,Vss可以是接地电压,但也可以使用任何方便的参考电压。与非门330的输出连接到第一电容性元件250的第一端,第一电容性元件250的第二端连接到控制输出26。或非门340的输出连接到第二电容性元件260的第一端,第二电容性元件260的第二端连接到控制输出26。
为了简单,考虑Vss为零,在稳态条件下,控制信号Vctl可以表示为:
其中,V与非是与非门330的输出电压,V或非是或非门340的输出电压。在动态条件下,当第一信号V+和第二信号V-变化时,控制信号Vctl将以取决于第一信号V+、第二信号V-以及电容值Cs和Cp的速率趋向于方程式(1)中给出的值。
由二进制0或二进制1表示第一信号V+和第二信号V-相对于阈值的极性,为了简便,假设二进制0由0伏表示,二进制1由1伏表示,表1中示出了V与 非、V或非和V与非+V或非的电压值,用于第一信号V+和第二信号V-的极性的所有组合。
表1
V+ | V- | V与非 | V或非 | V与非+V或非 |
0 | 0 | 1V | 1V | 2V |
0 | 1 | 1V | 0V | 1V |
1 | 0 | 1V | 0V | 1V |
1 | 1 | 0V | 0V | 0V |
当第一信号V+和第二信号V-具有共模信号时,它们的极性将不会同时改变,且因此它们可以短暂地采用相同的极性。从表1可以看到,当第一信号V+和第二信号V-中仅一个信号的极性改变时,或者在V+和V-具有相同的极性且都改变极性时,电压V与非+V或非以及控制电压Vctl将改变。因此,控制信号Vctl的改变可以用来调整共模信号。而且,在这些极性变化下,第三电容性元件270上的电荷变化,第一电容性元件250和第二电容性元件260之一上的电荷变化。因此,当第一信号V+和第二信号V-中存在共模信号时,可以由因V+和V-的极性变化而在第一电容性元件250、第二电容性元件260或第三电容性元件270上发生的电流流动消耗功率。
当第一信号V+和第二信号V-不具有共模信号时,这时任何共模信号已由控制电压Vctl的作用消除,则第一信号V+和第二信号V-同时改变极性且具有相反的极性。在这样的条件下,V与非+V或非是恒定的,且因此控制信号Vctl是恒定的,除了因V与非+V或非的较早变化产生的对第一电容性元件250、第二电容性元件260和第三电容性元件270充电导致的任何残余变化之外。而且,V与非和V或非都是恒定的,且因此第一电容性元件250、第二电容性元件260或第三电容性元件270中的电流流动趋向为零,在稳态下没有电荷流入这些电容性元件或者从这些电容性元件流出。因此,在第一信号V+和第二信号V-中没有共模信号时,尽管V+和V-的极性发生变化,在第一电容性元件250、第二电容性元件260或第三电容性元件270不发生因电流流动而消耗功率。
以此方式,共模控制电路300的功耗主要限制为共模信号存在时的瞬间情况。在已消除共模信号时,功耗是非常低的。
电荷流入或者流出第一电容性元件250、第二电容性元件260和第三电容性元件270所消耗的时间对共模控制电路300的工作频率施加限制。可以通过降低Cs和Cp的电容值来增大工作频率。
参照图4,示出了共模控制电路400的另一实施方式,共模控制电路400可以用作图1的装置100中的共模控制电路20。共模控制电路400包括图3中示出的共模控制电路300的所有元件以及另外的开关元件410和电阻元件420,所述所有元件具有与图3的实施方式相同的附图标记并且以和图3的实施方式相同的方式操作。开关元件410具有连接到第一控制输入22的第一输入和第二输入、连接到第二控制输入24的第三输入和第四输入以及连接到电阻元件420的第一端的输出。电阻元件420的第二端连接到第三电容性元件270的第一端且因此连接到控制输出26。开关元件410由供给电压Vss和Vdd供电,为了简便,假设它们分别为0伏和1伏。
当第一信号V+和第二信号V-都在阈值以上时,开关元件410的输出为0伏且电流从第一电容性元件250、第二电容性元件260和第三电容性元件270流出并经过电阻元件420。当第一信号V+和第二信号V-都在阈值以下时,开关元件410的输出为1伏,且电流经过电阻元件420流入第一电容性元件250、第二电容性元件260和第三电容性元件270。当第一信号V+和第二信号V-具有相反的极性时,开关元件410的输出是中间电压,没有电流经过电阻元件420流入或流出第一电容性元件250、第二电容性元件260和第三电容性元件270。因此,开关元件410、电阻元件420和第一电容性元件250、第二电容性元件260和第三电容性元件270提供用于建立Vctl的积分通路,而与非门230、或非门240以及第一电容性元件250、第二电容性元件260以及第三电容性元件270提供了用于建立Vctl的前馈通路。
由于开关元件410和电阻元件420的作用,控制信号Vctl可以表示为
Vctl=-k∫(V++V--Vdd) (2)
其中k是取决于值Cp和Cs、电阻元件420的电阻以及供给电压Vss和Vdd的常数。
方程式(1)中的Vctl的表达式与频率无关。然而,由方程式(2)表示的开关元件410、电阻元件420和第一电容性元件250、第二电容性元件260以及第三电容性元件270的作用与频率有关,使得每十进制的频率增加,提供-20dB的增益。该频率响应连同共模控制电路300的元件的与频率无关的操作提供了组合的频率响应,如图10中的波特图所示,其中,部分(a)对应于共模控制电路300的元件对频率响应的作用,部分(b)对应于开关元件410和电阻元件420对频率响应的另外的作用。共模控制电路400在用作图1中的共模控制电路20时,其与信号源10形成控制回路,图10中部分(a)和部分(b)的接合点表示控制回路的频率响应中的零点。共模控制电路300、400二者的不同频率特性提供了不同的稳定性。共模控制电路400的频率响应提供的精度比共模控制电路300的频率响应的精度高。
图5示出了包括产生脉宽调制信号对的设备550的积分器500,设备550具有共模控制电路580。除了控制信号Vctl是单端信号之外,积分器500的每一元件在其相应的输入和输出处对差分信号对进行操作。以下描述针对差分信号,应当理解,差分信号包括互补信号的差分信号对。
设备550具有用于差分输入信号的输入510和用于差分振荡信号的输出520,所述差分振荡信号由差分输入信号的积分进行脉宽调制。设备550的输出520连接到放大级590的输入,该放大级590用于放大由设备550传送的差分脉宽调制信号。放大级590的输出连接到滤波器595的输入,滤波器595用于衰减在差分输入信号的常用带宽之外的频率。例如,滤波器595可以具有低通频率响应或带通频率响应。在一些实施方式中,如果设备550提供了所需的增益,则可以略去放大级590,且如果不需要进行滤波或者如果积分器500所连接的另一装置中提供滤波的话,可以略去滤波器595。
在以下段落中,为清楚起见,将仅针对差分信号对中的一个信号来描述积分器500的操作。然而,应当理解,对于该差分对的另一信号,该积分器500以相同的方式操作。
用于产生脉宽调制信号的设备550具有放大移相元件570,该放大移相元件570具有输入572和连接到设备550的输出520的输出,设备550的输出520用于传送取决于反相元件570的输入572处的信号的限幅信号。
反馈通路530连接在设备550的输出520和放大移相元件570的输入572之间,其在放大移相元件570之外。因此,反馈通路530和放大移相元件570组合形成回路,或者实际上是一对回路,每一回路用于差分信号的一个分量。该反馈通路530在回路中引起振荡。振荡频率与回路中、尤其是放大移相元件570中的相移量有关。振荡频率设置成比输入信号的频谱中的目标最高频率高,例如,可以选择成是输入信号的频谱中的目标最高频率的十倍。
反馈通路530包括电容性元件540、加法级515以及滤波器560。电容性元件540的第一端连接到设备550的输出520,电容性元件540的第二端连接到加法级515的第一输入512。加法级515的第二输入连接到输入510。加法级515形成从设备550的输出520通过电容性元件540反馈的信号与施加在输入510的输入信号之和。该和在加法级515的输出处传送,加法级515的输出连接到滤波器560的输入562。滤波器560的输出连接到放大移相元件570的输入572。
该回路还包括振荡和积分所需的反相,反相可以由任一回路组件引入,即由放大移相元件570、加法级515或滤波器560引入,或者可以由独立的反相级(未示出)引入。实际上,反相可以在该回路内的多个位置处发生,只要该回路中总共有奇数数目个反相。
电容性元件540连同放大移相元件570提供的放大以及加法级515的固有输入阻抗提供了对输入信号进行积分。而且,由加法级515对输入信号和回路中的振荡信号求和引起振荡信号由输入信号的积分调制,使得振荡信号与输入信号的积分有关。尤其是,由于振荡信号因该回路的元件中、尤其是滤波器560中固有的有限带宽而将具有有限的上升时间,因此振荡信号跨过阈值的时刻将取决于输入信号,或者更具体地将取决于输入信号的积分,所述阈值比如为最小供给电压和最大供给电压之间的中间电压。以此方式,可以调整该振荡信号中的脉冲的宽度,由此产生由输入信号的积分进行脉宽调制的振荡信号。
设备550的输出520处的限幅信号基本上是具有振荡频率的二进制波,在二进制电平之间具有快速转换。由于在输入510处施加适当的输入共模电压以及不施加输入差分电压,该限幅信号具有基本上为50%的占空比。
滤波器560使以振荡频率的频谱成分和相对于输入信号的带宽中的频率成分而频率较高的频谱成分衰减。例如,滤波器560可以使以振荡频率的频谱成分和以更高频率的频谱成分衰减相同的量,或者该衰减可以针对振荡频率以上的频率而增强。若不具有这样的衰减,放大移相元件570的输入572处的振荡信号的幅度将增大至最小和最大的供给电压,由此使放大移相元件570饱和并防止其提供任何放大。在这样的条件下,在放大移相元件570的输入572和输出处的信号的幅度将与供电轨之间的差值相同,且因此不发生放大。尤其是,该条件将防止放大移相元件570将输入信号的带宽中的频谱成分放大且因此防止积分器500对输入信号进行积分。因此,滤波器560确保放大移相元件570的输入572处的信号比放大移相元件570的输入动态范围小,由此确保放大移相元件570可提供放大。通常,放大移相元件570可以提供40dB到80dB范围中的放大。在所描述的实施方式中,放大移相元件570在输出520处饱和并传送有限的全幅摆电压信号(voltage rail to voltage riad signal),但这不是必须的。滤波器560不使施加在积分器500的输入510处的输入信号的常用带宽内的频谱成分衰减或者不向其提供相对低的衰减。
为了使滤波器560以最小的复杂度进行滤波,振荡频率可以选择在合适的值。该振荡频率还可选择在这样的合适的值:有助于放大级590对脉宽调制信号进行随后的放大以及有助于通过在滤波器595中进行滤波来从脉宽调制信号中恢复输入信号。
例如,在一个实施方式中,输入信号中的常用频率可以占据0到10MHz,振荡频率可以是100MHz,滤波器560对于高达大约10MHz的频率可以提供0dB的增益,对于100MHz和更高的频率可提供25dB的衰减。在其他实施方式中,其他的值可以用于这些参数中的每一参数。
输入信号可以在供选择的位置处输入到反馈回路。例如,输入信号可以在由滤波器560滤波之后再与从设备550的输出520反馈的信号相加,因为滤波并不需要影响输入信号。
如已描述的,设备550、放大器590和滤波器595对差分信号进行操作。具体地,由放大移相元件570产生且在输出520处传送的限幅脉宽调制信号包括差分信号对。因此,包括共模控制电路580使得能够控制在输出520处传送的差分信号对中的共模电压。共模控制电路580可以是以上所述的共模控制电路300或400,且具有连接到输出520且用于接收差分信号对的输入以及连接到反相元件570且用于传送控制信号Vctl的输出。
图6更详细地示出了放大移相元件570。有用于差分信号对的一对输入572。信号对中的一个信号穿过第一信号通路,该第一信号通路包括串联连接的反相器574a-e。该信号对中的另一信号穿过第二信号通路,该第二信号通路包括串联连接的反相器576a-e。反相器574a-b和反相器576a-b的输出分别通过电容性元件575a-b和577a-b连接至接地端,或者备选地,连接至参考电压。这些电容性元件575a-b、577a-b结合反相器574b-c、576b-c的输入阻抗在振荡频率和更高频率处提供附加的滤波、衰减频率,以确保除了初级反相器574a、576a提供的放大之外,反相器574b-c、576b-c能够提供放大。至少反相器574a-b、576a-b可以以非限幅模式操作,使得在它们相应的输出处的信号不需要具有与供电轨之间的压差相对应的最大幅度。实际上,电容性元件575a-b、577a-b可以对它们前面相应的反相器574a-b、576a-b加载以使这些反相器574a-b、576a-b的输出处的信号的上升时间增加并防止限幅。以此方式,电容性元件575a-b、577a-b还提供该回路内的相移。
其他的信号通路由以下提供:反相器574f,其输入连接到反相器574b的输入以及输出连接到反相器576d的输入;反相器574g,其输入连接到反相器574a的输入以及输出连接到反相器574d的输入;反相器576f,其输入连接到576b的输入以及输出连接到反相器574d的输入;反相器576g,其输入连接到反相器576a的输入以及输出连接到反相器576d的输入。反相元件570对施加在输入572的信号进行限幅,使得反相器574e和576e的输出处的信号是限幅信号。反相器574e的输出连接到共模控制电路580的输入22,反相器576e的输出连接到共模控制电路580的输入24。共模控制电路580的输出26连接成控制反相器574c、574f、574g和576c、576f和576g,如以下所述。
通过多个信号通路经过放大移相元件570,该放大移相元件570可以实现稳定操作,确保该回路仅在所需的高振荡频率下振荡且不以低频率振荡。
图7是加法级515和滤波器560的示意图。加法级515包括电阻器514、516,它们具有相同的值且在相应的差分信号通路中连接在设备550的第一输入510和加法级515的输出之间。加法级515的第二输入512连接在相应的差分信号通路的电阻元件514、516和加法级515的相应输出的中间。加法级515的输出在相应的差分信号通路中连接到滤波器560的输入562。
滤波器560包括具有相同值的电阻器564、566,它们在相应的差分信号通路中连接在滤波器560的输入562和滤波器560的输出之间。具有相同值的电容性元件565、567在相应的电阻元件564、566和滤波器560的相应输出的中间接地,或者选择性地连接至参考电压。
图8是反相器574c、574f、574g和576c、576f和576g的示意图,它们分别在相应的输入晶体管T1到T6具有输入电压Vin1+、Vin2+、Vin3+、Vin1-、Vin2-、Vin3-以及用于传输至反相器574d的输入的输出电压Vout+和用于传输至反相器576d的输入的输出电压Vout-,T1/T4、T2/T5和T3/T6形成相应的差分对。偏压Vbias提供至偏压晶体管T7到T12以在输入晶体管T1到T6中建立偏流,共模电压Vcm提供至相应的电流源晶体管T13、T14和T15,以控制相应的晶体管差分对T1/T4、T2/T5、T3/T6中的共模信号。共模电压Vcm可以直接是控制信号Vctl或者可以从Vctl获得。
图9示出了图4中的共模控制电路400的实施方式用作设备550的共模控制电路580时在启动条件下的信号的波形。图9中的曲线图(a)以实线示出了施加到共模控制电路580的输入22的第一信号V+,以虚线示出了施加到共模控制电路580的输入24的第二信号V-。V+和V-都是限幅信号,基本上处于0伏和1伏两个电平,但在所述电平之间有具有有限的过渡时间。V+和V-因信号通路530提供的反馈而表现出振荡。最初,V-具有小的电压偏移,引起占空比从50%偏离相对小的量,而V+具有大的电压偏移,使得在最初的时间段中保持在1V,而V-振荡。图9中的曲线图(b)以虚线示出了电压V与非并以实线示出了电压V或非。可以看到仅在V+和V-都是1V时,V与非提高至1伏,或者至少开始提高至1伏,并且V或非仅在V+和V-都是0伏时偏离1伏。图9中的曲线图(c)示出了控制信号Vctl,控制信号Vctl从V与非和V或非以及开关元件410的输出电压得出,V与非和V或非使第一电容性元件250、第二电容性元件260和第三电容性元件270充放电,开关元件410的输出电压使第一电容性元件250、第二电容性元件260和第三电容性元件270通过电阻元件420充放电。控制信号Vctl用来调整共模电压Vcm,且因此在曲线图(a)中,V+和V-同时但相反地进行V+和V-的电压之间的转换,且在曲线图(b)中,V与非趋向于恒定的值0伏,V或非趋向于恒定的值1伏。
再次参考图6,图6中还有未讨论的且可能包括在图5的实施方式中但未在图5中示出的其他元件。第一信号通路通过串联连接的反相器574h和574i而从反相器574e的输出延伸,第二信号通路通过串联连接的反相器576h和576i而从反相器576e的输出延伸。另一反相器578具有连接在反相器574h和574i之间的输入以及连接在反相器576h和576i之间的输出。再一反相器579具有连接在反相器576h和576i之间的输入以及连接在反相器574h和574i之间的输出。反相器574h-i和576h-i为反相器578、579提供缓冲。反相器578、579以功耗增大为代价在启动时或者在供给电压Vdd中出现阶跃时促进建立近似的共模控制电压Vcm。当共模控制电路580已针对控制电压Vctl达到稳定操作值时,反相器578、579的功耗降低。此外,反相器578、579确保设备550的两个信号通路以相同频率振荡。为了方便,实施方式的说明基于以下假设:供给电压Vss为零,极性分别由表示0伏和1伏的二进制0和二进制1表示。然而,专业技术人员将明白所述说明可以容易地总结为其他的表示和电压,并且操作原理对于采用其他电压的实施方式而言同等有效。
除非明确表述,否则术语“信号”并不用来意味着任何特定类型的物理表示。物理表示的类型可以包括电流、电压、光学发光或任何其他形式。
第一信号V+和第二信号V-可以是模拟信号或数字信号。
尽管方程式(1)基于第一电容性元件260和第二电容性元件270具有等电容值Cp的假设,但专业技术人员将明白方程式(1)可以容易地适用于不同的电容值。
为了避免电路过载,在一些实施方式中,可能需要在传输信号的线路中提供缓冲器。例如,缓冲器可以提供在将第一信号V+连接至第一控制输入22的信号线中和将第二信号V-连接至第二控制输入24的信号线中。这样的缓冲器可以引入反相的信号。然而,专业技术人员将明白,上述说明可以容易地适用于考虑这样的反相,且操作原理对于使用这样的反相的实施方式而言是同等有效的。
在各个的实施方式的上下文中描述的特征还可以结合地提供在单个实施方式中。因此,为了简单而在单个实施方式的上下文中描述的各个特征也可单独地提供或者以任何合适的子结合方式提供。
为了完整,还指出术语“包括”不排除其他的元件或步骤,术语“一”不排除复数,且权利要求中的附图标记不应当解释为限制权利要求的范围。
Claims (9)
1.一种共模控制电路(400),用于产生指示差分信号对中的第一信号(V+)和第二信号(V-)中的共模信号的控制信号(Vctl),所述共模控制电路(400)包括第一电荷控制部件(330,340),所述第一电荷控制部件用于根据所述第一信号(V+)和所述第二信号(V-)相对于阈值的极性来使施加到电容性元件(250,260,270)的电荷变化,其中所述第一电荷控制部件(330,340)可操作成响应于所述第一信号(V+)和所述第二信号(V-)都同时从所述第一信号(V+)和所述第二信号(V-)的不同的极性切换极性而保持电荷流动的方向,所述共模控制电路(400)还包括:
用于所述第一信号(V+)的第一控制输入(22);
用于所述第二信号(V-)的第二控制输入(24);
用于所述控制信号(Vctl)的控制输出(26);
其中,所述电容性元件(250,260,270)包括第一电容性元件(250)、第二电容性元件(260)和第三电容性元件(270);
其中,所述第三电容性元件(270)的第一端连接到所述控制输出(26),所述第三电容性元件(270)的第二端连接到参考电压(Vss);以及
其特征在于,所述第一电荷控制部件(330,340)包括:
与非门(330),所述与非门具有连接到所述第一控制输入(22)的第一输入、连接到所述第二控制输入(24)的第二输入以及连接到所述第一电容性元件(250)的第一端的输出,所述第一电容性元件(250)的第二端连接到所述控制输出(26);以及
或非门(340),所述或非门具有连接到所述第一控制输入(22)的第一输入、连接到所述第二控制输入(24)的第二输入以及连接到所述第二电容性元件(260)的第一端的输出,所述第二电容性元件(260)的第二端连接到所述控制输出(26)。
2.如权利要求1所述的共模控制电路(400),其中,所述第一电荷控制部件(330,340)可操作成响应于所述第一信号(V+)和所述第二信号(V-)都同时从所述第一信号(V+)和所述第二信号(V-)的不同的极性切换极性且所述电荷流动为零而保持所述电荷流动为零。
3.如权利要求1或2所述的共模控制电路(400),其中,所述与非门(330)可操作成响应于所述第一信号(V+)和所述第二信号(V-)都相对于所述阈值具有第一极性而在其输出处提供第一电压电平,否则在其输出处提供第二电压电平,以及所述或非门(340)可操作成响应于所述第一信号(V+)和所述第二信号(V-)都相对于所述阈值具有第二极性而在其输出处提供所述第二电压电平,否则在其输出处提供所述第一电压电平。
4.如权利要求3所述的共模控制电路(400),其中,所述第一极性对应于所述阈值以上的电压,所述第二极性对应于所述阈值以下的电压。
5.如权利要求1所述的共模控制电路(400),其中,所述共模控制电路包括第二电荷控制部件(410,420),其中所述第二电荷控制部件(410,420)可操作成响应于所述第一信号(V+)和所述第二信号(V-)相对于所述阈值具有相同极性来经由电阻元件(420)改变所述第一电容性元件、所述第二电容性元件和所述第三电容性元件(250,260,270)上的电荷。
6.一种用于产生差分信号对的装置,所述装置包括第一信号通路(574a-i)、第二信号通路(576a-i)和前述任一项权利要求中所述的共模控制电路,其中所述共模控制电路连接至用于接收所述差分信号对中的所述第一信号(V+)的所述第一信号通路(574a-i)以及用于接收所述差分信号对中的所述第二信号(V-)的所述第二信号通路(576a-i),且其中,所述装置可操作成响应于所述共模控制电路产生的所述控制信号(Vctl)来控制所述共模信号。
7.一种用于产生脉宽调制差分信号对的设备(550),所述设备(550)包括权利要求6所述的装置。
8.一种包括权利要求7所述的设备(550)的积分器(500)。
9.一种产生指示差分信号对中的第一信号(V+)和第二信号(V-)中的共模信号的控制信号(Vctl)的方法,所述方法包括根据所述第一信号(V+)和所述第二信号(V-)相对于阈值的极性来改变电容性元件(250,260,270)的电荷,响应于所述第一信号(V+)和所述第二信号(V-)都同时从所述第一信号(V+)和所述第二信号(V-)的不同的极性切换极性而保持所述电荷的流动方向,所述方法还包括:
提供共模控制电路(400),所述共模控制电路(400)包括:用于所述第一信号(V+)的第一控制输入(22);用于所述第二信号(V-)的第二控制输入(24);和用于所述控制信号(Vctl)的控制输出(26);和
提供所述电容性元件(250,260,270),所述电容性元件(250,260,270)包括第一电容性元件(250)、第二电容性元件(260)和第三电容性元件(270),其中,所述第三电容性元件(270)的第一端连接到所述控制输出(26),并且所述第三电容性元件(270)的第二端连接到参考电压(Vss);
其特征在于,为所述共模控制电路(400)提供第一电荷控制部件(330,340),所述第一电荷控制部件(330,340)包括:
与非门(330),所述与非门具有连接到所述第一控制输入(22)的第一输入、连接到所述第二控制输入(24)的第二输入以及连接到所述第一电容性元件(250)的第一端的输出,所述第一电容性元件(250)的第二端连接到所述控制输出(26);以及
或非门(340),所述或非门具有连接到所述第一控制输入(22)的第一输入、连接到所述第二控制输入(24)的第二输入以及连接到所述第二电容性元件(260)的第一端的输出,所述第二电容性元件(260)的第二端连接到所述控制输出(26)。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP09251607A EP2264890B1 (en) | 2009-06-19 | 2009-06-19 | Common mode voltage control |
EP09251607.9 | 2009-06-19 | ||
PCT/EP2010/003693 WO2010145837A2 (en) | 2009-06-19 | 2010-06-18 | Common mode voltage control |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102549920A CN102549920A (zh) | 2012-07-04 |
CN102549920B true CN102549920B (zh) | 2014-12-03 |
Family
ID=41226287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201080036748.7A Expired - Fee Related CN102549920B (zh) | 2009-06-19 | 2010-06-18 | 共模电压控制 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8742788B2 (zh) |
EP (1) | EP2264890B1 (zh) |
CN (1) | CN102549920B (zh) |
WO (1) | WO2010145837A2 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9654061B2 (en) * | 2014-10-20 | 2017-05-16 | Cisco Technology, Inc. | Silicon photonics modulator driver |
CN106896858B (zh) * | 2017-03-17 | 2018-09-14 | 厦门思力科电子科技有限公司 | 一种设计共模电压的电路 |
US11411538B2 (en) | 2019-05-20 | 2022-08-09 | Cisco Technology, Inc. | Tunable driver |
US11454856B2 (en) | 2020-01-18 | 2022-09-27 | Cisco Technology, Inc. | Optical driver with active boost |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6998917B2 (en) * | 2003-03-11 | 2006-02-14 | Fujitsu Limited | Common-mode feedback circuit and differential operational amplifier circuit having stable operation and low power consumption |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5914638A (en) * | 1997-06-06 | 1999-06-22 | Omnivision Technologies, Inc. | Method and apparatus for adjusting the common-mode output voltage of a sample-and-hold amplifier |
IT1320380B1 (it) * | 2000-05-26 | 2003-11-26 | St Microelectronics Srl | Circuito ad amplificatore operazionale a condensatori commutati,totalmente differenziale, con controllo di modo comune in uscita. |
TWI357206B (en) * | 2007-04-24 | 2012-01-21 | Realtek Semiconductor Corp | Mixer circuit |
JP2009118049A (ja) * | 2007-11-05 | 2009-05-28 | Panasonic Corp | 離散時間型増幅回路及びアナログ・ディジタル変換器 |
US7746171B2 (en) * | 2008-07-25 | 2010-06-29 | Analog Devices, Inc. | Amplifier networks with controlled common-mode level and converter systems for use therewith |
-
2009
- 2009-06-19 EP EP09251607A patent/EP2264890B1/en not_active Not-in-force
-
2010
- 2010-06-18 WO PCT/EP2010/003693 patent/WO2010145837A2/en active Application Filing
- 2010-06-18 US US13/379,100 patent/US8742788B2/en not_active Expired - Fee Related
- 2010-06-18 CN CN201080036748.7A patent/CN102549920B/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6998917B2 (en) * | 2003-03-11 | 2006-02-14 | Fujitsu Limited | Common-mode feedback circuit and differential operational amplifier circuit having stable operation and low power consumption |
Non-Patent Citations (2)
Title |
---|
Analytical Test Buffer Design for Differential Signaling I/O Buffers by Error Syndrome Analysis;Sanghyeon Baeg,Sung Soo Chung;《IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS》;20050331;第13卷(第3期);全文 * |
Sanghyeon Baeg,Sung Soo Chung.Analytical Test Buffer Design for Differential Signaling I/O Buffers by Error Syndrome Analysis.《IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS》.2005,第13卷(第3期), * |
Also Published As
Publication number | Publication date |
---|---|
WO2010145837A3 (en) | 2011-03-03 |
CN102549920A (zh) | 2012-07-04 |
EP2264890B1 (en) | 2012-11-14 |
US20120139610A1 (en) | 2012-06-07 |
EP2264890A1 (en) | 2010-12-22 |
WO2010145837A2 (en) | 2010-12-23 |
US8742788B2 (en) | 2014-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7176859B2 (ja) | 調整可能なゲート駆動のd級オーディオ増幅器 | |
CN101895257B (zh) | 运算和测量放大器中的低噪声、低功率、低漂移偏移校正 | |
KR101118867B1 (ko) | 전력 증폭 회로, dc-dc 컨버터, 피크 홀딩 회로, 및 피크 홀딩 회로를 포함하는 출력 전압 제어 회로 | |
US7944297B2 (en) | Class D amplifier | |
EP2584697A2 (en) | Digital-controlled power amplifier with bandpass filtering/transient waveform control | |
US11277129B2 (en) | Driver circuitry and operation | |
US20080161953A1 (en) | Low distortion switching amplifier circuits and methods | |
US11684950B2 (en) | Driver circuitry and operation | |
JP2011142173A (ja) | 制御回路及びレーザダイオード駆動回路 | |
CN102549920B (zh) | 共模电压控制 | |
CN112953406A (zh) | 低噪声电路 | |
JP4785801B2 (ja) | D級増幅器 | |
US9490758B2 (en) | Power amplifier | |
US9124216B2 (en) | Power amplifier and transmitter | |
JP5778688B2 (ja) | 高耐圧反転型チャージポンプ | |
US8283981B2 (en) | Operational amplifier having a common mode feedback circuit portion | |
JPWO2010032589A1 (ja) | チャージ・ポンプ回路及び半導体集積回路 | |
JP2004056211A (ja) | 半導体装置およびd級増幅器 | |
TWI816426B (zh) | 音頻系統、d類驅動電路及其控制方法 | |
KR102577354B1 (ko) | 전원 회로 및 전원 장치 | |
US20220368325A1 (en) | Driver circuitry and operation | |
JP2011244138A (ja) | スイッチングアンプ及びdc電圧切換装置 | |
JP2011077739A (ja) | 増幅回路 | |
JP2014199977A (ja) | 増幅回路及びデバイス | |
CN103338423B (zh) | 一种d类音频功放静音充电电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20141203 Termination date: 20180618 |