CN106896858B - 一种设计共模电压的电路 - Google Patents

Abstract

本发明涉及一种设计共模电压的电路，包括第一电压产生电路、第二电压产生电路、比较器、第一反相器、第二反相器、第一CMOS传输门、第二CMOS传输门；第一电压产生电路以产生第一电压；第二电压产生电路以产生第二电压，第二电压的设计需要参考保证电路正常工作所需的共模电压。第一电压和第二电压分别输出至比较器的输入端和第一CMOS传输门及第二CMOS传输门的输入端。比较器通过比较所述第一电压和所述第二电压的大小，来决定输出第一电压还是第二电压作为共模电压。本发明用于在芯片设计领域，当电源电压随MOS尺寸减小而降低时，设计输出一种共模电压以保证电路中所有晶体管都工作在饱和区。

Description

一种设计共模电压的电路

技术领域

本发明涉及电子电路领域，特别涉及一种设计共模电压的电路。

背景技术

在芯片开发领域，随着MOS技术的发展，电源电压也随着MOS尺寸的减小而变得越来越小，但电源电压的缩小并不代表MOS的阈值电压也跟着同比例缩小。一般情况下，设计共模电压取的是电源电压的一半，因为这样可以获得较好的摆幅和小信号最大输入范围等。然而，当电源电压随着MOS尺寸的减小而变低，共模电压为电源电压一半，这时共模电压不足以保证所有晶体管都工作在饱和区时，则需要改变共模电压。例如：在红外接收芯片的设计中，电源电压分为三档：2.7V、5V、5.5V。当电源电压为2.7V时，共模电压若仍为电源电压的一半显然无法保证电路正常工作。

发明内容

本发明的目的在于克服现有技术的缺点，提供一种设计共模电压的电路。

为解决上述技术问题，本发明采用的技术方案是。

一种设计共模电压的电路，包括第一电压产生电路、第二电压产生电路、比较器、第一反相器、第二反相器、第一CMOS传输门、第二CMOS传输门；所述第一电压产生电路用于输出第一电压；所述第二电压产生电路用于输出第二电压；所述第一CMOS传输门及所述第二CMOS传输门分别包括高电平控制端、低电平控制端、输入端、输出端；所述第一电压产生电路的输出端连接所述比较器的正极输入端，并与所述第一CMOS传输门的输入端连接；所述第二电压产生电路的输出端连接所述比较器的负极输入端，并与所述第二CMOS传输门的输入端连接；所述比较器的输出端连接所述第一反相器的输入端；所述第一反相器的输出端连接所述第一CMOS传输门的低电平控制端及所述第二CMOS传输门的高电平控制端，并连接所述第二反相器的输入端；所述第二反相器的输出端连接所述第二CMOS传输门的低电平控制端及所述第一CMOS传输门的高电平控制端；所述第一CMOS传输门的输出端及所述第二CMOS传输门的输出端用于输出所需的共模电压。

作为进一步改进，所述第一电压产生电路是一个电源电压的分压电路，用于将电源电压分压得到所述第一电压。

作为进一步改进，所述分压电路包括第一电阻、第二电阻；所述第一电阻的第一端连接电源电压，第二端连接所述第二电阻的第一端；所述第二电阻的第二端接地端；所述第二电阻两端的电压为所述第一电压。

作为进一步改进，所述第一电阻与所述第二电阻阻值相等，使得所述第一电压为电源电压的一半。

作为进一步改进，所述分压电路包括第一MOS管、第二MOS管；所述第一MOS管的源极连接电源电压；所述第一MOS管的栅极与漏极短接，并连接所述第二MOS管源极；所述第二MOS管的栅极与漏极短接，并连接地端；所述第二MOS管上的电压为所述第一电压。

作为进一步改进，所述第一MOS管及所述第二MOS管为N沟道MOS管或P沟道MOS管。

作为进一步改进，所述第二电压产生电路包括电流源、第三MOS管；所述第三MOS管的栅极与漏极短接，并连接所述电流源；所述第三MOS管的源极接地端；所述第三MOS管上的电压为所述第二电压。

作为进一步改进，所述第三MOS管为N沟道MOS管或P沟道MOS管。

作为进一步改进，还包括缓冲器；所述第一CMOS传输门的输出端及所述第二CMOS传输门的输出端通过所述缓冲器输出所需的共模电压。

与现有技术相比较，本发明具有以下优点：本发明的一种设计共模电压的电路，用于当电源电压降低时，设计输出一种共模电压以保证电路中所有晶体管都工作在饱和区。具体的，当电源电压的一半即第一电压大于设定阈值即所述第二电压时，共模电压为所述第一电压；当电源电压的一半小于设定阈值时，共模电压不再是电源电压的一半，而是输出所述第二电压以保证电路正常工作。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用来解释本发明，并不构成对本发明的限制。

附图1是本发明的一种设计共模电压的电路的电路原理图。

附图2是本发明的第一电压产生电路的一种实施例的原理图。

主要元件符号说明

第一电压产生电路10

第二电压产生电路20

比较器30

第一反相器40

第二反相器50

第一CMOS传输门TG1

第二CMOS传输门TG2

缓冲器60

具体实施方式

为使本发明实施方式的目的、技术方案和优点更加清楚，下面将结合本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述。

在本发明的描述中，需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下。由语句“包括一个......限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素”。

本系统中涉及到的相关模块均为硬件系统模块或者为现有技术中计算机软件程序或协议与硬件相结合的功能模块，该功能模块所涉及到的计算机软件程序或协议的本身均为本领域技术人员公知的技术，其不是本系统的改进之处；本系统的改进为各模块之间的相互作用关系或连接关系，即为对系统的整体的构造进行改进，以解决本系统所要解决的相应技术问题。

下面将结合附图和实施方式对本发明的一种设计共模电压的电路作具体介绍。

请参阅附图1，一种设计共模电压的电路，包括第一电压产生电路10、第二电压产生电路20、比较器30、第一反相器40、第二反相器50、第一CMOS传输门TG1、第二CMOS传输门TG2；所述第一电压产生电路10用于输出第一电压V1；所述第二电压产生电路20用于输出第二电压V2；所述第一CMOS传输门TG1及所述第二CMOS传输门TG2分别包括高电平控制端、低电平控制端、输入端、输出端；第一电压产生电路10的输出端连接所述比较器30的正极输入端，并与所述第一CMOS传输门TG1的输入端连接；第二电压产生电路20的输出端连接所述比较器30的负极输入端，并与所述第二CMOS传输门TG2的输入端连接；所述比较器30的输出端连接所述第一反相器40的输入端；所述第一反相器40的输出端连接所述第一CMOS传输门TG1的低电平控制端及所述第二CMOS传输门TG2的高电平控制端，并连接所述第二反相器50的输入端；所述第二反相器50的输出端连接所述第二CMOS传输门TG2的低电平控制端及所述第一CMOS传输门TG1的高电平控制端；所述第一CMOS传输门TG1的输出端及所述第二CMOS传输门TG2的输出端用于输出所需的共模电压。

具体实施时，首先利用所述第一电压产生电路10以产生第一电压V1；利用所述第二电压产生电路20以产生第二电压V2，所述第二电压V2的设计需要参考电路最佳工作状态时所需的共模电压。所述第一电压V1和所述第二电压V2分别输出至所述比较器30的输入端和第一CMOS传输门TG1及第二CMOS传输门TG2的输入端。所述比较器30通过比较所述第一电压V1和所述第二电压V2的大小，来决定输出第一电压V1还是第二电压V2。具体的，当V1>V2时，所述比较器30输出高电平，第一反相器40输出低电平，第二反相器50输出高电平，从而使第二CMOS传输门TG2关闭，第一CMOS传输门TG1打开，然后所述第一电压V1通过所述第一CMOS传输门TG1的输出端输出，作为所需的共模电压；当V1<V2时，所述比较器30输出低电平，第一反相器40输出高电平，第二反相器50输出低电平，从而使第二CMOS传输门TG2打开，第一CMOS传输门TG1关闭，然后所述第二电压V2通过所述第二CMOS传输门TG2的输出端输出，作为所需的共模电压。在本实施例中，优选采用CMOS传输门来传输电平，CMOS传输门与单个MOS管相比，CMOS传输门没有阈值损失，CMOS传输门具有更好的防电荷注入性能，而且CMOS传输门逻辑的逻辑摆幅比较大，电路抗干扰能力更强。

进一步地，在本发明较佳的实施例中，优选的，所述第一电压产生电路10是一个电源电压VDD的分压电路，用于将电源电压VDD分压得到所述第一电压V1。

参阅图2，进一步地，在本发明较佳的实施例中，所述分压电路包括第一电阻R1、第二电阻R2；所述第一电阻R1的第一端连接电源电压VDD，第二端连接所述第二电阻R2的第一端；所述第二电阻R2的第二端接地端；所述第二电阻R2两端的电压为所述第一电压V1。本实施例中，所述第一电压V1由所述第一电阻R1和所述第二电阻R2对电源电压VDD进行分压得到，优选的，所述第一电阻R1与所述第二电阻R2阻值相等，使得所述第一电压V1为电源电压VDD的一半。

进一步地，在本发明较佳的实施例中，考虑到在芯片设计技术领域，电阻所占的体积比较大，匹配性相对比较差，在本实施例中优选的，由所述第一MOS管Q1的栅极与漏极短接当成小电阻来代替所述第一电阻R1；所述第二MOS管Q2的栅极与漏极短接当成小电阻来代替所述第二电阻R2。具体的，所述分压电路包括第一MOS管Q1、第二MOS管Q2；所述第一MOS管Q1的源极连接电源电压VDD；所述第一MOS管Q1的栅极与漏极短接，并连接所述第二MOS管Q2源极；所述第二MOS管Q2的栅极与漏极短接，并连接地端；所述第二MOS管Q2上的电压为所述第一电压V1。

进一步地，在本发明较佳的实施例中，所述第一MOS管Q1及所述第二MOS管Q2为N沟道MOS管或P沟道MOS管。在本实施例中，所述第一MOS管Q1及所述第二MOS管Q2采用规格相同的MOS管，使得所述第一电压V1为电源电压VDD的一半。

进一步地，在本发明较佳的实施例中，利用电流源E产生一个不随电源电压VDD变化的第二电压V2，同时，所述第二电压V2的设计需要参考电路最佳工作状态时所需的共模电压。具体的，所述第二电压产生电路20包括电流源E、第三MOS管Q3；所述第三MOS管Q3的栅极与漏极短接，并连接所述电流源E；所述第三MOS管Q3的源极接地端；所述第三MOS管Q3上的电压为所述第二电压V2。在其他实施例中，所述第三MOS管Q3可以由电阻器代替。

进一步地，在本发明较佳的实施例中，所述第三MOS管Q3为N沟道MOS管或P沟道MOS管。

进一步地，在本发明较佳的实施例中，为了实现数据传送的同步，优选的，还包括缓冲器60；所述第一CMOS传输门TG1的输出端及所述第二CMOS传输门TG2的输出端通过所述缓冲器60输出所需的共模电压。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (9)

1.一种设计共模电压的电路，其特征在于：包括第一电压产生电路、第二电压产生电路、比较器、第一反相器、第二反相器、第一CMOS传输门、第二CMOS传输门；

所述第一电压产生电路用于输出第一电压；所述第二电压产生电路用于输出第二电压；

所述第一CMOS传输门及所述第二CMOS传输门分别包括高电平控制端、低电平控制端、输入端、输出端；

所述第一电压产生电路的输出端连接所述比较器的正极输入端，并与所述第一CMOS传输门的输入端连接；所述第二电压产生电路的输出端连接所述比较器的负极输入端，并与所述第二CMOS传输门的输入端连接；所述比较器的输出端连接所述第一反相器的输入端；

所述第一反相器的输出端连接所述第一CMOS传输门的低电平控制端及所述第二CMOS传输门的高电平控制端，并连接所述第二反相器的输入端；所述第二反相器的输出端连接所述第二CMOS传输门的低电平控制端及所述第一CMOS传输门的高电平控制端；所述第一CMOS传输门的输出端及所述第二CMOS传输门的输出端用于输出所需的共模电压。

2.根据权利要求1所述的设计共模电压的电路，其特征在于：所述第一电压产生电路是一个电源电压的分压电路，用于将电源电压分压得到所述第一电压。

3.根据权利要求2所述的设计共模电压的电路，其特征在于：所述分压电路包括第一电阻、第二电阻；所述第一电阻的第一端连接电源电压，第二端连接所述第二电阻的第一端；所述第二电阻的第二端接地端；所述第二电阻两端的电压为所述第一电压。

4.根据权利要求3所述的设计共模电压的电路，其特征在于：所述第一电阻与所述第二电阻阻值相等，使得所述第一电压为电源电压的一半。

5.根据权利要求2所述的设计共模电压的电路，其特征在于：所述分压电路包括第一MOS管、第二MOS管；所述第一MOS管的源极连接电源电压；所述第一MOS管的栅极与漏极短接，并连接所述第二MOS管源极；所述第二MOS管的栅极与漏极短接，并连接地端；所述第二MOS管上的电压为所述第一电压。

6.根据权利要求5所述的设计共模电压的电路，其特征在于：所述第一MOS管及所述第二MOS管为N沟道MOS管或P沟道MOS管。

7.根据权利要求1所述的设计共模电压的电路，其特征在于：所述第二电压产生电路包括电流源、第三MOS管；所述第三MOS管的栅极与漏极短接，并连接所述电流源；所述第三MOS管的源极接地端；所述第三MOS管上的电压为所述第二电压。

8.根据权利要求7所述的设计共模电压的电路，其特征在于：所述第三MOS管为N沟道MOS管或P沟道MOS管。

9.根据权利要求1所述的设计共模电压的电路，其特征在于：还包括缓冲器；所述第一CMOS传输门的输出端及所述第二CMOS传输门的输出端通过所述缓冲器输出所需的共模电压。