CN104639149A - 三模高速的电平向上转换电路 - Google Patents

三模高速的电平向上转换电路 Download PDF

Info

Publication number
CN104639149A
CN104639149A CN201310556719.9A CN201310556719A CN104639149A CN 104639149 A CN104639149 A CN 104639149A CN 201310556719 A CN201310556719 A CN 201310556719A CN 104639149 A CN104639149 A CN 104639149A
Authority
CN
China
Prior art keywords
effect transistor
field effect
grid
level
voltage signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310556719.9A
Other languages
English (en)
Other versions
CN104639149B (zh
Inventor
麦日锋
刘明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Capital Microelectronics Beijing Technology Co Ltd
Original Assignee
Capital Microelectronics Beijing Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Capital Microelectronics Beijing Technology Co Ltd filed Critical Capital Microelectronics Beijing Technology Co Ltd
Priority to CN201310556719.9A priority Critical patent/CN104639149B/zh
Priority to US14/156,857 priority patent/US9287871B2/en
Publication of CN104639149A publication Critical patent/CN104639149A/zh
Application granted granted Critical
Publication of CN104639149B publication Critical patent/CN104639149B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明实施例公开一种电平向上转换电路,电平向上转换电路还包括串联的两个场效应管和控制电路,该两个场效应管的源极和第六场效应管的源极分别连接至转换电路的第一场效应管的漏极和第二场效应管的漏极,控制电路在第一电压信号与第三电压信号同时为零的时候导通,在其它情况下关断。本发明实施例的电平向上转换电路可有效解决输出状态未知的问题。

Description

三模高速的电平向上转换电路
技术领域
本发明涉及电平向上转换电路。
背景技术
在新一代电子电路设计中,随着低电压逻辑的引入,系统内部常常出现输入/输出逻辑不协调的问题,从而提高了系统设计的复杂性。电平向上转换电路可用于从核心电压接口到输入/输出(I/O)电压的电平转换。
图1是一种常规的电平向上转换电路。当输入端IN的电压为低电平时,IXB为高电平,使场效应管P1接通,拉低VA点的电平,从而接通场效应管N2,继而拉高VB点电平;当输入端IN的电压为高电平时,IX为高电平,使场效应管P2接通,拉低VB点的电平,从而接通场效应管N1,继而拉高VA点电平。经过反相器101,输出端OUT和VB点电平互补。因此,输出端的电平和输入端的电平基本同步变化,仅仅从输入IN端的电平范围(例如1v)变化到例如3.3v。
然而,该电路存在着再生时间长的问题,尤其是VDDIO比VDDCORE高得多的时候,这是由于过渡开始时弱导通PMOS的速度拖累所致。
图2是另一种常规的电平向上转换电路。该电路在图1的基础上增加了一些加速(boost)电路,以便提升电平向上转换电路的反应速度。但是,加速电路可能存在潜在被加压,因为NMOS栅电压将拉高以至于高于VDDIO。
图3是再一种常规的电平向上转换电路。该电路增加了一级电平向上转换电路,当存在VDDMID的情况下这是可取的。然而,如果不存在VDDMID的场合下,该电路将无法使用。
在上述电路中,在VDDCORE不存在的情况下,节点VA和VB将呈现高阻抗或者未知。因此,存在电平向上转换电路的输出状态未知的情况。在核心电压未准备好,或者核心电压和IO电压存在较大的相位错位的情况下,均有可能出现输出状态未知的问题。输出状态未知在某些应用(比如hot插拔)的情况下是危险的,这是因为将会有大的涌入电流进入/流出I/O管脚。
发明内容
本发明的目的在于提供一种能够克服上述缺点的电路。
本发明实施例提供一种电平向上转换电路,电平向上转换电路包括输入端,用于接收在第一电压电平和第二电压电平之间摆动的第一电压信号;输出端,输出在第一电压电平和第三电压电平直接摆动的第二电压信号,其中,第三电压电平大于第二电压电平;第一类型的第一场效应管,第二类型的第二场效应管,第二类型的第三场效应管,第二类型的第四场效应管,第一场效应管和第三场效应管串联在第一电压电平和第三电压电平之间,第二场效应管和第四场效应管串联在第一电压电平和第三电压电平之间,第一场效应管的栅极耦合至第一电压信号,第二场效应管耦合至第三电压信号,第三电压信号通常和第一电压信号互补,第三场效应管的栅极连接至第四场效应管的源极,第四场效应管的栅极连接至第三场效应管的源极,第三场效应管和第四场效应管中的一个的源极提供和第二电压信号相应的电压信号;其中,还包括第五场效应管和第六场效应管和控制电路,第五场效应管的漏极和第六场效应管的漏极连接至第三电压电平,第五场效应管的源极和第六场效应管的源极分别连接至第一场效应管的漏极和第二场效应管的漏极,控制电路在第一电压信号与第三电压信号同时为零的时候导通,在其它情况下关断。
优选地,控制电路包括串联的第二类型的第七场效应管和第八场效应管,第七和第八场效应管的栅极分别耦合至第一电压信号和第三电压信号,第七场效应管的漏极耦合至第五场效应管的栅极;还包括串联的第二类型的第九场效应管和第十场效应管,第九和第十场效应管的栅极分别耦合至第一电压信号和第三电压信号,第九场效应管的漏极耦合至第六场效应管的栅极。
优选地,控制电路包括串联的第二类型的第七场效应管和第八场效应管,第七和第八场效应管的栅极分别耦合至第一电压信号和第三电压信号,第七场效应管的漏极耦合至第五场效应管的栅极并且耦合至第六场效应管的栅极。
优选地,电平向上转换电路包括第十一场效应管和第十二场效应管,第十一场效应管的栅极耦合至第一电压信号,源极连接至第三场效应管的栅极,漏极耦合至第三电压电平;第十二场效应管的栅极耦合至第三电压信号,源极连接至第四场效应管的栅极,漏极耦合至第三电压电平。
本发明实施例的电平向上转换电路可有效解决输出状态未知的问题。
附图说明
图1是一种常规的电平向上转换电路;
图2是另一种常规的电平向上转换电路;
图3是再一种常规的电平向上转换电路;
图4是根据本发明一个实施例的电平向上转换电路;
图5是根据本发明另一实施例的电平向上转换电路的示意图;
图6是根据本发明第三实施例的电平向上转换电路的示意图;
图7示意了电平向上转换电路的真值表;
图8是用于LVDS I/O的热插拔控制电路。
具体实施方式
下面结合附图和具体实施例对本发明进行详细、清楚、完整的说明。显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
图4是根据本发明一个实施例的电平向上转换电路。如图4所示,电平向上转换电路包括一个常规的电平转换部分,一个加速转换部分;还有三态控制部分。
常规的电平转换部分可包括至少一个输入端IN(例如,输入端IXB和IX),用于接收在第一功率域的第一电压电平VSSIO(例如,约0v)和第二电压电平VDDCORE(例如约1v)之间摆动的输入信号,IXB和IX可分别由输入信号IN经过1或2个反相器获得;可包括至少一个输出端OUT(例如,输出端VA和VB),用于输出在第二功率域的第一电压电平和第三电压电平VDDIO(例如,约3.3v)之间摆动的输出信号,其中OUT可由VA或VB通过反相器反相获得。
在一个例子中,常规的电平转换部分可包括第一类型的场效应管,例如PMOS管P1,P2;以及第二类型的场效应管,例如NMOS管N1和N2。P1和N1串联在VDDIO和VSSIO之间,P1的栅极连接至IXB,N1的栅极连接至VB;P2和N2串联在VDDIO和VSSIO之间,P2的栅极连接至IX,N2的栅极连接至VA。
当输入信号IN为1时,IXB为0,IX为1。P1关断,P2接通,从而拉低VB。继而,VB接通N1,拉高VA;VA继而关断N2。相反,当输入信号为0时,P1接通,拉低VA,继而接通N2,拉高VB。
因此,输出OUT呈现和输入信号IN相对应、但是电平范围在VDDIO和VSSIO之间的输出信号。
加速转换部分提升输出信号状态变换的速度。在一个例子中,该加速转换部分包括场效应管P3和P4。P3的栅极连接至IXB,源极连接至VB,漏极连接至VDDIO;P4的栅极连接至IX,源极连接至VA,漏极连接至VDDIO。当输入信号IN为1时,IX为1,接通P4,从而拉高N2的栅极电平至VDDIO,进而关断N2;当输入信号IN为0时,IXB为1,接通P3,从而拉高N1的栅极电平至VDDIO,进而关断N1。由此,可以加速电平转换的过程。
该三态控制部分提供第三状态下的电路操作。在一个例子中,该三态控制部分包括第二类型的场效应管(例如NMOS管)MN1-6,以及第一类型的场效应管MP1和MP2。其中,MN1-MN3串联,MN1的漏极和栅极相连,呈现电阻形态,MN2的栅极耦合至IXB,MN3的栅极耦合至IX,MN1的漏极连接至MP1的栅极,MP1的漏极连接至VDDIO,源极连接至VA;MN4-MN6串联,MN4的漏极和栅极相连,呈现电阻形态,MN5的栅极耦合至IXB,MN6的栅极耦合至IX,MN4的漏极连接至MP2的栅极,MP2的漏极连接至VDDIO,源极连接至VB。
以下是关于电平向上转换电路在三个形态下的示例性操作的描述。
通常,在输入信号IN有效的情况下,IX和IXB互补,因此,MN2和MN3中的一个接通,另一个关断;MN5和MN6中的一个接通,另一个关断。因此,通常在输入信号IN有效的情况下,MP1和MP2均是关断的。
当VDDCORE不存在,换言之输入信号IN无效的情况下,IX和IXB将有可能同时为逻辑低,此时,MN2和MN3均被接通,MN5和MN6均被接通。由于MN1和MN4实际上起着电阻的作用,因此,MP1和MP2的栅极为低电平,并且MP1和MP2并接通,将VA和VB拉高至清晰定义的状态VDDIO。在一个例子中,MP1和MP2可采用弱导通的PMOS,因此不会对工作速度带来负面影响。同时,MP1和MP2几乎不吸收电流,因为它们仅仅是弱的接通。
图7示意了电平向上转换电路的真值表。该表表明,本发明实施例的电平向上转换电路不仅可以正确处理IX和IXB反相的情形,而且可以处理IX=IXB=0的情况。
图5是根据本发明另一实施例的电平向上转换电路的示意图。不同于图4电路的地方在于,图5中的三态控制部分中,场效应管MP1和MP2的栅极共同连接至同一个电路,该电路包括串联在一起的MN1、MN2、MN3。MN1的栅极和漏极相连,呈现阻抗形态;MN2和MN3的栅极分别连接IXB和IX信号。
类似于图4,当VDDCORE不存在,换言之输入信号IN无效的情况下,IX和IXB将可能为逻辑低,因此,MN2和MN3均被接通,MP1和MP2的栅极被拉低至低电平,因此将VA和VB拉高至清晰定义的状态VDDIO。由于MP1和MP2可采用弱的PMOS,因此不会对工作速度带来负面影响。
图6是根据本发明第三实施例的电平向上转换电路的示意图。不同于图5的地方在于,图6中电平向上转换电路包括若干个串联在一起的栅极和漏极互连的MN1,这些MN1相当于电阻。MN1的数量取决于VDDIO的电平和VDDCORE的电平差异。该电路有助于根据VDDIO范围,进一步减少常规工作期间(IX=0,IXB=1;IX=1,IXB=0)的静态电流消耗。通过选择MN1的恰当数量,静态电流消耗可以低至pA(e-12)范围。
图8是用于低压差分信号技术接口LVDS I/O的热插拔控制电路。当VDDCORE不存在的时候,IN=INB=0,常规电平向上转换电路可能出现PG1=PG2=0,NG1=NG2=VDDIO的情形,这意味着MP81=MP82,MN81,MN82全为接通状态,电流会从VIOx涌入VIOy或者相反。根据本发明实施例的电平向上转换电路可以避免该涌入电流,因为PG1,PG2和NG1,NG2可以具有良好定义的状态,即便VDDCORE=0v也是如此。通过设定在VDDCORE=0v的时候PG1=PG2=VDDIO,NG1=NG2=VSSIO,没有电流流入或流出VIOx(VIOy)。这将避免了热插拔(hot swap)应用中的潜在风险。
以上所述的具体实施方式,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施方式而已,并不用于限定本发明的保护范围,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (6)

1.一种电平向上转换电路,包括输入端,用于接收在第一电压电平和第二电压电平之间摆动的第一电压信号;输出端,输出在第一电压电平和第三电压电平直接摆动的第二电压信号,其中,第三电压电平大于第二电压电平;第一类型的第一场效应管(P1),第二类型的第二场效应管(P2),第二类型的第三场效应管(N1),第二类型的第四场效应管(N2),第一场效应管和第三场效应管串联在第一电压电平和第三电压电平之间,第二场效应管和第四场效应管串联在第一电压电平和第三电压电平之间,第一场效应管的栅极耦合至第一电压信号,第二场效应管耦合至第三电压信号,第三电压信号通常和第一电压信号互补,第三场效应管的栅极连接至第四场效应管的源极,第四场效应管的栅极连接至第三场效应管的源极,第三场效应管和第四场效应管中的一个的源极提供和第二电压信号相应的电压信号;其中,还包括第五场效应管(MP1)和第六场效应管(MP2)和控制电路,第五场效应管的漏极和第六场效应管的漏极连接至第三电压电平,第五场效应管的源极和第六场效应管的源极分别连接至第一场效应管的漏极和第二场效应管的漏极,控制电路在第一电压信号与第三电压信号同时为零的时候导通,在其它情况下关断。
2.如权利要求1所述的电平向上转换电路,其中控制电路包括串联的第二类型的第七场效应管(MN2)和第八场效应管(MN3),第七和第八场效应管的栅极分别耦合至第一电压信号和第三电压信号,第七场效应管的漏极耦合至第五场效应管的栅极;还包括串联的第二类型的第九场效应管(MN5)和第十场效应管(MN6),第九和第十场效应管的栅极分别耦合至第一电压信号和第三电压信号,第九场效应管的漏极耦合至第六场效应管的栅极。
3.如权利要求1所述的电平向上转换电路,其中串联的第七场效应管(MN2)和第八场效应管还包括至少一个场效应管,其漏极和栅极相连,该至少一个场效应管耦合至第五场效应管的栅极;串联的第九场效应管(MN2)和第十场效应管还包括至少一个场效应管,其漏极和栅极相连,该至少一个场效应管耦合至第六场效应管的栅极。
4.如权利要求1所述的电平向上转换电路,其中控制电路包括串联的第二类型的第七场效应管(MN2)和第八场效应管(MN3),第七和第八场效应管的栅极分别耦合至第一电压信号和第三电压信号,第七场效应管的漏极耦合至第五场效应管的栅极并且耦合至第六场效应管的栅极。
5.如权利要求1所述的电平向上转换电路,其中串联的第七场效应管(MN2)和第八场效应管还包括至少一个场效应管,其漏极和栅极相连,该至少一个场效应管耦合至第五场效应管的栅极和第六场效应管的栅极。
6.如权利要求1所述的电平向上转换电路,其中包括第十一场效应管(P3)和第十二场效应管(P4),第十一场效应管的栅极耦合至第一电压信号,源极连接至第三场效应管的栅极,漏极耦合至第三电压电平;第十二场效应管的栅极耦合至第三电压信号,源极连接至第四场效应管的栅极,漏极耦合至第三电压电平。
CN201310556719.9A 2013-11-11 2013-11-11 三模高速的电平向上转换电路 Active CN104639149B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201310556719.9A CN104639149B (zh) 2013-11-11 2013-11-11 三模高速的电平向上转换电路
US14/156,857 US9287871B2 (en) 2013-11-11 2014-01-16 Three-mode high-speed level up shifter circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310556719.9A CN104639149B (zh) 2013-11-11 2013-11-11 三模高速的电平向上转换电路

Publications (2)

Publication Number Publication Date
CN104639149A true CN104639149A (zh) 2015-05-20
CN104639149B CN104639149B (zh) 2018-03-30

Family

ID=53043289

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310556719.9A Active CN104639149B (zh) 2013-11-11 2013-11-11 三模高速的电平向上转换电路

Country Status (2)

Country Link
US (1) US9287871B2 (zh)
CN (1) CN104639149B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108712166A (zh) * 2018-02-27 2018-10-26 北京时代民芯科技有限公司 一种自适应电平转换电路
WO2018224963A1 (en) * 2017-06-08 2018-12-13 International Business Machines Corporation Dual power rail cascode driver

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050168241A1 (en) * 2004-02-04 2005-08-04 Seung-Io Kim Level shifter
US7205820B1 (en) * 2004-07-08 2007-04-17 Pmc-Sierra, Inc. Systems and methods for translation of signal levels across voltage domains
CN101047382A (zh) * 2007-03-19 2007-10-03 北京中星微电子有限公司 一种电平移动器
CN101312342A (zh) * 2007-05-23 2008-11-26 中芯国际集成电路制造(上海)有限公司 电平转换电路
CN101409549A (zh) * 2007-10-12 2009-04-15 联发科技股份有限公司 电平转换器与相关的输入/输出缓冲器
CN101741376A (zh) * 2008-11-18 2010-06-16 台湾积体电路制造股份有限公司 超低电平转换电路
CN103187963A (zh) * 2011-12-30 2013-07-03 台湾积体电路制造股份有限公司 电平移位电路和使用电平移位电路的半导体器件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7605611B2 (en) * 2007-10-24 2009-10-20 Micron Technology, Inc. Methods, devices, and systems for a high voltage tolerant buffer
US7884646B1 (en) * 2008-02-28 2011-02-08 Marvell Israel (Misl) Ltd. No stress level shifter
KR101548242B1 (ko) * 2008-07-21 2015-09-04 삼성전자주식회사 반도체 장치의 출력구동장치, 이의 동작 방법, 및 이를 포함하는 전자 처리 장치
KR101020298B1 (ko) * 2009-05-28 2011-03-07 주식회사 하이닉스반도체 레벨 시프터 및 반도체 메모리 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050168241A1 (en) * 2004-02-04 2005-08-04 Seung-Io Kim Level shifter
US7205820B1 (en) * 2004-07-08 2007-04-17 Pmc-Sierra, Inc. Systems and methods for translation of signal levels across voltage domains
CN101047382A (zh) * 2007-03-19 2007-10-03 北京中星微电子有限公司 一种电平移动器
CN101312342A (zh) * 2007-05-23 2008-11-26 中芯国际集成电路制造(上海)有限公司 电平转换电路
CN101409549A (zh) * 2007-10-12 2009-04-15 联发科技股份有限公司 电平转换器与相关的输入/输出缓冲器
CN101741376A (zh) * 2008-11-18 2010-06-16 台湾积体电路制造股份有限公司 超低电平转换电路
CN103187963A (zh) * 2011-12-30 2013-07-03 台湾积体电路制造股份有限公司 电平移位电路和使用电平移位电路的半导体器件

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018224963A1 (en) * 2017-06-08 2018-12-13 International Business Machines Corporation Dual power rail cascode driver
US10360958B2 (en) 2017-06-08 2019-07-23 International Business Machines Corporation Dual power rail cascode driver
GB2576681A (en) * 2017-06-08 2020-02-26 Ibm Dual power rail cascode driver
GB2576681B (en) * 2017-06-08 2020-06-17 Ibm Dual power rail cascode driver
CN108712166A (zh) * 2018-02-27 2018-10-26 北京时代民芯科技有限公司 一种自适应电平转换电路
CN108712166B (zh) * 2018-02-27 2022-06-28 北京时代民芯科技有限公司 一种自适应电平转换电路

Also Published As

Publication number Publication date
CN104639149B (zh) 2018-03-30
US20150130529A1 (en) 2015-05-14
US9287871B2 (en) 2016-03-15

Similar Documents

Publication Publication Date Title
CN101442307B (zh) 电平转换器
CN103856206A (zh) 从低到高逻辑电平转换电路
CN106130536B (zh) 电平转换电路及电子设备
CN104124957B (zh) 电平转换电路
CN104218940A (zh) 紧凑电平位移器
CN102324922A (zh) 低压差分信号驱动电路与数字信号传输器
CN110289848A (zh) 电压电平转换电路
CN104348473A (zh) 具有振幅伺服环的高速电平移位器
CN104901681B (zh) 一种vdd耐压cmos的2vdd电平转换电路
CN105577166B (zh) 电平移位电路和电源装置
CN104639149A (zh) 三模高速的电平向上转换电路
CN103199850B (zh) 一种低压差分信号发送器输出级驱动电路
CN206595983U (zh) 电平转换驱动电路
CN104506183A (zh) 单电压亚阈值电平转换器
CN106712765A (zh) 一种基于cmos工艺的pecl发送器接口电路
CN101741374A (zh) 无相位失真的电压电平转换器
CN203747789U (zh) Ecl耦合逻辑门电路
CN110932705A (zh) 一种电源轨切换电路
CN104410403B (zh) 双电压亚阈值电平转换器
CN214504253U (zh) 一种低输入电源幅度的电平转换电路
US11165426B1 (en) Level shifter and a method of level shifting a signal
CN108712166A (zh) 一种自适应电平转换电路
CN104270145A (zh) 一种多pdn型电流模rm逻辑电路
Sinthuja Energy efficient voltage conversion range of multiple level shifter design in multi voltage domain
CN103226538A (zh) 一种基于高速串行通讯总线驱动器的阻抗匹配电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PP01 Preservation of patent right

Effective date of registration: 20180601

Granted publication date: 20180330

PP01 Preservation of patent right
PD01 Discharge of preservation of patent

Date of cancellation: 20210601

Granted publication date: 20180330

PD01 Discharge of preservation of patent