CN203747789U - Ecl耦合逻辑门电路 - Google Patents

Abstract

本实用新型公开了一种ECL耦合逻辑门电路，包括第一或非门电路、第二或非门电路、或门电路和与门电路，所述第一或非门电路的第一输出端与所述与门电路的第一输入端连接，所述第一或非门电路的第二输出端与所述第一或门电路的第一输入端连接，所述第二或非门的第一输出端与所述与门电路的第二输入端连接，所述第二或非门的第二输出端与所述与门电路的第二输入端连接。本实用新型ECL耦合逻辑门电路具有较大的灵活性，其基本门同时具有或/或非输出，使本实用新型的逻辑功能较强，同时通过多个门电路的配合工作，使其功耗能够有一定程度上的降低。

Description

ECL耦合逻辑门电路

技术领域

本实用新型涉及一种门电路，尤其涉及一种ECL耦合逻辑门电路。

背景技术

ECL即发射极耦合逻辑电路，也称电流开关型逻辑电路，它是利用运放原理通过晶体管射极耦合实现的门电路，在所有数字电路中，它工作速度最高，其平均延迟时间tpd可小至1ns。ECL电路是由一个差分对管和一对射随器组成的，所以输入阻抗大，输出阻抗小，驱动能力强，信号检测能力高，差分输出，抗共模干扰能力强。但是由于单元门的开关管对是轮流导通的，对整个电路来讲没有“截止”状态，所以电路的功耗较大。

实用新型内容

本实用新型的目的就在于为了解决上述问题而提供一种ECL耦合逻辑门电路。

本实用新型通过以下技术方案来实现上述目的：

一种ECL耦合逻辑门电路，包括第一或非门电路、第二或非门电路、或门电路和与门电路，所述第一或非门电路的第一输出端与所述与门电路的第一输入端连接，所述第一或非门电路的第二输出端与所述第一或门电路的第一输入端连接，所述第二或非门的第一输出端与所述与门电路的第二输入端连接，所述第二或非门的第二输出端与所述与门电路的第二输入端连接。

具体的，所述第一或非门电路由第四三极管和第五三极管以及其周边的电子元件组成，所述第二或非门电路由第七三极管和第八三极管以及其周边电子元件组成，所述或门电路由第一三极管和第二三极管以及其周边电子元件组成，所述与门电路由第九三极管和第十三极管以及其周边电子元件组成。

进一步，还包括第一电阻至第八电阻、第三三极管、第六三极管和二极管，所述第一电阻的第二端分别与所述第二电阻的第一端、所述第十三极管的发射极、所述第三电阻的第一端和所述第四电阻的第一端连接，所述第一电阻的第二端分别与所述第四三极管的发射极、所述第一三极管的基极和所述第五三极管的发射极连接，所述第一三极管的发射极分别与所述第二三极管的发射极和所述第三三极管的发射极连接并接电源电压，所述第二电阻的第二端分别与所述第二三极管的基极、所述第八三极管的发射极和所述第七三极管的发射极连接，所述第一三极管的集电极和所述第二三极管的集电极连接并为所述门电路的第一输出端，所述第四三极管的发射极分别与所述第五三极管的发射极、所述第六三极管的发射极和所述第五电阻的第一端连接，所述第三电阻的第二端分别与所述第六三极管的发射极、所述第九三极管的发射极和所述第三三极管的基极连接，所述第七三极管的集电极分别与所述第八三极管的集电极、所述第六电阻的第一端和所述第九三极管的集电极连接，所述第九三极管的基极分别与所述第六三极管的基极、所述第七电阻的第一端和所述第十三极管的发射极连接，所述第四电阻的第二端分贝与所述二极管的正极和所述第十三极管的基极连接，所述第五电阻的第二端分别与所述第六电阻的第二端、所述第七电阻的第二端和所述第八电阻的第二端连接并接地，所述第三三极管的集电极为所述门电路的第二输出端，所述第四三极管的基极为所述第一或非门电路的第一输入端，所述第五三极管的基极为所述第一或非门电路的第二输入端，所述第七三极管的基极为所述第二或非门电路的第一输入端，所述第八三极管的基极为所述第二或非门的第二输入端。

本实用新型的有益效果在于：

本实用新型ECL耦合逻辑门电路具有较大的灵活性，其基本门同时具有或/或非输出，使本实用新型的逻辑功能较强，同时通过多个门电路的配合工作，使其功耗能够有一定程度上的降低。

附图说明

图1是本实用新型ECL耦合逻辑门电路的逻辑图；

图2是本实用新型ECL耦合逻辑门电路的电路图。

具体实施方式

下面结合附图对本实用新型作进一步说明：

如图1所示，本实用新型ECL耦合逻辑门电路，包括第一或非门电路、第二或非门电路、或门电路和与门电路，第一或非门电路的第一输出端与与门电路的第一输入端连接，第一或非门电路的第二输出端与第一或门电路的第一输入端连接，第二或非门的第一输出端与与门电路的第二输入端连接，第二或非门的第二输出端与与门电路的第二输入端连接。

如图2所示，第一或非门电路由第四三极管Q4和第五三极管Q5以及其周边的电子元件组成，第二或非门电路由第七三极管Q7和第八三极管Q8以及其周边电子元件组成，或门电路由第一三极管Q1和第二三极管Q2以及其周边电子元件组成，与门电路由第九三极管Q9和第十三极管Q10以及其周边电子元件组成，逻辑门电路还包括第一电阻R1至第八电阻R8、第三三极管Q3、第六三极管Q6和二极管D，第一电阻R1的第二端分别与第二电阻R2的第一端、第十三极管Q10的发射极、第三电阻R3的第一端和第四电阻R4的第一端连接，第一电阻R1的第二端分别与第四三极管Q4的发射极、第一三极管Q1的基极和第五三极管Q5的发射极连接，第一三极管Q1的发射极分别与第二三极管Q2的发射极和第三三极管Q3的发射极连接并接电源电压，第二电阻R2的第二端分别与第二三极管Q2的基极、第八三极管Q8的发射极和第七三极管Q7的发射极连接，第一三极管Q1的集电极和第二三极管Q2的集电极连接并为门电路的第一输出端，第四三极管Q4的发射极分别与第五三极管Q5的发射极、第六三极管Q6的发射极和第五电阻R5的第一端连接，第三电阻R3的第二端分别与第六三极管Q6的发射极、第九三极管Q9的发射极和第三三极管Q3的基极连接，第七三极管Q7的集电极分别与第八三极管Q8的集电极、第六电阻R6的第一端和第九三极管Q9的集电极连接，第九三极管Q9的基极分别与第六三极管Q6的基极、第七电阻R7的第一端和第十三极管Q10的发射极连接，第四电阻R4的第二端分贝与二极管D的正极和第十三极管Q10的基极连接，第五电阻R5的第二端分别与第六电阻R6的第二端、第七电阻R7的第二端和第八电阻R8的第二端连接并接地，第三三极管Q3的集电极为门电路的第二输出端，第四三极管Q4的基极为第一或非门电路的第一输入端，第五三极管Q5的基极为第一或非门电路的第二输入端，第七三极管Q7的基极为第二或非门电路的第一输入端，第八三极管Q8的基极为第二或非门的第二输入端。

本实用新型ECL耦合逻辑门电路的工作原理如下：

或非门有多个输入端，1个输出端，多输入或非门可由2输入或非门和反相器构成。只有当两个输入A和B为低电平（逻辑0）时输出为高电平（逻辑1）。也可以理解为任意输入为高电平（逻辑1），输出为低电平（逻辑0）；或门有多个输入端，一个输出端，多输入或门可由多个2输入或门构成。只要输入中有一个为高电平时（逻辑1），输出就为高电平（逻辑1）；只有当所有的输入全为低电平时，输出才为低电平；与门有多个输入端，一个输出端，当所有的输入同时为高电平（逻辑1）时，输出才为高电平，否则输出为低电平（逻辑0）。

在ECL集成电路中都是多个ECL门电路级链驱动即上级ECL门电路驱动下级ECL门电路，为保证各ECL电路都能稳定地工作,必须要求每一级的输入电平都不能比最坏的输入逻辑电平或差,而这里的输入电平也就是上一级ECL门电路的输出电平，如果这些ECL门电路完全等效就可以用统一的最坏输入逻辑电平值和最坏输出逻辑电平值来进行比较。由于这两者之间有一个差值,因此只要各个电路联结点上的干扰都小于这一差额,整个ECL电路就能正常工作。

Claims (3)

1.一种ECL耦合逻辑门电路，其特征在于：包括第一或非门电路、第二或非门电路、或门电路和与门电路，所述第一或非门电路的第一输出端与所述与门电路的第一输入端连接，所述第一或非门电路的第二输出端与所述第一或门电路的第一输入端连接，所述第二或非门的第一输出端与所述与门电路的第二输入端连接，所述第二或非门的第二输出端与所述与门电路的第二输入端连接。

2.根据权利要求1所述的ECL耦合逻辑门电路，其特征在于：所述第一或非门电路由第四三极管和第五三极管以及其周边的电子元件组成，所述第二或非门电路由第七三极管和第八三极管以及其周边电子元件组成，所述或门电路由第一三极管和第二三极管以及其周边电子元件组成，所述与门电路由第九三极管和第十三极管以及其周边电子元件组成。

3.根据权利要求1或2所述的ECL耦合逻辑门电路，其特征在于：还包括第一电阻至第八电阻、第三三极管、第六三极管和二极管，所述第一电阻的第二端分别与所述第二电阻的第一端、所述第十三极管的发射极、所述第三电阻的第一端和所述第四电阻的第一端连接，所述第一电阻的第二端分别与所述第四三极管的发射极、所述第一三极管的基极和所述第五三极管的发射极连接，所述第一三极管的发射极分别与所述第二三极管的发射极和所述第三三极管的发射极连接并接电源电压，所述第二电阻的第二端分别与所述第二三极管的基极、所述第八三极管的发射极和所述第七三极管的发射极连接，所述第一三极管的集电极和所述第二三极管的集电极连接并为所述门电路的第一输出端，所述第四三极管的发射极分别与所述第五三极管的发射极、所述第六三极管的发射极和所述第五电阻的第一端连接，所述第三电阻的第二端分别与所述第六三极管的发射极、所述第九三极管的发射极和所述第三三极管的基极连接，所述第七三极管的集电极分别与所述第八三极管的集电极、所述第六电阻的第一端和所述第九三极管的集电极连接，所述第九三极管的基极分别与所述第六三极管的基极、所述第七电阻的第一端和所述第十三极管的发射极连接，所述第四电阻的第二端分贝与所述二极管的正极和所述第十三极管的基极连接，所述第五电阻的第二端分别与所述第六电阻的第二端、所述第七电阻的第二端和所述第八电阻的第二端连接并接地，所述第三三极管的集电极为所述门电路的第二输出端，所述第四三极管的基极为所述第一或非门电路的第一输入端，所述第五三极管的基极为所述第一或非门电路的第二输入端，所述第七三极管的基极为所述第二或非门电路的第一输入端，所述第八三极管的基极为所述第二或非门的第二输入端。