CN107017874A - 半导体装置以及选择电路 - Google Patents

半导体装置以及选择电路 Download PDF

Info

Publication number
CN107017874A
CN107017874A CN201610892794.6A CN201610892794A CN107017874A CN 107017874 A CN107017874 A CN 107017874A CN 201610892794 A CN201610892794 A CN 201610892794A CN 107017874 A CN107017874 A CN 107017874A
Authority
CN
China
Prior art keywords
transistor
terminal
circuit
voltage
phase inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610892794.6A
Other languages
English (en)
Other versions
CN107017874B (zh
Inventor
长友茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of CN107017874A publication Critical patent/CN107017874A/zh
Application granted granted Critical
Publication of CN107017874B publication Critical patent/CN107017874B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356165—Bistable circuits using complementary field-effect transistors using additional transistors in the feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/36—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of semiconductors, not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)

Abstract

本发明涉及半导体装置以及选择电路。提供能够在不管电压值不同的电源的电位差的情况下确定输出信号的电平的半导体装置以及选择电路。电平移位电路（13）具备：电平移位电路，具有利用由输出电压（VDD2）的电池驱动的反相器（INV3）和反相器（INV5）来保持数据的锁存部、和基于输出电压（VDD1）发生变动的太阳能面板的电压电平来切换导通截止状态并且在为导通状态的情况下对锁存部设定与基准电位对应的数据的晶体管（Tr2）；以及复位电路，包含N型的晶体管（Tr11），所述N型的晶体管（Tr11）连接于反相器（INV5）的输出和反相器（INV3）的输入并且在太阳能面板的电压值下降为阈值电压值以下的情况下对锁存部设定与基准电位对应的数据。

Description

半导体装置以及选择电路
技术领域
本发明涉及半导体装置以及选择电路。
背景技术
在由不同的电压驱动的电路间进行信号的授受的情况下，存在在各个电路中将信号识别为高电平（以下，示出为“H”）时的阈值电压不同的情况。在这样的情况下，在各个电路之间连接对信号电平进行变换的电平移位电路。
电平移位电路为通过当例如从一个电路受理“H”的信号电平时将该信号电平变换为在另一个电路中识别为“H”的信号电平来取得信号电平的整合性的电路（例如参照专利文献1）。
现有技术文献
专利文献
专利文献1：日本特开2008-177755号公报。
发明内容
发明要解决的课题
另一方面，由于人们针对环境问题的意识的提高，所以，近年来，使用了例如太阳能面板等的可再生能源的利用受到瞩目，与此伴随地，将由太阳能面板发电的电力作为电源进行驱动的电子设备正在普及。
例如，在与便携式电话等通信设备相比功耗小的时钟或台式计算器等电子设备中，存在将太阳能面板用于电源的情况。但是，在使太阳能面板为电源的情况下，存在太阳能面板的输出电压伴随着针对太阳能面板的光的照射状况的变化而发生变动的情况。因此，在将由太阳能面板发电的电力作为电源的电子设备中，也能够使用例如锂离子电池等输出预先确定的电压的电池来驱动的情况较多。
在作为电源而并用太阳能面板和电池的电子设备中，只要由太阳能面板得到的输出电压为阈值电压以上，则将太阳能面板选择为电源，只要由太阳能面板得到的输出电压为不足阈值电压，则将电池选择为电源，由此，存在谋求电池寿命的延长的情况。
因此，在这样的电子设备中，存在如下情况：并用由如太阳能面板的输出电压那样根据设置有太阳能面板的环境发生变动的电压驱动的电路以及由如电池的输出电压那样与例如太阳能面板的输出电压相比变动少的电压驱动的电路。
即，存在如下情况：在由不同的电压驱动的电路间发生对信号电平进行变换的状况，因此，使用对信号电平进行变换的电平移位电路。
但是，关于专利文献1中的电平移位电路，公开了在不设想由如太阳能面板那样电压根据设置环境发生变动的电源驱动的电路的电平变换的情况下由分别输出预先确定的电压的数字电路用电源和模拟电路用电源驱动的电路间的电平移位电路。
此外，当一个电源的电压以接近0V的方式下降时，电源间的电位差变大，但是，在专利文献1中的电平移位电路中，未进行针对伴随着数字电路用电源与模拟电路用电源的电位差的电平移位电路的工作的讨论。
本发明是为了解决上述的问题而提出的，其目的在于提供能够在不管电压值不同的电源的电位差的情况下确定输出信号的电平的半导体装置以及选择电路。
用于解决课题的方案
为了达成上述目的，本发明的半导体装置具备：设定电路，具有利用由输出预先确定的电压的第一电源驱动的第一反相器和第二反相器来保持数据的锁存部、和基于电压值根据环境发生变动的第二电源的电压电平来切换导通截止状态并且在为导通状态的情况下对所述锁存部设定与基准电位对应的数据的第一晶体管；以及复位电路，包含N型的第二晶体管，所述N型的第二晶体管连接于所述第一反相器的输出和所述第二反相器的输入并且在所述第二电源的电压值下降为预先确定的电压值以下的情况下对所述锁存部设定与所述基准电位对应的数据。
此外，本发明的选择电路具备：所述半导体装置；选择部，连接于所述第一电源和所述第二电源以及输出与对所述锁存部设定的数据对应的信号的所述半导体装置的输出端子，基于从所述输出端子输出的信号，选择使用所述第一电源和所述第二电源之中的哪一个电源；以及输出端子，输出由所述选择部选择的电源的电压。
发明效果
起到能够在不管电压值不同的电源的电位差的情况下确定输出信号的电平这样的效果。
附图说明
图1是示出实施方式的选择电路的结构例的图。
图2是示出实施方式的电平移位（level shift）电路的一个例子的电路图。
图3是详细地示出了实施方式的电平移位电路的电路图的一个例子。
图4是示出将P型晶体管用于复位（reset）电路的情况下的电平移位电路的一个例子的电路图。
图5是示出以往的电平移位电路的一个例子的电路图。
图6是详细地示出了以往的电平移位电路的电路图的一个例子。
图7是示出以往的电平移位电路中的电位变化的一个例子的图表。
具体实施方式
以下，参照附图来详细地说明公开的技术的实施方式的一个例子。再有，存在对担负功能相同的工作的结构要素在全部附图的范围内标注相同的附图标记并适当省略重复的说明的情况。
图5是示出以往的电平移位电路83的一个例子的电路图。电平移位电路83包含输入切换信号的输入（IN）端子（以后，称为端子T4）、输出由电平移位电路83生成的输出信号的端子T5，并且，包含N型的晶体管Tr1、N型的晶体管Tr2、反相器INV1~INV4和或非电路NOR1。
在电平移位电路83中，端子T4连接于反相器INV1的输入端子，反相器INV2的输入端子连接于反相器INV1的输出端子。此外，反相器INV2的输出端子连接于或非电路NOR1的一个输入端子，并且，连接于源极端子与基准电位连接的晶体管Tr2的漏极端子。
另一方面，反相器INV1的输出端子连接于源极端子与基准电位连接并且漏极端子与或非电路NOR1的另一个输入端子和反相器INV3的输出端子连接的晶体管Tr1的栅极端子。
进而，或非电路NOR1的输出端子分别连接于晶体管Tr2的栅极端子、反相器INV3的输入端子和反相器INV4的输入端子，反相器INV4的输出端子连接于端子T5。
再有，作为一个例子，反相器INV1和反相器INV2分别由作为太阳能面板的输出电压的VDD1驱动，或非电路NOR1、反相器INV3和反相器INV4分别由作为电池的输出电压的VDD2驱动。
接着，对如上述那样连接的电平移位电路83的工作进行说明。电平移位电路83在例如输入到端子T4的切换信号为“L”的情况下从端子T5输出“L”的输出信号。此外，电平移位电路83在例如输入到端子T4的切换信号为“H”的情况下从端子T5输出“H”的输出信号。
再有，输入到电平移位电路83的端子T4的切换信号的信号电平与能够由连接于端子T5的电路识别的信号电平不同。因此，电平移位电路83将切换信号的信号电平变换为能够由连接于端子T5的电路识别的信号电平并从端子T5输出。
首先，对输入到端子T4的切换信号为“L”的情况下的电平移位电路83的工作进行说明。
在将端子T4的电位设定为“L”的情况下，接点A的电位为“H”（具体地为VDD1），接点B的电位为“L”。因此，对晶体管Tr1的栅极端子施加VDD1，晶体管Tr1导通，接点C的电位为“L”。
在如上述那样将端子T4的电位设定为“L”的情况下，或非电路NOR1中的各个输入端子的电位都为“L”，因此，接点D的电位被设定为“H”。再有，或非电路NOR1的驱动电压为VDD2，因此，在接点D的电位为“H”的情况下，该电位为VDD2。
接点D的电位被设定为“H”，由此，反相器INV3的输出端子的电位即接点C的电位被设定为“L”，另一方面，晶体管Tr2导通，接点B的电位被固定为“L”。
因此，通过利用或非电路NOR1和反相器INV3的锁存电路将接点B和接点C的电位保持为“L”的状态并且将接点D的电位保持为“H”的状态，因此，从端子T5输出“L”。
另一方面，在输入到端子T4的切换信号为“H”的情况下，接点A的电位为“L”，接点B的电位为“H”（具体地为VDD1）。在该情况下，对晶体管Tr1的栅极端子施加与“L”对应的电位，因此，晶体管Tr1为截止状态。
只要或非电路NOR1的一个输入端子的电位为“H”，则或非电路NOR1的输出端子的电位即接点D的电位为“L”，但是，如已经说明那样，接点B的电位为“H”，因此，接点D的电位为“L”。因此，晶体管Tr2为截止状态，并且，反相器INV3的输出端子的电位即接点C的电位被设定为“H”。
即，通过利用或非电路NOR1和反相器INV3的锁存电路将接点B和接点C的电位保持为“H”的状态并且将接点D的电位保持为“L”的状态，因此，从端子T5输出“H”。
因此，太阳能面板的输出电压VDD1下降为不能使反相器INV1和INV2驱动的程度（例如，0.5V以下），即使反相器INV1和INV2的输出信号电平为不定状态即高阻抗状态，电平移位电路83也具有将“H”或“L”的逻辑值保持为数据的锁存电路，因此，能够从端子T5输出与由锁存电路保持的逻辑值对应的输出信号。
另一方面，根据近来年的电子设备中的驱动时间的提高等的需要，对于电子设备的电池，应用与其他的化学电池例如镍氢电池等相比能量密度高且充放电寿命长的锂离子电池的情景增加。
但是，锂离子电池的输出电压为约3.6V，镍氢电池的输出电压为约1.2V，因此，伴随着使用了锂离子电池的电池的普及，出现电池的输出电压VDD2与太阳能面板的输出电压VDD1的电位差变大的趋势。
然后，当VDD1与VDD2的电位差变大而产生差距为例如约2V以上电位差时，由于由VDD2驱动的或非电路NOR1与VDD1的电位差，或非电路NOR1不进行工作，在电平移位电路83中，存在发生不能从端子T5输出与切换信号对应的输出信号的状况的情况。因此，在以后，使用图6对该状况发生的原因进行说明。
图6所示的电平移位电路83为通过晶体管示出了图5的反相器INV2、INV3和或非电路NOR1的内部电路的电路，为与图5所示的电平移位电路83等效的电路。
具体地，将N型的晶体管Tr3和P型的晶体管Tr4的栅极端子彼此连接来形成反相器INV2的输入端子，并且，将晶体管Tr3和晶体管Tr4的漏极端子彼此连接来形成反相器INV2的输出端子。此时，晶体管Tr3的源极端子连接于基准电位，将VDD1与晶体管Tr4的源极端子连接。
此外，关于反相器INV3，也与反相器INV2同样地将N型的晶体管Tr5和P型的晶体管Tr6的栅极端子彼此连接来形成反相器INV3的输入端子，并且，将晶体管Tr5和晶体管Tr6的漏极端子彼此连接来形成反相器INV3的输出端子。此时，晶体管Tr5的源极端子连接于基准电位，将VDD2与晶体管Tr6的源极端子连接。
进而，将P型的晶体管Tr7和N型的晶体管Tr9的栅极端子彼此连接来形成连接于反相器INV2的输出端子的或非电路NOR1的一个输入端子，并且，将P型的晶体管Tr8和N型的晶体管Tr10的栅极端子彼此连接来形成连接于反相器INV3的输出端子的或非电路NOR1的另一个输入端子。进而，将晶体管Tr7的漏极端子与晶体管Tr8的源极端子连接，另一方面，将晶体管Tr8、晶体管Tr9和晶体管Tr10的漏极端子彼此分别连接来形成或非电路NOR1的输出端子。此时，晶体管Tr9和晶体管Tr10的各个源极端子连接于基准电位，将VDD2与晶体管Tr7的源极端子连接。
以后，使用图6和示出了伴随着时间的经过的端子T4、T5和接点A~D处的各电位的变化的一个例子的图7的电位变化图表来对输入到端子T4的切换信号从“L”变化为“H”的情况下的电平移位电路83的工作详细地进行说明。
如已经说明那样，在输入到端子T4的切换信号为“L”的情况下，接点D的电位为“H”，因此，晶体管Tr2导通，接点B的电位被设定为“L”。在该状态下，当输入到端子T4的切换信号为“H”即被设定为VDD1时，接点B的电位也想要上升到VDD1。
但是，在该时间点接点B的电位被设定为“L”，因此，关于接点B的电位，不是在输入到端子T4的切换信号被设定为“H”的定时上升到VDD1，而是一边晶体管Tr4流入比晶体管Tr2的引入电流I1大的源极电流I2一边逐渐地接近VDD1（参照图7的接点B的电位变化图表）。
再有，为了晶体管Tr4流入比晶体管Tr2的引入电流I1大的源极电流I2来将接点B的电位提高为VDD1，例如需要使晶体管Tr4的栅极宽度变长而使在晶体管Tr4中流动的源极电流I2变大。因此，晶体管Tr4的芯片尺寸（面积）即晶体管Tr4的大小处于比其他的P型晶体管大的趋势。
然后，在时刻t1，当接点B的电位为预先确定的电位以上时，晶体管Tr9导通，想要将接点D的电位降低到“L”。
但是，由于在该时间点晶体管Tr7和Tr8都导通而将接点D的电位提高为VDD2（参照图7的接点D的电位变化图表），所以，接点D的电位不是在时刻t1的定时变为基准电位，而是通过晶体管Tr9流入比晶体管Tr7的源极电流I3大的流入电流I4，从而逐渐地接近基准电位（参照图7的接点D的电位变化图表）。
此时，伴随着接点D的电位的下降，晶体管Tr6开始导通，接点C的电位开始从基准电位逐渐地上升到VDD2（参照图7的接点C的电位变化图表）。
然后，当在接点C的电位为预先确定的电位以上的定时晶体管Tr10开始导通时，进而，引入晶体管Tr7的源极电流I3，接点D的电位逐渐接近基准电位。
然后，当接点D的电位变为预先确定的电位以下而晶体管Tr2截止时，接点B的电位被提高为VDD1，并且，反相器INV3的输出变为“H”，接点C的电位被提高到VDD2。因此，晶体管Tr10变为导通状态，接点D的电位被设定为基准电位。
像这样做，接点C和接点D的电位分别确定，输入到端子T4的切换信号从“L”变化为“H”的情况下的电平移位电路83的工作结束。
但是，在VDD1与VDD2的电位差变大例如VDD1与VDD2的电位差为固定的电位以上的情况下，存在不能通过VDD1的电位来使晶体管Tr7截止的情况，而且，存在发生在晶体管Tr9中不能充分地流入晶体管Tr7的源极电流I3而不能将接点D的电位设定为基准电位的状况的情况。作为结果，发生电平移位电路83不能将与切换信号对应的输出信号从端子T5输出的状况。
此外，为了在假设或非电路NOR1所包含的晶体管Tr7、Tr8和Tr9导通的状态下将接点D的电位降低到基准电位，需要将比晶体管Tr7的源极电流I3大的电流流入到晶体管Tr9中。
为此，需要使晶体管Tr9的栅极宽度变长而使在晶体管Tr9中流动的电流I4大。因此，在该情况下，晶体管Tr9的大小处于比其他的N型晶体管大的趋势。
在一个电源为输出电压根据设置环境发生变动的太阳能面板而另一个电源为使用了与例如镍氢电池等相比输出电压高的锂离子电池的电池的情况下，容易发生彼此的电源的电位差为固定的电位以上的状况。因此，在以往的电平移位电路83中，存在发生不能将与切换信号对应的输出信号从端子T5输出的状况的情况。
再有，存在将伴随着输入到端子T4的切换信号的变化而在例如接点B、接点D处出现的“H”的信号电平与“L”的信号电平冲突的状况称为“电流的碰撞”的情况。
在以后，对能够在不管电压值不同的电源的电压差的情况下确定输出信号的电平的电平移位电路进行说明。再有，在该说明中，关于与在上述说明的内容重复的部分，省略说明。
图1是示出本实施方式的包含电平移位电路13的选择电路10的一个例子的功能框图。
选择电路10例如从多个电源之中基于各电源的电压状况来选择使用的电源，将从所选择的电源输出的电压向其他的电路供给。
选择电路10包含切换电路81、内部电路12、电平移位电路13和端子T1~T3。
在端子T1连接有输出例如预先确定的电压VDD2的未图示的电池，并且，在端子T2连接有输出电压VDD1例如根据设置环境发生变动的未图示的太阳能面板。
切换电路81与端子T1和端子T2连接，并且，进而，与端子T3、内部电路12和电平移位电路13连接。
切换电路81基于后述的电平移位电路13的输出信号来选择通过端子T1从电池输出的电压VDD2或通过端子T2从太阳能面板输出的电压VDD1的任一个，将所选择的电源的电压向内部电路12和端子T3输出。
从端子T3输出的电源的电压经由例如一端被接地的电容器C1作为电源向能够利用太阳能面板或电池的电子设备等负载供给。再有，电容器C1为除去叠加于从端子T3输出的电压的噪声的旁路电容器（bypass capacitor）。
另一方面，内部电路12与端子T2、切换电路81和电平移位电路13连接。内部电路12被由切换电路81选择的电压驱动，对例如从端子T2供给的太阳能面板的电压VDD1进行监视，在电压VDD1下降到阈值电压以下的情况下，生成将电源切换为电池的切换信号，并且，在太阳能面板的电压VDD1超过阈值电压的情况下，生成将电源切换为太阳能面板的切换信号，通过连接线14将该切换信号向后述的电平移位电路13的输入端子输出。
再有，作为一个例子，本实施方式中的太阳能面板的额定电压值为约4V，但是，对太阳能面板的额定电压值没有限制，当然也可以为约4V以外。
此外，内部电路12对连接于端子T2的太阳能面板的电压VDD1进行监视，在VDD1为1V以下的情况下，强制性地将复位（RESET）信号设定为“H”并向电平移位电路13输出。
因此，关于内部电路12和电平移位电路13，除了将内部电路12与电平移位电路13的输入端子（T4端子）连接的连接线14之外，还通过将内部电路12与后述的电平移位电路13的复位端子连接的连接线15进一步连接。内部电路12通过连接线15将复位信号向电平移位电路13输出。
再有，在此，作为一个例子，将复位信号中的“H”的信号电平说明为1V，但是，复位信号中的“H”的信号电平并不限定于1V，也可以设定为其他的电位。
电平移位电路13连接于切换电路81和内部电路12，生成与从内部电路12受理的切换信号对应的输出信号，将所生成的输出信号向切换电路81输出，由此，使切换电路81选择电池和太阳能面板的任一个的电源，切换向连接于端子T3的负载供给电压的电源。
在此，内部电路12输出的切换信号的信号电平与能够由切换电路81识别的信号电平不同。因此，电平移位电路13将切换信号的信号电平变换为能够由切换电路81识别的信号电平并向切换电路81输出。再有，为了方便说明，在图1中省略了电平移位电路13的驱动电源，但是，电平移位电路13由电池和太阳能面板的电源驱动。
内部电路12连接于端子T2，对连接于端子T2的太阳能面板的电压（即，VDD1）进行监视，在VDD1为1V以下的情况下，强制性地将复位信号设定为“H”并向电平移位电路13输出。
因此，关于内部电路12和电平移位电路13，除了将内部电路12与电平移位电路13的输入端子（T4端子）连接的连接线14之外，还通过将内部电路12与后述的电平移位电路13的复位端子连接的连接线15进一步连接。内部电路12通过连接线15将复位信号向电平移位电路13输出。
再有，在此，作为一个例子，将复位信号中的“H”的信号电平说明为1V，但是，复位信号中的“H”的信号电平并不限定于1V，也可以设定为其他的电位。
图2是示出选择电路10所包含的电平移位电路13的一个例子的电路图。电平移位电路13包含端子T4、端子T5和输入来自内部电路12的复位信号的复位端子（以后，称为端子T6），并且，包含作为N型的晶体管的晶体管Tr1、晶体管Tr2和晶体管Tr11、以及反相器INV1~INV5。
图2所示的电平移位电路13与图5所示的以往的电平移位电路83不同之处在于，将或非电路NOR1替换为反相器INV5，通过反相器INV3和反相器INV5形成锁存电路。伴随着该替换，将反相器INV5的输入端子与反相器INV3的输出端子和晶体管Tr1的漏极端子连接。此外，将反相器INV5的输出端子不连接于晶体管Tr2的栅极端子而连接于漏极端子，代替地，将反相器INV2的输出端子连接于Tr2的栅极端子。
进而，在电平移位电路13中，新追加了栅极端子连接于端子T6、漏极端子连接于接点D、源极端子连接于基准电位的晶体管Tr11。
再有，作为一个例子，反相器INV1、INV2分别由作为太阳能面板的输出电压的VDD1驱动，反相器INV3~INV5分别由作为电池的输出电压的VDD2驱动。
接着，对如上述那样连接的电平移位电路13的工作进行说明。电平移位电路13与电平移位电路83同样地，在例如输入到端子T4的切换信号为“L”的情况下，从端子T5输出“L”的输出信号，由此，以将电池选择为向负载供给电压的电源的方式控制切换电路81。此外，电平移位电路13在例如输入到端子T4的切换信号为“H”的情况下，从端子T5输出“H”的输出信号，由此，以将太阳能面板选择为向负载供给电压的电源的方式控制切换电路81。
首先，对输入到端子T4的切换信号为“L”的情况下的电平移位电路13的工作进行说明。在此，端子T6的信号电平被设定为“L”即基准电位，Tr11处于截止状态。
在端子T4的电位被设定为“L”的情况下，接点A的电位为“H”（具体地为VDD1），晶体管Tr1导通，接点C的电位为“L”。因此，由于反相器INV5的输入端子被设定为基准电位，所以，晶体管Tr13导通，接点D的电位被设定为“H”。再有，反相器INV5的驱动电压为VDD2，因此，具体地，在接点D的电位为“H”的情况下，该电位为VDD2。
另一方面，晶体管Tr2的栅极端子B1的信号电平为“L”，因此，晶体管Tr2截止。因此，接点D的电位在不下降的情况下以“H”稳定。
像这样，反相器INV3的输入端子的电位被设定为“H”，由此，反相器INV3的输出端子的电位即接点C的电位为“L”。
即，通过利用反相器INV3和反相器INV5的锁存电路将接点C的电位保持为“L”的状态并且将接点D的电位保持为“H”的状态，由此，从端子T5输出“L”的电位。
接着，使用图3来对输入到端子T4的切换信号从“L”变化为“H”的情况下的电平移位电路13的工作进行说明。
图3所示的电平移位电路13为通过晶体管示出了图2的反相器INV2、INV3和INV5的内部电路的电路，为与图2所示的电平移位电路13等效的电路。
具体地，将N型的晶体管Tr12和P型的晶体管Tr13的栅极端子彼此连接来形成反相器INV5的输入端子，并且，将晶体管Tr12和晶体管Tr13的漏极端子彼此连接来形成反相器INV5的输出端子。此时，晶体管Tr12的源极端子连接于基准电位，将VDD2连接于晶体管Tr13的源极端子。
此外，反相器INV2、INV3也如已经在图6中说明那样通过组合N型的晶体管和P型的晶体管来构成内部电路。
在输入到端子T4的切换信号从“L”变化为“H”的情况下，接点A的电位为“L”，晶体管Tr1截止，并且，晶体管Tr2的栅极端子B1的信号电平被设定为“H”（具体地为VDD1）。
因此，当晶体管Tr2导通而开始在晶体管Tr2中引入比晶体管Tr13的源极电流I5大的引入电流I1时，接点D的电位下降。然后，当接点D的电位变为反相器INV3的阈值电压以下时，晶体管Tr6导通。通过该工作，接点C的电位被设定为“H”即VDD2，反相器INV5的晶体管Tr12导通，并且，晶体管Tr13截止。因此，接点D的电位被设定为基准电位，由此，通过利用反相器INV3和反相器INV5的锁存电路将接点C的电位保持为“H”的状态并且将接点D的电位保持为“L”的状态，从端子T5输出“H”的电位。
再有，为了晶体管Tr2流入比晶体管Tr13的源极电流I5大的引入电流I1来将接点D的电位降低为基准电位，需要例如使晶体管Tr2的栅极宽度变长来使在晶体管Tr2中流动的引入电流I1变大。因此，优选的是，使晶体管Tr2的大小比晶体管Tr13大约2倍以上。
像这样做，接点C和接点D的电位分别确定，输入到端子T4的切换信号从“L”变化为“H”的情况下的电平移位电路13的工作结束。
在图5所示的电平移位电路83的锁存电路中，存在对或非电路NOR1中的一个输入端子施加VDD1来作为“H”的信号电平的情况，但是，在电平移位电路13的锁存电路中，对反相器INV3、INV5的哪一个输入端子都不施加VDD1而施加VDD2来作为“H”的信号电平。
因此，电平移位电路13能够在不管VDD1与VDD2的电位差的情况下对构成锁存电路的各晶体管的导通截止状态进行控制。再有，通过晶体管Tr2的导通在锁存电路的接点D设定“L”的数据，因此，包含晶体管Tr2和锁存电路的电路也为数据的设定电路的一个例子。
接着，对考虑了VDD1下降变为1V以下而反相器INV1和INV2的输出信号电平为不定状态的可能性的情况下的电平移位电路13的工作进行说明。
在该情况下，利用内部电路12将电平移位电路13的端子T6强制性地设定为“H”，晶体管Tr11导通。然后，与输入到端子T4的切换信号从“L”变化为“H”的情况下的工作同样地，由于Tr11的导通，接点D的电位开始下降，晶体管Tr6和晶体管Tr12分别导通，由此，接点C的电位以“H”的状态稳定，接点D的电位以“L”的状态稳定。因此，从端子T5输出的信号电平被设定为“H”。
根据以上，在端子T6设定“H”的情况下，晶体管Tr11将端子T5的输出强制性地设定为“H”，作为将向负载供给电压的电源切换为电池的复位电路进行工作。
再有，对晶体管Tr11的栅极端子施加的“H”的信号电平作为一个例子被固定为1V，因此，即使逻辑值为相同的“H”，也存在比向晶体管Tr2的栅极端子B1输入的“H”的信号电平即VDD1低的情况。
因此，为了晶体管Tr11流入比晶体管Tr13的源极电流I5大的引入电流来将接点D的电位降低为基准电位，需要例如使Tr11的栅极宽度比晶体管Tr2的栅极宽度长而与晶体管Tr2相比流入更多的电流。因此，晶体管Tr11的大小为与晶体管Tr2相比约2倍以上的大小。
此外，在电平移位电路13中，将N型的晶体管用作晶体管Tr11。使用图4所记载的将P型的晶体管用作晶体管Tr11的电平移位电路13A的例子来说明作为晶体管Tr11不是使用P型的晶体管而是使用N型的晶体管牵涉到电路面积的减少而更优选。
在图4的电平移位电路13A中，使用与图3的晶体管Tr11对应的P型的晶体管Tr11A。
在电平移位电路13A中，例如，端子T6连接于后述的电平移位器（level shifter）16的输入端子，电平移位器16的输出端子连接于反相器INV6的输入端子。进而，反相器INV6的输出端子连接于晶体管Tr11A的栅极端子。
由反相器INV3和反相器INV5构成的锁存电路的输入端子处的“H”的信号电平为VDD2，因此，VDD2连接于晶体管Tr11A的源极端子，另一方面，漏极端子连接于接点C。通过晶体管Tr11A的漏极端子连接于接点C，从而在Tr11A导通的情况下接点C的信号电平被设定为“H（=VDD2）”，Tr12通过该信号电平导通，由此，接点D的电位为“L”。因此，从端子T5输出的信号电平被设定为“H”，能够得到与图3所示的电平移位电路13同样的输出结果。
但是，为了使晶体管Tr11A截止，需要对晶体管Tr11A的栅极端子施加VDD2。因此，在电平移位电路13A中，需要将向端子T6输入的VDD1的信号电平变换为VDD2的信号电平的电平移位器16。
即，在使电平移位电路13的晶体管Tr11为P型的晶体管的情况下，在电平移位电路13中另外需要电平移位器16，因此，与将N型的晶体管用作晶体管Tr11的情况相比，电平移位电路13的大小变大。
此外，在比较了电子的迁移率和空穴（hole）的迁移率的情况下，空穴的迁移率比电子的迁移率小，因此，为了在漏极源极间流动相同的电流，需要P型的晶体管比N型的晶体管大约2倍左右。
因此，在使电平移位电路13的晶体管Tr11为P型的晶体管的情况下，与使用N型的晶体管的情况相比，电平移位电路13的大小进一步变大。
根据以上的理由，对于电平移位电路13的晶体管Tr11，使用N型的晶体管。
像这样，关于本实施方式的电平移位电路13，不是使用如太阳能面板的输出电压那样发生变动的电压VDD1而是使用与反相器INV3、INV5的驱动电压相同的电压VDD2来作为向由反相器INV3、INV5构成的锁存电路输入的信号电平。
因此，电平移位电路13能够在不管VDD1与VDD2的电位差的情况下对构成锁存电路的各晶体管的导通截止状态进行控制，确定端子T5处的输出信号的电平。
此外，电平移位电路13如前述那样具备包含晶体管Tr11的复位电路。因此，即使在太阳能面板的输出电压下降而由太阳能面板的电压驱动的设备例如INV1等处于高阻抗状态的情况下，也能够使用复位电路对锁存电路设定基准电位，能够将向负载供给电压的电源从太阳能面板切换为电池。
此外，在切换信号从“L”变化为“H”的情况下，在以往的电平移位电路83中，发生2次电流的碰撞，与此相对地，在电平移位电路13中，将电流的碰撞抑制为1次。
具体地，在图6的电平移位电路83中，发生由接点B处的晶体管Tr4的源极电流I2和晶体管Tr2的引入电流I1造成的电流的碰撞以及由接点D处的晶体管Tr7的源极电流I3和晶体管Tr9的流入电流I4造成的电流的碰撞。
与此相对地，在图3的电平移位电路13中，仅在接点D发生由晶体管Tr2的源极电流I5和晶体管Tr13的引入电流I1造成的电流的碰撞。
即，对于电流的碰撞，在N型的晶体管中引入更多的引入电流，因此，在电平移位电路83中，需要使晶体管Tr2和晶体管Tr9这2个晶体管的大小分别比其他的同一类型的晶体管大，但是，在电平移位电路13中，只要使晶体管Tr2的大小比晶体管Tr13大就可。
因此，能够使电平移位电路13的大小比电平移位电路83的大小小。
此外，在电平移位电路13中，将图6的电平移位电路83的或非电路NOR1替换为INV5，因此，即使追加作为复位电路进行工作的晶体管Tr11，与电平移位电路83相比也能够削减1个P型的晶体管的数量。
因此，能够使电平移位电路13的大小比电平移位电路83的大小更小。
此外，电平移位电路13在使用晶体管Tr2或晶体管Tr11对锁存电路设定信号电平的情况下，设定作为在太阳能面板和电池中分别共同的电位的基准电位。因此，在对锁存电路设定信号电平的情况下，与使用如VDD1或VDD2那样不同的电位混合的“H”的信号电平的情况相比，电平移位电路13的结构单纯。
以上，使用实施方式说明了本发明，但是，本发明的技术的范围并不限定于上述的实施方式所记载的范围。能够在不偏离发明的主旨的范围内对上述的实施方式施加多种多样的变更或改良，施加该变更或改良后的方式也被包含在本发明的技术的范围中。
例如，在上述中，作为一个例子，关于端子T4~T6，说明为电平移位电路13的内部端子，但是，端子T4~T6的安装处并不限于此，也可以设置于电平移位电路13的外部。
附图标记的说明
10（80）…选择电路、12…内部电路、13（13A、83）…电平移位电路、14（15）…连接线、16…电平移位器、81…切换电路、INV1~INV6…反相器、NOR1…或非电路、T1~T6…端子、Tr1~Tr13…晶体管、VDD1…太阳能面板的输出电压、VDD2…电池的输出电压。

Claims (4)

1.一种半导体装置，其中，具备：
设定电路，具有利用由输出预先确定的电压的第一电源驱动的第一反相器和第二反相器来保持数据的锁存部、和基于电压值根据环境发生变动的第二电源的电压电平来切换导通截止状态并且在为导通状态的情况下对所述锁存部设定与基准电位对应的数据的第一晶体管；以及
复位电路，包含N型的第二晶体管，所述N型的第二晶体管连接于所述第一反相器的输出和所述第二反相器的输入并且在所述第二电源的电压值下降为预先确定的电压值以下的情况下对所述锁存部设定与所述基准电位对应的数据。
2.根据权利要求1所述的半导体装置，其中，
所述第一晶体管的大小比所述第一反相器所包含的P型晶体管的大小大。
3.根据权利要求1或权利要求2所述的半导体装置，其中，
所述第二晶体管的大小比所述第一晶体管的大小大。
4.一种选择电路，其中，具备：
根据权利要求1~权利要求3的任一项所述的半导体装置；
选择部，连接于所述第一电源和所述第二电源以及输出与对所述锁存部设定的数据对应的信号的所述半导体装置的输出端子，基于从所述输出端子输出的信号，选择使用所述第一电源和所述第二电源之中的哪一个电源；以及
输出端子，输出由所述选择部选择的电源的电压。
CN201610892794.6A 2015-10-13 2016-10-13 半导体装置以及选择电路 Active CN107017874B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015202223A JP6666105B2 (ja) 2015-10-13 2015-10-13 半導体装置および選択回路
JP2015-202223 2015-10-13

Publications (2)

Publication Number Publication Date
CN107017874A true CN107017874A (zh) 2017-08-04
CN107017874B CN107017874B (zh) 2022-05-13

Family

ID=58500158

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610892794.6A Active CN107017874B (zh) 2015-10-13 2016-10-13 半导体装置以及选择电路

Country Status (3)

Country Link
US (1) US9831878B2 (zh)
JP (1) JP6666105B2 (zh)
CN (1) CN107017874B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112602334A (zh) * 2018-08-31 2021-04-02 株式会社半导体能源研究所 半导体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6915253B2 (ja) * 2016-09-30 2021-08-04 ヤマハ株式会社 制御装置、制御方法およびプログラム

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10320985A (ja) * 1997-05-20 1998-12-04 Nec Corp 不揮発性半導体記憶装置
JP2000068819A (ja) * 1998-08-20 2000-03-03 Toshiba Corp カウンタ回路、２分周論理回路及びクロック信号供給回路
JP2001168686A (ja) * 1999-12-03 2001-06-22 Sony Corp ラッチ回路
CN1622463A (zh) * 2003-11-28 2005-06-01 松下电器产业株式会社 电平移位电路
US20070280403A1 (en) * 2006-05-12 2007-12-06 Hynix Semiconductor Inc. Counter outputting count signal having random count value
US20080231340A1 (en) * 2007-03-20 2008-09-25 Denso Corporation Level shift circuit
US20090212842A1 (en) * 2008-02-26 2009-08-27 Illegems Paul F Level Shifter with Memory Interfacing Two Supply Domains
US20100123478A1 (en) * 2008-11-17 2010-05-20 Sanken Electric Co., Ltd. Level shift circuit
JP2012039693A (ja) * 2010-08-04 2012-02-23 Lapis Semiconductor Co Ltd 電源切替回路
CN103081361A (zh) * 2010-09-02 2013-05-01 夏普株式会社 信号处理电路、逆变器电路、缓冲电路、电平移位器、触发器、驱动电路、显示装置
CN103141028A (zh) * 2010-09-30 2013-06-05 富士电机株式会社 电平移动电路
CN104094525A (zh) * 2012-04-02 2014-10-08 富士电机株式会社 半导体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7002371B2 (en) * 2003-12-29 2006-02-21 Freescale Semiconductor, Inc. Level shifter
JP2008177755A (ja) 2007-01-17 2008-07-31 Rohm Co Ltd レベルシフト回路およびそれを用いた半導体装置
FR2982701B1 (fr) * 2011-11-16 2014-01-03 St Microelectronics Crolles 2 Dispositif memoire

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10320985A (ja) * 1997-05-20 1998-12-04 Nec Corp 不揮発性半導体記憶装置
JP2000068819A (ja) * 1998-08-20 2000-03-03 Toshiba Corp カウンタ回路、２分周論理回路及びクロック信号供給回路
JP2001168686A (ja) * 1999-12-03 2001-06-22 Sony Corp ラッチ回路
CN1622463A (zh) * 2003-11-28 2005-06-01 松下电器产业株式会社 电平移位电路
US20070280403A1 (en) * 2006-05-12 2007-12-06 Hynix Semiconductor Inc. Counter outputting count signal having random count value
US20080231340A1 (en) * 2007-03-20 2008-09-25 Denso Corporation Level shift circuit
US20090212842A1 (en) * 2008-02-26 2009-08-27 Illegems Paul F Level Shifter with Memory Interfacing Two Supply Domains
US20100123478A1 (en) * 2008-11-17 2010-05-20 Sanken Electric Co., Ltd. Level shift circuit
JP2012039693A (ja) * 2010-08-04 2012-02-23 Lapis Semiconductor Co Ltd 電源切替回路
CN103081361A (zh) * 2010-09-02 2013-05-01 夏普株式会社 信号处理电路、逆变器电路、缓冲电路、电平移位器、触发器、驱动电路、显示装置
CN103141028A (zh) * 2010-09-30 2013-06-05 富士电机株式会社 电平移动电路
CN104094525A (zh) * 2012-04-02 2014-10-08 富士电机株式会社 半导体装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
MANOP CHUMKASEAN: "Simple CCO Using CCIIs and S-R Latch and Its Application", 《2009 FOURTH INTERNATIONAL CONFERENCE ON INNOVATIVE COMPUTING, INFORMATION AND CONTROL (ICICIC)》 *
姚远: "全差分高速低电压锁存比较器的设计", 《电子测量技术》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112602334A (zh) * 2018-08-31 2021-04-02 株式会社半导体能源研究所 半导体装置
CN112602334B (zh) * 2018-08-31 2022-09-13 株式会社半导体能源研究所 半导体装置
US11510002B2 (en) 2018-08-31 2022-11-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
JP2017076840A (ja) 2017-04-20
CN107017874B (zh) 2022-05-13
JP6666105B2 (ja) 2020-03-13
US20170104488A1 (en) 2017-04-13
US9831878B2 (en) 2017-11-28

Similar Documents

Publication Publication Date Title
CN101860188B (zh) 开关电源电路
CN105609069B (zh) 电平转换电路、驱动电路和显示装置
JP2014158250A (ja) プログラマブルロジックデバイス及び半導体装置
CN109427277B (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN103259521A (zh) 具有低输入电压转宽范围高输出电压的高速电平切换器
JP5198309B2 (ja) レベルシフタ回路
CN100589324C (zh) 电压选择电路
CN105099173B (zh) 充电泵
CN101505094B (zh) 一种便携式设备的电源模块
CN102709306A (zh) 基于忆阻器和晶体管的存储器及实现多阻态的方法
CN106921284A (zh) 一种mosfet浮动驱动电路
JP2012105525A (ja) バッテリー制御回路
CN107017874A (zh) 半导体装置以及选择电路
CN106849937A (zh) 一种电平转换电路
CN108028652A (zh) 功率门控器件及方法
CN109327211A (zh) 负载开关及其开关方法
CN103246209A (zh) 电源管理系统
WO2008056559A1 (en) Semiconductor integrated circuit
CN108336991A (zh) 电平移位电路
CN1855311B (zh) 移位寄存器,显示器件和电子设备
CN203590028U (zh) 一种电荷泵装置及使用该装置的电源管理电路
CN106712497B (zh) 一种交叉耦合电荷泵
CN105850043A (zh) 半导体集成电路、锁存电路以及触发器
TW200913485A (en) Input cell, output cell and input/output device
JP2012044696A (ja) リーク電流低減回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant