JP6666105B2 - 半導体装置および選択回路 - Google Patents

半導体装置および選択回路 Download PDF

Info

Publication number
JP6666105B2
JP6666105B2 JP2015202223A JP2015202223A JP6666105B2 JP 6666105 B2 JP6666105 B2 JP 6666105B2 JP 2015202223 A JP2015202223 A JP 2015202223A JP 2015202223 A JP2015202223 A JP 2015202223A JP 6666105 B2 JP6666105 B2 JP 6666105B2
Authority
JP
Japan
Prior art keywords
transistor
circuit
terminal
potential
level shift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015202223A
Other languages
English (en)
Other versions
JP2017076840A (ja
Inventor
茂 長友
茂 長友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2015202223A priority Critical patent/JP6666105B2/ja
Priority to US15/291,677 priority patent/US9831878B2/en
Priority to CN201610892794.6A priority patent/CN107017874B/zh
Publication of JP2017076840A publication Critical patent/JP2017076840A/ja
Application granted granted Critical
Publication of JP6666105B2 publication Critical patent/JP6666105B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356165—Bistable circuits using complementary field-effect transistors using additional transistors in the feedback circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/36—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of semiconductors, not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Description

本発明は、半導体装置および選択回路に関するものである。
異なる電圧で駆動する回路間で信号の受け渡しを行う場合、各々の回路で信号をハイレベル（以下、“Ｈ”と示す）と認識する際の閾値電圧が異なる場合がある。こうした場合、各々の回路の間に信号レベルを変換するレベルシフト回路が接続される。
レベルシフト回路は、例えば一方の回路から“Ｈ”の信号レベルを受け付けると、当該信号レベルを他方の回路において“Ｈ”と認識される信号レベルに変換することで、信号レベルの整合性をとる回路である（例えば特許文献１参照）。
特開２００８−１７７７５５号公報
一方、人々の環境問題に対する意識の向上から、近年、例えば太陽光パネル等を用いた再生可能エネルギーの利用が注目を浴びており、これに伴い、太陽光パネルで発電された電力を電源として駆動する電子機器が普及しつつある。
例えば、携帯電話等の通信機器に比べて消費電流が小さい時計または電卓等の電子機器では、電源に太陽光パネルが用いられることがある。しかし、太陽光パネルを電源とした場合、太陽光パネルに対する光の照射状況の変化に伴って、太陽光パネルの出力電圧が変動する場合がある。したがって、太陽光パネルで発電された電力を電源とする電子機器では、例えばリチウムイオン電池等の予め定められた電圧を出力するバッテリでも駆動可能である場合が多い。
電源として太陽光パネルとバッテリを併用する電子機器では、太陽光パネルによる出力電圧が閾値電圧以上であれば、太陽光パネルを電源として選択し、太陽光パネルによる出力電圧が閾値電圧未満であれば、バッテリを電源として選択することで、バッテリ寿命の延長を図ることがある。
したがって、こうした電子機器では、太陽光パネルの出力電圧のように、太陽光パネルを設置した環境によって変動する電圧で駆動される回路と、バッテリの出力電圧のように、例えば太陽光パネルの出力電圧に比べて変動が少ない電圧で駆動される回路が併用されることがある。
すなわち、異なる電圧で駆動する回路間で信号レベルを変換する状況が発生することがあるため、信号レベルを変換するレベルシフト回路が用いられる。
しかしながら、特許文献１におけるレベルシフト回路は、太陽光パネルのように、設置環境によって電圧が変動する電源で駆動される回路のレベル変換を想定しておらず、予め定められた電圧をそれぞれ出力するデジタル回路用電源とアナログ回路用電源で駆動される回路間のレベルシフト回路を開示するものである。
また、一方の電源の電圧が０Ｖに近づくように低下すると電源間の電位差が大きくなるが、特許文献１におけるレベルシフト回路では、デジタル回路用電源とアナログ回路用電源との電位差に伴うレベルシフト回路の動作に対する検討は行われていない。
本発明は、上述した問題を解決するために提案されたものであり、電圧値が異なる電源の電位差に関わらず、出力信号のレベルを確定させることができる半導体装置および選択回路を提供することを目的とする。
上記目的を達成するために、本発明の半導体装置は、予め定めた電圧を出力する第１の電源で駆動される第１のインバータおよび第２のインバータによってデータを保持するラッチ部と、太陽光の照射量に応じて出力する電圧値が変動する太陽光パネルを用いた第２の電源の電圧レベルに基づいてオンオフ状態が切り替えられ、オン状態になった場合に、基準電位に対応したデータを前記ラッチ部に設定する第１のトランジスタと、を有する設定回路と、前記第１のインバータの出力および前記第２のインバータの入力に接続され、前記第２の電源の電圧値が予め定めた電圧値以下に低下した場合に、前記基準電位に対応したデータを前記ラッチ部に設定するＮ型の第２のトランジスタを含むリセット回路と、を備える。
また、本発明の選択回路は、前記半導体装置と、前記第１の電源および前記第２の電源、並びに、前記ラッチ部に設定されたデータに対応する信号を出力する前記半導体装置の出力端子に接続され、前記出力端子から出力される信号に基づいて、前記第１の電源および前記第２の電源のうち、何れの電源を使用するか選択する選択部と、前記選択部によって選択された電源の電圧を出力する出力端子と、を備える。
電圧値が異なる電源の電位差に関わらず、出力信号のレベルを確定させることができる、という効果を奏する。
実施形態に係る選択回路の構成例を示す図である。 実施形態に係るレベルシフト回路の一例を示す回路図である。 実施形態に係るレベルシフト回路を詳細に示した回路図の一例である。 リセット回路にＰ型トランジスタを用いた場合のレベルシフト回路の一例を示す回路図である。 従来のレベルシフト回路の一例を示す回路図である。 従来のレベルシフト回路を詳細に示した回路図の一例である。 従来のレベルシフト回路における電位変化の一例を示すグラフである。
以下、図面を参照して開示の技術の実施形態の一例を詳細に説明する。なお、機能が同じ働きを担う構成要素には、全図面を通して同じ符号を付与し、重複する説明を適宜省略する場合がある。
図５は、従来のレベルシフト回路８３の一例を示す回路図である。レベルシフト回路８３は、切替え信号が入力されるＩＮ端子（以降、端子Ｔ４という）、レベルシフト回路８３で生成した出力信号を出力する端子Ｔ５を含むと共に、Ｎ型のトランジスタＴｒ１、Ｎ型のトランジスタＴｒ２、インバータＩＮＶ１〜ＩＮＶ４および否定論理和回路ＮＯＲ１を含む。
レベルシフト回路８３では、インバータＩＮＶ１の入力端子に端子Ｔ４が接続され、インバータＩＮＶ１の出力端子にインバータＩＮＶ２の入力端子が接続される。また、インバータＩＮＶ２の出力端子は、否定論理和回路ＮＯＲ１の一方の入力端子に接続され、かつ、ソース端子が基準電位に接続されたトランジスタＴｒ２のドレイン端子に接続される。
一方、インバータＩＮＶ１の出力端子は、ソース端子が基準電位に接続され、かつ、ドレイン端子が否定論理和回路ＮＯＲ１の他方の入力端子およびインバータＩＮＶ３の出力端子に接続されたトランジスタＴｒ１のゲート端子に接続される。
更に、否定論理和回路ＮＯＲ１の出力端子は、トランジスタＴｒ２のゲート端子、インバータＩＮＶ３の入力端子およびインバータＩＮＶ４の入力端子にそれぞれ接続され、インバータＩＮＶ４の出力端子は端子Ｔ５に接続される。
なお、一例として、インバータＩＮＶ１およびインバータＩＮＶ２は、それぞれ太陽光パネルの出力電圧であるＶＤＤ１で駆動され、否定論理和回路ＮＯＲ１、インバータＩＮＶ３およびインバータＩＮＶ４は、それぞれバッテリの出力電圧であるＶＤＤ２で駆動される。
次に、上記のように接続されたレベルシフト回路８３の動作について説明する。レベルシフト回路８３は、例えば端子Ｔ４に入力される切替え信号が“Ｌ”の場合、端子Ｔ５から“Ｌ”の出力信号を出力する。また、レベルシフト回路８３は、例えば端子Ｔ４に入力される切替え信号が“Ｈ”の場合、端子Ｔ５から“Ｈ”の出力信号を出力する。
なお、レベルシフト回路８３の端子Ｔ４に入力される切替え信号の信号レベルと、端子Ｔ５に接続される回路で認識可能な信号レベルは異なるものとする。したがって、レベルシフト回路８３は、切替え信号の信号レベルを、端子Ｔ５に接続される回路で認識可能な信号レベルに変換して端子Ｔ５から出力する。
まず、端子Ｔ４に入力される切替え信号が“Ｌ”の場合におけるレベルシフト回路８３の動作について説明する。
端子Ｔ４の電位が“Ｌ”に設定された場合、接点Ａの電位は“Ｈ”（具体的にはＶＤＤ１）となり、接点Ｂの電位は“Ｌ”になる。したがってトランジスタＴｒ１のゲート端子にＶＤＤ１が印加され、トランジスタＴｒ１がオンして接点Ｃの電位が“Ｌ”となる。
上記のように、端子Ｔ４の電位が“Ｌ”に設定された場合、否定論理和回路ＮＯＲ１におけるそれぞれの入力端子の電位が共に“Ｌ”となるため、接点Ｄの電位が“Ｈ”に設定される。なお、否定論理和回路ＮＯＲ１の駆動電圧はＶＤＤ２であるため、接点Ｄの電位が“Ｈ”の場合、当該電位はＶＤＤ２となる。
接点Ｄの電位が“Ｈ”と設定されることで、インバータＩＮＶ３の出力端子の電位、すなわち接点Ｃの電位が“Ｌ”に設定される一方、トランジスタＴｒ２がオンして、接点Ｂの電位が“Ｌ”に固定される。
したがって、否定論理和回路ＮＯＲ１およびインバータＩＮＶ３によるラッチ回路によって、接点Ｂおよび接点Ｃの電位が“Ｌ”、接点Ｄの電位が“Ｈ”の状態に保持されるため、端子Ｔ５から“Ｌ”が出力される。
一方、端子Ｔ４に入力される切替え信号が“Ｈ”の場合、接点Ａの電位は“Ｌ”となり、接点Ｂの電位は“Ｈ”（具体的にはＶＤＤ１）になる。この場合、トランジスタＴｒ１のゲート端子に“Ｌ”に対応する電位が印加されるため、トランジスタＴｒ１はオフ状態となる。
否定論理和回路ＮＯＲ１の一方の入力端子の電位が“Ｈ”であれば、否定論理和回路ＮＯＲ１の出力端子の電位、すなわち接点Ｄの電位は“Ｌ”となるが、既に説明したように、接点Ｂの電位が“Ｈ”であることから、接点Ｄの電位は“Ｌ”となる。したがって、トランジスタＴｒ２がオフ状態になる共に、インバータＩＮＶ３の出力端子の電位、すなわち接点Ｃの電位が“Ｈ”に設定される。
すなわち、否定論理和回路ＮＯＲ１およびインバータＩＮＶ３によるラッチ回路によって、接点Ｂおよび接点Ｃの電位が“Ｈ”、接点Ｄの電位が“Ｌ”の状態に保持されるため、端子Ｔ５から“Ｈ”が出力される。
したがって、太陽光パネルの出力電圧ＶＤＤ１が、インバータＩＮＶ１およびＩＮＶ２を駆動させることができない程度（例えば、０．５Ｖ以下）に低下し、インバータＩＮＶ１およびＩＮＶ２の出力信号レベルが不定状態、すなわち、ハイインピーダンス状態になったとしても、レベルシフト回路８３は、“Ｈ”または“Ｌ”の論理値をデータとして保持するラッチ回路を有するため、ラッチ回路で保持した論理値に対応する出力信号を端子Ｔ５から出力することができる。
一方、近年の電子機器における駆動時間の向上等のニーズにより、電子機器のバッテリには、他の化学電池、例えばニッケル水素電池等に比べてエネルギー密度が高く、かつ、放充電寿命の長いリチウムイオン電池が適用される場面が増加している。
しかしながら、リチウムイオン電池の出力電圧は約３．６Ｖであり、ニッケル水素電池の出力電圧は約１．２Ｖであることから、リチウムイオン電池を用いたバッテリの普及に伴い、バッテリの出力電圧ＶＤＤ２と太陽光パネルの出力電圧ＶＤＤ１との電位差が大きくなる傾向が見られるようになってきた。
そして、ＶＤＤ１とＶＤＤ２との電位差が大きくなり、例えば約２Ｖ以上電位差に開きが生じると、ＶＤＤ２で駆動する否定論理和回路ＮＯＲ１とＶＤＤ１の電位差によって否定論理和回路ＮＯＲ１が動作せず、レベルシフト回路８３で、切替え信号に対応する出力信号を端子Ｔ５から出力することができない状況が発生することがある。そこで、以降では、図６を用いて当該状況が発生する原因について説明する。
図６に示すレベルシフト回路８３は、図５のインバータＩＮＶ２、ＩＮＶ３および否定論理和回路ＮＯＲ１の内部回路をトランジスタで示したものであり、図５に示すレベルシフト回路８３と等価な回路になっている。
具体的には、Ｎ型のトランジスタＴｒ３およびＰ型のトランジスタＴｒ４のゲート端子同士を接続して、インバータＩＮＶ２の入力端子を形成すると共に、トランジスタＴｒ３およびトランジスタＴｒ４のドレイン端子同士を接続して、インバータＩＮＶ２の出力端子を形成する。この際、トランジスタＴｒ３のソース端子は基準電位に接続し、トランジスタＴｒ４のソース端子にはＶＤＤ１を接続する。
また、インバータＩＮＶ３もインバータＩＮＶ２と同様に、Ｎ型のトランジスタＴｒ５およびＰ型のトランジスタＴｒ６のゲート端子同士を接続して、インバータＩＮＶ３の入力端子を形成すると共に、トランジスタＴｒ５およびトランジスタＴｒ６のドレイン端子同士を接続して、インバータＩＮＶ３の出力端子を形成する。この際、トランジスタＴｒ５のソース端子は基準電位に接続し、トランジスタＴｒ６のソース端子にはＶＤＤ２を接続する。
更に、Ｐ型のトランジスタＴｒ７およびＮ型のトランジスタＴｒ９のゲート端子同士を接続して、インバータＩＮＶ２の出力端子に接続される否定論理和回路ＮＯＲ１の一方の入力端子を形成すると共に、Ｐ型のトランジスタＴｒ８およびＮ型のトランジスタＴｒ１０のゲート端子同士を接続して、インバータＩＮＶ３の出力端子に接続される否定論理和回路ＮＯＲ１の他方の入力端子を形成する。更に、トランジスタＴｒ７のドレイン端子とトランジスタＴｒ８のソース端子を接続する一方、トランジスタＴｒ８、トランジスタＴｒ９およびトランジスタＴｒ１０のドレイン端子同士をそれぞれ接続して、否定論理和回路ＮＯＲ１の出力端子を形成する。この際、トランジスタＴｒ９およびトランジスタＴｒ１０のそれぞれソース端子は基準電位に接続し、トランジスタＴｒ７のソース端子にはＶＤＤ２を接続する。
以降、図６および時間の経過に伴う端子Ｔ４、Ｔ５および接点Ａ〜Ｄでの各電位の変化の一例を示した図７の電位変化グラフを用いて、端子Ｔ４に入力される切替え信号が“Ｌ”から“Ｈ”に変化する場合のレベルシフト回路８３の動作について詳細に説明する。
既に説明したように、端子Ｔ４に入力される切替え信号が“Ｌ”の場合、接点Ｄの電位が“Ｈ”になるため、トランジスタＴｒ２がオンして、接点Ｂの電位は“Ｌ”に設定される。この状態で、端子Ｔ４に入力される切替え信号が“Ｈ”、すなわちＶＤＤ１に設定されると、接点Ｂの電位もＶＤＤ１まで上昇しようとする。
しかし、この時点で接点Ｂの電位は“Ｌ”に設定されているため、接点Ｂの電位は、端子Ｔ４に入力される切替え信号が“Ｈ”に設定されたタイミングでＶＤＤ１に上昇するのではなく、トランジスタＴｒ４がトランジスタＴｒ２の引き込み電流Ｉ１より大きなソース電流Ｉ２を流し込みながら、徐々にＶＤＤ１に近づいてゆくことになる（図７の接点Ｂの電位変化グラフを参照）。
なお、トランジスタＴｒ４がトランジスタＴｒ２の引き込み電流Ｉ１より大きなソース電流Ｉ２を流し込んで、接点Ｂの電位をＶＤＤ１に引き上げるためには、例えばトランジスタＴｒ４のゲート幅を長くして、トランジスタＴｒ４を流れるソース電流Ｉ２を大きくする必要がある。したがって、トランジスタＴｒ４のチップサイズ（面積）、すなわち、トランジスタＴｒ４の大きさは、他のＰ型トランジスタに比べて大きくなる傾向にある。
そして、時刻ｔ１において、接点Ｂの電位が予め定めた電位以上になると、トランジスタＴｒ９がオンして、接点Ｄの電位を“Ｌ”に引き下げようとする。
しかし、この時点では、トランジスタＴｒ７およびＴｒ８は共にオンして接点Ｄの電位をＶＤＤ２に引き上げているため（図７の接点Ｄの電位変化グラフを参照）、接点Ｄの電位は、時刻ｔ１のタイミングで基準電位になるのではなく、トランジスタＴｒ９がトランジスタＴｒ７のソース電流Ｉ３より大きな流し込み電流Ｉ４を流し込むことで、徐々に基準電位に近づいてゆくことになる（図７の接点Ｄの電位変化グラフを参照）。
この際、接点Ｄの電位の低下に伴ってトランジスタＴｒ６がオンし始め、接点Ｃの電位が基準電位からＶＤＤ２まで徐々に上昇し始める（図７の接点Ｃの電位変化グラフを参照）。
そして、接点Ｃの電位が予め定めた電位以上となるタイミングでトランジスタＴｒ１０がオンし始めると、更に、トランジスタＴｒ７のソース電流Ｉ３を引き込むようになり、接点Ｄの電位が基準電位に近づいてゆく。
そして、接点Ｄの電位が予め定めた電位以下になり、トランジスタＴｒ２がオフすると、接点Ｂの電位がＶＤＤ１に引き上げられると共に、インバータＩＮＶ３の出力が“Ｈ”となり、接点Ｃの電位がＶＤＤ２まで引き上げられる。したがって、トランジスタＴｒ１０がオン状態となり、接点Ｄの電位が基準電位に設定される。
このようにして接点Ｃおよび接点Ｄの電位がそれぞれ確定し、端子Ｔ４に入力される切替え信号が“Ｌ”から“Ｈ”に変化した場合のレベルシフト回路８３の動作が終了する。
しかしながら、ＶＤＤ１とＶＤＤ２との電位差が大きくなり、例えばＶＤＤ１とＶＤＤ２との電位差が一定の電位以上になった場合、ＶＤＤ１の電位ではトランジスタＴｒ７をオフすることができない場合がある上、トランジスタＴｒ９でトランジスタＴｒ７のソース電流Ｉ３を十分に流し込むことができず、接点Ｄの電位を基準電位に設定することができない状況が発生することがある。結果として、レベルシフト回路８３は、切替え信号に対応する出力信号を、端子Ｔ５から出力することができない状況が発生する。
また、仮に否定論理和回路ＮＯＲ１に含まれるトランジスタＴｒ７、Ｔｒ８およびＴｒ９がオンした状態で接点Ｄの電位を基準電位まで引き下げるためには、トランジスタＴｒ７のソース電流Ｉ３より大きな電流をトランジスタＴｒ９に流し込む必要がある。
そのためには、トランジスタＴｒ９のゲート幅を長くしてトランジスタＴｒ９を流れる電流Ｉ４を大きくする必要がある。したがって、この場合には、トランジスタＴｒ９の大きさが他のＮ型トランジスタに比べて大きくなる傾向にある。
一方の電源が設置環境に応じて出力電圧が変動する太陽光パネルで、他方の電源が例えばニッケル水素電池等に比べて出力電圧が高いリチウムイオン電池を用いたバッテリである場合には、互いの電源の電位差が一定の電位以上になる状況が発生しやすくなる。したがって、従来のレベルシフト回路８３では、切替え信号に対応する出力信号を端子Ｔ５から出力することができない状況が発生することがある。
なお、端子Ｔ４に入力される切替え信号の変化に伴い、例えば接点Ｂ、接点Ｄで見られる“Ｈ”の信号レベルと“Ｌ”の信号レベルとが衝突する状況を、「電流のぶつかり」という場合がある。
以降では、電圧値が異なる電源の電位差に関わらず、出力信号のレベルを確定させることができるレベルシフト回路について説明する。なお、当該説明において、上記で説明した内容と重複する部分については説明を省略する。
図１は、本実施形態に係るレベルシフト回路１３を含む選択回路１０の一例を示す機能ブロック図である。
選択回路１０は、例えば複数の電源の中から各電源の電圧状況に基づいて使用する電源を選択し、選択した電源から出力される電圧を他の回路に供給する。
選択回路１０は、切替え回路８１、内部回路１２、レベルシフト回路１３および端子Ｔ１〜Ｔ３を含む。
端子Ｔ１には、例えば予め定めた電圧ＶＤＤ２を出力する図示しないバッテリが接続されると共に、端子Ｔ２には、例えば設置環境に応じて出力電圧ＶＤＤ１が変動する図示しない太陽光パネルが接続される。
切替え回路８１は、端子Ｔ１および端子Ｔ２に接続されると共に、更に、端子Ｔ３、内部回路１２およびレベルシフト回路１３に接続される。
切替え回路８１は、後述するレベルシフト回路１３の出力信号に基づいて、端子Ｔ１を通じてバッテリから出力される電圧ＶＤＤ２または端子Ｔ２を通じて太陽光パネルから出力される電圧ＶＤＤ１の何れか一方を選択し、選択した電源の電圧を内部回路１２および端子Ｔ３に出力する。
端子Ｔ３から出力される電源の電圧は、例えば一端が接地されたコンデンサＣ１を介して、電源として太陽光パネルまたはバッテリを利用することができる電子機器等の負荷に供給される。なお、コンデンサＣ１は、端子Ｔ３から出力される電圧に重畳するノイズを取り除くバイパスコンデンサである。
一方、内部回路１２は、端子Ｔ２、切替え回路８１およびレベルシフト回路１３に接続される。内部回路１２は、切替え回路８１によって選択された電圧で駆動され、例えば端子Ｔ２から供給される太陽光パネルの電圧ＶＤＤ１を監視して、電圧ＶＤＤ１が閾値電圧以下に低下した場合に、電源をバッテリに切り替える切替え信号を生成すると共に、太陽光パネルの電圧ＶＤＤ１が閾値電圧を超えた場合には、電源を太陽光パネルに切り替える切替え信号を生成し、接続線１４を通じて当該切替え信号を後述するレベルシフト回路１３のＩＮ端子に出力する。
なお、一例として、本実施形態における太陽光パネルの定格電圧値は約４Ｖとするが、太陽光パネルの定格電圧値に制約はなく、約４Ｖ以外であってもよいことは言うまでもない。
また、内部回路１２は、端子Ｔ２に接続される太陽光パネルの電圧ＶＤＤ１を監視し、ＶＤＤ１が１Ｖ以下になった場合、強制的にＲＥＳＥＴ信号を“Ｈ”に設定して、レベルシフト回路１３に出力する。
そのため、内部回路１２とレベルシフト回路１３は、内部回路１２とレベルシフト回路１３のＩＮ端子（Ｔ４端子）とを接続する接続線１４の他、内部回路１２と後述するレベルシフト回路１３のＲＥＳＥＴ端子とを接続する接続線１５によって更に接続される。内部回路１２は、接続線１５を通じてＲＥＳＥＴ信号をレベルシフト回路１３に出力する。
なお、ここでは一例として、ＲＥＳＥＴ信号における“Ｈ”の信号レベルを１Ｖとして説明するが、ＲＥＳＥＴ信号における“Ｈ”の信号レベルは１Ｖに限定されず、その他の電位に設定してもよい。
レベルシフト回路１３は、切替え回路８１および内部回路１２に接続され、内部回路１２から受け付けた切替え信号に対応した出力信号を生成し、生成した出力信号を切替え回路８１に出力することで、切替え回路８１にバッテリおよび太陽光パネルの何れか一方の電源を選択させ、端子Ｔ３に接続された負荷に電圧を供給する電源を切り替えさせる。
ここで、内部回路１２が出力する切替え信号の信号レベルと、切替え回路８１で認識可能な信号レベルは異なるものとする。したがって、レベルシフト回路１３は、切替え信号の信号レベルを、切替え回路８１で認識可能な信号レベルに変換して切替え回路８１に出力する。なお、説明の便宜上、図１ではレベルシフト回路１３の駆動電源を省略しているが、レベルシフト回路１３は、バッテリおよび太陽光パネルの電源で駆動される。
内部回路１２は端子Ｔ２に接続され、端子Ｔ２に接続される太陽光パネルの電圧（すなわち、ＶＤＤ１）を監視し、ＶＤＤ１が１Ｖ以下になった場合、強制的にＲＥＳＥＴ信号を“Ｈ”に設定して、レベルシフト回路１３に出力する。
そのため、内部回路１２とレベルシフト回路１３は、内部回路１２とレベルシフト回路１３のＩＮ端子（Ｔ４端子）とを接続する接続線１４の他、内部回路１２と後述するレベルシフト回路１３のＲＥＳＥＴ端子とを接続する接続線１５によって更に接続される。内部回路１２は、接続線１５を通じてＲＥＳＥＴ信号をレベルシフト回路１３に出力する。
なお、ここでは一例として、ＲＥＳＥＴ信号における“Ｈ”の信号レベルを１Ｖとして説明するが、ＲＥＳＥＴ信号における“Ｈ”の信号レベルは１Ｖに限定されず、その他の電位に設定してもよい。
図２は、選択回路１０に含まれるレベルシフト回路１３の一例を示す回路図である。レベルシフト回路１３は、端子Ｔ４、端子Ｔ５および内部回路１２からのＲＥＳＥＴ信号が入力されるＲＥＳＥＴ端子（以降、端子Ｔ６という）を含むと共に、Ｎ型のトランジスタであるトランジスタＴｒ１、トランジスタＴｒ２およびトランジスタＴｒ１１、並びに、インバータＩＮＶ１〜ＩＮＶ５を含む。
図２に示すレベルシフト回路１３が図５に示した従来のレベルシフト回路８３と異なる点は、否定論理和回路ＮＯＲ１をインバータＩＮＶ５に置き換え、インバータＩＮＶ３とインバータＩＮＶ５でラッチ回路を形成した点である。この置き換えに伴い、インバータＩＮＶ５の入力端子をインバータＩＮＶ３の出力端子およびトランジスタＴｒ１のドレイン端子に接続する。また、インバータＩＮＶ５の出力端子をトランジスタＴｒ２のゲート端子ではなくドレイン端子に接続し、代わりにインバータＩＮＶ２の出力端子をＴｒ２のゲート端子に接続する。
更に、レベルシフト回路１３では、ゲート端子が端子Ｔ６、ドレイン端子が接点Ｄ、ソース端子が基準電位にそれぞれ接続されたトランジスタＴｒ１１が新たに追加される。
なお、一例として、インバータＩＮＶ１、ＩＮＶ２は、それぞれ太陽光パネルの出力電圧であるＶＤＤ１で駆動され、インバータＩＮＶ３〜ＩＮＶ５は、それぞれバッテリの出力電圧であるＶＤＤ２で駆動される。
次に、上記のように接続されたレベルシフト回路１３の動作について説明する。レベルシフト回路１３は、レベルシフト回路８３と同様に、例えば端子Ｔ４に入力される切替え信号が“Ｌ”の場合、端子Ｔ５から“Ｌ”の出力信号を出力することで、負荷に電圧を供給する電源としてバッテリを選択するように切替え回路８１を制御する。また、レベルシフト回路１３は、例えば端子Ｔ４に入力される切替え信号が“Ｈ”の場合、端子Ｔ５から“Ｈ”の出力信号を出力することで、負荷に電圧を供給する電源として太陽光パネルを選択するように切替え回路８１を制御する。
まず、端子Ｔ４に入力される切替え信号が“Ｌ”の場合におけるレベルシフト回路１３の動作について説明する。ここで、端子Ｔ６の信号レベルは“Ｌ”、すなわち基準電位に設定され、Ｔｒ１１はオフ状態にあるものとする。
端子Ｔ４の電位が“Ｌ”に設定された場合、接点Ａの電位は“Ｈ”（具体的にはＶＤＤ１）となり、トランジスタＴｒ１がオンして接点Ｃの電位が“Ｌ”となる。したがって、インバータＩＮＶ５の入力端子が基準電位に設定されるため、トランジスタＴｒ１３がオンして接点Ｄの電位が“Ｈ”に設定される。なお、インバータＩＮＶ５の駆動電圧はＶＤＤ２であるため、具体的には接点Ｄの電位が“Ｈ”の場合、当該電位はＶＤＤ２となる。
一方、トランジスタＴｒ２のゲート端子Ｂ１の信号レベルは“Ｌ”となるため、トランジスタＴｒ２はオフする。したがって、接点Ｄの電位は低下することなく“Ｈ”で安定する。
こうして、インバータＩＮＶ３の入力端子の電位が“Ｈ”に設定されることで、インバータＩＮＶ３の出力端子の電位、すなわち接点Ｃの電位が“Ｌ”となる。
すなわち、インバータＩＮＶ３およびインバータＩＮＶ５によるラッチ回路によって、接点Ｃの電位を“Ｌ”、接点Ｄの電位を“Ｈ”の状態に保持することで、端子Ｔ５から“Ｌ”の電位が出力される。
次に、端子Ｔ４に入力される切替え信号が“Ｌ”から“Ｈ”に変化する場合のレベルシフト回路１３の動作について、図３を用いて説明する。
図３に示すレベルシフト回路１３は、図２のインバータＩＮＶ２、ＩＮＶ３およびＩＮＶ５の内部回路をトランジスタで示したものであり、図２に示すレベルシフト回路１３と等価な回路になっている。
具体的には、Ｎ型のトランジスタＴｒ１２およびＰ型のトランジスタＴｒ１３のゲート端子同士を接続して、インバータＩＮＶ５の入力端子を形成すると共に、トランジスタＴｒ１２およびトランジスタＴｒ１３のドレイン端子同士を接続して、インバータＩＮＶ５の出力端子を形成する。この際、トランジスタＴｒ１２のソース端子は基準電位に接続し、トランジスタＴｒ１３のソース端子にはＶＤＤ２を接続する。
また、インバータＩＮＶ２、ＩＮＶ３も既に図６で説明したように、Ｎ型のトランジスタとＰ型のトランジスタとを組合せることで内部回路が構成される。
端子Ｔ４に入力される切替え信号が“Ｌ”から“Ｈ”に変化した場合、接点Ａの電位は“Ｌ”となり、トランジスタＴｒ１がオフすると共に、トランジスタＴｒ２のゲート端子Ｂ１の信号レベルが“Ｈ”（具体的にはＶＤＤ１）に設定される。
したがって、トランジスタＴｒ２がオンして、トランジスタＴｒ１３のソース電流Ｉ５より大きな引き込み電流Ｉ１をトランジスタＴｒ２で引き込み始めると、接点Ｄの電位が低下する。そして、接点Ｄの電位がインバータＩＮＶ３の閾値電圧以下になると、トランジスタＴｒ６がオンする。この動作によって接点Ｃの電位が“Ｈ”、すなわちＶＤＤ２に設定され、インバータＩＮＶ５のトランジスタＴｒ１２がオンすると共にトランジスタＴｒ１３がオフする。したがって、接点Ｄの電位が基準電位に設定されることで、インバータＩＮＶ３およびインバータＩＮＶ５によるラッチ回路によって、接点Ｃの電位が“Ｈ”、接点Ｄの電位が“Ｌ”の状態に保持され、端子Ｔ５から“Ｈ”の電位が出力される。
なお、トランジスタＴｒ２がトランジスタＴｒ１３のソース電流Ｉ５より大きな引き込み電流Ｉ１を流し込んで、接点Ｄの電位を基準電位に引き下げるためには、例えばトランジスタＴｒ２のゲート幅を長くして、トランジスタＴｒ２を流れる引き込み電流Ｉ１を大きくする必要がある。したがって、トランジスタＴｒ２の大きさを、トランジスタＴｒ１３より約２倍以上大きくすることが好ましい。
このようにして、接点Ｃおよび接点Ｄの電位がそれぞれ確定し、端子Ｔ４に入力される切替え信号が“Ｌ”から“Ｈ”に変化した場合のレベルシフト回路１３の動作が終了する。
図５に示したレベルシフト回路８３のラッチ回路では、否定論理和回路ＮＯＲ１における一方の入力端子に“Ｈ”の信号レベルとしてＶＤＤ１が印加される場合があるが、レベルシフト回路１３のラッチ回路では、インバータＩＮＶ３、ＩＮＶ５の何れの入力端子にも“Ｈ”の信号レベルとしてＶＤＤ１が印加されることはなく、ＶＤＤ２が印加される。
したがって、レベルシフト回路１３は、ＶＤＤ１とＶＤＤ２との電位差に関わらず、ラッチ回路を構成する各トランジスタのオンオフ状態を制御することができる。なお、トランジスタＴｒ２のオンによって、ラッチ回路の接点Ｄに“Ｌ”のデータが設定されることから、トランジスタＴｒ２およびラッチ回路を含む回路は、データの設定回路の一例でもある。
次に、ＶＤＤ１が低下して１Ｖ以下となり、インバータＩＮＶ１およびＩＮＶ２の出力信号レベルが不定状態となる可能性が考えられる場合のレベルシフト回路１３の動作について説明する。
この場合、内部回路１２によってレベルシフト回路１３の端子Ｔ６が強制的に“Ｈ”に設定され、トランジスタＴｒ１１がオンする。そして、端子Ｔ４に入力される切替え信号が“Ｌ”から“Ｈ”に変化する場合の動作と同様に、Ｔｒ１１のオンにより接点Ｄの電位が低下し始め、トランジスタＴｒ６およびトランジスタＴｒ１２がそれぞれオンすることで、接点Ｃの電位が“Ｈ”、接点Ｄの電位が“Ｌ”の状態で安定する。したがって、端子Ｔ５から出力される信号レベルが“Ｈ”に設定される。
以上により、端子Ｔ６に“Ｈ”が設定された場合、トランジスタＴｒ１１は、端子Ｔ５の出力を強制的に“Ｈ”に設定して、負荷に電圧を供給する電源をバッテリに切り替えるリセット回路として動作する。
なお、トランジスタＴｒ１１のゲート端子に印加される“Ｈ”の信号レベルは、一例として１Ｖに固定されていることから、論理値が同じ“Ｈ”であっても、トランジスタＴｒ２のゲート端子Ｂ１に入力される“Ｈ”の信号レベルであるＶＤＤ１より低くなる場合がある。
したがって、トランジスタＴｒ１１がトランジスタＴｒ１３のソース電流Ｉ５より大きな引き込み電流を流し込んで接点Ｄの電位を基準電位に引き下げるためには、例えばＴｒ１１のゲート幅をトランジスタＴｒ２のゲート幅より長くして、トランジスタＴｒ２に比べてより多くの電流を流し込むようにする必要がある。したがって、トランジスタＴｒ１１の大きさは、トランジスタＴｒ２より約２倍以上の大きさになる。
また、レベルシフト回路１３では、トランジスタＴｒ１１にＮ型のトランジスタを用いる。トランジスタＴｒ１１としてＰ型のトランジスタではなくＮ型のトランジスタを用いる方が、回路面積の低減につながり好適であることを、図４に記載のトランジスタＴｒ１１にＰ型のトランジスタを用いたレベルシフト回路１３Ａの例を用いて説明する。
図４のレベルシフト回路１３Ａでは、図３のトランジスタＴｒ１１に対応するＰ型のトランジスタＴｒ１１Ａが用いられる。
レベルシフト回路１３Ａでは、例えば端子Ｔ６が後述するレベルシフタ１６の入力端子に接続され、レベルシフタ１６の出力端子がインバータＩＮＶ６の入力端子に接続される。更に、インバータＩＮＶ６の出力端子は、トランジスタＴｒ１１Ａのゲート端子に接続される。
インバータＩＮＶ３およびインバータＩＮＶ５で構成されるラッチ回路の入力端子における“Ｈ”の信号レベルはＶＤＤ２であるため、トランジスタＴｒ１１Ａのソース端子にはＶＤＤ２が接続される一方、ドレイン端子は接点Ｃに接続される。トランジスタＴｒ１１Ａのドレイン端子が接点Ｃに接続されることで、Ｔｒ１１Ａがオンした場合に接点Ｃの信号レベルが“Ｈ（＝ＶＤＤ２）”に設定され、当該信号レベルによってＴｒ１２がオンすることで接点Ｄの電位が“Ｌ”となる。したがって、端子Ｔ５から出力される信号レベルが“Ｈ”に設定され、図３に示したレベルシフト回路１３と同様の出力結果を得ることができる。
しかしながら、トランジスタＴｒ１１Ａをオフするためには、トランジスタＴｒ１１Ａのゲート端子にＶＤＤ２を印加する必要がある。したがって、レベルシフト回路１３Ａでは、端子Ｔ６に入力されるＶＤＤ１の信号レベルを、ＶＤＤ２の信号レベルに変換するレベルシフタ１６が必要になる。
すなわち、レベルシフト回路１３のトランジスタＴｒ１１をＰ型のトランジスタにした場合、レベルシフト回路１３にレベルシフタ１６が別途必要となるため、トランジスタＴｒ１１にＮ型のトランジスタを用いる場合に比べてレベルシフト回路１３の大きさが大きくなってしまう。
また、電子の移動度と正孔（ホール）の移動度を比較した場合、正孔の移動度は電子の移動度より小さいため、ドレインソース間に同じ電流を流すには、Ｐ型のトランジスタはＮ型のトランジスタより約２倍程度大きくする必要がある。
したがって、レベルシフト回路１３のトランジスタＴｒ１１をＰ型のトランジスタとした場合、Ｎ型のトランジスタを用いる場合に比べてレベルシフト回路１３の大きさが更に大きくなってしまう。
以上の理由により、レベルシフト回路１３のトランジスタＴｒ１１には、Ｎ型のトランジスタが用いられる。
このように本実施形態に係るレベルシフト回路１３は、インバータＩＮＶ３、ＩＮＶ５で構成されたラッチ回路に入力する信号レベルとして、太陽光パネルの出力電圧のように変動する電圧ＶＤＤ１ではなく、インバータＩＮＶ３、ＩＮＶ５の駆動電圧と同じ電圧ＶＤＤ２を用いるようにした。
したがって、レベルシフト回路１３は、ＶＤＤ１とＶＤＤ２との電位差に関わらず、ラッチ回路を構成する各トランジスタのオンオフ状態を制御し、端子Ｔ５における出力信号のレベルを確定させることができる。
また、レベルシフト回路１３は、前述したようにトランジスタＴｒ１１を含むリセット回路を備える。したがって、太陽光パネルの出力電圧が低下し、太陽光パネルの電圧で駆動しているデバイス、例えばＩＮＶ１等がハイインピーダンス状態にある場合であっても、リセット回路を用いて基準電位をラッチ回路に設定可能であり、負荷に電圧を供給する電源を太陽光パネルからバッテリに切り替えることができる。
また、切替え信号が“Ｌ”から“Ｈ”に変化する場合、従来のレベルシフト回路８３では電流のぶつかりが２回発生するのに対して、レベルシフト回路１３では電流のぶつかりが１回に抑えられる。
具体的には、図６のレベルシフト回路８３では、接点ＢにおけるトランジスタＴｒ４のソース電流Ｉ２およびトランジスタＴｒ２の引き込み電流Ｉ１による電流のぶつかりと、接点ＤにおけるトランジスタＴｒ７のソース電流Ｉ３とトランジスタＴｒ９の流し込み電流Ｉ４による電流のぶつかりとが、発生する。
これに対して、図３のレベルシフト回路１３では、接点Ｄにおいて、トランジスタＴｒ２のソース電流Ｉ５とトランジスタＴｒ１３の引き込み電流Ｉ１とによる電流のぶつかりが発生するのみである。
すなわち、電流のぶつかりに対してＮ型のトランジスタでより多くの引き込み電流を引き込むようにするため、レベルシフト回路８３では、トランジスタＴｒ２とトランジスタＴｒ９の２つのトランジスタの大きさを、他の同型のトランジスタよりそれぞれ大きくする必要があるが、レベルシフト回路１３では、トランジスタＴｒ２の大きさをトランジスタＴｒ１３より大きくするだけでよい。
したがって、レベルシフト回路１３の大きさをレベルシフト回路８３の大きさより小さくすることができる。
また、レベルシフト回路１３では、図６のレベルシフト回路８３の否定論理和回路ＮＯＲ１をＩＮＶ５に置き換えたため、リセット回路として動作するトランジスタＴｒ１１を追加しても、レベルシフト回路８３に比べてＰ型のトランジスタの数を１つ削減することができる。
したがって、レベルシフト回路１３の大きさをレベルシフト回路８３の大きさより更に小さくすることができる。
また、レベルシフト回路１３は、トランジスタＴｒ２またはトランジスタＴｒ１１でラッチ回路に信号レベルを設定する場合、太陽光パネルおよびバッテリにそれぞれ共通する電位である基準電位を設定する。したがって、ラッチ回路に信号レベルを設定する場合に、ＶＤＤ１またはＶＤＤ２の様に異なる電位が混在する“Ｈ”の信号レベルを用いる場合に比べて、レベルシフト回路１３の構成が単純になる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記の実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で上記の実施形態に多様な変更または改良を加えることができ、当該変更または改良を加えた形態も本発明の技術的範囲に含まれる。
例えば、上記では一例として、端子Ｔ４〜Ｔ６はレベルシフト回路１３の内部端子として説明したが、端子Ｔ４〜Ｔ６の実装箇所はこれに限られず、レベルシフト回路１３の外部に設けるようにしてもよい。
１０（８０）・・・選択回路、１２・・・内部回路、１３（１３Ａ、８３）・・・レベルシフト回路、１４（１５）・・・接続線、１６・・・レベルシフタ、８１・・・切替え回路、ＩＮＶ１〜ＩＮＶ６・・・インバータ、ＮＯＲ１・・・否定論理和回路、Ｔ１〜Ｔ６・・・端子、Ｔｒ１〜Ｔｒ１３・・・トランジスタ、ＶＤＤ１・・・太陽光パネルの出力電圧、ＶＤＤ２・・・バッテリの出力電圧

Claims (4)

  1. 予め定めた電圧を出力する第１の電源で駆動される第１のインバータおよび第２のインバータによってデータを保持するラッチ部と、太陽光の照射量に応じて出力する電圧値が変動する太陽光パネルを用いた第２の電源の電圧レベルに基づいてオンオフ状態が切り替えられ、オン状態になった場合に、基準電位に対応したデータを前記ラッチ部に設定する第１のトランジスタと、を有する設定回路と、
    前記第１のインバータの出力および前記第２のインバータの入力に接続され、前記第２の電源の電圧値が予め定めた電圧値以下に低下した場合に、前記基準電位に対応したデータを前記ラッチ部に設定するＮ型の第２のトランジスタを含むリセット回路と、
    を備えた半導体装置。
  2. 前記第１のトランジスタの大きさが前記第１のインバータに含まれるＰ型トランジスタの大きさより大きい
    請求項１記載の半導体装置。
  3. 前記第２のトランジスタの大きさが前記第１のトランジスタの大きさより大きい
    請求項１または請求項２に記載の半導体装置。
  4. 請求項１〜請求項３の何れか１項に記載した半導体装置と、
    前記第１の電源および前記第２の電源、並びに、前記ラッチ部に設定されたデータに対応する信号を出力する前記半導体装置の出力端子に接続され、前記出力端子から出力される信号に基づいて、前記第１の電源および前記第２の電源のうち、何れの電源を使用するか選択する選択部と、
    前記選択部によって選択された電源の電圧を出力する出力端子と、
    を備えた選択回路。
JP2015202223A 2015-10-13 2015-10-13 半導体装置および選択回路 Active JP6666105B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015202223A JP6666105B2 (ja) 2015-10-13 2015-10-13 半導体装置および選択回路
US15/291,677 US9831878B2 (en) 2015-10-13 2016-10-12 Semiconductor device and selector circuit
CN201610892794.6A CN107017874B (zh) 2015-10-13 2016-10-13 半导体装置以及选择电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015202223A JP6666105B2 (ja) 2015-10-13 2015-10-13 半導体装置および選択回路

Publications (2)

Publication Number Publication Date
JP2017076840A JP2017076840A (ja) 2017-04-20
JP6666105B2 true JP6666105B2 (ja) 2020-03-13

Family

ID=58500158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015202223A Active JP6666105B2 (ja) 2015-10-13 2015-10-13 半導体装置および選択回路

Country Status (3)

Country Link
US (1) US9831878B2 (ja)
JP (1) JP6666105B2 (ja)
CN (1) CN107017874B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6915253B2 (ja) * 2016-09-30 2021-08-04 ヤマハ株式会社 制御装置、制御方法およびプログラム
WO2020044183A1 (ja) 2018-08-31 2020-03-05 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3214395B2 (ja) * 1997-05-20 2001-10-02 日本電気株式会社 不揮発性半導体記憶装置
JP2000068819A (ja) * 1998-08-20 2000-03-03 Toshiba Corp カウンタ回路、２分周論理回路及びクロック信号供給回路
JP2001168686A (ja) * 1999-12-03 2001-06-22 Sony Corp ラッチ回路
JP2005184774A (ja) * 2003-11-28 2005-07-07 Matsushita Electric Ind Co Ltd レベルシフト回路
US7002371B2 (en) * 2003-12-29 2006-02-21 Freescale Semiconductor, Inc. Level shifter
KR100859226B1 (ko) * 2006-05-12 2008-09-18 주식회사 하이닉스반도체 선정된 순서의 카운팅 값을 가지는 카운팅 신호를 출력하는 카운터
JP2008177755A (ja) 2007-01-17 2008-07-31 Rohm Co Ltd レベルシフト回路およびそれを用いた半導体装置
DE102008014916B4 (de) * 2007-03-20 2010-07-29 DENSO CORPORATION, Kariya-shi Pegelverschiebungsschaltung
US7622954B2 (en) * 2008-02-26 2009-11-24 Standard Microsystems Corporation Level shifter with memory interfacing two supply domains
JP5200875B2 (ja) * 2008-11-17 2013-06-05 サンケン電気株式会社 レベルシフト回路
JP5710175B2 (ja) * 2010-08-04 2015-04-30 ラピスセミコンダクタ株式会社 電源切替回路
JPWO2012029872A1 (ja) * 2010-09-02 2013-10-31 シャープ株式会社 信号処理回路、インバータ回路、バッファ回路、レベルシフタ、フリップフロップ、ドライバ回路、表示装置
US8405422B2 (en) * 2010-09-30 2013-03-26 Fuji Electric Co., Ltd. Level shift circuit
FR2982701B1 (fr) * 2011-11-16 2014-01-03 St Microelectronics Crolles 2 Dispositif memoire
JP5880225B2 (ja) * 2012-04-02 2016-03-08 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20170104488A1 (en) 2017-04-13
US9831878B2 (en) 2017-11-28
CN107017874B (zh) 2022-05-13
JP2017076840A (ja) 2017-04-20
CN107017874A (zh) 2017-08-04

Similar Documents

Publication Publication Date Title
US8669803B2 (en) High speed level shifter for converting low input voltage into wide-range high output voltage
JP4597044B2 (ja) 逆流防止回路
JP5236699B2 (ja) レベルシフター
US20120313686A1 (en) Level shift circuit
TWI693774B (zh) 電源切換電路
JP2006033825A (ja) レベルシフタ及びレベルシフティング方法
US9755644B2 (en) Interface circuit
JP6666105B2 (ja) 半導体装置および選択回路
JP2004280704A (ja) 電源装置の逆流防止回路
JP2014160981A (ja) レベルシフト回路
KR20160145744A (ko) 래치 및 d 플립플롭
CN108336991B (zh) 电平移位电路
US10019022B2 (en) Level shifting module and power circuit and method of operating level shifting module
JP4772480B2 (ja) 半導体集積装置
JP4386918B2 (ja) レベルシフト回路及びこれを備えた半導体集積回路
CN212486384U (zh) 一种零功耗启动电路
US20060006919A1 (en) Level shift circuit
JP2007235815A (ja) レベル変換回路
CN112087219A (zh) 低功耗迟滞反相触发器
JP4001583B2 (ja) 高出力電圧シフト装置
CN111682869A (zh) 一种防倒灌电流的负载开关及电子设备
JP2007195162A (ja) レベルシフト回路
CN219676899U (zh) 参考电压控制的等化输入数据缓冲电路
CN111654070B (zh) 切换光传感器单元控制电压的方法、切换电路和光传感器
US10418998B1 (en) Level shifter circuit and method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200220

R150 Certificate of patent or registration of utility model

Ref document number: 6666105

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150