JP5236699B2 - レベルシフター - Google Patents

Description

本発明はレベルシフターに関し、特に昇圧回路を利用して、二段式の昇圧を行うレベルシフターに関する。

従来の電圧を高めるのに用いられる回路は、大体レベルシフターを利用することが多い。レベルシフターは二つの入力端子を有し、それぞれ入力シグナルと前記入力シグナルの反転シグナルを受け取る。一般の回路において、入力端子は通常トランジスタのゲートである。そして、一般的にレベルシフターの出力電流を増大させたい時は、必ずトランジスタのＷ／Ｌの比を増大しなければならない。しかし、このような設計ではレベルシフターのレイアウト面積が増えてしまう。ＮＭＯＳトランジスタで言えば、仮にＮＭＯＳトランジスタを完全に導通させるには、入力シグナルの電圧は必ず予め定められた値を超えなければならない。仮に入力の電圧が足りない場合、ＮＭＯＳトランジスタの導通は不完全となり、このような状況のもとで、ＮＭＯＳトランジスタは単に少量の出力電流を出力するだけである。相対的に入力の電圧が足りないと、レベルシフターを駆動することができなくなり、電圧を高める機能を達成できなくなる。

本発明の目的は昇圧回路を利用して、二段式の昇圧を行うことができるレベルシフターを提供することにある。

本発明の昇圧回路は第一トランジスタ、第二トランジスタ、第三トランジスタ、第四トランジスタ、第五トランジスタ及びコンデンサを含む。前記第一トランジスタは第一ソース、第一ゲート及び第一ドレインを有し、前記第一ソースは電源に接続される。前記第二トランジスタは第二ソース、第二ゲート及び第二ドレインを有し、前記第二ドレインは前記第一ドレインに接続され、前記第二ソースは接地され、前記第二ゲートと前記第一ゲートは入力シグナルを受け取る。前記コンデンサモジュールは第一端子と第二端子を有し、制御シグナルに制御されそのキャパシタンスを変えることによって、コンデンサモジュールの放電時間を変え、第一端子は前記第二ソースと前記第一ドレインに接続される。前記第三トランジスタは第三ソース、第三ゲート及び第三ドレインを有し、前記第三ソースは前記電源に接続され、前記第三ゲートはシグナル出力端子と接続される。第四トランジスタは第四ソース、第四ゲート及び第四ドレインを有し、前記第四ゲートは前記入力シグナルを受け取り、前記第四ソースと前記第三ドレインは前記コンデンサのもうひとつの端子に接続され、前記第四ドレインは前記シグナル出力端子に接続される。第五トランジスタは第五ソース、第五ゲート及び第五ドレインを有し、前記第五ゲートは前記入力シグナルを受け取り、前記第五ドレインは前記シグナル出力端子に接続され、前記第五ドレインは接地される。

本発明のレベルシフターは第一昇圧回路、インバーター、第二昇圧回路及びレベルシフト回路を含む。前記第一昇圧回路は入力シグナルを受け取り、且つ制御シグナルに基づいて前記入力シグナルの増幅率を決定する。前記インバーターは前記入力シグナルを受け取り、反転された入力シグナルを生じる。前記第二昇圧回路は前記インバーターの出力端子に接続され、反転された入力シグナルを受け取り、且つ制御シグナルに基づいて前記入力シグナルの増幅率を決定する。前記レベルシフト回路は、前記第一昇圧回路と前記第二昇圧回路の出力端子にそれぞれ接続される第一入力端子と第二入力端子を有し、前記入力シグナルの電圧レベルを第一電圧レベルにシフトするのに用いられる。

本発明に基づくレベルシフターの回路を利用すると、その占有するレイアウト面積はそれほど大きくはなく、且つその第一昇圧回路と第二昇圧回路はいずれも低作動電圧素子に属するので、総電力を多く消耗することはない。そのほかに、本発明のレベルシフターを利用すれば、直流電流の発生を避けることができ、さらに電圧破壊の問題もない。

本発明に基づく昇圧回路の実施例の回路図である。 図１のコンデンサモジュールの実施例の回路図である。 本発明に基づくレベルシフターの実施例の回路図である。

本発明の上記に述べた目的、特長、長所等をさらに分り易く、図面をもって下記の通り説明を行う。

図１は本発明に基づく昇圧回路の実施例の回路図である。トランジスタＴ１は第一ソース、第一ゲート及び第一ドレインを有し、前記第一ソースは電源ＶＤＤに接続される。トランジスタＴ２は第二ソース、第二ゲート及び第二ドレインを有し、前記第二ドレインは前記第一ドレインに接続され、前記第二ソースは接地され、前記第二ゲートと前記第一ゲートは入力シグナルＶｉｎを受け取る。コンデンサモジュール１１は第一端子と第二端子を有し、制御シグナルに制御されそのキャパシタンスを変えることにより、コンデンサモジュールの放電時間を変える。第一端子は前記第二ドレインと前記第一ドレインに接続される。トランジスタＴ３は第三ソース、第三ゲート及び第三ドレインを有し、前記第三ソースは前記電源ＶＤＤに接続され、前記第三ゲートは出力シグナルＶｏｕｔを出力するのに用いられる。トランジスタＴ４は第四ソース、第四ゲート及び第四ドレインを有し、前記第四ゲートは前記入力シグナルＶｉｎを受け取り、前記第四ソースと前記第三ドレインは前記コンデンサモジュール１１の前記第二端子に接続され、前記第四ドレインは出力シグナルＶｏｕｔを出力するのに用いられる。トランジスタＴ５は第五ソース、第五ゲート及び第五ドレインを有し、前記第五ゲートは前記入力シグナルＶｉｎを受け取り、前記第五ドレインは出力シグナルＶｏｕｔを出力するのに用いられ、前記第五ソースは接地される。

入力シグナルＶｉｎが高電圧レベルである時は、この時の出力シグナルＶｏｕｔの電圧は０となる。しかし、この時のトランジスタＴ３のドレイン上には、コンデンサモジュール１１の関係でＶＤＤの電源が保存されている。入力シグナルＶｉｎが低電圧レベルである時は、この時のトランジスタＴ３のドレイン上の電圧はコンデンサモジュール１１の充電のため、２ＶＤＤの電圧に引き上げられるので、出力電圧Ｖｏｕｔは２ＶＤＤとなる。本発明において、コンデンサモジュール１１のキャパシタンスは制御シグナルのＣｓによって変えることができ、これによりコンデンサモジュール１１の放電時間を調整することができる。

より詳しく説明するために、図２を参照する。図２は図１のコンデンサモジュールの実施例の回路図である。トランジスタＴ６のソースとドレイン、トランジスタＴ７のソースとドレイン及びトランジスタＴ８のソースとドレインは一緒に接続される。トランジスタＴ７のゲートはトランジスタＴ８のゲートに接続される。トランジスタＴ６のゲートは伝送ゲート２２に接続される。伝送ゲート２２の一端は制御シグナルＣｓを受け取り、もう一つの端はインバーター２１に接続され、反転された制御シグナルＣｓを受け取るのに用いられる。伝送ゲート２２が導通していない時は、この時のコンデンサモジュール１１のキャパシタンスはトランジスタＴ７とトランジスタＴ８が形成するコンデンサによって決定される。伝送ゲート２２が導通した時は、この時のコンデンサモジュール１１のキャパシタンスはトランジスタＴ６、トランジスタＴ７とトランジスタＴ８が形成するコンデンサによって決定される。このような方式を利用すれば、制御シグナルＣｓを通してコンデンサモジュール１１のキャパシタンスを変えることができ、これによりコンデンサモジュール１１の放電時間を調整することができる。

図３は本発明に基づくレベルシフターの実施例の回路図である。第一昇圧回路３１は電源ＶＤＤ１に接続され、入力シグナルＶｉｎを受け取り、且つ制御シグナルＳｅｌに基づいて前記入力シグナルＶｉｎの増幅率を決定する。第二昇圧回路３２は、インバーター３３と電源ＶＤＤ１に接続され、インバーター３３が入力シグナルＶｉｎに基づき発生した反転入力シグナルを受け取り、且つ制御シグナルＳｅｌに基づいて前記反転入力シグナルの増幅率を決定する。トランジスタＴ１１は第一ソース、第一ドレイン及び第一ゲートを有し、第一ソースは電源ＶＤＤ２に接続され、第一ドレインはレジスターＲ１の一端に接続される。トランジスタＴ１２は第二ソース、第二ドレイン及び第二ゲートを有し、第二ソースは電源ＶＤＤ２に接続され、第二ドレインはレジスターＲ２の一端に接続され、第二ゲートはレジスターＲ１のもう一端に接続される。トランジスタＴ１３は第三ソース、第三ドレイン及び第三ゲートを有し、第三ドレインは第二ゲートに接続され、第三ゲートは第一昇圧回路３１の出力シグナルを受け取り、第三ソースは接地される。トランジスタＴ１４は第四ソース、第四ドレイン及び第四ゲートを有し、第四ドレインは第一ゲートに接続され、第四ゲートは第二昇圧回路３２の出力シグナルを受け取り、第四ソースは接地される。トランジスタＴ１５は第五ソース、第五ドレイン及び第五ゲートを有し、第五ソースは電源ＶＤＤ２に接続され、第五ゲートは第一ゲートに接続される。トランジスタＴ１６は第六ソース、第六ドレイン及び第六ゲートを有し、第六ドレインは第五ドレインに接続され、第六ゲートは第一ゲートに接続され、第六ソースは接地される。トランジスタＴ１７は第七ソース、第七ドレイン及び第七ゲートを有し、第七ソースは電源ＶＤＤ２に接続され、第七ゲートは第五ドレインと第六ドレインに接続され、第七ドレインは出力シグナルＶｏｕｔ１を出力するのに用いられ且つレジスターＲ３の一端に接続される。トランジスタＴ１８は第八ソース、第八ドレイン及び第八ゲートを有し、第八ソースは電源ＶＤＤ２に接続され、第八ゲートは第一ゲートに接続される。トランジスタＴ１９は第九ソース、第九ドレイン及び第九ゲートを有し、第九ドレインは第八ドレインに接続され、第九ゲートは第一ゲートに接続され、第九ソースは接地される。トランジスタＴ２０は第十ソース、第十ドレイン及び第十ゲートを有し、第十ゲートは第八ドレインと第九ドレインに接続され、第十ドレインはレジスターＲ３のもう一端に接続され、第十ソースは接地される。ダイオード３４の陰極は第十ドレインとレジスターＲ３の間に接続され、ダイオード３４の陽極は接地される。

第二昇圧回路３２の出力シグナルが低電圧レベルであり且つトランジスタＴ１２とＴ１３が導通される時、この時のトランジスタＴ１６とＴ１７が導通されるため、出力シグナルＶｏｕｔ１の電圧レベルはＶＤＤ２である。このような回路を利用すれば、入力シグナルＶｉｎをまず先に第一昇圧回路３１或いは第二昇圧回路３２を通して、入力シグナルＶｉｎの電圧レベルを２ＶＤＤ１に高め、さらにレベルシフターを（図３のトランジスタＴ１１〜Ｔ２０及びダイオード３４から形成される）利用して、入力シグナルの電圧レベルをＶＤＤ２に高めることができる。例えば図３に示される回路を利用すると、全体の回路に第一昇圧回路３１と第二昇圧回路３２が増加されてしまうが、その占有するレイアウト面積はそれほど大きくはなく、且つ第一昇圧回路３１と第二昇圧回路３２はいずれも低作動電圧素子に属するので、電力を多く消耗することはない。そのほかに、図３のレベルシフターを利用すれば、直流電流の発生を避けることができ、さらに電圧破壊の問題もない。

以上、好適な実施例を挙げて本発明を説明したが、本発明はこれら実施例に限定はされないと解されるべきであり、つまり本発明は、（当業者であれば自明であるような）各種変更および均等なアレンジをカバーするものである。上に掲げた実施例は、本発明の原理を説明するための最良の態様を提示すべく選択し記載したものである。即ち、添付の特許請求の範囲は、かかる各種変更および均等なアレンジが全て包含されるように、最も広い意味に解釈されるべきである。

１１ コンデンサモジュール
Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６、Ｔ７、Ｔ８、Ｔ１１、Ｔ１２、Ｔ１３、Ｔ１４、Ｔ１５、Ｔ１６、Ｔ１７、Ｔ１８、Ｔ１９、Ｔ２０ トランジスタ
２１、３３ インバーター
２２ 伝送ゲート
３１ 第一昇圧回路
３２ 第二昇圧回路
３４ ダイオード

Claims (5)

1. 第一電源に接続され、入力シグナルを受け取り、且つ制御シグナルに基づいて前記入力シグナルの第一増幅率を決定する第一昇圧回路、
   前記入力シグナルを受け取り、反転された入力シグナルを生じるインバーター、
   前記第一電源に接続され、前記インバーターの出力端子に接続され、前記反転された入力シグナルを受け取り、且つ前記制御シグナルに基づいて前記入力シグナルの第二増幅率を決定する第二昇圧回路、及び
   前記第一電源から供給される第一電圧よりレベルが高い第二電圧を供給する第二電源に接続され、前記第一昇圧回路と前記第二昇圧回路の出力端子にそれぞれ接続される第一入力端子と第二入力端子を有し、前記第一昇圧回路と前記第二昇圧回路の出力シグナルに基づいてレベルシフトシグナルを出力するのに用いられるレベルシフト回路を含み、
   前記入力シグナルの前記第一増幅率が前記第一電圧に依存し、前記入力シグナルの前記第二増幅率が前記第一電圧に依存し、前記レベルシフトシグナルの電圧レベルが前記第二電圧に依存する、レベルシフター。
2. 前記第一昇圧回路及び前記第二昇圧回路はいずれも、
   第一ソース、第一ゲート及び第一ドレインを有し、前記第一ソースは前記第一電源に接続される第一トランジスタ、
   第二ソース、第二ゲート及び第二ドレインを有し、前記第二ドレインは前記第一ドレインに接続され、前記第二ソースは接地され、前記第二ゲートと前記第一ゲートは入力シグナルを受け取る第二トランジスタ、
   第一端子と第二端子を有し、制御シグナルに制御されそのキャパシタンスを変えることにより、その放電時間を変え、前記第一端子は前記第二ドレインと前記第一ドレインに接続されるコンデンサ、
   第三ソース、第三ゲート及び第三ドレインを有し、前記第三ソースは前記第一電源に接続され、前記第三ゲートはシグナル出力端子に接続される第三トランジスタ、
   第四ソース、第四ゲート及び第四ドレインを有し、前記第四ゲートは前記入力シグナルを受け取り、前記第四ソースと前記第三ドレインは前記コンデンサの前記第二端子に接続され、前記第四ドレインは前記シグナル出力端子に接続される第四トランジスタ、及び
   第五ソース、第五ゲート及び第五ドレインを有し、前記第五ゲートは前記入力シグナルを受け取り、前記第五ドレインは前記シグナル出力端子に接続され、前記第五ソースは接地される第五トランジスタを含む昇圧回路である、請求項１に記載のレベルシフター。
3. 前記コンデンサは第一コンデンサと第二コンデンサの並列接続を含み、前記第一コンデンサはスイッチ装置に接続され、且つ前記制御シグナルに基づいて、前記第一コンデンサを前記第二コンデンサと並列接続させるかどうかを決定する請求項２に記載のレベルシフター。
4. 前記第一コンデンサと前記第二コンデンサはいずれもトランジスタより形成される請求項３に記載のレベルシフター。
5. 前記スイッチはＣＭＯＳ伝送ゲートである請求項３に記載のレベルシフター。

Images