WO2004030191A1

WO2004030191A1 - 半導体集積回路装置

Info

Publication number: WO2004030191A1
Application number: PCT/JP2002/010000
Authority: WO
Inventors: Goichi Ono; Masayuki Miyazaki
Original assignee: Hitachi, Ltd.
Priority date: 2002-09-27
Filing date: 2002-09-27
Publication date: 2004-04-08
Also published as: TW200411670A; JPWO2004030191A1

Abstract

本発明は、負荷を検出し、その負荷の大きさに最適な電流供給能力に制御される正または負の高電圧を、電流供給能力に応じた消費電力で発生する半導体集積回路装置を提供する。正または負の高電圧を生成するチャージポンプと、チャージポンプを駆動するパルス信号を生成する発振器と、発振器の電源電圧を制御する電圧制御回路と、チャージポンプの負荷の大きさを検出する負荷検出回路と、チャージポンプの出力電圧を検出する電圧センサとを備える。

Description

技術分野

本発明は半導体集積回路装置に係り、特に高電圧発生回路を有する半導体集積回路装置に関する。

明背景技術

田

先ず、この明細書で参照される文献のリストを以下に示し、文献の参照は文献番号をもってすることとする。

[文献 1 ] ：特開平 1 0— 2 0 8 4 8 9号公報

[文献 2 ] ：特開平 1 1一 1 9 1 6 1 1号公報

従来、この種の従来例として文献 1に開示される高電圧発生装置が知られている。この従来例は、チャージポンプの負荷が軽くなつたときのリップル電圧の増大を抑制することを目的として、次のような構成が開示されている。すなわち、この高電圧発生装置はチャージポンプ、タイマ、 A-D変換器と電流制限回路から構成され、負荷によって昇圧能力を変化させることができる。これにより、低負荷時のリップル電圧の増大を抑制する。

次に、この高電圧発生装置の動作を簡単に述べる。タイマによりチャージボンプ動作開始から、予め設定された所定時間を計測する。その所定時間後のチヤ一ジポンプ発生電圧を A-D変換器に入力し、ディジタル信号に変換する。電流制限回路ほこのディジタル信号を受けて、チャージポンプに供給する電流を制限する。これにより、負荷の大きさに応じて昇圧能力を変化させることが可能となる。

また、スタンパイ時のトランジスタのリーク電流を低減する従来例として、文献 2に開示されている技術がある。この従来例は、チャージポンプなど高電圧発生手段により発生された高電圧を逆バイアス電圧として、 M0Sトランジスタの基板端子に供給している。逆バイアス印加により、トランジスタのしきい値電圧を上げることで、スタンパイ時のトランジスタのリーク電流を低減できる。

前述したように文献 1に開示されるチャージポンプは、負荷の大きさに応じて昇圧能力を変化させることができるが、その昇圧能力を変化させる手段は、電流制限回路を用いて、チャージポンプに供給する電流を制限するものである。つまり、チャージポンプ自身は最大の負荷に対応した昇圧能力を実現できる能力を維持したまま動作しているが、負荷に供給する電流を絞ることにより、昇圧能力を制御しているといえる。そのため、高電圧を発生させるチャージポンプのポンピング動作で消費する電力は、負荷の大きさによらず一定である。従って、この文献 1によるチャージポンプは、負荷が小さい時も、負荷が大きい時と同じ電力を消費しながら、昇圧能力を変化させていることになる。

また前述したように、文献 2に開示される技術では、スタンパイ時に M0Sトランジスタの基板端子に逆バイアスを供給することによりスタンパイ時の電流を低減しているが、設計プロセスの微細化に伴い、 M0Sトランジスタの基板端子に逆バイアスを与え過ぎると、 PN接合電流や GIDL (Gate Induced Drain Leakage)電流と呼ばれるリーク電流の増大が顕著になってくる。

図 2 0は横軸に基板バイアス VBを、縦軸にドレイン電流 I _Dをとり、 M0Sトランジスタがオフ状態の時のドレイン電流、すなわち M0Sトランジスタのリーク電流の基板バイアス依存性である。図 2 0では、 vblの基板バイアスを印加した時にドレイン電流 I。は最小となり、 vb lよりも深く逆バイアスを印加するとドレイン電流は増加に転じる。従って、スタンバイ電流を減少させるために印加する逆バイアスを深くし過ぎると、逆にスタンバイ電流は増加するという問題が発生する。発明の開示

本発明は、上記問題を解決するためになされたものであり、負荷の小さい時は、負荷の大きい時よりも消費電力を低減しながら、負荷に対して最適な電流供給能力に制御されるチャージポンプを具備する半導体集積回路装置を提供することを目的とする。

また、 PN接合電流や GIDL電流といったリーク電流を増加させずにサブスレツショルドリーク電流を低減できるように、スタンバイ時のリク電流低減のための最適な基板バイアスを供給できる電圧発生回路を具備する半導体集積回路装置を提供することも本発明の目的の一つである。

チャージポンプの電流供給能力 I_cpは、 I_cp f X C X Vと表される。ここで、 fは発振器の発振周波数、 Cはチャージポンプの容量、 Vは発振器の発振電圧である。従って、 f、 C, Vを 1つまたは複数個制御することにより、チャージポンプの電流供給能力を制御できる。また、チャージポンプ回路のボンビング動作による消費電力 P_cpは、 P_cp oc f X C X V²で表される。よって、 f、 c、 Vを低下させると、電流供給能力も消費電力も減少でき、逆に、 f、 c、 Vを増加させると、電流供給能力も消費電力も増大する。

本発明に係る半導体集積回路装置は、電源電圧をボンビングすることにより、正または負の高電圧を生成するチヤージポンプと、チヤ一ジポンプの容量を駆動するパルス信号を発生する発振器と、発振器の電源電圧を制御する電圧制御回路と、チャージポンプの負荷の大きさを検出する負荷検出回路と、チャージポンプの出力電圧を検出する電圧センサとを備え、チャージポンプを、負荷検出回路で検出された負荷の大きさに最適な電流供給能力に制御すると共に、電流供給能力に応じた消費電力で、正または負の高電圧を発生することを特徴とするものである。

上記チャージポンプは、 1個または複数個の容量と、容量とチャージポンプとを接続するスィツチと、このスィツチを制御する信号を発生するデコーダとからなり、スィツチの切り替えによりチャージポンプの容量の大きさを変化させることができる。

上記発振器は、 CMOSインパータ回路と NAND回路をループさせることにより構成され、発振器の動作及び停止を制御する機能を備え、発振電圧、あるいは発振周波数、あるいはその両方が制御される。

上記電圧制御回路は、バイアス発生回路を備え、 PM0Sトランジスタと NM0Sトランジスタを電源と電圧制御回路の出力との間に並列に揷入し、バイアス発生回路の出力により PM0Sトランジスタと M0Sトランジスタのゲート電圧を制御して電源電圧を降圧する回路である。

上記負荷検出回路は、チャージポンプの出力電圧を 1個あるいは複数個の基準電圧と比較し、チャージポンプの出力電圧をレベル分けする比較器と、発振器のパルス信号の発振回数を計測するカウンタと、カウンタで計測されたカウント数が予め設定されたカウント数に達した時のチャージポンプの出力電圧のレベルを保持するレジスタとから構成される。

また、上記負荷検出回路は、発振器のパルス信号の発振回数を計測するカウンタと、計測されたカウント数を 1個あるいは複数個の基準カウント数と比較し、計測されたカウント数をレベル分けする比較器と、チャージポンプの出力電圧が予め設定された基準電圧に達した時のカウント数のレベルを保持するレジスタとで構成しても良い。

また、本発明に係る半導体集積回路装置は、 M0Sトランジスタのリーク電流を検出するリーク電流検出回路と、 CMOS LSIの基板端子に基板バイアス電圧を供給する基板バイアス発生回路とを備え、この基板バイアス発生回路により基板パイァスを M0Sトランジスタのリーク電流が最小となるように制御することを特徴とするものである。

上記リーク電流検出回路は、ゲート電圧を電源電位とした PM0Sトランジスタと、ゲート電圧を接地電位とした NM0Sトランジスタとを直列に接続した 2個の回路と、上記基板バイアス発生回路の出力電圧と接地電位とを分圧し 2種の電圧を生成する抵抗と、 PM0Sトランジスタと丽 OSトランジスタの接続点電圧を比較し、それらの電圧の大小関係を出力する比較器とからなり、 2個の NM0Sトランジスタの基板端子に上記基板バイアス発生回路の出力電圧と接地電位とを分圧した 2種の電圧をそれぞれ供給し、上記基板バイアス発生回路の出力電圧の変化に対するトランジスタのリーク電流の増減を検出するものである。

また、上記リーク電流検出回路は、ゲート電圧を電源電位とした PM0Sトランジスタと、ゲート電圧を接地電位とした NM0Sトランジスタとを直列に接続した 2個の回路と、上記基板バイァス発生回路の出力電圧と接地電位とを分圧し 2種の電圧を生成する抵抗と、 PM0Sトランジスタと NM0Sトランジスタの接続点電圧を比較し、それらの電圧の大小関係を出力する比較器を備え、 2個の PM0Sトランジスタの基板端子に上記基板バイァス発生回路の出力電圧と電源電圧とを分圧した 2種の電圧をそれぞれ供給し、上記基板バイアス発生回路の出力電圧の変化に対するトランジスタのリーク電流の増減を検出するように構成しても良い。

上記基板バイアス発生回路は、回路の動作及び停止を制御する機能を備えた発振器と、基板バイアスを発生するチャージポンプとからなり、上記リーク電流検出回路の検出結果を受けて、発振器の動作及び停止を制御してチャージポンプ動作を制御することにより、 M0Sトランジスタのリーク電流を最小にする基板バイァスを発生するものである。

また、本発明による半導体集積回路装置は、 M0Sトランジスタのリーク電流を検出するリーク電流検出回路と、高電圧を発生する高電圧発生回路と、高電圧発生回路の出力電圧を降圧し、 CMOS LSIの基板端子にバイアス電圧を供給する降圧回路とを備え、この降圧回路により基板バイアスを M0Sトランジスタのリーク電流が最小となるように制御することを特徴とするものである。

この場合、上記リーク電流検出回路は、ゲート電圧を電源電位とした PM0Sトランジスタと、ゲート電圧を接地電位とした丽 OSトランジスタとを直列に接続した複数個の回路と、上記高電圧発生回路の出力電圧と接地電位とを分圧し複数種の電圧を生成する抵抗と、 PM0Sトランジスタと NM0Sトランジスタの接続点の電圧を比較する比較器を複数個と、比較器の出力をェンコ一ドするエンコーダとからなり、複数個の丽 OSトランジスタの基板端子に上記高電圧発生回路の出力電圧と接地電位とを分圧して生成した複数種の電圧をそれぞれ供給してトランジスタのリーク電流を最小に制御する基板バイアスを検出する。

本発明に係る半導体集積回路装置は、正または負の高電圧を生成するチャージポンプと、チャージポンプを駆動するパルス信号を生成する発振器と、発振器の電源電圧を制御する電圧制御回路と、チャージポンプの負荷の大きさを検出する負荷検出回路と、 M0Sトランジスタのリーク電流を検出するリーク電流検出回路を備え、検出された負荷の大きさに最適な電流供給能力に制御し、かつ M0Sトランジスタのリーク電流を最小に制御する正または負の基板バイアスを発生することを特徴とするものである。

上記 M0Sトランジスタのリーク電流は基板印加電圧に依存して増減する電流であって、ゲート、ソース間電圧を 0 Vとしてトランジスタをオフ状態にした時の、サブスレツショルド電流、 PN接合電流、及ぴ GIDL電流を含む電流である。図面の簡単な説明

図 1は本発明の実施例 1の構成を示したブロック図、

図 2は図 1に示したチヤジポンプの構成例を示す回路図、

図 3は図 1に示した発振器の構成例を示す回路図、

図 4は図 1に示した電圧制御回路の構成例を示す図、

図 5は図 1に示した負荷検出回路のプロック図、

図 6は実施例 1のチャージポンプ回路の動作を示す波形図、

図 7は図 3に示した発振器の電圧一周波数特性を示す図、

図 8は実施例 1におけるチャージポンプの電流供給能力を示す図、

図 9は実施例 1のチャージポンプの別の構成例を示す回路図、

図 1 0は実施例 1の発振器の別の構成例を示す回路図、

図 1 1は実施例 1の変形例で用いる負荷検出回路のプロック図、

図 1 2は実施例 1の変形例におけるチャージポンプ回路の動作を示す波形図、図 1 3は本発明の実施例 2の構成を示したブロック図、

図 1 4は図 1 3に示したリーク電流検出回路の構成例を示す図、

図 1 5は実施例 2の第 1変形例で用いるリーク電流検出回路の構成を示す図、図 1 6は実施例 2の第 2変形例の構成を示したプロック図、

図 1 7は実施例 2の第 2変形例で用いるリーク電流検出回路の構成を示す図、図 1 8は実施例 2の第 3変形例で用いるリーク電流検出回路の構成を示す図、図 1 9は実施例 2の第 4変形例の構成を示したブロック図、

図 2 0は M0Sトランジスタのリーク電流の基板バイアス依存性を示す図である' 発明を実施するための最良の形態

<実施例 1 >

図 1は、本発明の第 1の実施例を示す図である。図 1に示されるように、この半導体集積回路装置は、チャージポンプ（CHP) 1 1、発振器 (0SC) 1 2、電圧制御回路（VCTL) 1 3、負荷検出回路（LDET) 1 4、電圧センサ（VSE) 1 5を備え、負荷 1 6を駆動する。

ここで、チャージポンプ 1 1は、図 2に示すように、 1個あるいは複数個の容量と、容量をチャージポンプに接続している M0Sトランジスタで構成されたスィツチと、このスィッチを制御するデコーダ（DEC) 2 1から構成されている。図 2 は、容量が C1，C2，C3の 3個の時の例を示している。このチャージポンプは容量の値を変えることができ、図 2では 3段階に変更が可能である。例えば、 vg信号を受けて、デコーダ 2 1力 S_vgc 2 = 0、 vgc 3 = 0を出力すると、チャージポンプの容量は C1となり、 vgc 2 = l、 vbc 3 = 0を出力した場合はチャージポンプの容量は C1+C2となる。

発振器 1 2は CMOSィンパータと NAND回路をループ状に奇数段接続して構成され、発振器の動作、及び停止を制御する en信号を備えている。図 3は、発振器 1 2の一例であり、 5段のゲートから構成される発振器である。発振器は出力にパルス信号 ckを発生する。

電圧制御回路 1 3は、図 4に示すように、バイアス発生回路（BVGEN) 4 1と、電源と電圧制御回路の出力の間に並列に挿入された PM0Sトランジスタ 4 2と NM0S トランジスタ 4 3で構成される。バイアス発生回路 4 1は、電流供給能力を決める v_g信号から vgp、 vgn信号を生成し、 PM0Sトランジスタ 4 2と麗 OSトランジスタ 4 3を制御する。 PM0Sトランジスタ 4 2と丽 OSトランジスタ 4 3のインピーダンスにより、 vddm電圧が電源電圧から降圧されて、決定される。

負荷検出回路 1 4は、図 5に示されるように、チャージポンプの出力電圧 vbgn を 1個あるいは複数個の基準電圧と比較し、チャージポンプ出力電圧をレベル分けする比較器 (CP) 6 1と、発振器のパルス信号 ckの発振回数を計測するカウンタ (CNT) 6 2と、レジスタ（RGT) 6 3から構成される。レジスタ 6 3は、カウンタで計測されたカウント数 coが予め設定されたカウント数に達した時のチャージボンプの出力電圧のレベルを保持する。

電圧センサ 1 5は、チャージポンプ 1 1の出力電圧 vbgnが設定した電圧に達したかどうかを判断する。

負荷- 1 6は、ここではチャージポンプの負荷を抵抗成分と容量成分とで簡単に表現した。

本実施例の動作を述べる。例として電圧供給能力を 3段階 (大、中、小）に切り替えられ、出力電圧値として - vddを発生するチャージポンプを考える。図 6は、チャージポンプ 1 1が負荷 1 6を検出し、その負荷に最適な能力に切り替える様子を示している。図 6において、縦軸にチャージポンプの出力電圧 vbgnをとり、横軸に時間 tをとり、負荷 1 6が大の場合のチャージポンプ出力の特性線 aと、標準負荷の場合の特性線 bと、負荷が小の場合の特性線 cを示す。なお、同図において、破線はチャージポンプの切り替え制御前、実線は制御後を示し、 Vrplはリップル電圧を示している。

発振器 1 2が動作し、チャージポンプ動作を開始してから、時間 TLまではチヤージポンプ能力を中で動作させる。負荷は負荷検出回路 1 4で検出され、それは動作開始から時間 TL後のチャージポンプの出力電圧で判断される。時間 TLは、力ゥンタ 6 2にて発振器 1 2のパルス出力 ckをカウントすることにより計測される。カウンタ 6 2は予め設定されたカウント数に達すると、 co信号を出力する。比較器 6 1ではチャージポンプ 1 1の出力電圧 vbgnが、次の（1) から（3)の範囲かどうかを判断する。

(1) vbgn ≥ -vdd/3

(2) -2vdd/3 ≤ vbgn < -vdd/3

(3) vbgn < -2vdd/3

(1)の場合（図 6で言えば特性線 a ) は、負荷が大きいと判断され、出力電圧 vgbniは 3となり、（2)の場合（図 6で言えば特性線 b ) は、最適な負荷と判断され、 vbgniは 2となり、（3)の場合（図 6で言えば特性線 c) は、負荷が小さいと判断され、 vbgniは 1となる。レジスタ 6 3の出力 vgは、チャージポンプの電流供給能力を決定する信号であり、能力大 = 3、能力中 = 2、能力小 = 1である。 vg信号の初期値は 2であり、チャージポンプ 1 1は能力中で動作しているが、動作開始から時間 TLが経過し、レジスタ 6 3が co信号を入力されると、レジスタはその時の比較器 6 1の出力電圧 vbgni信号を記憶して、電流供給能力を変化させる。チャージポンプ 1 1のデコーダ 21は、 vg= lが入力されると、（vgc2， vgc3) = (0 , 0)を、 vg= 2が入力されると、（vgc2， vgc 3 ) = ( 1 , 0)を、 vg =3が入力されると、（vgc2， vgc 3 ) = ( 1 , 1)を出力する。

電圧制御回路 1 3は、例えば、一例として次のような 3段階の電圧を、 vg信号に応じて出力する。電流供給能力が小の場合（vg= 1)には、 vgp= 3. 3V、 vgn = 2. 5Vを生成して vddraは 1. 9 5 Vに、電流供給能力が中の場合（vg= 2)には、 vgp= 3. 3V、 vgn= 3. 3 Vを生成して vddmは 2. 6 2Vに、電流供給能力が大の場合（vg= 3)には、 vgp= 0V、 vgn= 3. 3 Vを生成して vddmは 3. 3V に、それぞれ電源電圧 Vdd= 3. 3Vから降圧して出力する。

図 3の発振器 1 2は、発信器電圧 Voscと発信周波数 fは、図 7に示したような電圧一周波数特性を持っている。電圧制御回路 1 3により、発振器に供給される電圧 vddmが変化すると、その発振周波数 fも同時に変化する。このように発振器 1 2の出力の電圧、周波数、及びチャージポンプ 1 1の容量を変化させ、電流供給能力を制御している。そのため、本実施例の消費電力は電流供給能力に応じたものとなる。電圧センサ 1 5はチャージポンプの出力 vbgn信号が -vddより高いか低いかを判定し、 vbgn信号が- vddより高ければ発振器 1 2を動作させ、 - vddより低ければ発振器 1 2を停止させる。この動作により、チャージポンプの出力 vbgn 電圧は - vddとなる。

以上のような制御を行うことにより、本実施例のチャージポンプは、時間 TL後に負荷 1 6を検出し、検出した負荷に対して最適な電流供給能力として、例えば図 8に示すような 3段階の電流供給能力に自動制御される。また、その消費電力は電流供給能力に応じたものとなる。尚、正の高電圧を発生させる場合は、図 9 に示す出力部のダイォード D 1，D 2の接続の向きを図 2の向きと逆にし、ダイォ一ド D 1のァソードを正の電源電圧 vddに接続した構成のチャージポンプを用いることで実現できる。

本実施例の動作例として、発振器の発振電圧、発振周波数、及びチャージボンプの容量の 3つの制御手段すベてを制御した場合をあげたが、 3つの制御手段のうち 1つまたは 2つだけを制御して、電圧供給能力を制御してもよい。発振器の発振周波数のみを制御する場合は、電圧制御回路 1 3を用いずに発振器 1 2として PLL (Phase Looked Loop)回路を用い、その発振周波数を制御する。また、発振器の発振電圧のみを制御する場合は、発振器 1 2を図 1 0に示す構成にし、電圧レベル変換回路（LS) 2 8 1の電圧を電圧制御回路 1 3の出力 vddiiiを用いて制御する。

[変形例]

次に、本実施例の変形例について述べる。変形例は、図 1と同様の構成であり、チャージポンプ 1 1、発振器 1 2、電圧制御回路 1 3、 .負荷検出回路 1 4、電圧センサ 1 5からなり、負荷 1 6を駆動しているが、負荷検出回路 1 4の構成のみが異なる。よって負荷検出方式も相違する。図 1 1は負荷検出回路 1 4の構成を示し、発振器のパルス信号 ckの発振回数をカウントするカウンタ（CNT) 7 1 と、計測されたカウント数 coを 1個あるいは複数個の基準カウンタと匕較して力ゥント数をレベル分けする比較器（CP) 7 2と、チャージポンプ出力電圧 vbgn信号を基準電圧と比較する比較器（CP) 7 3と、 vbgn信号が予め設定された基準電圧に達した時のカウント数のレベルを保持するジスタ（RGT) 7 4から構成される。第 1の実施例との相違点である負荷検出動作について述べる。例として第 1の実施例と同様に、電圧供給能力を 3段階（大、中、小）に切り替えられ、出力電圧として -vddを発生するチャージポンプを考える。

図 1 2は、本変形例によるチャージポンプが負荷を検出し、その負荷に最適な能力に切り替える様子を示している。図 1 2において、縦軸にチャージポンプの出力電圧 vbgnをとり、横軸にはカウンタのカウント数が示す時間 TCをとり、負荷 1 6が大の場合のチャージポンプ出力の特性線 _aと、標準負荷の場合の特性線 b と、負荷が小の場合の特性線 cを示す。なお、同図において、破線はチャージポンプの切り替え制御前、実線は制御後を示している。

発振器 1 2が動作し、チャージポンプ動作を開始してからチャージポンプ 1 1 の出力 vbgn信号が - vdd/2に達するまでは、チャージポンプ能力を中で動作させる。負荷は、負荷検出回路 1 4で検出され、それは vbgn信号が- vdd/2に達したときの時間で判断される。チャージポンプの出力 vbgn信号が- vdd/2に達するまでの時間は、発振器 1 2のパルス信号 ckの発振回数をカウンタ 7 1でカウントすることにより計測して、その値 coを比較器 7 2に送る。

比較器 7 2では、カウンタ 7 1のカウント数 coが示す時間 TCが、次の（1) から (3)のどの条件に合致するかを判定する。

(1) TC ≤ T1

(2) Tl < TC ≤T2

(3) Τ2 < TC

(1)の場合（図 1 2で言えば特性線 c ) は、負荷が小さいと判断され、比較器 7 2の出力 coiは 1となり、（2)の場合（図 1 2で言えば特性線 b ) は、最適な負荷と判断され、出力 coiは 2となり、（³)の場合（図 1 7で言えば特性線 a ) は、負荷が大きいと判断され、出力 coiは 3となる。比較器 7 3は、チャージポンプ出力 vbgnが- vdd/2に達するとレジスタ 7 4に vbgc信号を出力する。

レジスタ 7 4の出力 vgは、チャージポンプの電流供給能力を決定する信号であり、能力大 = 3、能力中 = 2、能力小 = 1である。レジスタ 7 4の初期値は 2であり、チャージポンプ 1 1は能力中で動作しているが、チャージポンプ出力 vbgn 信号が - vdd/2に達し、比較器 7 3出力 vbgc信号がレジスタ Ί 4に入力されると、レジスタはその時の比較器 7 2の出力 coiの値を記憶し、電流供給能力を変化させる。検出された v_g信号を用いて、高電圧を発生させる方法は第 1の実施例と同様である。

また、本変形例の消費電力は電流供給能力に応じたものとなる。以上のような制御を行うことにより、本変形例のチャージポンプは、チャージポンプ出力信号が- vdd/2に達した時に負荷を検出し、検出した負荷に対して最適な電流供給能力として例えば図 8に示すような大（L)、中（M)、小（S)の 3段階の電流供給能力に自動制御される。また、その消費電力は電流供給能力に応じたものとなる。なお、正の高電圧を発生させる場合は、図 9に示すチャージポンプ 1 1を用いることで実現できる。

本変形例の動作例として、発振器の発振電圧、発振周波数、及びチャージボンプの容量の 3つの制御手段すベてを制御した場合をあげたが、実施例 1で述べたと同様に 3つの制御手段のうち 1つまたは 2つだけを制御して、電圧供給能力を制御してもよい。発振器の発振周波数のみを制御する場合は、電圧制御回路 1 3 を用いずに発振器 1 2として PLL (Phase Looked Loop)回路を用い、その発振周波数を制御する。また、発振器の発振電圧のみを制御する場合は、発振器 1 2を図 1 0に示す構成にし、電圧レベル変換回路（LS) 2 8 1の電圧を電圧制御回路 1 3 の出力 vddmを用いて制御する。

<実施例 2 >

図 1 3は、本発明の第 2の実施例を示す図である。本実施例の半導体集積回路装置は、 M0Sトランジスタのリーク電流を最小にする基板バイアスとして用いられる所望の負の高電圧を発生する。図 1 3に示されるように、 M0Sトランジスタのリーク電流を検出するリーク電流検出回路（LKDET) 8 1と、基板バイアス発生回路（VBGEN) 8 2から構成される。リーク電流検出回路 8 1は、図 1 4に示されるようにゲート電圧を電源電位 Vddとした PM0Sトランジスタと、ゲート電圧を接地電位 VSSとした丽 0Sトランジスタとを直列に接続した 2個の回路 9 1、回路 9 2と、基板バイアス発生回路 8 2の出力 vbgnと接地電位とを分圧し、 2種の電圧を生成する抵抗 9 4、抵抗 9 5と、 PM0Sトランジスタと雇 0Sトランジスタの接続点の電圧を比較する比較器（CP) 9 3とから構成される。抵抗 9 4と抵抗 9 5によつて分圧された電圧は、それぞれ回路 9 1と回路 9 2の NM0Sトランジスタの基板端子に入力される。

基板バイアス発生回路 8 2は、図 1において電圧制御回路 1 3、負荷検出回路 1 4、電圧センサ 1 5、負荷 1 6を除いた構成、すなわち、チャージポンプ 1 1 と発振器 1 2から構成されている。チャージポンプ 1 1としては第 1の実施例で述べた図 2の構成を用いることができる。発振器 1 2は、発振の動作及ぴ停止を en信号により制御される。発振器 1 2としては、第 1の実施例で述べた図 3の構成を用いることができる。チャージポンプ 1 1はパルス信号 ckを受けて動作し、基板バイアスを発生する。発振器 1 2の動作及ぴ停止を制御することにより、チヤージポンプ 1 1は所望の負の高電圧を発生することができる。

本実施例の動作を説明する。リーク電流検出回路 8 1で M0Sトランジスタのリーク電流が検出される。 M0Sトランジスタのリーク電流検出方法は以下の通りである。リーク電流検出回路 8 1の回路 9 1に入力される電圧は、常に回路 9 2に入力される電圧より高い電圧となっている。よって、図 2 0の M0Sトランジスタのリーク電流の基板バイアス依存性より、基板バイアス発生回路 8 2の出力 vbgn が 0 Vから vb lまでの間は、回路 9 1の出力電圧の方が回路 9 2の出力電圧より低い。しかし、さらに出力 vbgn電圧が低下して vb l以下になると、逆に回路 9 1 の出力電圧の方が回路 9 2の出力電圧より高くなる。比較器 9 3は、回路 9 1と回路 9 2の関係が逆転するところを判定し、その結果を基板バイアス発生回路 8 2に出力し、リーク電流が最小となる基板バイアスを検出する。基板バイアス発生回路 8 2は、リーク電流検出回路 8 1の出力である en信号を受けて、発振器 1 2の動作及び停止を制御することにより、基板パイァス vbgnを発生する。

以上の動作により、本実施例は M0Sトランジスタのリーク電流を最小にする基板バイアスを発生することができる。本実施例は、 NM0S基板電圧を制御するため、 Pゥヱルが分離されている必要があるが、それは例えば、 P基板にアイソレーション用の N型ゥエルを形成し、更にこのアイソレーション用の N型ゥエル内に、丽 OS用の Pゥエルと PM0S用の Nゥエルを形成したトリプルゥエル構造、或いは、 SOI (Silicon on Insulator) 構造といった周知のアイソレーション構造で実現可能である。

[第 1変形例] .

次に、本実施例の第 1変形例について ¾ベる。第 1変形例は、 M0Sトランジスタのリーク電流を最小にする基板バイアスとして用いられる所望の正の高電圧を発生する場合である。図 1 3と同様に、基板バイアス発生回路 8 2とリーク電流検出回路 8 1とから構成されるが、正の高電圧を生成するために基板バイアス発生回路 8 2を構成するチャージポンプ 1 1としては、図 9に示した構成のチャージポンプを用いる。基板バイアス発生回路 8 2の出力は、 vbgp'とする。

リーク電流検出回路 8 1の具体的回路構成は、図 1 5に示されるようにゲート電圧を電源電位 Vddとした PM0Sトランジスタと、ゲート電圧を接地電位 VSSとした丽 OSトランジスタとを直列に接続した 2個の回路 2 4 1、回路 2 4 2と、基板バィァス発生回路 8 2の出力 vbgpと電源電位とを分圧し、 2種の電圧を生成する抵抗 2 4 4、抵抗 2 4 5と、 PM0Sトランジスタと丽 OSトランジスタの接続点の電圧を比較する比較器（CP) 2 4 3とから構成される。抵抗 2 4 4と抵抗 2 4 5によつて分圧された電圧は、それぞれ回路 2 4 1と回路 2 4 2の PM0Sトランジスタの基板端子に入力される。

M0Sトランジスタのリーク電流を検出する方法は、第 2の実施例と同様に、基板バイアス回路の出力 vbgpの変化に対して回路 2 4 1と回路 2 4 2の出力電圧の大小関係が反転する電圧を検出する。この検出結果を基板バイアス発生回路 8 2 に出力し、基板バイアス発生回路 8 2は M0Sトランジスタのリーク電流を最小にする基板バイアスとして正の高電圧 vbgpを発生する。本変形例は、 PM0S基板電圧を制御するため、 Nゥエルが分離されていればよいから、トリプルゥヱル構造、 S0I構造、 P基板に PM0S用の Nゥヱルを形成した構造、或いは P基板に PM0S用の Nゥヱルと NM0S用の Pゥヱルを形成した 2重ゥヱル構造で実現可能である。

[第 2変形例]

更に、本実施例の第 2変形例について述べる。第 2変形例は、 M0Sトランジスタのリーク電流を最小にする基板バイアスとして用いられる所望の負の高電圧を発生する場合の別の構成である。

第 2変形例の構成は、図 1 6に示すように、高電圧を発生する高電圧発生回路 (HVGEN) 1 2 1と、 M0Sトランジスタのリーク電流を検出するリーク電流検出回路 (LKDET) 1 2 2と、高電圧発生回路 1 2 1の出力 vbgnhを降圧する降圧回路（VREG) 1 2 3とから構成される。図 1 7に示すように、リーク電流検出回路 1 2 2は、ゲート電圧を電源電位 Vddとした PM0Sトランジスタと、ゲート電圧を接地電位 VSSとした丽 OSトランジスタとを直列に接続した N個の回路（CKT^ CKTN) 1 0 1と、 N— 1個の比較器（CPi CP^) 1 0 2と、高電圧発生回路 1 2 1の出力電圧 vbgnhと接地電圧 VSSとを分圧する抵抗 1 0 4と、比較器 1 0 2の出力をエンコードするエンコーダ（ENC) 1 0 3から構成される。

回路 1 0 1の各 NM0Sトランジスタの基板端子には、抵抗 1 0 4にて分圧された電圧がそれぞれ入力される。比較器 1 0 2は、回路 1 0 1内の隣合う 2つの回路の出力電圧を比較し、比較した 2つの回路の番号の若い方の出力電圧がもう一方の出力電圧より低ければ 0を出力し、逆に番号の若い回路の出力電圧が高ければ 1を出力する。

ここで、 M0Sトランジスタのリーク電流は、図 2 0に示すような特性を持っているから、比較器 1 0 2は、比較器 1から比較器 X ( 0 < X < N )までは 0を出力し、リーク電流特性が逆転した回路を比較した比較器 X + 1から比較器 Nまでは 1を出力する。

エンコーダ 1 0 3は、比較器 1 0 2の出力をエンコードし、 0から Nまでの値を en信号として出力する。 en信号は検出した M0Sトランジスタのリーク電流情報を持った信号である。高電圧発生回路 1 2 1は、負の高電圧を発生する。高電圧発生回路 1 2 1の構成としては、例えば、図 2の構成のチャージポンプを用いることができる。降圧回路 1 2 3は、 N段階に降圧する能力を持っており、 en信号を受けて、高電圧発生回路 1 2 1で生成された負の高電圧 vbgnh信号を en信号に応じた電圧に降圧し、 vbgn信号として出力する。例えば、降圧回路 1 2 3の構成としては、 D C— D Cコンバータやシリーズレギユレータがある。

以上の動作により、本変形例は M0Sトランジスタのリーク電流を最小にする基板バイアスとして用いられる所望の負の高電圧を発生する。尚、本変形例では高電圧発生回路 1 2 1を用いずに、外部から直接高電圧を入力してもよい。本変形例の半導体集積回路装置も、図 1 3の構成と同様に NM0S基板電圧を制御するため、 Pゥヱルが分離されている必要があり、トリプルゥヱル構造或いは S0I構造を用いて実現できる。

[第 3変形例]

また更に、本実施例の第 3変形例について述べる。第 3変形例は、 M0Sトランジスタのリーク電流を最小にする基板バイアスとして用いられる所望の正の高電圧を発生する場合の別の構成である。

ブロック構成は図 1 6と同じであり、高電圧を発生する高電圧発生回路 1 2 1 と、 M0Sトランジスタのリーク電流を検出するリーク電流検出回路 1 2 2と、高電圧発生回路 1 2 1の出力を降圧する降圧回路 1 2 3とから構成されるが、高電圧発生回路 1 2 1としては正の高電圧を生成するために、例えば、図 9に示した構成のチャージポンプを用いる。高電圧発生回路 1 2 1の出力は、 vbgphとする。

図 1 8に示すようにリーク電流検出回路 1 2 2は、ゲート電圧を電源電位 Vdd とした PM0Sトランジスタと、ゲート電圧を接地電位 VSSとした NM0Sトランジスタとを直列に接続した N個の回路（CK CKTN) 2 6 1と、 N— 1個の比較器（CPi〜 CP_N— 2 6 2と、高電圧発生回路 1 2 1の出力電圧 vbgphと電源電圧とを分圧する抵抗 2 6 4と、比較器 2 6 2の出力をェンコ一ドするエンコーダ 2 6 3とから構成される。回路 2 6 1の各 PM0Sトランジスタの基板端子には、抵抗 2 6 4にて分圧された電圧がそれぞれ入力される。比較器 2 6 2は、回路 2 6 1内の隣合う 2 つの回路の出力電圧を比較し、比較した 2つの回路の番号の若い方の出力電圧がもう一方の出力電圧より高ければ、 0を出力し、逆に番号の若い回路の出力電圧が低ければ、 1を出力する。

ここで、 M0Sトランジスタの.リーク電流は、図 2 0に示すようなリーク特性を持っているから、比較器 2 6 2は、比較器 1から比較器 X ( 0く Xく N)までは 0 を出力し、リーク電流特性が逆転した回路を比較した比較器 X + 1から比較器 N までは 1を出力する。

エンコーダ 2 6 3は、比較器 2 6 2の出力をエンコードし、 0から Nまでの値を en信号として出力する。 en信号は検出した M0Sトランジスタのリーク電流情報を持った信号である。降圧回路 1 2 3は、 N段階に降圧する能力を持っており、 en信号を受けて、高電圧発生回路 1 2 1で生成された正の高電圧 vbgph信号を en 信号に応じた電圧に降圧し、 vbgp信号として出力する。

以上の動作により、本変形例は M0Sトランジスタのリーク電流を最小にする基板バイアスとして用いられる所望の正の高電圧を発生する。尚、本変形例でも高電圧発生回路 1 2 1を用いずに、外部から直接高電圧を入力してもよい。本変形例は、 PM0S基板電圧を制御するため、 Nゥエルが分離されていればよいから、トリプルゥエル構造、 S0I構造、或いは 2重ゥエル構造で実現可能である。

[第 4変形例]

更に、本実施例の第 4変形例について図 1 9を用いて述べる。第 4変形例は、検出された負荷の大きさに最適な電流供給能力に制御し、かつ M0Sトランジスタのリーク電流を最小に制御する基板バイアスとして、正または負の高電圧を発生する。本変形例は図 1 9に示されるように、チャージポンプ（CHP) 1 1、発振器 (0SC) 1 2、電圧制御回路（VCTL) 1 3、負荷検出回路（LDET) 1 4、リーク電流検出回路 (LKDET) 8 1を備え、負荷 1 6を駆動する。本変形例は、図 1に示した第 1の実施例の電圧センサ（VSE) 1 5を、図 1 3に示した第 2の実施例で述べたリーク電流検出回路 8 1に置き換えたものであり、リーク電流検出回路 8 1以外の回路動作は第 1の実施例と同様である。

図 1 9の、チャージポンプ 1 1、発振器 1 2、電圧制御回路 1 3、負荷検出回路 1 4の動作により、第 1の実施例で述べたように、負荷を検出し、その検出された負荷の大きさに最適な電流供給能力に制御される。さらに、本実施例で説明したように、リーク電流検出回路 8 1でリーク電流が検出され、リーク電流情報を持った en信号を出力する。この en信号を用いることにより、本変形例では、検出された負荷の大きさに最適な電流供給能力に制御し、かつ M0Sトランジスタのリーク電流を最小に制御する基板バイアスとして、正または負の高電圧を発生する。産業上の利用可能性

以上、説明してきたように本発明では、負荷を検出し、その負荷の大きさに最適な電流供給能力に制御される正または負の高電圧を、電流供給能力に応じた消費電力で発生する半導体集積回路装置を実現できる。

また、本発明では、 M0S トランジスタのリーク電流を最小に制御する基板バイァスを発生する半導体集積回路装置を実現できる。 - 更に、本発明では、検出された負荷の大きさに最適な電流供給能力に制御し、かつ M0Sトランジスタのリーク電流を最小に制御する基板バイァスとして正または負の高電圧を発生する半導体集積回路装置を実現できる。

Claims

請求の範囲

1 . 正または負の高電圧を生成するチャージポンプと、チャージポンプを駆動するパルス信号を生成する発振器と、発振器の電源電圧を制御する電圧制御回路と、チャージポンプの負荷の大きさを検出する負荷検出回路と、チャージポンプの出力電圧を検出する電圧センサとを備える半導体集積回路装置であつて、前記チャージポンプを、前記負荷検出回路で検出された負荷の大きさに最適な電流供給能力に制御すると共に、電流供給能力に応じた消費電力で、正または負の高電圧を発生することを特徴とする半導体集積回路装置。

2 . 請求の範囲第 1項記載の半導体集積回路装置において、

前記チャージポンプは、 1個または複数個の容量と、該容量とチャージボンプとを接続するスィッチと、該スィッチを制御するデコーダとからなり、前記スィツチの切り替えによりチャージポンプの容量の大きさを変化させることを特徴とする半導体集積回路装置。

3 . 請求の範囲第 1項記載の半導体集積回路装置において、

前記発振器は、 CMOSインバータ回路と NAND回路とのループ接続からなり、さらに前記発振器の発振電圧、あるいは発振周波数、あるいはその両方の動作及ぴ停止を制御するための信号を備えることを特徴とする半導体集積回路装置。

4 . 請求の範囲第 1項記載の半導体集積回路装置において、

前記電圧制御回路は、バイアス発生回路と、電源と電圧制御回路出力の間に並列に揷入された PM0Sトランジスタと NM0Sトランジスタを有し、前記バイアス発生回路の出力により前記 PM0Sトランジスタと前記丽 OSトランジスタのゲート電圧が制御され、降圧された電源電圧が出力されることを特徴とする半導体集

5 . 請求の範囲第 1項記載の半導体集積回路装置において、

前記負荷検出回路は、チャージポンプ出力電圧を 1個あるいは複数個の基準電圧と比較し、チャージポンプ出力電圧をレベル分けする比較器と、前記発振器のパルス信号の発振回数を計測する力ゥンタと、該カゥンタで計測されたカゥント数が所定のカウント数に達した時の前記チャージポンプの出力電圧レべルを保持するレジスタとを有することを特徴とする半導体集積回路装置。

6 . 請求の範囲第 1項記載の半導体集積回路装置において、

前記負荷検出回路は、前記発振器のパルス信号の発振回数を計測するカウンタと、計測されたカウント数を 1個あるいは複数個の基準カウント数と比較し、カウント数をレベル分けする第 1比較器と、前記チャージポンプ出力電圧を基準電圧と比較する第 2比較器と、前記チャージポンプ出力電圧が基準電圧に達した時のカウンタ数のレベルを保持するレジスタとを有することを特徴とする半導体集積回路装置。

7 . M0Sトランジスタのリーク電流を検出するリーク電流検出回路と、 CMOS LSI の基板端子にバイアス電圧を供給する基板バイアス発生回路とを有し、前記リ • ーク電流検出回路の検出結果に基づいて前記基板バイアス発生回路が前記 M0Sトランジスタのリーク電流を最小とする基板バィァス電圧を発生することを特徴とする半導体集積回路装置。

8 . 請求の範囲第 7項記載の半導体集積回路装置において、

前記リーク電流検出回路は、ゲート電圧を電源電位とした PM0Sトランジスタと、ゲート電圧を接地電位とした NM0Sトランジスタとを直列に接続した第 1及ぴ第 2の回路と、前記基板パイァス発生回路の出力電圧と接地電位とを分圧し第 1及び第 2の電圧を生成する第 1及び第 2の抵抗と、前記第 1及び第 2の回路の PM0Sトランジスタと丽 OSトランジスタの各接続点の電圧を比較する比較器とを有し、前記第 1及び第 2の回路の各 NM0Sトランジスタの基板端子に前記基板バイアス発生回路の出力電圧と接地電位とを分圧して生成した前記第 1及び第 2の電圧をそれぞれ供給し、前記基板バイアス発生回路の出力電圧の変化に対するトランジスタのリーク電流の増減を検出することを特徴とする半導体集積回路装置。

9 . 請求の範囲第 7項記載の半導体集積回路装置において、

前記リーク電流検出回路は、グート電圧を電源電位とした PM0Sトランジスタと、グート電圧を接地電位とした丽 OSトランジスタとを直列に接続した第 1及ぴ第 2の回路と、前記基板バイアス発生回路の出力電圧と接地電位とを分圧し第 1及び第 2の電圧を生成する第 1及び第 2の抵抗と、前記第 1及び第 2の回路の PM0Sトランジスタと NM0Sトランジスタの各接続点の電圧を比較する比較器とを有し、前記第 1及び第 2の回路の各 PM0Sトランジスタの基板端子に前記基板バイァス発生回路の出力電圧と電源電圧とを分圧して生成した前記第 1及び第 2の電圧をそれぞれ供給し、前記基板バイアス発生回路の出力電圧の変化に対するトランジスタのリーク電流の増減を検出することを特徴とする半導体集

1 0 . 請求の範囲第 7項記載の半導体集積回路装置において、

前記基板バイアス発生回路は、動作及び停止を制御する機能を備えた発振器と、前記発振器出力を受けて基板バイアスを発生するチャージポンプとを有し、前記リーク電流検出回路の検出結果を受けて、前記発振器の動作及び停止を制御することにより、所要の高電圧を発生させることを特徴とする半導体集積回路装置。

1 1 . M0Sトランジスタのリーク電流を検出するリーク電流検出回路と、高電圧を発生する高電圧発生回路と、高電圧発生回路の出力電圧を降圧して CMOS LSI の基板端子にバイアス電圧を供給する降圧回路とを有し、前記リーク電流検出回路の検出結果に基づいて前記 M0Sトランジスタのリーク電流を最小に制御する基板バイアスを前記基板端子に供給することを特徴とする半導体集積回路装置。

1 2 . 請求の範囲第 1 1項記載の半導体集積回路装置において、

前記リーク電流検出回路は、グート電圧を電源電位とした PM0Sトランジスタと、ゲート電圧を接地電位とした NM0Sトランジスタとを直列に接続した複数個の回路と、前記高電圧発生回路の出力電圧と接地電位とを分圧して複数種の電圧を生成するために直列接続した複数個の抵抗と、 PM0Sトランジスタと NM0Sトランジスタの接続点の電圧を比較する比較器を複数個と、該複数個の比較器の出力をェンコ一ドするエンコーダを有し、前記複数個の NM0Sトランジスタの基板端子に前記高電圧発生回路の出力電圧と接地電位とを分圧して生成した複数種の電圧をそれぞれ供給してトランジスタのリーク電流を最小に制御する基板バイアスを検出することを特徴とする半導体集積回路装置。

1 3 . 請求の範囲第 1項記載の半導体集積回路装置において、

前記電圧センサに代えて M0S トランジスタのリーク電流を検出するリーク電流検出回路を設け、前記チャージポンプを、前記負荷検出回路により検出された負荷の大きさに最適な電流供給能力に制御すると共に、前記リーク電流検出回路の検出結果により前記正または負の高電圧を M0S トランジスタのリーク電流を最小にする基板バイアス電圧に制御することを特徴とする半導体集積回路

1 4 . 請求の範囲第 7項に記載の半導体集積回路装置において、

前記 M0Sトランジスタのリーク電流は、ゲート、ソース間電圧を 0 Vとしてトランジスタをオフ状態にした時の、基板印加電圧に依存して増減する電流であつて、サブスレツショルド電流、 PN接合電流、及ぴ Gate Induced Drain Leakage電流を含む電流であることを特徴とする半導体集積回路装置。