JP3757094B2 - Dc/dcコンバータ - Google Patents
Dc/dcコンバータ Download PDFInfo
- Publication number
- JP3757094B2 JP3757094B2 JP2000059275A JP2000059275A JP3757094B2 JP 3757094 B2 JP3757094 B2 JP 3757094B2 JP 2000059275 A JP2000059275 A JP 2000059275A JP 2000059275 A JP2000059275 A JP 2000059275A JP 3757094 B2 JP3757094 B2 JP 3757094B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- mos transistor
- bipolar transistor
- parasitic bipolar
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Dc-Dc Converters (AREA)
Description
【産業上の利用分野】
この発明は、DC/DCコンバータに関し、詳しくは、乾電池1本乃至2本程度で駆動する音響機器、例えば、ポータブルラジオ受信機やCDプレーヤ、ポータブル磁気テーププレーヤ、デジタルオーディオプレーヤ、あるいはPHS、携帯電話機などの電子機器など、乾電池1本乃至2本程度の動作電源電圧を生成する電源回路において、製造が容易で、その消費電力を低減することができるようなDC/DCコンバーに関する。
【0002】
【従来の技術】
ポータブルCDプレーヤあるいはポータブル磁気テーププレーヤなどは、通常、乾電池で駆動され、その本数は、1本から2本程度である。したがって、その電源電圧は、1.2Vあるいは2.4V程度でしかない。しかも、この種のポータブル音響装置には、モータが内蔵され、さらに、各種の操作信号を受けて各種回路を動作させるためにマイクロコントローラ(MPU)あるいはマイクロコンピュータ(MCU)とROM等からなる制御回路を有している。
PHS、携帯電話機などの携帯用電子機器にあっても、モータが内蔵される換わりにLCD表示装置等が内蔵され、電源から電力供給する回路としてみた場合には、その構成はほぼ同じと言ってよい。
【0003】
通常、マイクロコントローラとROM等の制御回路の動作電圧は、3V〜5V程度になる。特に、オーディオ回路は、通常、2.4V〜3.5V程度の電源電圧で駆動されるが、モータ駆動回路は、それ以上の電圧が必要になる。DCモータ自体の駆動電圧は、低いものでは、1.2Vから2.4V程度、すなわち、電池1本から2本程度のものであるが、消費電力を低減するために、それを駆動するモータ駆動回路にMOSFET回路を用いた場合には高い電圧が必要になる。このようなことから、この種の装置にあっては、1.5V程度の電圧から所定の電源電圧を生成するDC/DCコンバータが電源回路に設けられる。
【0004】
【発明が解決しようとする課題】
特に、ポータブルCDプレーヤあるいはポータブル磁気テーププレーヤ等のオーディオ装置、携帯用電子機器は、長時間駆動が要求されている。長時間駆動を実現するためには内部回路の消費電力の低減を図ることが重要であり、それぞれ低電圧で低電力駆動の回路が開発され、使用されている。また、消費電力の低減の1つとして、この種の装置の電源回路では、無負荷時の消費電力の低減が重要視される。無負荷時の消費電力を抑えるに、通常、電源回路のDC/DCコンバータ等の主要な回路をCMOS回路で構成する。これにより、バイポーラトランジスタで構成した回路よりも無負荷時の消費電力を低減することができる。
【0005】
しかし、CMOS回路のDC/DCコンバータは、特別な製造プロセスで製造される場合を除いて、通常の回路では、バイポーラトランジスタよりも動作スレッショルド電圧が高いので、特に、低い電源電圧で動作させることが難しい。
このような問題を解決するために、スイッチングレギュレータにおいてMOSトランジスタとバイポーラトランジスタとを並列に設けて、起動時にバイポーラトランジスタをスイッチング駆動して昇圧し、出力側が所定の昇圧電圧になったときにMOSトランジスタを駆動する技術を特開平8−186980号「DC/DCコンバータ」として出願人は出願している。
しかし、MOSトランジスタとバイポーラトランジスタとをともにIC化した場合には、製造工程がその分多くなるとともに、スイッチング用のトランジスタの場合には面積が比較的大きいバイポーラトランジスタが必要であり、そのためにDC/DCコンバータの回路占有面積が増加する問題がある。
この発明の目的は、このような従来技術の問題点を解決するものであって、乾電池1本乃至2本程度の低い電圧レベルで動作可能なMOSトランジスタによるDC/DCコンバータを提供することを目的とする。
【0006】
【課題を解決するための手段】
このような目的を達成するこの発明のDC/DCコンバータの構成は、電池からの電力を受けて所定の電圧まで昇圧した電圧の電力を発生して負荷に供給するDC/DCコンバータにおいて、負荷に対して直列あるいは並列に挿入され電池の電源供給ラインに対してスイッチングを行う、寄生バイポーラトランジスタが出力電極側において並列に形成されたMOSトランジスタと、負荷側に出力する電力の一部を受けてこのMOSトランジスタのスイッチングの期間を負荷側の電圧に応じてこの電圧が所定の一定値になるように制御する制御回路と、電池からの電力を受け、制御回路がMOSトランジスタをON/OFFさせることができる所定電圧値より負荷側の電圧が低いときに、寄生バイポーラトランジスタをスイッチングさせて負荷側に昇圧電圧を発生させる起動回路とを備えている。
さらに前記MOSトランジスタは、コレクタウオールと埋込み層とにより囲まれた画成領域にソース領域とドレイン領域とが隣接して形成され、さらにバックゲートの取出領域が前記ドレイン領域(あるいはソース領域)に対してLOCOS層を介して分離されて隣接して形成され、前記ソース領域(あるいはソース領域)が前記寄生バイポーラトランジスタのエミッタとなり、前記ドレイン領域(あるいはソース領域)が前記寄生バイポーラトランジスタのコレクタとなり、前記バックゲートがベース電極とされるものである。
【0007】
【作用】
このように、負荷に供給する電源電圧がMOSトランジスタをON/OFFさせることができる電圧値以下のとき、寄生バイポーラトランジスタをスイッチングさせて負荷に供給する昇圧電圧を発生させ、昇圧電圧が本来のMOSトランジスタのDC/DCコンバータのスイッチング制御回路を動作させる電圧になると、寄生バイポーラトランジスタ側のスイッチング動作を停止させてMOSトランジスタをスイッチングしてDC/DCコンバータを動作させるので、定常動作状態においては、無負荷時の電力を従来と同様に抑えることができる。しかも、バイポーラトランジスタは、MOSトランジスタとともに形成される寄生バイポーラトランジスタであるので、IC化した場合に占有面積を取らないで済む。
なお、起動時の動作は、電圧が低く、短時間の動作であるので、消費電力の増加はほんのわずかである。
この場合のMOSトランジスタのDC/DCコンバータは、昇圧電圧を受けて動作するので、従来の高いスレッショルドのものであってもよく、特別の製造プロセスで製造するCMOS回路を使用しないでも回路を構成することができる。
【0008】
【実施例】
図1は、この発明のDC/DCコンバータを適用した一実施例の携帯用音響機器の電源回路を中心とするブロック図、図2は、そのスイッチング動作をするMOSトランジスタの断面構造図である。
図1において、1は、携帯用の音響機器であり、2は、そのDC/DCコンバータ回路、3は、その入力端子であってスイッチ15を介して電池16の正側端子に接続されている。4はその出力端子であって、3.5Vの電源供給ライン18(Vcc1 )に接続されている。入力端子3と出力端子4との間には、電池16からの電源供給ライン(Vcc)17を経てコイルLとダイオードDとが直列に順次接続されている。コイルLとダイオードDの接続点と接地間には、ドレイン−ソースの順でnチャネルMOSFETのスイッチングトランジスタ5が設けられいて、出力端子4側には、コンデンサCが出力端子と接地間に設けられている。
【0009】
また、出力端子4と接地間には、抵抗R1 、R2 からなる抵抗分圧回路6が設けられていて、その分圧点Nの電圧が誤差増幅器7に入力され、基準電圧VREF と比較されて、その誤差分が発振/駆動回路8に入力される。発振/駆動回路8は、発振回路8aとプリドライバー8bとにより構成されている。発振回路8aは、例えば、電圧制御可変周波数発振器(VCO)を主体として構成され、誤差分に対応する電圧信号に応じて発振周波数が変化する所定のパルス幅のON/OFFパルスを発生し、それをプリドライバー8bに送出する。プリドライバー8bは、それを増幅して駆動パルス(HIGHレベルとLOWレベルに変化するパルス)を発生し、それをスイッチングトランジスタ5のゲート電極に送出する。そこで、発振/駆動回路8の出力信号に応じてトランジスタ5がON/OFFしてこのスイッチングによりコイルLに発生するフライバック電圧が順方向に挿入されたダイオードDに加えられこれを介してコンデンサCが充電されて昇圧電圧が出力端子4に発生する。
【0010】
ここで、誤差信号による発振/駆動回路8の周波数は、出力端子4の電圧が誤差を発生しないような方向の電圧になるように変化する。すなわち、出力端子4の電圧が所定の一定値Voより低いときには、その周波数は基準発振周波数より高くなり、高いときにはその周波数は基準発振周波数より低くなる。その結果として、出力端子4の電圧は、分圧点Nの電圧が基準電圧VRに一致するような所定の一定電圧Vo(目標となる出力電圧)に制御される。
ここで、誤差増幅器7と発振/駆動回路8とは、出力端子4から電力(電圧Vcc1)を切換回路10を介して受け、出力端子4の電圧を電源電圧として動作する。しかし、出力端子4側の電圧である電源供給ライン(Vcc1 )18がこれら回路が動作できる電圧VS以上になるまでは切換回路10は、電源供給ライン(Vcc)17への切換えを行わない(後述)。
【0011】
9は、発振/起動回路であって、起動用発振回路9aとプリドライバー9bとからなる。発振/起動回路9は、装置の起動時にスイッチ15を介して乾電池16から電力の供給を切換回路10を介して受けてスイッチングトランジスタ5とともに形成されるnpnの寄生バイポーラトランジスタ5aをON/OFFする。バイポーラトランジスタ5aがON/OFFするためのスレッショルド電圧は、0.5〜0.8程度であり、1.5Vの電源電圧で動作する発振/起動回路9の出力でこれをON/OFF制御することができる。その結果、出力端子4には、前記と同様に昇圧された電圧が発生する。なお、乾電池16の+側に直列に挿入された電源スイッチ15は、電源が投入されたときにはONになるマニュアルスイッチである。
【0012】
切換回路10は、コンパレータ(COM)10aとスイッチSW10bとで構成され、電源供給ライン(Vcc1)18と電池16の電力供給ラインである電源供給ライン(Vcc)17とに接続されていて、電力供給の切換えを行う。起動時にはスイッチSW10bが電源供給ライン(Vcc)17(スイッチ15側)に切換えられていて発振/起動回路9側に電池16の電力が供給される。この状態がスイッチSW10bがOFFの状態であり、それは、コンパレータ(COM)10の電圧検出出力がないことによる。そこで、発振/起動回路9は、電源スイッチ15がONする電源投入時から乾電池16の電力により動作する。
コンパレータ10aは、電源供給ライン(Vcc1)18を受けて出力端子4の電圧と比較電圧VSRとを比較して比較電圧VSR以上になったときにスイッチSW10bをONさせてその接続を電力を供給を電源供給ライン(Vcc1)18側に切換えて誤差増幅器7と発振/駆動回路8側に供給する。このときには、発振/起動回路9側への電力供給は遮断される。そこで、発振/起動回路9の動作が停止する。ただし、この比較電圧VSRは、前記した誤差増幅器7と発振/駆動回路8が動作する電圧VS 以上であって前記一定電圧Voより低い値である(VS <=VSR<Vo)。
なお、発振/起動回路9が動作を停止したときには、その出力がLOWレベルになりバイポーラトランジスタ5aのベース(MOSトランジスタ5のバックゲート)は、グランド電位(GND)になり、このバイポーラトランジスタ5aはOFF状態に維持される。
【0013】
これとは別に、携帯用音響機器では、このDC/DCコンバータ2から電力供給を受けるオーディオ信号処理回路11とDCモータ駆動回路(出力回路)12、そして、マイクロコントローラとROM等からなる制御回路13等が設けられている。
なお、ここでのDC/DCコンバータ2は、単独でワンチップ化されるが、前記のオーディオ信号処理回路11とDCモータ駆動回路(出力回路)12、そして、マイクロコントローラとROM等からなる制御回路13等の一部の回路とともにワンチップ化されてもよい。
【0014】
図2は、npnの寄生バイポーラトランジスタ5aを有するnチャネルのスイッチングMOSFETトランジスタ5の断面構造図である。この図2の各部の符号を参照して図3によりその製造工程について簡単に説明する。
図2のMOSトランジスタ5は、図3に示されるように、P−sub(P型サブストレート)半導体基板(以下基板)20(図2参照。以下同じ)にN+の埋込み層(B/L)21を形成してそれを熱拡散させ、埋込み層(B/L)21の上部にP領域22を形成するために埋込み層(B/L)21の表面側にP+打込みあるいは塗布する。このときと同時に埋込み層(B/L)21に隣接してこれの周囲にPアイソレーション(素子分離層ISO)を形成するためにその領域にもP+イオンを打込みあるいは塗布する(工程(A))。次に、Pのエピタキシャル成長(Epi)により、埋込み層(B/L)21と素子分離のための立上げP層(L/I)、そして埋込み層(B/L)21の上部に立上げたP領域(L/I)をそれぞれ形成する(工程(B))。
次に、P領域22として形成される領域に対応するP領域(L/I)と、P−sub基板20上のPアイソレーション形成領域とを除いた部分の表面を酸化膜で覆って、前記の各領域上部にP+打込みあるいは塗布し、さらにP領域(L/I)の周囲表面を除いて酸化膜で覆ってP領域(L/I)の周囲表面にN+イオンを打込みあるいは塗布する。その後に熱拡散させてN+イオンを打込んだ領域をN+のコレクタウオール(C/W)23とし、その外側にPアイソレーション(ISO)、そしてP領域(L/I)領域の上部にPアイソレーション(ISO)と同じ層をそれぞれ形成する(工程(C))。これによりP領域22が形成され、形成されたP領域22は、このコレクタウオールとしての拡散分離領域23がP領域22に対して平面からみて円形あるいは矩形の側面外周のウオールとなり、N+の埋込み層21が底面となるウエル領域として形成される。
【0015】
このP領域22のウエル領域の上部表面には、N+のドレイン領域24、そしてN+のソース領域25が形成され、nチャネル形成領域を挟んで形成される。さらに、ドレイン領域24に対して図示するようにLOCOS層を介して分離されて隣接してP+のバックゲート取出領域26が形成される(工程(D))。
そして、図2に示すように、それぞれの領域には、さらに上部にトランジスタとして電極が取り出されるAlの金属配線層24a、25a、26aが形成される。なお、27は、金属酸化膜であり、28は、その上部に設けられたゲート電極である。また、コレクターウオールのP+領域23の上部にはP+の取出領域23bが形成されている。29は、絶縁酸化膜であり、30は、PSGの層間絶縁幕である。なお、図2では素子分離層(ISO)は図示されていない。
図2に点線で示すように、寄生バイポーラトランジスタ5aの構造は、npnトランジスタとしてラテラルトランジスタの一般的な構造のものが形成される。すなわち、点線で示すように、ドレイン領域24をコレクタとし、ソース領域25をエミッタとし、バックゲート取出領域をベース取出領域としてドレイン領域24とソース領域25との間に形成されたP領域をベースとした寄生トランジスタが形成される。
【0016】
次にこのDC/DCコンバータの全体的な動作を説明する。
電源スイッチ15が投入されると、切換回路10を介して発振/起動回路9に電池から電力が供給されて、この回路の発振出力により寄生バイポーラトランジスタ5aがON/OFFされて、出力端子4に昇圧電圧が発生してこの電圧が上昇して電圧がVSR以上になると、切換回路10が前記した電力供給の切換を行い、誤差増幅器7と発振/駆動回路8とが動作してMOSトランジスタ5がON/OFFして出力電圧Voに向かって上昇する電圧が発生する。そして、出力端子4の電圧がVSR以上になったときには発振/起動回路9の動作が停止してバイポーラトランジスタ5aがOFFして、その動作が停止する。このとき、MOSトランジスタ5のバックゲートは、ソース電極と同じようにグランドGNDラインに接続される。
そして、出力端子4の電圧の上昇に応じて誤差増幅器7からの誤差信号が発生し、これによりON/OFF駆動パルスが発生し、この駆動パルスによりその周波数でMOSトランジスタ5のON/OFFが制御されて、出力電圧が一定電圧Voになるように制御される。
【0017】
以上説明してきたが、発振/起動回路9は、発振回路としてリング発振回路をであってもよく、また、発振/駆動回路8はPWM制御回路であってもよい。リング発振回路(半導体の発振回路)は、いわゆるシフトレジスタで構成されるリングカウンタにより1ビットをシフトさせて所定の周期でパルスを発生する。
また、PWM制御回路を使用することきに、誤差信号に応じたパルス幅のパルスが発生してトランジスタ5aのON/OFFが制御される。これにより出力電圧が基準電出力電圧になるようにPWMスイッチングレギュレーション制御を行う。このようなPWM制御回路は、通常、三角波発生回路とコンパレータで構成することができる。
【0018】
実施例では、寄生バイポーラトランジスタ5aを有するMOSトランジスタ5が負荷に対して並列に挿入されているが、このMOSトランジスタを負荷に対して直列に設けてもよいことはもちろんである。また、MOSトランジスタは、nチャネルの例を挙げているが、pチャネルのものであってもよいことはもちろんである。
【0019】
【発明の効果】
以上説明してきたように、この発明にあっては、負荷に供給する電源電圧がMOSトランジスタをON/OFFさせることができる電圧値以下のとき、寄生バイポーラトランジスタをスイッチングさせて負荷に供給する昇圧電圧を発生させ、昇圧電圧が本来のMOSトランジスタのDC/DCコンバータのスイッチング制御回路を動作させる電圧になると、寄生バイポーラトランジスタ側のスイッチング動作を停止させてMOSトランジスタをスイッチングしてDC/DCコンバータを動作させるので、定常動作状態においては、無負荷時の電力を従来と同様に抑えることができる。しかも、バイポーラトランジスタは、MOSトランジスタとともに形成される寄生バイポーラトランジスタであるので、IC化した場合に占有面積を取らないで済む。
この場合のMOSトランジスタのDC/DCコンバータは、昇圧電圧を受けて動作するので、従来の高いスレッショルドのものであってもよく、特別の製造プロセスで製造するCMOS回路を使用しないでも回路を構成することができる。
【図面の簡単な説明】
【図1】図1は、この発明のDC/DCコンバータを適用した一実施例の携帯用音響機器の電源回路を中心とするブロック図である。
【図2】図2は、そのスイッチング動作をするMOSトランジスタの断面構造図である。
【図3】図3は、図2の断面構造を持つ半導体装置の製造工程についての説明図である。
【符号の説明】
1…携帯用の音響機器、2…DC/DCコンバータ回路、
3…入力端子、4…出力端子、5…スイッチングトランジスタ、
6…抵抗分圧回路、7…誤差増幅器、8…発振/駆動回路、
8a…発振回路、8b…プリドライバー、
9…発振/起動回路、10…コンパレータ、
9a…起動用発振回路、9b…プリドライバー、
11…オーディオ信号処理回路、12…DCモータ駆動回路、
13…制御回路、15…電源スイッチ、16…電池、
5…nチャネルMOSFETトランジスタ、5a…npnバイポーラトランジスタ。
Claims (4)
- 電池からの電力を受けて所定の電圧まで昇圧した電圧の電力を発生して負荷に供給するDC/DCコンバータにおいて、
前記負荷に対して直列あるいは並列に挿入され前記電池の電源供給ラインに対してスイッチングを行う、寄生バイポーラトランジスタが出力電極側において並列に形成されたMOSトランジスタと、前記負荷側に出力する電力の一部を受けてこのMOSトランジスタのスイッチングの期間を前記負荷側の電圧に応じてこの電圧が所定の一定値になるように制御する制御回路と、前記電池からの電力を受け、前記制御回路が前記MOSトランジスタをON/OFFさせることができる所定電圧値より前記負荷側の電圧が低いときに、前記寄生バイポーラトランジスタをスイッチングさせて前記負荷側に昇圧電圧を発生させる起動回路とを備え、
前記MOSトランジスタは、コレクタウオールと埋込み層とにより囲まれた画成領域にソース領域とドレイン領域とが隣接して形成され、さらにバックゲートの取出領域が前記ドレイン領域に対してLOCOS層を介して分離されて隣接して形成され、前記ソース領域が前記寄生バイポーラトランジスタのエミッタとなり、前記ドレイン領域が前記寄生バイポーラトランジスタのコレクタとなり、前記バックゲートがベース電極とされるDC/DCコンバータ。 - 電池からの電力を受けて所定の電圧まで昇圧した電圧の電力を発生して負荷に供給するDC/DCコンバータにおいて、
前記負荷に対して直列あるいは並列に挿入され前記電池の電源供給ラインに対してスイッチングを行う、寄生バイポーラトランジスタが出力電極側において並列に形成されたMOSトランジスタと、前記負荷側に出力する電力の一部を受けてこのMOSトランジスタのスイッチングの期間を前記負荷側の電圧に応じてこの電圧が所定の一定値になるように制御する制御回路と、前記電池からの電力を受け、前記制御回路が前記MOSトランジスタをON/OFFさせることができる所定電圧値より前記負荷側の電圧が低いときに、前記寄生バイポーラトランジスタをスイッチングさせて前記負荷側に昇圧電圧を発生させる起動回路とを備え、
前記MOSトランジスタは、コレクタウオールと埋込み層とにより囲まれた画成領域にソース領域とドレイン領域とが隣接して形成され、さらにバックゲートの取出領域が前記ドレイン領域に対してLOCOS層を介して分離されて隣接して形成され、前記ドレイン領域が前記寄生バイポーラトランジスタのエミッタとなり、前記ソース領域が前記寄生バイポーラトランジスタのコレクタとなり、前記バックゲートがベース電極とされるDC/DCコンバータ。 - 電池からの電力を受けて所定の電圧まで昇圧した電圧の電力を発生して負荷に供給するDC/DCコンバータにおいて、
前記負荷に対して直列あるいは並列に挿入され前記電池の電源供給ラインに対してスイッチングを行う、寄生バイポーラトランジスタが出力電極側において並列に形成されたMOSトランジスタと、前記負荷側に出力する電力の一部を受けてこのMOSトランジスタのスイッチングの期間を前記負荷側の電圧に応じてこの電圧が所定の一定値になるように制御する制御回路と、前記電池からの電力を受け、前記制御回路が前記MOSトランジスタをON/OFFさせることができる所定電圧値より前記負荷側の電圧が低いときに、前記寄生バイポーラトランジスタをスイッチングさせて前記負荷側に昇圧電圧を発生させる起動回路とを備え、
前記MOSトランジスタは、コレクタウオールと埋込み層とにより囲まれた画成領域にソース領域とドレイン領域とが隣接して形成され、さらにバックゲートの取出領域が前記ソース領域に対してLOCOS層を介して分離されて隣接して形成され、前記ソース領域が前記寄生バイポーラトランジスタのエミッタとなり、前記ドレイン領域が前記寄生バイポーラトランジスタのコレクタとなり、前記バックゲートがベース電極とされるDC/DCコンバータ。 - 電池からの電力を受けて所定の電圧まで昇圧した電圧の電力を発生して負荷に供給するDC/DCコンバータにおいて、
前記負荷に対して直列あるいは並列に挿入され前記電池の電源供給ラインに対してスイッチングを行う、寄生バイポーラトランジスタが出力電極側において並列に形成されたMOSトランジスタと、前記負荷側に出力する電力の一部を受けてこのMOSトランジスタのスイッチングの期間を前記負荷側の電圧に応じてこの電圧が所定の一定値になるように制御する制御回路と、前記電池からの電力を受け、前記制御回路が前記MOSトランジスタをON/OFFさせることができる所定電圧値より前記負荷側の電圧が低いときに、前記寄生バイポーラトランジスタをスイッチングさせて前記負荷側に昇圧電圧を発生させる起動回路とを備え、
前記MOSトランジスタは、コレクタウオールと埋込み層とにより囲まれた画成領域にソース領域とドレイン領域とが隣接して形成され、さらにバックゲートの取出領域が前記ソース領域に対してLOCOS層を介して分離されて隣接して形成され、前記ソース領域が前記寄生バイポーラトランジスタのコレクタとなり、前記ドレイン領域が前記寄生バイポーラトランジスタのエミッタとなり、前記バックゲートがベース電極とされるDC/DCコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000059275A JP3757094B2 (ja) | 2000-03-03 | 2000-03-03 | Dc/dcコンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000059275A JP3757094B2 (ja) | 2000-03-03 | 2000-03-03 | Dc/dcコンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001251849A JP2001251849A (ja) | 2001-09-14 |
JP3757094B2 true JP3757094B2 (ja) | 2006-03-22 |
Family
ID=18579754
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000059275A Expired - Fee Related JP3757094B2 (ja) | 2000-03-03 | 2000-03-03 | Dc/dcコンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3757094B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ATE279043T1 (de) | 2001-01-30 | 2004-10-15 | True Solar Autonomy Holding B | Spannungswandlerschaltung |
JP3688676B2 (ja) | 2002-11-14 | 2005-08-31 | ローム株式会社 | スイッチング電源装置及びそのコントローラic |
JP2005051956A (ja) * | 2003-07-31 | 2005-02-24 | Rohm Co Ltd | Dc/dcコンバータ |
EP1723483A4 (en) * | 2004-02-17 | 2010-06-30 | Agere Systems Inc | INTEGRATED POWER SWITCHING POWER SUPPLY CONTROL UNIT |
JP2006114486A (ja) * | 2004-09-17 | 2006-04-27 | Seiko Instruments Inc | 燃料電池電源システム |
JP4757007B2 (ja) | 2005-12-08 | 2011-08-24 | 富士通セミコンダクター株式会社 | 昇圧型dc−dcコンバータおよび昇圧型dc−dcコンバータの制御方法 |
-
2000
- 2000-03-03 JP JP2000059275A patent/JP3757094B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001251849A (ja) | 2001-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2535173B2 (ja) | パワダウン特性とrs−232送信機/受信機とを含む集積二重電荷ポンプ電源回路 | |
AU715800B2 (en) | Active rectifier having minimal energy losses | |
JP2794396B2 (ja) | Dc/dcコンバータ | |
US7605638B2 (en) | Semiconductor integrated circuit including charge pump circuit | |
US6259618B1 (en) | Power chip set for a switching mode power supply having a device for providing a drive signal to a control unit upon startup | |
US6424203B1 (en) | Power supply circuit and method | |
US20160315553A1 (en) | Rectifier, Alternator, and Power Converter | |
US7126388B2 (en) | Power MOSFET driver and method therefor | |
JP2007006207A (ja) | 駆動回路 | |
US6657274B2 (en) | Apparatus for controlling a high voltage circuit using a low voltage circuit | |
US20180005685A1 (en) | Semiconductor device comprising charge pump circuit for generating substrate bias voltage | |
US7598627B2 (en) | Switch-mode power supply | |
JP3757094B2 (ja) | Dc/dcコンバータ | |
US6429635B2 (en) | Drive circuit for insulated gate type FETs | |
JPH03166816A (ja) | 半導体集積回路装置 | |
US11695010B2 (en) | Semiconductor device | |
JP2008061390A (ja) | 半導体装置、降圧チョッパレギュレータ、電子機器 | |
JP3118424B2 (ja) | 自励式スイッチング電源 | |
JP5055740B2 (ja) | 半導体装置 | |
US20040130387A1 (en) | Logic circuitry with reduced standby leakage using charge pumped switches | |
JP2000134916A (ja) | スイッチング電源回路 | |
JPH04343260A (ja) | 整流回路 | |
JP2002369552A (ja) | 半導体集積回路装置 | |
KR101091835B1 (ko) | 음전압 공급장치 | |
WO2004030191A1 (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040604 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050823 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051021 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051021 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051220 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051226 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090106 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120106 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |