JP5055740B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5055740B2 JP5055740B2 JP2005316493A JP2005316493A JP5055740B2 JP 5055740 B2 JP5055740 B2 JP 5055740B2 JP 2005316493 A JP2005316493 A JP 2005316493A JP 2005316493 A JP2005316493 A JP 2005316493A JP 5055740 B2 JP5055740 B2 JP 5055740B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- region
- type
- well region
- type well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
この発明は、デジタル回路、アナログ回路および電力出力回路を有するパワーＩＣなどの半導体装置に関し、特にブートストラップ回路に用いられるハイサイドの整流ダイオードに係わる。
近年は携帯型情報機器に搭載される電源回路の主要構成部品であるパワーＩＣにおいて、その低価格化と高効率化が求められている。そのためにはパワーＩＣのチップサイズの大部分を占める出力段素子の微細化と低抵抗化が求められている。以下の説明においてＰＭＯＳはｐチャネルＭＯＳＦＥＴであり、ＮＭＯＳはｎチャネルＭＯＳＦＥＴである。
図７は、パワーＩＣを搭載した電源回路の要部構成図である。この電源回路は同期整流方式を適用した降圧型ＤＣ／ＤＣコンバータである。
出力段回路６５はプッシュプル回路で構成され、ハイサイド側のＰＭＯＳ５５とローサイド側のＮＭＯＳ５４が直列接続されている。図中の６１は高圧側駆動回路、６２は低圧側駆動回路、６３はレベルシフト回路、６４は遅延回路、７１は制御電源、７２は高圧電源、７３はグランド（ＧＮＤ）、２００はパワーＩＣ、Ｌはフィルタ回路用インダクタおよびＣはフィルタ回路用コンデンサである。
図７は、パワーＩＣを搭載した電源回路の要部構成図である。この電源回路は同期整流方式を適用した降圧型ＤＣ／ＤＣコンバータである。
出力段回路６５はプッシュプル回路で構成され、ハイサイド側のＰＭＯＳ５５とローサイド側のＮＭＯＳ５４が直列接続されている。図中の６１は高圧側駆動回路、６２は低圧側駆動回路、６３はレベルシフト回路、６４は遅延回路、７１は制御電源、７２は高圧電源、７３はグランド（ＧＮＤ）、２００はパワーＩＣ、Ｌはフィルタ回路用インダクタおよびＣはフィルタ回路用コンデンサである。
このように、ハイサイド側にＰＭＯＳ５５を用いると、このＰＭＯＳ５５のソース電位が高圧電源７２の高電位側に固定され安定したゲート電圧をＰＭＯＳ５５に印加できる。 しかし、ＰＭＯＳ５５は伝導キャリアが正孔であり、電子の移動度の１／３程度と小さいため、オン抵抗が高くなる。そのため、移動度の大きな電子を伝導キャリアとして用いたＮＭＯＳをハイサイド側の素子として用いることで、オン抵抗を小さくすることができる。つぎに、ハイサイド側の素子にＮＭＯＳを用いた例（例えば、特許文献１に記載されている）を説明する。
図８は、ハイサイド側の素子にＮＭＯＳを用いた電源回路の要部構成図である。この電源回路は、ブートストラップ回路１００、パワーＩＣ、フィルタ回路のインダクタＬ、コンデンサＣで構成される。パワーＩＣは出力段回路６０、高圧側駆動回路６１、低圧側駆動回路６２、レベルシフト回路６３、遅延回路６４およびブートストラップ回路１００を構成する整流ダイオード５１で構成される。出力段回路６０はＮＭＯＳ５３、５４で構成され、ブートストラップ回路１００は前記の整流ダイオード４１とコンデンサ５２で構成される。
図８は、ハイサイド側の素子にＮＭＯＳを用いた電源回路の要部構成図である。この電源回路は、ブートストラップ回路１００、パワーＩＣ、フィルタ回路のインダクタＬ、コンデンサＣで構成される。パワーＩＣは出力段回路６０、高圧側駆動回路６１、低圧側駆動回路６２、レベルシフト回路６３、遅延回路６４およびブートストラップ回路１００を構成する整流ダイオード５１で構成される。出力段回路６０はＮＭＯＳ５３、５４で構成され、ブートストラップ回路１００は前記の整流ダイオード４１とコンデンサ５２で構成される。
図８に示すように、出力段回路６０のハイサイド側の素子をＮＭＯＳ５３で置き換えることにより、オン抵抗が低下して高効率化が実現でき、また同一のオン抵抗とした場合にはＰＭＯＳ５５の場合よりチップサイズの縮小化を図ることができる。
しかし、ハイサイド側のＮＭＯＳ５３をオンさせるためには、図８に示すように、高圧電源７２の高電位側の電位よりも高い電位をゲートに印加することが必要となる。一般に、この高い電位を発生される回路としてブートストラップ回路１００がある。このブートストラップ回路１００はコンデンサ５２と整流ダイオード５１で構成され、このコンデンサ５２を用いて、ハイサイド側のＮＭＯＳ５３のゲート印加電圧を生成する。このブートストラップ回路１００は高圧電源７２用いて、整流ダイオード５１を介してコンデンサ５２を充電し、このコンデンサ５２の電圧をハイサイド側のＮＭＯＳ５３のゲートに印加することで、ハイサイド側のＮＭＯＳ５３をオンさせる。また、ハイサイド側のＮＭＯＳ５３がオンした場合、コンデンサ５２の高電位側の電位が制御電源７１の高電位側の電位よりも上昇するため、制御電源７１にコンデンサ５２からの放電電流が逆流しないように整流ダイオード５１が必要となる。
しかし、ハイサイド側のＮＭＯＳ５３をオンさせるためには、図８に示すように、高圧電源７２の高電位側の電位よりも高い電位をゲートに印加することが必要となる。一般に、この高い電位を発生される回路としてブートストラップ回路１００がある。このブートストラップ回路１００はコンデンサ５２と整流ダイオード５１で構成され、このコンデンサ５２を用いて、ハイサイド側のＮＭＯＳ５３のゲート印加電圧を生成する。このブートストラップ回路１００は高圧電源７２用いて、整流ダイオード５１を介してコンデンサ５２を充電し、このコンデンサ５２の電圧をハイサイド側のＮＭＯＳ５３のゲートに印加することで、ハイサイド側のＮＭＯＳ５３をオンさせる。また、ハイサイド側のＮＭＯＳ５３がオンした場合、コンデンサ５２の高電位側の電位が制御電源７１の高電位側の電位よりも上昇するため、制御電源７１にコンデンサ５２からの放電電流が逆流しないように整流ダイオード５１が必要となる。
つぎに、ブートストラップ回路１００を構成する整流ダイオード５１について説明する。
図９は、図８の整流ダイオードの要部断面図である。ｐ型半導体基板８１上にｎ型ウェル領域８２を形成し、ｎ型ウェル領域８２上にゲート酸化膜８８を介してゲート電極８９を形成する。そして、ｎ型ウェル領域８２のゲート電極８９の両脇に位置する部分にｐ型ソース領域８３とｐ型ドレイン領域８４を形成する。ソースおよびドレイン構造にはＬＤＤ構造（浅いｐ型領域８５、８６）を適用している。
図９の構造において、ｐ型ソース領域９２をアノード電位に設定し、ゲート電極８９とｎ型ウェル領域８２とｐ型ドレイン領域８４を短絡した上、カソード電位に設定し、ｐ型半導体基板８１をグランド電位に設定する。アノード側が高電位になったときにはｐ型ソース領域８３とｎ型ウェル領域８２の間のｐｎ接合（寄生ｐｎダイオード９２）がボディーダイオードとして働き、カソード側が高電位になったときにはＰＭＯＳとしての耐圧（ｐ型ソース領域８３とｎ型ウェル領域８２の間ｐｎ接合の耐圧）により電流を阻止することができる。
図９は、図８の整流ダイオードの要部断面図である。ｐ型半導体基板８１上にｎ型ウェル領域８２を形成し、ｎ型ウェル領域８２上にゲート酸化膜８８を介してゲート電極８９を形成する。そして、ｎ型ウェル領域８２のゲート電極８９の両脇に位置する部分にｐ型ソース領域８３とｐ型ドレイン領域８４を形成する。ソースおよびドレイン構造にはＬＤＤ構造（浅いｐ型領域８５、８６）を適用している。
図９の構造において、ｐ型ソース領域９２をアノード電位に設定し、ゲート電極８９とｎ型ウェル領域８２とｐ型ドレイン領域８４を短絡した上、カソード電位に設定し、ｐ型半導体基板８１をグランド電位に設定する。アノード側が高電位になったときにはｐ型ソース領域８３とｎ型ウェル領域８２の間のｐｎ接合（寄生ｐｎダイオード９２）がボディーダイオードとして働き、カソード側が高電位になったときにはＰＭＯＳとしての耐圧（ｐ型ソース領域８３とｎ型ウェル領域８２の間ｐｎ接合の耐圧）により電流を阻止することができる。
また、埋め込み基板を用いて前記の整流ダイオード５１を形成した例が特許文献１に記載されている。
図１０は、埋め込み基板を用いて形成した整流ダイオード５１の要部断面図である。ｐ型半導体基板８１にｎ型不純物を選択的に拡散し、その上にｎ型エピタキシャル層を形成してｎ型埋め込み領域９３を形成する。ｎ型エピタキシャル層の表面からｐ型半導体基板８１に達するｐ型分離領域９４を形成する。このｐ型分離領域９４に挟まれたｎ型エピタキシャル層がｎ型領域９５となる。このｎ型領域９５の表面層にｐ型アノード領域９６とｎ型カソード領域９７を形成し、それぞれと電気的に接続するアノード端子Ａとカソード端子Ｋを設ける。ｐ型アノード領域９６、ｎ型領域９５およびｎ型カソード領域９７でｐｎダイオード９８が構成される。
図１０は、埋め込み基板を用いて形成した整流ダイオード５１の要部断面図である。ｐ型半導体基板８１にｎ型不純物を選択的に拡散し、その上にｎ型エピタキシャル層を形成してｎ型埋め込み領域９３を形成する。ｎ型エピタキシャル層の表面からｐ型半導体基板８１に達するｐ型分離領域９４を形成する。このｐ型分離領域９４に挟まれたｎ型エピタキシャル層がｎ型領域９５となる。このｎ型領域９５の表面層にｐ型アノード領域９６とｎ型カソード領域９７を形成し、それぞれと電気的に接続するアノード端子Ａとカソード端子Ｋを設ける。ｐ型アノード領域９６、ｎ型領域９５およびｎ型カソード領域９７でｐｎダイオード９８が構成される。
ｐ型アノード領域９６、ｎ型領域９５、ｎ型埋め込み領域９３およびｐ型半導体基板８１で寄生ｐｎｐトランジスタが構成されるが、ｎ型領域９５より高濃度のｎ型埋め込み領域９３があるために、ｐ型アノード領域９６からｎ型領域９５に注入された正孔はｎ型領域９５とｎ型埋め込み領域９３の境界にある電位障壁に阻まれてｐ型半導体基板８１に流れ難くなる。またこの障壁により寄生ｎｐｎトランジスタのｈFEが小さくなり、ｐ型半導体基板８１へ流れ込む電流（ｐ型半導体基板８１への抜け電流）が抑制される。
特開平２００４−４７９３７号公報
前記したように、図９の場合のような寄生ｐｎダイオード９２では、ｐ型アノード領域８３とｎ型ウェル領域８２ｐ型半導体基板８１で構成される寄生ｐｎｐトランジスタが存在するために、ｐ型半導体基板８１へ主電流の一部が抜け電流（点線で示す）として流れ、効率低下を招いていた。
また、図１０の場合は、ｎ型埋め込み領域９３を形成した基板（埋め込み基板）を用いることにより、ｐ型半導体基板８１への抜け電流を低減しているが、埋め込み基板を用いると、図９のような通常基板（ＣＺ（チョクラスキーゾーン）基板やＦＺ（フローティングゾーン）基板などの通常のシリコン基板）を用いるのに比べて製造コストが大幅に上昇する。
この発明の目的は、前記の課題を解決して、通常基板を用いて、製造コストが低く、基板への抜け電流を低減できる半導体装置を提供することである。
また、図１０の場合は、ｎ型埋め込み領域９３を形成した基板（埋め込み基板）を用いることにより、ｐ型半導体基板８１への抜け電流を低減しているが、埋め込み基板を用いると、図９のような通常基板（ＣＺ（チョクラスキーゾーン）基板やＦＺ（フローティングゾーン）基板などの通常のシリコン基板）を用いるのに比べて製造コストが大幅に上昇する。
この発明の目的は、前記の課題を解決して、通常基板を用いて、製造コストが低く、基板への抜け電流を低減できる半導体装置を提供することである。
前記の目的を達するために、第一導電型半導体基板と、該第一導電型半導体基板の表面層に形成される第二導電型ウェル領域と、該第二導電型ウェル領域の表面層に形成される第一導電型ウェル領域と、該第一導電型ウェル領域の表面層に形成される第二導電型ソース領域および第二導電型ドレイン領域と、前記第一導電型ウェル領域の表面層に形成される第一導電型領域と、前記第二導電型ソース領域と前記第二導電型ドレイン領域に挟まれた前記第一導電型ウェル領域上にゲート絶縁膜を介して形成されるゲート電極と、を有する半導体装置であって、前記第一導電型領域に接触するアノード電極と、前記ドレイン領域に接触するカソード電極と、前記第一導電型ウェル領域と同電位または前記第一導電型ウェル領域とのｐｎ接合に逆バイアスを与える電位を前記第二導電型ウェル領域に与えるための電極を備え、前記第一導電型領域と前記第二導電型ソース領域とを短絡し、前記ゲート電極と前記第二導電型ソース領域とを短絡した構成とする。
また、第一導電型半導体基板と、該第一導電型半導体基板の表面層に形成される第二導電型ウェル領域と、該第二導電型ウェル領域の表面層に形成される第一導電型ウェル領域と、該第一導電型ウェル領域の表面層に形成される第二導電型ソース領域および第二導電型ドレイン領域と、前記第一導電型ウェル領域の表面層に形成される第一導電型領域と、前記第二導電型ソース領域と前記第二導電型ドレイン領域に挟まれた前記第一導電型ウェル領域上にゲート絶縁膜を介して形成されるゲート電極と、を有する半導体装置であって、前記第一導電型領域に接触するアノード電極と、前記ドレイン領域に接触するカソード電極と、前記第一導電型ウェル領域と同電位または前記第一導電型ウェル領域とのｐｎ接合に逆バイアスを与える電位を前記第二導電型ウェル領域に与えるための電極を備え、前記第一導電型領域と前記第二導電型ソース領域とを短絡し、前記第一導電型ウェル領域と前記ドレイン領域のｐｎ接合が順バイアス状態のときに、前記ゲート電極の電位を前記第二導電型ソース領域より高くしてチャネルを形成し、前記ｐｎ接合が逆バイアス状態のとき、前記ゲート電極の電位を前記第二導電型ソース領域の電位より低くしてチャネルを消滅させる構成とする。
この発明によれば、トリプルウェル構造の基板に形成したＮＭＯＳの寄生ｐｎダイオードをブートスプラップ回路の整流ダイオードとして用い、深いｎ型ウェル領域と浅いｐ型ウェル領域を同電位もしくは逆バイアスすることで、ｐ型半導体基板への抜け電流を減少することができる。
また、トリプルウェル構造を通常基板に形成することで、埋め込み基板を用いた場合より大幅に製造コストを低減することができる。
また、トリプルウェル構造を通常基板に形成することで、埋め込み基板を用いた場合より大幅に製造コストを低減することができる。
実施の形態を以下の実施例で説明する。尚、ここでは、第１導電型をｐ型、第２導電型をｎ型として説明した。
図１は、この発明の第１実施例の半導体装置の要部断面図である。これは図２の本発明の整流ダイオード４１をＮＭＯＳの寄生ｐｎダイオード１４で形成した要部断面図である。尚、ＮＭＯＳとはｎ型ソース領域４、ｎ型ドレイン領域５、ｎ型領域６、７およびゲート電極９で構成されるｎチャネルＭＯＳＦＥＴのことである。また、ＮＭＯＳおよび寄生ｐｎダイオードの耐圧は５Ｖ〜１０Ｖ程度である。
この構造では、ＣＺ基板よりなるｐ型半導体基板１の表面層に深いｎ型ウェル領域２を形成し、深いｎ型ウェル領域２の表面層に浅いｐ型ウェル領域３を形成してトリプルウェル構造とし、浅いｐ型ウェル領域３の表面上にゲート酸化膜８を介してゲート電極９を形成する。ゲート電極９をマスクにその両側のｐ型ウェル領域３の表面層に浅いｎ型領域６、７（ＬＤＤ構造）する。ゲート電極９の側面に酸化膜でサイドウオール１０を形成し、このサイドウオールをマスクに浅いｎ型領域６、７に接するようにｐ型ウェル領域３の表面層にｎ型ソース領域４とｎ型ドレイン領域５（ｎ型カソード領域）を形成し、さらにｎ型ソース領域４の隣にｐ型アノード領域１１を形成する。ｎウェル領域２の表面層とｐ型半導体基板１の表面層にｎ型領域１２とｐ型領域１３を形成する。この構成は、ＮＭＯＳ５３と同じ構成でありＮＭＯＳ５３と同時に形成できる。
この構造では、ＣＺ基板よりなるｐ型半導体基板１の表面層に深いｎ型ウェル領域２を形成し、深いｎ型ウェル領域２の表面層に浅いｐ型ウェル領域３を形成してトリプルウェル構造とし、浅いｐ型ウェル領域３の表面上にゲート酸化膜８を介してゲート電極９を形成する。ゲート電極９をマスクにその両側のｐ型ウェル領域３の表面層に浅いｎ型領域６、７（ＬＤＤ構造）する。ゲート電極９の側面に酸化膜でサイドウオール１０を形成し、このサイドウオールをマスクに浅いｎ型領域６、７に接するようにｐ型ウェル領域３の表面層にｎ型ソース領域４とｎ型ドレイン領域５（ｎ型カソード領域）を形成し、さらにｎ型ソース領域４の隣にｐ型アノード領域１１を形成する。ｎウェル領域２の表面層とｐ型半導体基板１の表面層にｎ型領域１２とｐ型領域１３を形成する。この構成は、ＮＭＯＳ５３と同じ構成でありＮＭＯＳ５３と同時に形成できる。
この半導体装置の第１の使用方法としては、ｐ型領域１３をグランドＧＮＤと電気的に接続し、ｎ型領域１２（電極２０）とｐ型アノード領域１１（アノード電極１８）とｎ型ソース領域４（ソース電極１９）およびゲート電極９を短絡し、これらをアノード端子Ａと電気的に接続し、ｎ型カソード領域５とカソード端子Ｋと電気的に接続する。ｐ型アノード領域１１とｎ型ソース領域４とは短絡せずにそれぞれ同電位を与えてもよい。
ゲート電極９とｎ型ソース領域４を短絡することで、ゲート電極９とｐ型ウェル領域３が同電位となり、アノード端子Ａ（ｎ型ソース領域４））がカソード端子Ｋ（ｎ型ドレイン領域５）に対して低電位の場合も高電位の場合もＮＭＯＳにはチャネルが形成されず、オフ状態となるので、寄生ｐｎダイオード１４に図２の整流ダイオード４１の働きをさせることができる。この使用方法ではＮＭＯＳお動作させないが、，ＭＯＳ構造を形成することで、後述する図５、図６のＭＯＳ構造を形成しない場合と比べ、確実に出力段のハイサイド側ＮＭＯＳと同等の耐圧を得ることができるので、開発に要する期間を短縮できる点において有利である。
ゲート電極９とｎ型ソース領域４を短絡することで、ゲート電極９とｐ型ウェル領域３が同電位となり、アノード端子Ａ（ｎ型ソース領域４））がカソード端子Ｋ（ｎ型ドレイン領域５）に対して低電位の場合も高電位の場合もＮＭＯＳにはチャネルが形成されず、オフ状態となるので、寄生ｐｎダイオード１４に図２の整流ダイオード４１の働きをさせることができる。この使用方法ではＮＭＯＳお動作させないが、，ＭＯＳ構造を形成することで、後述する図５、図６のＭＯＳ構造を形成しない場合と比べ、確実に出力段のハイサイド側ＮＭＯＳと同等の耐圧を得ることができるので、開発に要する期間を短縮できる点において有利である。
第２の使用方法としては、第１の使用方法と異なり、ゲート電極９をｎ型ソース領域４（ソース電極１９）およびｐ型アノード領域１１（アノード電極１８）と短絡させず別々に制御する。アノード端子Ａ（ｐ型アノード領域１１とｎ型ソース領域４）がカソード端子Ｋ（ｎ型ドレイン領域５）に対して高電位の場合、寄生ｐｎダイオード１４が順バイアスされオン状態となる。このとき、ゲート電極９をｎ型ソース領域４に対してゲートしきい値電圧以上の電圧とすると、ＮＭＯＳにチャネルが形成されてオン状態とさせる。
つぎに、アノード端子Ａがカソード端子Ｋに対して低電位の場合は、寄生ｐｎダイオードはオフ状態となる。このとき、ゲート電極９とｎ型ソース電極４に対してゲートしきい値電圧以下の電圧とすることにより、前記ＮＭＯＳのチャネルを閉じてオフ状態とさせる。
つぎに、アノード端子Ａがカソード端子Ｋに対して低電位の場合は、寄生ｐｎダイオードはオフ状態となる。このとき、ゲート電極９とｎ型ソース電極４に対してゲートしきい値電圧以下の電圧とすることにより、前記ＮＭＯＳのチャネルを閉じてオフ状態とさせる。
このように、寄生ｐｎダイオード１４とＮＭＯＳを合わせて図２の整流ダイオード４１の働きをさせ、整流ダイオード４１の順方向電流を寄生ｐｎダイオード１４とＮＭＯＳに流すことにより、整流ダイオード４１の占有面積を小さくすることができる。
以上のように、トリプルウェル構造とし、深いｎ型ウェル領域２がアノード電位に設定されていることにより、浅いｐ型ウェル領域３（エミッタ）と深いｎ型ウェル領域２（ベース）とｐ型半導体基板１（コレクタ）で構成される寄生ｐｎｐトランジスタのエミッタとベースが短絡され、エミッタからベースへの正孔の注入が抑制されることにより、このｐｎｐトランジスタのｈFEが極めて小さくなり、ｐ型半導体基板１への抜け電流（コレクタ電流）が大幅に抑制でされる。
また、このトリプルウェル構造を通常基板に形成することで、製造コストを埋め込み基板と比べて大幅に低減することができる。
以上のように、トリプルウェル構造とし、深いｎ型ウェル領域２がアノード電位に設定されていることにより、浅いｐ型ウェル領域３（エミッタ）と深いｎ型ウェル領域２（ベース）とｐ型半導体基板１（コレクタ）で構成される寄生ｐｎｐトランジスタのエミッタとベースが短絡され、エミッタからベースへの正孔の注入が抑制されることにより、このｐｎｐトランジスタのｈFEが極めて小さくなり、ｐ型半導体基板１への抜け電流（コレクタ電流）が大幅に抑制でされる。
また、このトリプルウェル構造を通常基板に形成することで、製造コストを埋め込み基板と比べて大幅に低減することができる。
図２は、本発明の整流ダイオードを搭載した電源回路の要部回路図である。これは図８に相当する回路図であり、図８の整流ダイオード５１を本発明の整流ダイオード４１に代えている。また、図８と同一部位には同一の符号を付した。
この電源回路は、ブートストラップ回路１００、パワーＩＣ２００、フィルタ回路のインダクタＬ、コンデンサＣで構成され、パワーＩＣ２００は出力段回路６０、高圧側駆動回路６１、低圧側駆動回路６２、レベルシフト回路６３、遅延回路６４およびブートストラップ回路１００を構成する整流ダイオード４１で構成され、出力段回路はＮＭＯＳ５３、５４で構成され、ブートストラップ回路１００は前記の整流ダイオード４１とコンデンサ５２で構成される。
この電源回路は、ブートストラップ回路１００、パワーＩＣ２００、フィルタ回路のインダクタＬ、コンデンサＣで構成され、パワーＩＣ２００は出力段回路６０、高圧側駆動回路６１、低圧側駆動回路６２、レベルシフト回路６３、遅延回路６４およびブートストラップ回路１００を構成する整流ダイオード４１で構成され、出力段回路はＮＭＯＳ５３、５４で構成され、ブートストラップ回路１００は前記の整流ダイオード４１とコンデンサ５２で構成される。
図３は、この発明の第２実施例の半導体装置の要部断面図である。これは図１に相当する要部断面図である。
図１との違いは、ｎ領域１２をアノード端子Ａと接続しないで独立させ、ｎ領域１２と電気的に接続する逆バイアス端子ＶＲをアノード端子Ａより高い電圧に印加して、ｎ型ウェル領域２とｐ型ウェル領域３のｐｎ接合を逆バイアスすることで、ｐ型半導体基板１への抜け電流をさらに低減させた点にある。
図４は、図３の整流ダイオードを用いた電源回路の要部回路図である。整流ダイオード４２に接続する逆バイアス端子ＶＲにアノード端子Ａより高い電圧を外部電源もしくは内部電源により印加する。
図１との違いは、ｎ領域１２をアノード端子Ａと接続しないで独立させ、ｎ領域１２と電気的に接続する逆バイアス端子ＶＲをアノード端子Ａより高い電圧に印加して、ｎ型ウェル領域２とｐ型ウェル領域３のｐｎ接合を逆バイアスすることで、ｐ型半導体基板１への抜け電流をさらに低減させた点にある。
図４は、図３の整流ダイオードを用いた電源回路の要部回路図である。整流ダイオード４２に接続する逆バイアス端子ＶＲにアノード端子Ａより高い電圧を外部電源もしくは内部電源により印加する。
図５は、この発明の第３実施例の半導体装置の要部断面図である。これは図１に相当する要部断面図である。
図１との違いは、浅いｐウェル領域３にｐ型アノード領域１１とｎ型カソード領域１５を形成した点である。ｐ型アノード領域１１とｎ型領域１２を短絡して、浅いｐ型ウェル領域３と深いｎ型ウェル領域２を同電位にすることで図１と同様の効果が得られる。
図１との違いは、浅いｐウェル領域３にｐ型アノード領域１１とｎ型カソード領域１５を形成した点である。ｐ型アノード領域１１とｎ型領域１２を短絡して、浅いｐ型ウェル領域３と深いｎ型ウェル領域２を同電位にすることで図１と同様の効果が得られる。
図６は、この発明の第４実施例の半導体装置の要部断面図である。これは図５に相当する要部断面図である。
図５との違いは、深いｎウェル領域２と浅いｐウェル領域３で構成されるｐｎ接合を同電位にしないで逆バイアスを印加できる構成とした点である。逆バイアスすることでエミッタとベースが逆バイアスされることになり、図５よりさらに抜け電流を低減することができる。
以上の実施例では、出力段回路６０にＮＭＯＳ５３、５４を用いて説明したが、Ｎチャネル型ＩＧＢＴを用いた場合も同様の効果を得ることができる。
図５との違いは、深いｎウェル領域２と浅いｐウェル領域３で構成されるｐｎ接合を同電位にしないで逆バイアスを印加できる構成とした点である。逆バイアスすることでエミッタとベースが逆バイアスされることになり、図５よりさらに抜け電流を低減することができる。
以上の実施例では、出力段回路６０にＮＭＯＳ５３、５４を用いて説明したが、Ｎチャネル型ＩＧＢＴを用いた場合も同様の効果を得ることができる。
１ ｐ型半導体基板
２ ｎ型ウェル領域
３ ｐ型ウェル領域
４ ｎ型ソース領域
５ ｎ型ドレイン領域
６、７、１２ ｎ型領域
８ ゲート酸化膜
９ ゲート電極
１０ サイドウオール
１１ ｐ型アノード領域
１３ ｐ型領域
１４ 寄生ｐｎダイオード
１７ カソード電極
１８ アノード電極
１９、２０、２１ 電極
４１、４２ 整流ダイオード
５２ コンデンサ
５３、５４ ＮＭＯＳ
６０ 出力段回路
６１ 高圧側駆動回路
６２ 低圧側駆動回路
６３ レベルシフト回路
６４ 遅延回路
７１ 制御電源
７２ 高圧電源
７３ グランド（ＧＮＤ）
１００ ブートストラップ回路
２００ パワーＩＣ
Ａ アノード端子
Ｋ カソード端子
Ｌ インダクタ（フィルタ回路）
Ｃ コンデンサ（フィルタ回路）
２ ｎ型ウェル領域
３ ｐ型ウェル領域
４ ｎ型ソース領域
５ ｎ型ドレイン領域
６、７、１２ ｎ型領域
８ ゲート酸化膜
９ ゲート電極
１０ サイドウオール
１１ ｐ型アノード領域
１３ ｐ型領域
１４ 寄生ｐｎダイオード
１７ カソード電極
１８ アノード電極
１９、２０、２１ 電極
４１、４２ 整流ダイオード
５２ コンデンサ
５３、５４ ＮＭＯＳ
６０ 出力段回路
６１ 高圧側駆動回路
６２ 低圧側駆動回路
６３ レベルシフト回路
６４ 遅延回路
７１ 制御電源
７２ 高圧電源
７３ グランド（ＧＮＤ）
１００ ブートストラップ回路
２００ パワーＩＣ
Ａ アノード端子
Ｋ カソード端子
Ｌ インダクタ（フィルタ回路）
Ｃ コンデンサ（フィルタ回路）
Claims (2)
- 第一導電型半導体基板と、該第一導電型半導体基板の表面層に形成される第二導電型ウェル領域と、該第二導電型ウェル領域の表面層に形成される第一導電型ウェル領域と、該第一導電型ウェル領域の表面層に形成される第二導電型ソース領域および第二導電型ドレイン領域と、前記第一導電型ウェル領域の表面層に形成される第一導電型領域と、前記第二導電型ソース領域と前記第二導電型ドレイン領域に挟まれた前記第一導電型ウェル領域上にゲート絶縁膜を介して形成されるゲート電極と、を有する半導体装置であって、
前記第一導電型領域に接触するアノード電極と、前記ドレイン領域に接触するカソード電極と、前記第一導電型ウェル領域と同電位または前記第一導電型ウェル領域とのｐｎ接合に逆バイアスを与える電位を前記第二導電型ウェル領域に与えるための電極を備え、前記第一導電型領域と前記第二導電型ソース領域とを短絡し、
前記ゲート電極と前記第二導電型ソース領域とを短絡したことを特徴とする半導体装置。 - 第一導電型半導体基板と、該第一導電型半導体基板の表面層に形成される第二導電型ウェル領域と、該第二導電型ウェル領域の表面層に形成される第一導電型ウェル領域と、該第一導電型ウェル領域の表面層に形成される第二導電型ソース領域および第二導電型ドレイン領域と、前記第一導電型ウェル領域の表面層に形成される第一導電型領域と、前記第二導電型ソース領域と前記第二導電型ドレイン領域に挟まれた前記第一導電型ウェル領域上にゲート絶縁膜を介して形成されるゲート電極と、を有する半導体装置であって、
前記第一導電型領域に接触するアノード電極と、前記ドレイン領域に接触するカソード電極と、前記第一導電型ウェル領域と同電位または前記第一導電型ウェル領域とのｐｎ接合に逆バイアスを与える電位を前記第二導電型ウェル領域に与えるための電極を備え、前記第一導電型領域と前記第二導電型ソース領域とを短絡し、
前記第一導電型ウェル領域と前記ドレイン領域のｐｎ接合が順バイアス状態のときに、前記ゲート電極の電位を前記第二導電型ソース領域より高くしてチャネルを形成し、前記ｐｎ接合が逆バイアス状態のとき、前記ゲート電極の電位を前記第二導電型ソース領域の電位より低くしてチャネルを消滅させることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005316493A JP5055740B2 (ja) | 2005-10-31 | 2005-10-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005316493A JP5055740B2 (ja) | 2005-10-31 | 2005-10-31 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007123706A JP2007123706A (ja) | 2007-05-17 |
| JP5055740B2 true JP5055740B2 (ja) | 2012-10-24 |
Family
ID=38147193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005316493A Active JP5055740B2 (ja) | 2005-10-31 | 2005-10-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5055740B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6031883B2 (ja) * | 2012-08-08 | 2016-11-24 | 富士通株式会社 | 半導体集積回路及び電源回路 |
| CN105122452B (zh) * | 2013-10-07 | 2017-10-20 | 富士电机株式会社 | 半导体装置 |
| JP2022041668A (ja) * | 2020-09-01 | 2022-03-11 | オムロン株式会社 | スイッチング回路装置及び電力変換装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06151900A (ja) * | 1992-11-05 | 1994-05-31 | Sanyo Electric Co Ltd | 半導体装置 |
| JP3127841B2 (ja) * | 1996-10-11 | 2001-01-29 | 日本電気株式会社 | 半導体装置 |
| JP2996228B2 (ja) * | 1998-04-23 | 1999-12-27 | 松下電器産業株式会社 | 電子部品の残量検知装置 |
| JPH11307786A (ja) * | 1998-04-27 | 1999-11-05 | Citizen Watch Co Ltd | 半導体ダイオード |
| JP4277496B2 (ja) * | 2001-11-21 | 2009-06-10 | 富士電機デバイステクノロジー株式会社 | 半導体装置 |
-
2005
- 2005-10-31 JP JP2005316493A patent/JP5055740B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007123706A (ja) | 2007-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7408228B2 (en) | Semiconductor device capable of avoiding latchup breakdown resulting from negative variation of floating offset voltage | |
| JP5151258B2 (ja) | 昇圧型ｄｃ−ｄｃコンバータ用の半導体装置及び昇圧型ｄｃ−ｄｃコンバータ | |
| US7608907B2 (en) | LDMOS gate controlled schottky diode | |
| US7812402B2 (en) | Semiconductor device | |
| US9412732B2 (en) | Semiconductor device | |
| US6876041B2 (en) | ESD protection component | |
| US8362830B2 (en) | Power semiconductor device | |
| JP2004047937A5 (ja) | ||
| JP2008140824A (ja) | 半導体装置 | |
| US10014293B2 (en) | Semiconductor device | |
| JP5079974B2 (ja) | 半導体装置 | |
| US9030855B2 (en) | Semiconductor device, start-up circuit having first and second circuits and a single voltage output terminal coupled to a second node between the semiconductor unit and the first circuit, and operating method for the same | |
| CN105374818B (zh) | 半导体器件 | |
| JP4610941B2 (ja) | 半導体装置 | |
| JP5055740B2 (ja) | 半導体装置 | |
| JP2009038130A (ja) | 横型ｍｏｓトランジスタ及びこれを用いた半導体装置 | |
| US9184097B2 (en) | Semiconductor devices and formation methods thereof | |
| TWI440289B (zh) | 半導體裝置、啟動電路及其操作方法 | |
| JP2005116876A (ja) | 半導体装置 | |
| JP2006332539A (ja) | 半導体集積回路装置 | |
| JP2000286391A (ja) | レベルシフタ | |
| TWI830117B (zh) | 半導體裝置 | |
| JP5477803B2 (ja) | 半導体装置 | |
| US7282780B2 (en) | Semiconductor device | |
| CN114695346A (zh) | 自举式二极管以及半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080812 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120117 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120313 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120716 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5055740 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |