JP2022041668A - スイッチング回路装置及び電力変換装置 - Google Patents

スイッチング回路装置及び電力変換装置 Download PDF

Info

Publication number
JP2022041668A
JP2022041668A JP2020147014A JP2020147014A JP2022041668A JP 2022041668 A JP2022041668 A JP 2022041668A JP 2020147014 A JP2020147014 A JP 2020147014A JP 2020147014 A JP2020147014 A JP 2020147014A JP 2022041668 A JP2022041668 A JP 2022041668A
Authority
JP
Japan
Prior art keywords
capacitor
switching
circuit
voltage
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020147014A
Other languages
English (en)
Inventor
紀元 野坂
Norimoto Nosaka
淳也 三嶋
Junya Mishima
葵 末木
Aoi Sueki
亘 岡田
Wataru Okada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP2020147014A priority Critical patent/JP2022041668A/ja
Priority to US18/022,562 priority patent/US20230327664A1/en
Priority to CN202180050964.5A priority patent/CN115885473A/zh
Priority to PCT/JP2021/031991 priority patent/WO2022050280A1/ja
Priority to EP21864337.7A priority patent/EP4210224A1/en
Publication of JP2022041668A publication Critical patent/JP2022041668A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08142—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01714—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by bootstrapping, i.e. by positive feed-back
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)
  • Inverter Devices (AREA)

Abstract

【課題】ブートストラップ回路を備えながら複数のスイッチング素子を同期してオン及びオフする。【解決手段】キャパシタＣ１，Ｃ２は駆動回路ＤＲＶ１，ＤＲＶ２に電源電圧をそれぞれ印加する。ダイオードＤ１，Ｄ２は、直流電圧源Ｅ１からキャパシタＣ１，Ｃ２にそれぞれ電流が流れるように接続される。抵抗Ｒ１及びツェナーダイオードＺＤ１は、端子Ｐ１から抵抗Ｒ１を介してツェナーダイオードＺＤ１に逆バイアス電圧が印加されるように、端子Ｐ１及びノードＮ１間で直列接続される。ダイオードＤ３は、抵抗Ｒ１及びツェナーダイオードＺＤ１間のノードＮ２からキャパシタＣ１に電流が流れるように接続される。【選択図】図１

Description

本開示は、ブートストラップ回路を備えたスイッチング回路装置に関する。本開示はまた、少なくとも１つのそのようなスイッチング回路装置を備えた電力変換装置に関する。
スイッチング電源装置において、スイッチング素子の制御端子（例えばトランジスタのゲート）に十分に高い電圧を有する駆動信号を印加するために、キャパシタを含むブートストラップ回路を設けることがある。
例えば、特許文献１は、ブートストラップ回路を備えた電力変換装置を開示している。特許文献１の電力変換装置は、一端が第１の直流電源の正極に接続され、他端が第１の直流電源の負極に接続され、第１のスイッチング素子と、第２のスイッチング素子と、シャント抵抗とがこの順に直列接続された直列回路を備える。電力変換装置は、第１のスイッチング素子と第２のスイッチング素子との間に接続された出力部を備える。電力変換装置は、第１のスイッチング素子をオンオフ駆動する第１の駆動回路と、第１のスイッチング素子とは相補的に、第２のスイッチング素子をオンオフ駆動する第２の駆動回路とを備える。電力変換装置は、第２の駆動回路の電源である第２の直流電源と、第２のスイッチング素子がオンすると第２の直流電源によって充電される、第１の駆動回路の電源であるコンデンサとを備える。電力変換装置は、コンデンサの初期充電時におけるシャント抵抗に流れる電流を用いて、コンデンサを含むブートストラップ回路の異常検出を運転開始前に行う制御部を備える。
特許第６１４１５４６号公報
高電圧で動作するスイッチング電源装置を提供しようとする場合、スイッチング素子などの回路素子に要求される耐圧性能などの要件を緩和するために、複数の同一の回路素子を互いに直列に接続することがある。
しかしながら、ブートストラップ回路を備えるスイッチング電源装置の場合、互いに直列に接続された２つのスイッチング素子を同期してオン及びオフすると、駆動回路を動作させるために十分に高い電圧をブートストラップ回路のキャパシタにおいて維持することができない。その結果、２つのスイッチング素子を同時にオンすることができなくなり、一方のスイッチング素子に過電圧が生じて破壊されるおそれがある。従って、ブートストラップ回路を備えながら、複数のスイッチング素子を同期してオン及びオフするように制御することが求められる。
本開示の目的は、ブートストラップ回路を備えながら、複数のスイッチング素子を同期してオン及びオフするように制御することができるスイッチング回路装置を提供することにある。また、本開示の目的は、少なくとも１つのそのようなスイッチング回路装置を備えた電力変換装置を提供することにある。
本開示の一側面に係るスイッチング回路装置によれば、
第１及び第２の直流電圧源に接続されるスイッチング回路装置であって、
前記第１の直流電圧源から第１の電圧が印加される第１の端子と、
前記第１の直流電圧源から前記第１の電圧よりも低い第２の電圧が印加される第２の端子と、
前記第１及び第２の端子の間において、第１のノードを介して互いに直列に接続された第１及び第２のスイッチング素子と、
前記第１及び第２のスイッチング素子を同期してオン及びオフするようにそれぞれ制御する第１及び第２の駆動回路と、
前記第１のノードに接続され、前記第１の駆動回路の電源電圧を前記第１の駆動回路に印加する第１のキャパシタと、
前記第２の直流電圧源の負極及び前記第２の端子に接続され、前記第２の駆動回路の電源電圧を前記第２の駆動回路に印加する第２のキャパシタと、
前記第２の直流電圧源から前記第１のキャパシタに電流が流れるように、前記第２の直流電圧源の正極及び前記第１のキャパシタの間に接続された第１のダイオードと、
前記第２の直流電圧源から前記第２のキャパシタに電流が流れるように、前記第２の直流電圧源の正極及び前記第２のキャパシタの間に接続された第２のダイオードと、
前記第１の端子及び前記第１のノードの間において、前記第１のスイッチング素子に並列に、かつ、第２のノードを介して互いに直列に接続された第１の抵抗及び第１のツェナーダイオードを含む第１の直列回路であって、前記第１の端子から前記第１の抵抗を介して前記第１のツェナーダイオードに逆バイアス電圧が印加されるように接続された第１の直列回路と、
前記第２のノードから前記第１のキャパシタに電流が流れるように、前記第２のノード及び前記第１のキャパシタの間に接続された第３のダイオードとを備える。
これにより、ブートストラップ回路を備えながら、複数のスイッチング素子を同期してオン及びオフするように制御することができる。
本開示の一側面に係るスイッチング回路装置によれば、
前記第１のノード及び前記第２の端子の間において、前記第２のスイッチング素子に並列に、かつ、第３のノードを介して互いに直列に接続された第２の抵抗及び第２のツェナーダイオードを含む第２の直列回路であって、前記第１のノードから前記第２の抵抗を介して前記第２のツェナーダイオードに逆バイアス電圧が印加されるように接続された第２の直列回路と、
前記第３のノードから前記第２のキャパシタに電流が流れるように、前記第３のノード及び前記第２のキャパシタの間に接続された第４のダイオードとをさらに備える。
これにより、第１及び第２のスイッチング素子がオフされているとき、第１の端子から第２の抵抗及び第４のダイオードを介して、第２のキャパシタに充電することができる。
本開示の一側面に係るスイッチング回路装置によれば、
前記第１の駆動回路及び前記第１のスイッチング素子の間に接続された第３の抵抗と、
前記第２の駆動回路及び前記第２のスイッチング素子の間に接続された第４の抵抗とをさらに備える。
これにより、第１及び第２のスイッチング素子のゲート電流を適切に制限することができる。
本開示の一側面に係るスイッチング回路装置によれば、
前記第２の直流電圧源の正極及び前記第１のキャパシタの間において、前記第１のダイオードに直列に接続された第５の抵抗をさらに備える。
これにより、直流電圧源から第１のキャパシタに流れる電流を適切に制限することができる。
本開示の一側面に係るスイッチング回路装置によれば、
前記第１及び第２のキャパシタにそれぞれ並列に接続された第３及び第４のツェナーダイオードをさらに備える。
これにより、第１及び第２の駆動回路の電源電圧を安定化することができる。
本開示の一側面に係る電力変換装置によれば、
少なくとも１つの前記スイッチング回路装置と、
前記各スイッチング回路装置を制御する制御回路とを備える。
これにより、従来よりも高い耐圧性能を有する電力変換装置、又は、従来よりも高効率かつ低コストの電力変換装置を提供することができる。
本開示の一側面に係るスイッチング回路装置によれば、ブートストラップ回路を備えながら、複数のスイッチング素子を同期してオン及びオフするように制御することができる。
第１の実施形態に係るスイッチング回路装置１の例示的な構成を示す回路図である。 第１の比較例に係るスイッチング回路装置２の構成を示す回路図である。 第２の比較例に係るスイッチング回路装置３の構成を示す回路図である。 図３のスイッチング回路装置３の例示的な動作を示すタイミングチャートである。 図１のスイッチング回路装置１の例示的な動作を示すタイミングチャートである。 第１の実施形態の変形例に係るスイッチング回路装置１Ａの例示的な構成を示す回路図である。 第２の実施形態に係る電力変換装置１００の例示的な構成を示すブロック図である。 第２の実施形態の第１の変形例に係る電力変換装置１００Ａの例示的な構成を示すブロック図である。 第２の実施形態の第２の変形例に係る電力変換装置１００Ｂの例示的な構成を示すブロック図である。 第２の実施形態の第３の変形例に係る電力変換装置１００Ｃの例示的な構成を示すブロック図である。
以下、本開示の一側面に係る実施形態を、図面に基づいて説明する。各図面において、同じ符号は同様の構成要素を示す。
［適用例］
図１は、第１の実施形態に係るスイッチング回路装置１の例示的な構成を示す回路図である。本実施形態に係るスイッチング回路装置１は、少なくとも、第１の端子Ｐ１、第２の端子Ｐ２、第１のスイッチング素子Ｑ１、第２のスイッチング素子Ｑ２、第１の駆動回路ＤＲＶ１、第２の駆動回路ＤＲＶ２、第１のキャパシタＣ１、第２のキャパシタＣ２、第１のダイオードＤ１、第２のダイオードＤ２、第１の抵抗Ｒ１、第１のツェナーダイオードＺＤ１、及び第３のダイオードＤ３を備える。
スイッチング回路装置１は、外部における第１の直流電圧源（例えば、図７～図９の直流電圧源１０１）と、内部又は外部における第２の直流電圧源Ｅ１とに接続され、所定電圧の供給を受ける。
端子Ｐ１には、第１の直流電圧源から第１の電圧Ｖ１が印加される。端子Ｐ２には、第１の直流電圧源から第１の電圧Ｖ１よりも低い第２の電圧Ｖ２が印加される。
スイッチング素子Ｑ１，Ｑ２は、端子Ｐ１，Ｐ２の間において、ノードＮ１を介して互いに直列に接続される。駆動回路ＤＲＶ１，ＤＲＶ２は、スイッチング素子Ｑ１，Ｑ２を同期してオン及びオフするようにそれぞれ制御する。
キャパシタＣ１は、ノードＮ１に接続され、駆動回路ＤＲＶ１の電源電圧を駆動回路ＤＲＶ１に印加する。キャパシタＣ２は、直流電圧源Ｅ１の負極及び端子Ｐ２に接続され、駆動回路ＤＲＶ２の電源電圧を駆動回路ＤＲＶ２に印加する。
ダイオードＤ１は、直流電圧源Ｅ１からキャパシタＣ１に電流が流れるように、直流電圧源Ｅ１の正極及びキャパシタＣ１の間に接続される。ダイオードＤ２は、直流電圧源Ｅ１からキャパシタＣ２に電流が流れるように、直流電圧源Ｅ１の正極及びキャパシタＣ２の間に接続される。
キャパシタＣ１及びダイオードＤ１は、ブートストラップ回路を構成する。
抵抗Ｒ１及びツェナーダイオードＺＤ１は、端子Ｐ１及びノードＮ１の間において、スイッチング素子Ｑ１に並列に、かつ、ノードＮ２を介して互いに直列に接続された直列回路を構成する。また、抵抗Ｒ１及びツェナーダイオードＺＤ１は、端子Ｐ１から抵抗Ｒ１を介してツェナーダイオードＺＤ１に逆バイアス電圧が印加されるように接続される。
ダイオードＤ３は、ノードＮ２からキャパシタＣ１に電流が流れるように、ノードＮ２及びキャパシタＣ１の間に接続される。
ブートストラップ回路を備えた従来のスイッチング電源装置（例えば特許文献１を参照）によれば、互いに直列に接続された２つのスイッチング素子は相補的に動作する。ブートストラップ回路のキャパシタは、ハイサイドのスイッチング素子をオフし、ローサイドのスイッチング素子をオンしている時間区間において充電される。従って、ハイサイドのスイッチング素子をオンする前に、ハイサイドのスイッチング素子の駆動回路を動作させるために十分に高い電圧になるようにブートストラップ回路のキャパシタに充電される。このような従来のスイッチング電源装置において２つのスイッチング素子を同期してオン及びオフすると、２つのスイッチング素子をオフしているときにブートストラップ回路のキャパシタに充電することができない。従って、ハイサイドのスイッチング素子をオンする前に、ブートストラップ回路のキャパシタの電圧を十分に高くすることができない。
これに対して、本実施形態に係るスイッチング回路装置１は、抵抗Ｒ１、ツェナーダイオードＺＤ１、及びダイオードＤ３を備えたことにより、スイッチング素子Ｑ１，Ｑ２をオフしているとき、端子Ｐ１から抵抗Ｒ１及びダイオードＤ３を介してキャパシタＣ１に電流が流れる。従って、スイッチング素子Ｑ１，Ｑ２をオンする前に、キャパシタＣ１の電圧を、駆動回路ＤＲＶ１を動作させるために十分に高くすることができる。その結果、スイッチング素子Ｑ１，Ｑ２を遅延なく同時にオンすることができ、一方のスイッチング素子のみに過大な電圧がかかりにくくすることができる。これにより、本実施形態に係るスイッチング回路装置１は、ブートストラップ回路を備えながら、スイッチング素子Ｑ１，Ｑ２を同期してオン及びオフするように制御することができる。
［第１の実施形態］
以下、第１の実施形態に係るスイッチング回路装置についてさらに説明する。
［第１の実施形態の構成例］
スイッチング回路装置１は、図１に示すノードＮ１～Ｎ５を有する。
スイッチング素子Ｑ１，Ｑ２は、例えば、ＮチャネルＭＯＳＦＥＴである。
駆動回路ＤＲＶ１は、例えば、ノードＮ４，Ｎ１の間に互いに直列に接続されたスイッチング素子Ｓ１，Ｓ２を備える。スイッチング素子Ｓ１，Ｓ２は互いに相補的にオン及びオフし、これにより、駆動回路ＤＲＶ１は、ノードＮ４の電位又はノードＮ１の電位をスイッチング素子Ｑ１の駆動信号として出力する。駆動信号がハイレベルのときスイッチング素子Ｑ１がオンされ、駆動信号がローレベルのときスイッチング素子Ｑ１がオフされる。
駆動回路ＤＲＶ２は、例えば、ノードＮ５及び端子Ｐ２の間に互いに直列に接続されたスイッチング素子Ｓ３，Ｓ４を備える。スイッチング素子Ｓ３，Ｓ４は互いに相補的にオン及びオフし、これにより、駆動回路ＤＲＶ２は、ノードＮ５の電位又は端子Ｐ２の電位をスイッチング素子Ｑ２の駆動信号として出力する。駆動信号がハイレベルのときスイッチング素子Ｑ２がオンされ、駆動信号がローレベルのときスイッチング素子Ｑ２がオフされる。
駆動回路ＤＲＶ１，ＤＲＶ２は、端子Ｐ３を介して外部の制御回路（例えば、図７及び図１０の制御回路１０３、図８の制御回路１０３Ａ、又は図９の制御回路１０３Ｂ）から入力される制御信号Ｃｔｌに従って、スイッチング素子Ｑ１，Ｑ２を同期してオン及びオフするようにそれぞれ制御する。
ダイオードＤ１，Ｄ３は、キャパシタＣ１から駆動回路ＤＲＶ１以外の回路素子への電流の逆流を防止する。
ツェナーダイオードＺＤ１は、スイッチング素子Ｑ１がオフのとき、キャパシタＣ１に印加される電圧（すなわち、駆動回路ＤＲＶ１の電源電圧）を適切に制限する。また、抵抗Ｒ１は、スイッチング素子Ｑ１がオフのとき、端子Ｐ１からキャパシタＣ１に流れる電流を適切に制限する。
また、図１のスイッチング回路装置１は、ダイオードＤ４、抵抗Ｒ２～Ｒ５、及びツェナーダイオードＺＤ２をさらに備えてもよい。
抵抗Ｒ２及びツェナーダイオードＺＤ２は、ノードＮ１及び端子Ｐ２の間において、スイッチング素子Ｑ２に並列に、かつ、ノードＮ３を介して互いに直列に接続された直列回路を構成する。抵抗Ｒ２及びツェナーダイオードＺＤ２は、ノードＮ１から抵抗Ｒ２を介してツェナーダイオードＺＤ２に逆バイアス電圧が印加されるように接続される。
ダイオードＤ４は、ノードＮ３からキャパシタＣ２に電流が流れるように、ノードＮ３及びキャパシタＣ２の間に接続される。
ダイオードＤ２，Ｄ４は、キャパシタＣ２から駆動回路ＤＲＶ２以外の回路素子への電流の逆流を防止する。
ツェナーダイオードＺＤ２は、スイッチング素子Ｑ２がオフのとき、キャパシタＣ２に印加される電圧（すなわち、駆動回路ＤＲＶ２の電源電圧）を適切に制限する。また、抵抗Ｒ２は、スイッチング素子Ｑ２がオフのとき、ノードＮ１からキャパシタＣ２に流れる電流を適切に制限する。
抵抗Ｒ３は、駆動回路ＤＲＶ１の出力端子（スイッチング素子Ｓ１，Ｓ２の間のノード）と、スイッチング素子Ｑ１のゲートとの間に接続される。抵抗Ｒ３は、スイッチング素子Ｑ１の所望の動作速度に応じて、スイッチング素子Ｑ１のゲート電流を適切に制限する。抵抗Ｒ４は、駆動回路ＤＲＶ２の出力端子（スイッチング素子Ｓ３，Ｓ４の間のノード）と、スイッチング素子Ｑ２のゲートとの間に接続される。抵抗Ｒ４は、スイッチング素子Ｑ２の所望の動作速度に応じて、スイッチング素子Ｑ２のゲート電流を適切に制限する。
抵抗Ｒ５は、直流電圧源Ｅ１の正極及びキャパシタＣ１の間において、ダイオードＤ１に直列に接続される。抵抗Ｒ５は、直流電圧源Ｅ１からキャパシタＣ１に流れる電流を適切に制限する。
［第１の実施形態の動作例］
まず、比較例に係るスイッチング回路装置の動作について説明する。
図２は、第１の比較例に係るスイッチング回路装置２の構成を示す回路図である。スイッチング回路装置２は、スイッチング素子Ｑ１１，Ｑ１２、抵抗Ｒ１１，Ｒ１２、駆動回路ＤＲＶ１１，ＤＲＶ１２、キャパシタＣ１１、ダイオードＤ１１、直流電源Ｅ１１，Ｅ１２、及び端子Ｐ１１を備える。
スイッチング素子Ｑ１１，Ｑ１２は、直流電源Ｅ１１の正極及び負極の間において互いに直列に接続される。駆動回路ＤＲＶ１１，ＤＲＶ１２は、抵抗Ｒ１１，Ｒ１２を介してスイッチング素子Ｑ１１，Ｑ１２にそれぞれ接続される。駆動回路ＤＲＶ１１は、制御信号Ｃｔｌ１１に従って、スイッチング素子Ｑ１１をオン及びオフするように制御する。駆動回路ＤＲＶ１２は、制御信号Ｃｔｌ１２に従って、スイッチング素子Ｑ１１とは相補的にスイッチング素子Ｑ１２をオン及びオフするように制御する。直流電源Ｅ１２は駆動回路ＤＲＶ１２の電源である。キャパシタＣ１１は駆動回路ＤＲＶ１１の電源であり、スイッチング素子Ｑ１２がオンしているときにダイオードＤ１を介して直流電源Ｅ１２によって充電される。スイッチング回路装置２の出力電圧は、スイッチング素子Ｑ１１，Ｑ１２の間のノードに接続された端子Ｐ１１に発生する。
図２のスイッチング回路装置２は、特許文献１の電力変換装置と同様の構成を有する。
スイッチング回路装置２によれば、スイッチング素子Ｑ１１，Ｑ１２は相補的に動作する。スイッチング素子Ｑ１１をオフし、スイッチング素子Ｑ１２をオンしているとき、直流電源Ｅ１２の正極→ダイオードＤ１→キャパシタ→スイッチング素子Ｑ１２→直流電源Ｅ１２の負極の順に電流が流れ、キャパシタＣ１１に充電される。従って、スイッチング素子Ｑ１１をオンする前に、駆動回路ＤＲＶ１１を動作させるために十分に高い電圧がキャパシタＣ１１に維持される。
図３は、第２の比較例に係るスイッチング回路装置３の構成を示す回路図である。スイッチング回路装置３は、スイッチング素子Ｑ２１～Ｑ２４、抵抗Ｒ２１～Ｒ２４、駆動回路ＤＲＶ２１～ＤＲＶ２４、キャパシタＣ２１，Ｃ２２、ダイオードＤ２１，Ｄ２２、直流電源Ｅ２１，Ｅ２２、及び端子Ｐ２１，Ｐ２２を備える。
端子Ｐ２１には、第１の電圧Ｖ１が印加される。端子Ｐ２２には、第１の電圧Ｖ１よりも低い第２の電圧Ｖ２が印加される。
スイッチング素子Ｑ２１～Ｑ２４は、端子Ｐ２１，Ｐ２２の間において互いに直列に接続される。
駆動回路ＤＲＶ２１，ＤＲＶ２２は、抵抗Ｒ２１，Ｒ２２を介してスイッチング素子Ｑ２１，Ｑ２２にそれぞれ接続される。駆動回路ＤＲＶ２１，ＤＲＶ２２は、制御信号Ｃｔｌ２１に従って、スイッチング素子Ｑ２１，Ｑ２２を同期してオン及びオフするようにそれぞれ制御する。駆動回路ＤＲＶ２３，ＤＲＶ２４は、抵抗Ｒ２３，Ｒ２４を介してスイッチング素子Ｑ２３，Ｑ２４にそれぞれ接続される。駆動回路ＤＲＶ２３，ＤＲＶ２４は、制御信号Ｃｔｌ２２に従って、スイッチング素子Ｑ２３，Ｑ２４を同期してオン及びオフするようにそれぞれ制御する。
直流電源Ｅ２１は駆動回路ＤＲＶ２２の電源である。キャパシタＣ２１は駆動回路ＤＲＶ２１の電源であり、スイッチング素子Ｑ２２がオンしているときにダイオードＤ２１を介して直流電源Ｅ２１によって充電される。直流電源Ｅ２２は駆動回路ＤＲＶ２４の電源である。キャパシタＣ２２は駆動回路ＤＲＶ２３の電源であり、スイッチング素子Ｑ２４がオンしているときにダイオードＤ２２を介して直流電源Ｅ２２によって充電される。
図３のスイッチング素子Ｑ２１、Ｑ２２、抵抗Ｒ２１、Ｒ２２、駆動回路ＤＲＶ２１，ＤＲＶ２２、キャパシタＣ２１、ダイオードＤ２１、及び直流電源Ｅ２１は、駆動回路ＤＲＶ２１，ＤＲＶ２２がスイッチング素子Ｑ２１，Ｑ２２を同期してオン及びオフするようにそれぞれ制御することを除いて、図２の回路と同様に構成される。また、図３のスイッチング素子Ｑ２３，Ｑ２４、抵抗Ｒ２３，Ｒ２４、駆動回路ＤＲＶ２３，ＤＲＶ２４、キャパシタＣ２２、ダイオードＤ２２、及び直流電源Ｅ２２は、駆動回路ＤＲＶ２３，ＤＲＶ２４がスイッチング素子Ｑ２３，Ｑ２４を同期してオン及びオフするようにそれぞれ制御することを除いて、図２の回路と同様に構成される。互いに直列に接続されたスイッチング素子Ｑ２１～Ｑ２４を同期してオン及びオフするように制御することにより、スイッチング素子Ｑ２１～Ｑ２４に要求される耐圧性能などの要件を緩和できることが期待される。
図４は、図３のスイッチング回路装置３の例示的な動作を示すタイミングチャートである。図４の各段は、スイッチング素子Ｑ２１，Ｑ２２のゲート・ソース電圧Ｖｇｓ（Ｑ２１），Ｖｇｓ（Ｑ２２）、図３のノードＮ２１の電圧Ｖ（Ｎ２１）、及びスイッチング素子Ｑ２１～Ｑ２４のドレイン・ソース電圧Ｖｄｓ（Ｑ２１）～Ｖｄｓ（Ｑ２４）を示す。図４の例では、すべてのスイッチング素子Ｑ２１～Ｑ２４がオフしている状態で、スイッチング素子Ｑ２１、Ｑ２２のみをオフからオンに遷移させる場合を考える。
時間区間ｔ０～ｔ１において、スイッチング素子Ｑ２２がオフされているとき、キャパシタＣ２１に充電することができず、ノードＮ２１の電圧Ｖ（Ｎ２１）はローレベルである。
時刻ｔ１において、スイッチング素子Ｑ２１、Ｑ２２をオフからオンに遷移させる制御信号Ｃｔｌ２１が駆動回路ＤＲＶ２１，ＤＲＶ２２に入力される。しかしながら、キャパシタＣ２１の電圧が不十分であるので、時刻ｔ１では、スイッチング素子Ｑ２２のゲート・ソース電圧Ｖｇｓ（Ｑ２２）のみが立ち上がり、スイッチング素子Ｑ２１のゲート・ソース電圧Ｖｇｓ（Ｑ２１）はローレベルのままである。
時刻ｔ２においてスイッチング素子Ｑ２２のゲート・ソース電圧Ｖｇｓ（Ｑ２１）がハイレベルに達したとき、スイッチング素子Ｑ２２がオンされる。スイッチング素子Ｑ２２がオンされると、キャパシタＣ２１の充電が開始され、ノードＮ２１の電圧Ｖ（Ｎ２１）が増大し始め、それとともに、スイッチング素子Ｑ２１のゲート・ソース電圧Ｖｇｓ（Ｑ２１）も増大し始める。
時刻ｔ３においてノードＮ２１の電圧Ｖ（Ｎ２１）及びスイッチング素子Ｑ２１のゲート・ソース電圧Ｖｇｓ（Ｑ２１）がハイレベルに達したとき、スイッチング素子Ｑ２１がオンされる。
図４に示すように、ゲート・ソース電圧Ｖｇｓ（Ｑ２１）の立ち上がりがゲート・ソース電圧Ｖｇｓ（Ｑ２２）の立ち上がりよりも遅延するので、スイッチング素子Ｑ２１がオフのまま、スイッチング素子Ｑ２２のみが先にオンされる。これにより、スイッチング素子Ｑ２１のドレイン・ソース間に過大な電圧が印加され、スイッチング素子Ｑ２１が破壊されるおそれがある。
スイッチング素子Ｑ２２がオフされると、キャパシタＣ２１の充電が停止され、ノードＮ２１の電圧Ｖ（Ｎ２１）は次第に降下する。
一方、図１のスイッチング回路装置１によれば、抵抗Ｒ１、ツェナーダイオードＺＤ１、及びダイオードＤ３を備えたことにより、スイッチング素子Ｑ１，Ｑ２をオフしているとき、端子Ｐ１から抵抗Ｒ１及びダイオードＤ１を介してキャパシタＣ１に電流が流れる。詳しくは、スイッチング素子Ｑ１，Ｑ２がオフされているとき、キャパシタＣ１，Ｃ２には以下の経路で電流が流れる。
（ａ）直流電圧源Ｅ１の正極→抵抗Ｒ５→ダイオードＤ１→キャパシタＣ１→抵抗Ｒ２→ダイオードＤ４→キャパシタＣ２→直流電圧源Ｅ１の負極
（ｂ）直流電圧源Ｅ１の正極→ダイオードＤ２→キャパシタＣ２→直流電圧源Ｅ１の負極
（ｃ）端子Ｐ１→抵抗Ｒ１→ダイオードＤ３→キャパシタＣ１→抵抗Ｒ２→ダイオードＤ４→キャパシタＣ２→端子Ｐ２
スイッチング素子Ｑ１，Ｑ２がオンされているとき、キャパシタＣ１，Ｃ２には以下の経路で電流が流れる。
（ｄ）直流電圧源Ｅ１の正極→抵抗Ｒ５→ダイオードＤ１→キャパシタＣ１→スイッチング素子Ｑ２→直流電圧源Ｅ１の負極
（ｅ）直流電圧源Ｅ１の正極→ダイオードＤ２→キャパシタＣ２→直流電圧源Ｅ１の負極
図５は、図１のスイッチング回路装置１の例示的な動作を示すタイミングチャートである。図５の各段は、制御信号Ｃｔｌの信号レベル、スイッチング素子Ｑ１，Ｑ２のゲート・ソース電圧Ｖｇｓ（Ｑ１），Ｖｇｓ（Ｑ２）、図１のノードＮ４，Ｎ５の電圧Ｖ（Ｎ４），Ｖ（Ｎ５）、及び直流電圧源Ｅ１及び端子Ｐ１からキャパシタＣ１にそれぞれ流れる電流Ｉｃ１ａ，Ｉｃ１ｂを示す。
時間区間ｔ１０～ｔ１２において、スイッチング素子Ｑ１，Ｑ２がオフされているとき（すなわち、制御信号Ｃｔｌがローレベルのとき）、直流電圧源Ｅ１及び端子Ｐ１からキャパシタＣ１にそれぞれ電流Ｉｃ１ａ，Ｉｃ１ｂが流れ、ノードＮ４の電圧Ｖ（Ｎ４）が次第に増大する。これにより、スイッチング素子Ｑ１，Ｑ２をオフからオンに遷移させる前に、時刻ｔ１１においてノードＮ４の電圧Ｖ（Ｎ４）がハイレベルに達する。
時刻ｔ１２において、制御信号Ｃｔｌがローレベルからハイレベルに遷移したとき、ノードＮ４，Ｎ５の両方の電位がハイレベルであるので、スイッチング素子Ｑ１，Ｑ２の両方が遅延なしにオンされる。
また、時刻ｔ１２においてスイッチング素子Ｑ１をオフからオンに遷移したとき、キャパシタＣ１に充電された電力の一部が駆動回路ＤＲＶ１により消費され、ノードＮ４の電位Ｖ（Ｎ４）が少し低下する。この消費された分の電力は、スイッチング素子Ｑ１，Ｑ２がオンされているとき、直流電圧源Ｅ１からキャパシタＣ１に流れる電流Ｉｃ１ａによって充電される。これにより、ノードＮ４の電圧Ｖ（Ｎ４）は再びハイレベルに達する。
時刻ｔ１４においてスイッチング素子Ｑ１をオンからオフに遷移したときもまた、キャパシタＣ１に充電された電力の一部が駆動回路ＤＲＶ１により消費され、ノードＮ４の電位Ｖ（Ｎ４）が少し低下する。この消費された分の電力は、スイッチング素子Ｑ１，Ｑ２がオフされているとき、端子Ｐ１からキャパシタＣ１に流れる電流Ｉｃ１ｂによって充電される。これにより、ノードＮ４の電圧Ｖ（Ｎ４）は再びハイレベルに達する。
［第１の実施形態の変形例］
図６は、第１の実施形態の変形例に係るスイッチング回路装置１Ａの例示的な構成を示す回路図である。図６のスイッチング回路装置１Ａは、図１のスイッチング回路装置１の各構成要素に加えて、キャパシタＣ１，Ｃ２にそれぞれ並列に接続されたツェナーダイオードＺＤ３，ＺＤ４をさらに備える。ツェナーダイオードＺＤ３，ＺＤ４を備えたことにより、キャパシタＣ１，Ｃ２の電圧、すなわち駆動回路ＤＲＶ１，ＤＲＶ２の電源電圧を安定化することができる。
［第１の実施形態の効果］
第１の実施形態に係るスイッチング回路装置１は、抵抗Ｒ１、ツェナーダイオードＺＤ１、及びダイオードＤ３を備えたことにより、スイッチング素子Ｑ１，Ｑ２をオフしているとき、端子Ｐ１から抵抗Ｒ１及びダイオードＤ３を介してキャパシタＣ１に電流が流れる。従って、スイッチング素子Ｑ１，Ｑ２をオンする前に、キャパシタＣ１の電圧を、駆動回路ＤＲＶ１を動作させるために十分に高くすることができる。その結果、スイッチング素子Ｑ１，Ｑ２を遅延なく同時にオンすることができ、一方のスイッチング素子のみに過大な電圧がかかりにくくすることができる。これにより、本実施形態に係るスイッチング回路装置１は、ブートストラップ回路を備えながら、スイッチング素子Ｑ１，Ｑ２を同期してオン及びオフするように制御することができる。
第１の実施形態に係るスイッチング回路装置１によれば、キャパシタＣ１，Ｃ２が駆動回路ＤＲＶ１，ＤＲＶ２のための適切な電源電圧を維持することができる。
第１の実施形態に係るスイッチング回路装置１によれば、スイッチング素子Ｑ１，Ｑ２がオンされている時間区間及びオフされている時間区間の両方においてキャパシタＣ１に充電することができる。従って、スイッチング素子Ｑ１，Ｑ２のスイッチング周波数及び／又はデューティ比に依存することなく、駆動回路ＤＲＶ１を動作させるために十分に高い電圧をキャパシタＣ１，Ｃ２に維持することができる。
第１の実施形態に係るスイッチング回路装置１によれば、スイッチング素子Ｑ１，Ｑ２を同期してオン及びオフするように制御することにより、各スイッチング素子に印加される電圧を、１つのスイッチング素子のみを備える場合の半分にすることができる。これにより、１つのスイッチング素子の耐圧性能よりも高い耐圧性能を有するスイッチング回路装置１を提供することができる。逆に、スイッチング素子に要求される耐圧性能などの要件を緩和することができる。低耐圧のデバイスは、高耐圧のデバイスに比較して、オン抵抗が小さく、また、低価格である。従って、低耐圧のスイッチング素子Ｑ１，Ｑ２を用いることにより、１つのスイッチング素子のみを備える場合に比較して、スイッチング回路装置の効率を向上することができ、また、コストを削減することができる。
［第２の実施形態］
以下、第２の実施形態に係る電力変換装置について説明する。
［第２の実施形態の構成例］
図７は、第２の実施形態に係る電力変換装置１００の例示的な構成を示すブロック図である。図７の電力変換装置１００は、スイッチング回路装置１－１～１－４、直流電圧源１０１、直流負荷装置１０２、制御回路１０３、キャパシタＣ１０１、ダイオードＤ１０１～Ｄ１０４、及びトランスＴ１を備える。
スイッチング回路装置１－１，１－２は、直流電圧源１０１の正極及び負極の間において、接続点を介して互いに直列に接続される。また、スイッチング回路装置１－３，１－４は、直流電圧源１０１の正極及び負極の間において、もう１つの接続点を介して互いに直列に接続される。
スイッチング回路装置１－１～１－４のそれぞれは、図１のスイッチング回路装置１と同様に構成される。図７の端子Ｐ１－１～Ｐ３－１は、図１の端子Ｐ１～Ｐ３にそれぞれ対応する。図７の端子Ｐ１－２～Ｐ３－２もまた、図１の端子Ｐ１～Ｐ３にそれぞれ対応し、図７の端子Ｐ１－３～Ｐ３－３もまた、図１の端子Ｐ１～Ｐ３にそれぞれ対応し、図７の端子Ｐ１－４～Ｐ３－４もまた、図１の端子Ｐ１～Ｐ３にそれぞれ対応する。
制御回路１０３は、制御信号Ｃｔｌ１～Ｃｔｌ４を用いて、スイッチング回路装置１－１，１－４をオンしているとき、スイッチング回路装置１－２，１－３をオフするように、また、スイッチング回路装置１－２，１－３をオンしているとき、スイッチング回路装置１－１，１－４をオフするように、スイッチング回路装置１－１～１－４を制御する。図７の制御信号Ｃｔｌ１～Ｃｔｌ４のそれぞれは、図１の制御信号Ｃｔｌに対応する。
スイッチング回路装置１－１，１－２間の接続点と、スイッチング回路装置１－３，１－４間の接続点とは、トランスＴ１の一次巻線に接続される。
ダイオードＤ１０１～Ｄ１０４は、トランスＴ１の二次巻線に接続されたダイオードブリッジである。キャパシタＣ１０１は、ダイオードブリッジから出力された電圧を平滑化する。
直流負荷装置１０２は、直流で動作する任意の装置である。
図７のトランスＴ１の一次側回路は、フルブリッジ型のインバータを構成する。また、図７の電力変換装置１００は、絶縁型のＤＣ／ＤＣコンバータを構成する。
図８は、第２の実施形態の第１の変形例に係る電力変換装置１００Ａの例示的な構成を示すブロック図である。図８の電力変換装置１００Ａは、図７の制御回路１０３及びスイッチング回路装置１－３，１－４に代えて、制御回路１０３Ａ及びキャパシタＣ１１１，Ｃ１１２を備える。
キャパシタＣ１１１，Ｃ１１２は、直流電圧源１０１の正極及び負極の間において、接続点を介して互いに直列に接続される。
制御回路１０３Ａは、制御信号Ｃｔｌ１，Ｃｔｌ２を用いて、スイッチング回路装置１－１，１－２を相補的にオン及びオフするように制御する。
スイッチング回路装置１－１，１－２間の接続点と、キャパシタＣ１０１，Ｃ１０２間の接続点とは、トランスＴ１の一次巻線に接続される。
図８の電力変換装置１００Ａにおいて、トランスＴ１の二次側回路（ダイオードＤ１０１～Ｄ１０４、キャパシタＣ１０１、及び直流負荷装置１０２）は、図７の場合と同様に構成される。
図８のトランスＴ１の一次側回路は、ハーフブリッジ型のインバータを構成する。また、図８の電力変換装置１００Ａは、絶縁型のＤＣ／ＤＣコンバータを構成する。
図９は、第２の実施形態の第２の変形例に係る電力変換装置１００Ｂの例示的な構成を示すブロック図である。図９の電力変換装置１００Ｂは、スイッチング回路装置１－１，１－２、直流電圧源１０１、直流負荷装置１０２、制御回路１０３Ｂ、及びインダクタＬ１０１を備える。
スイッチング回路装置１－１，１－２は、直流負荷装置１０２の正極及び負極の間において、接続点を介して互いに直列に接続される。スイッチング回路装置１－１，１－２間の接続点は、インダクタＬ１０１を介して直流電圧源１０１の正極に接続される。直流電圧源１０１の負極は、直流負荷装置１０２の負極に接続される。
制御回路１０３Ｂは、制御信号Ｃｔｌ１，Ｃｔｌ２を用いて、スイッチング回路装置１－１，１－２を相補的にオン及びオフするように制御する。
図９の電力変換装置１００Ｂは、非絶縁型かつ昇圧型のＤＣ／ＤＣコンバータを構成する。
図１０は、第２の実施形態の第３の変形例に係る電力変換装置１００Ｃの例示的な構成を示すブロック図である。図１０の電力変換装置１００Ｃは、図７のトランスＴ１及び二次側回路に代えて、交流負荷装置１０４を備える。図１０の電力変換装置１００Ｃは、フルブリッジ型のインバータ（すなわち、ＤＣ／ＡＣコンバータ）を構成する。
［第２の実施形態の効果］
第２の実施形態に係る電力変換装置によれば、図１のスイッチング回路装置１を備えたことにより、従来よりも高い耐圧性能を有する電力変換装置、又は、従来よりも高効率かつ低コストの電力変換装置を提供することができる。
第２の実施形態に係る電力変換装置は、図１のスイッチング回路装置１に代えて、図６のスイッチング回路装置１Ａを備えてもよい。
［変形例］
以上、本開示の実施形態を詳細に説明してきたが、前述までの説明はあらゆる点において本開示の例示に過ぎない。本開示の範囲を逸脱することなく種々の改良や変形を行うことができることは言うまでもない。例えば、以下のような変更が可能である。なお、以下では、上記実施形態と同様の構成要素に関しては同様の符号を用い、上記実施形態と同様の点については、適宜説明を省略した。以下の変形例は適宜組み合わせ可能である。
実施形態に係るスイッチング回路装置において、キャパシタＣ１，Ｃ２のそれぞれは、単独のキャパシタであってもよく、互いに並列接続された複数のキャパシタであってもよい。
実施形態に係るスイッチング回路装置は、互いに直列に接続された３つ以上のスイッチング素子を備えてもよい。この場合、例えば、図１のスイッチング素子Ｑ１、駆動回路ＤＲＶ１、直流電圧源Ｅ１、キャパシタＣ１、ダイオードＤ１、抵抗Ｒ１，Ｒ３、ツェナーダイオードＺＤ１、及びダイオードＤ３を含む回路部分を周期的に配置することにより、スイッチング回路装置を構成することができる。
［まとめ］
本開示の各側面に係るスイッチング回路装置及び電力変換装置は、以下のように表現されてもよい。
本開示の一側面に係るスイッチング回路装置１は、第１及び第２の直流電圧源に接続されるスイッチング回路装置１であって、第１の端子Ｐ１、第２の端子Ｐ２、第１のスイッチング素子Ｑ１、第２のスイッチング素子Ｑ２、第１の駆動回路ＤＲＶ１、第２の駆動回路ＤＲＶ２、第１のキャパシタＣ１、第２のキャパシタＣ２、第１のダイオードＤ１、第２のダイオードＤ２、第１の抵抗Ｒ１、第１のツェナーダイオードＺＤ１、及び第３のダイオードＤ３を備える。第１の端子Ｐ１には、第１の直流電圧源から第１の電圧が印加される。第２の端子Ｐ２には、第１の直流電圧源から第１の電圧よりも低い第２の電圧が印加される。第１のスイッチング素子Ｑ１及び第２のスイッチング素子Ｑ２は、第１の端子Ｐ１及び第２の端子Ｐ２の間において、第１のノードＮ１を介して互いに直列に接続される。第１の駆動回路ＤＲＶ１及び第２の駆動回路ＤＲＶ２は、第１のスイッチング素子Ｑ１及び第２のスイッチング素子Ｑ２を同期してオン及びオフするようにそれぞれ制御する。第１のキャパシタＣ１は、第１のノードＮ１に接続され、第１の駆動回路ＤＲＶ１の電源電圧を第１の駆動回路ＤＲＶ１に印加する。第２のキャパシタＣ２は、第２の直流電圧源Ｅ１の負極及び第２の端子Ｐ２に接続され、第２の駆動回路ＤＲＶ２の電源電圧を第２の駆動回路ＤＲＶ２に印加する。第１のダイオードＤ１は、第２の直流電圧源Ｅ１から第１のキャパシタＣ１に電流が流れるように、第２の直流電圧源Ｅ１の正極及び第１のキャパシタＣ１の間に接続される。第２のダイオードＤ２は、第２の直流電圧源Ｅ１から第２のキャパシタＣ２に電流が流れるように、第２の直流電圧源Ｅ１の正極及び第２のキャパシタＣ２の間に接続される。第１の抵抗Ｒ１及び第１のツェナーダイオードＺＤ１は、第１の端子Ｐ１及び第１のノードＮ１の間において、第１のスイッチング素子Ｑ１に並列に、かつ、第２のノードＮ２を介して互いに直列に接続された第１の直列回路を構成する。第１の抵抗Ｒ１及び第１のツェナーダイオードＺＤ１は、第１の端子Ｐ１から第１の抵抗Ｒ１を介して第１のツェナーダイオードＺＤ１に逆バイアス電圧が印加されるように接続される。第３のダイオードＤ３は、第２のノードＮ２から第１のキャパシタＣ１に電流が流れるように、第２のノードＮ２及び第１のキャパシタＣ１の間に接続される。
本開示の一側面に係るスイッチング回路装置１は、第２の抵抗Ｒ２、第２のツェナーダイオードＺＤ２、及び第４のダイオードＤ４をさらに備える。第２の抵抗Ｒ２及び第２のツェナーダイオードＺＤ２は、第１のノードＮ１及び第２の端子Ｐ２の間において、第２のスイッチング素子Ｑ２に並列に、かつ、第３のノードＮ３を介して互いに直列に接続された第２の直列回路を構成する。第２の抵抗Ｒ２及び第２のツェナーダイオードＺＤ２は、第１のノードＮ１から第２の抵抗Ｒ２を介して第２のツェナーダイオードＺＤ２に逆バイアス電圧が印加されるように接続される。第４のダイオードＤ４は、第３のノードＮ３から第２のキャパシタＣ２に電流が流れるように、第３のノードＮ３及び第２のキャパシタＣ２の間に接続される。
本開示の一側面に係るスイッチング回路装置１は、第１の駆動回路ＤＲＶ１及び第１のスイッチング素子Ｑ１の間に接続された第３の抵抗Ｒ３と、第２の駆動回路ＤＲＶ２及び第２のスイッチング素子Ｑ２の間に接続された第４の抵抗Ｒ４とをさらに備える。
本開示の一側面に係るスイッチング回路装置１は、第２の直流電圧源Ｅ１の正極及び第１のキャパシタＣ１の間において、第１のダイオードＤ１に直列に接続された第５の抵抗Ｒ５をさらに備える。
本開示の一側面に係るスイッチング回路装置１Ａは、第１のキャパシタＣ１及び第２のキャパシタＣ２にそれぞれ並列に接続された第３のツェナーダイオードＺＤ３及び第４のツェナーダイオードＺＤ４をさらに備える。
本開示の一側面に係る電力変換装置は、少なくとも１つのスイッチング回路装置１，１Ａと、各スイッチング回路装置１，１Ａを制御する制御回路１０３，１０３Ａとを備える。
本開示の各側面に係るスイッチング回路装置は、例えば、ＤＣ／ＤＣコンバータなどの電力変換装置に適用可能であり、また、ＤＣ／ＤＣコンバータ及び電力変換装置に限らず、スイッチング素子を備える任意の回路に適用可能である。
１，１－１～１－４，１Ａ スイッチング回路装置
１００，１００Ａ～１００Ｃ 電力変換装置
１０１ 直流電圧源
１０２ 直流負荷装置
１０３，１０３Ａ，１０３Ｂ 制御回路
１０４ 交流負荷装置
Ｃ１～Ｃ２，Ｃ１０１，Ｃ１１１～Ｃ１１２ キャパシタ
Ｄ１～Ｄ４，Ｄ１０１～Ｄ１０４ ダイオード
ＤＲＶ１～ＤＲＶ２ 駆動回路
Ｅ１ 直流電圧源
Ｐ１～Ｐ３ 端子
Ｑ１～Ｑ２ スイッチング素子
Ｒ１～Ｒ５ 抵抗
Ｔ１ トランス
ＺＤ１～ＺＤ４ ツェナーダイオード

Claims (6)

  1. 第１及び第２の直流電圧源に接続されるスイッチング回路装置であって、
    前記第１の直流電圧源から第１の電圧が印加される第１の端子と、
    前記第１の直流電圧源から前記第１の電圧よりも低い第２の電圧が印加される第２の端子と、
    前記第１及び第２の端子の間において、第１のノードを介して互いに直列に接続された第１及び第２のスイッチング素子と、
    前記第１及び第２のスイッチング素子を同期してオン及びオフするようにそれぞれ制御する第１及び第２の駆動回路と、
    前記第１のノードに接続され、前記第１の駆動回路の電源電圧を前記第１の駆動回路に印加する第１のキャパシタと、
    前記第２の直流電圧源の負極及び前記第２の端子に接続され、前記第２の駆動回路の電源電圧を前記第２の駆動回路に印加する第２のキャパシタと、
    前記第２の直流電圧源から前記第１のキャパシタに電流が流れるように、前記第２の直流電圧源の正極及び前記第１のキャパシタの間に接続された第１のダイオードと、
    前記第２の直流電圧源から前記第２のキャパシタに電流が流れるように、前記第２の直流電圧源の正極及び前記第２のキャパシタの間に接続された第２のダイオードと、
    前記第１の端子及び前記第１のノードの間において、前記第１のスイッチング素子に並列に、かつ、第２のノードを介して互いに直列に接続された第１の抵抗及び第１のツェナーダイオードを含む第１の直列回路であって、前記第１の端子から前記第１の抵抗を介して前記第１のツェナーダイオードに逆バイアス電圧が印加されるように接続された第１の直列回路と、
    前記第２のノードから前記第１のキャパシタに電流が流れるように、前記第２のノード及び前記第１のキャパシタの間に接続された第３のダイオードとを備えた、
    スイッチング回路装置。
  2. 前記第１のノード及び前記第２の端子の間において、前記第２のスイッチング素子に並列に、かつ、第３のノードを介して互いに直列に接続された第２の抵抗及び第２のツェナーダイオードを含む第２の直列回路であって、前記第１のノードから前記第２の抵抗を介して前記第２のツェナーダイオードに逆バイアス電圧が印加されるように接続された第２の直列回路と、
    前記第３のノードから前記第２のキャパシタに電流が流れるように、前記第３のノード及び前記第２のキャパシタの間に接続された第４のダイオードとをさらに備えた、
    請求項１記載のスイッチング回路装置。
  3. 前記第１の駆動回路及び前記第１のスイッチング素子の間に接続された第３の抵抗と、
    前記第２の駆動回路及び前記第２のスイッチング素子の間に接続された第４の抵抗とをさらに備えた、
    請求項１又は２記載のスイッチング回路装置。
  4. 前記第２の直流電圧源の正極及び前記第１のキャパシタの間において、前記第１のダイオードに直列に接続された第５の抵抗をさらに備えた、
    請求項１～３のうちの１つに記載のスイッチング回路装置。
  5. 前記第１及び第２のキャパシタにそれぞれ並列に接続された第３及び第４のツェナーダイオードをさらに備えた、
    請求項１～４のうちの１つに記載のスイッチング回路装置。
  6. 請求項１～５のうちの１つに記載された少なくとも１つのスイッチング回路装置と、
    前記各スイッチング回路装置を制御する制御回路とを備えた、
    電力変換装置。
JP2020147014A 2020-09-01 2020-09-01 スイッチング回路装置及び電力変換装置 Pending JP2022041668A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020147014A JP2022041668A (ja) 2020-09-01 2020-09-01 スイッチング回路装置及び電力変換装置
US18/022,562 US20230327664A1 (en) 2020-09-01 2021-08-31 Switching circuit apparatus capable of controlling multiple switching elements to synchronously turn on and off with bootstrap circuit
CN202180050964.5A CN115885473A (zh) 2020-09-01 2021-08-31 开关电路装置及电力转换装置
PCT/JP2021/031991 WO2022050280A1 (ja) 2020-09-01 2021-08-31 スイッチング回路装置及び電力変換装置
EP21864337.7A EP4210224A1 (en) 2020-09-01 2021-08-31 Switching circuit device and power conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020147014A JP2022041668A (ja) 2020-09-01 2020-09-01 スイッチング回路装置及び電力変換装置

Publications (1)

Publication Number Publication Date
JP2022041668A true JP2022041668A (ja) 2022-03-11

Family

ID=80491021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020147014A Pending JP2022041668A (ja) 2020-09-01 2020-09-01 スイッチング回路装置及び電力変換装置

Country Status (5)

Country Link
US (1) US20230327664A1 (ja)
EP (1) EP4210224A1 (ja)
JP (1) JP2022041668A (ja)
CN (1) CN115885473A (ja)
WO (1) WO2022050280A1 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5055740B2 (ja) * 2005-10-31 2012-10-24 富士電機株式会社 半導体装置
US8054054B2 (en) * 2006-01-27 2011-11-08 International Rectifier Corporation High voltage gate driver IC (HVIC) with internal charge pumping voltage source
JP6031883B2 (ja) * 2012-08-08 2016-11-24 富士通株式会社 半導体集積回路及び電源回路
US9705423B1 (en) * 2016-02-24 2017-07-11 Woodward, Inc. Controlled bootstrap driver for high side electronic switching device
WO2017183208A1 (ja) 2016-04-22 2017-10-26 三菱電機株式会社 電力変換装置

Also Published As

Publication number Publication date
US20230327664A1 (en) 2023-10-12
WO2022050280A1 (ja) 2022-03-10
CN115885473A (zh) 2023-03-31
EP4210224A1 (en) 2023-07-12

Similar Documents

Publication Publication Date Title
US11949328B2 (en) Bootstrap pre-charge circuit in totem-pole power factor correction converter
CN108306513B (zh) 同步整流管的关断控制电路及同步整流控制电路
US10263528B2 (en) Resonant converter with adaptive switching frequency and the method thereof
JP4196995B2 (ja) Ｄｃ−ｄｃコンバータおよびコンバータ装置
US20060033482A1 (en) Supply of several loads by A D.C./D.C. converter
CN211046763U (zh) 电子转换器和降压型开关转换器
JP6336294B2 (ja) スイッチング電源システムに使用される制御装置
US6963497B1 (en) Power converter with an inductor input and switched capacitor outputs
WO2009139430A1 (en) Step-down switching regulator
JP4265894B2 (ja) Ｄｃ／ｄｃコンバータの制御回路及びｄｃ／ｄｃコンバータ
TWI652888B (zh) 單輸入多輸出直流電源供應系統及相關降壓調節控制電路
TW202107809A (zh) 切換式電力轉換器、及一次側控制器及其控制方法
WO2022050280A1 (ja) スイッチング回路装置及び電力変換装置
TW202112046A (zh) 多相切換電容式電源轉換器及其控制方法
JP4098494B2 (ja) スイッチング電源装置
US9270180B2 (en) DC-DC converter with adaptive minimum on-time
GB2619473A (en) Driver circuitry and operation
WO2022211741A1 (en) Gate driver circuit for a power supply voltage converter
JP4319336B2 (ja) Ｍｏｓスイッチング回路
JP6794240B2 (ja) 昇降圧ｄｃ／ｄｃコンバータ
WO2023190208A1 (ja) スイッチング電源装置
JP2010022093A (ja) ハーフブリッジ回路
JP7364316B2 (ja) 電力変換装置、及び電力変換制御方法
TWI832411B (zh) 自舉電容穩壓輔助電路及具有自舉電容穩壓輔助電路的電源轉換器
WO2023182052A1 (ja) 規模拡張型スケーラブル電源システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230707

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240625