WO2023182052A1 - 規模拡張型スケーラブル電源システム - Google Patents

規模拡張型スケーラブル電源システム Download PDF

Info

Publication number
WO2023182052A1
WO2023182052A1 PCT/JP2023/009643 JP2023009643W WO2023182052A1 WO 2023182052 A1 WO2023182052 A1 WO 2023182052A1 JP 2023009643 W JP2023009643 W JP 2023009643W WO 2023182052 A1 WO2023182052 A1 WO 2023182052A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
signal
drive
supply system
power conversion
Prior art date
Application number
PCT/JP2023/009643
Other languages
English (en)
French (fr)
Inventor
義大 藤原
達也 細谷
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2023182052A1 publication Critical patent/WO2023182052A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only

Definitions

  • the present invention relates to a power supply system including a plurality of power conversion circuits, and particularly to a scale-expandable scalable power supply system.
  • Patent Document 1 describes a multi-phase DC/DC converter.
  • the multiphase DC/DC converter described in Patent Document 1 includes a plurality of delay circuits.
  • the plurality of delay circuits delay the PWM drive signal output by the control circuit.
  • the control circuit and the plurality of delay circuits supply a PWM drive signal and a delay-controlled PWM drive signal to a converter drive circuit connected to the subsequent stage of each of the control circuits and the plurality of delay circuits. This realizes a scale-expandable multi-phase drive in which the number of power conversion circuits configured can be set according to output power specifications.
  • the number of configurations of power conversion circuits can be set without being limited to the number of PWM signals output by the control circuit, and the scale expansion type
  • the period of the PWM signal fluctuates greatly, making it difficult to ensure reliable communication between the control circuit and the converter drive circuit, and making it difficult to reach a stable steady state. Difficult to transition between operating states.
  • an object of the present invention is to set the number of configurations of the power conversion circuit without being limited by the number of PWM signals output by the control circuit, to realize a scale-expandable power conversion circuit, and to
  • the circuit configuration is designed to ensure more reliable communication between the control circuit (power management control IC element) and the converter drive circuit (drive circuit) during the current state, and to realize a stable transition from the transient state to the steady state.
  • Our objective is to provide a high-performance, scaleable power supply system with excellent simplicity and power conversion efficiency.
  • the scale-expandable scalable power supply system of the present invention includes a plurality of power conversion circuits, an output terminal, a signal expansion circuit, and a low voltage malfunction prevention circuit.
  • the plurality of power conversion circuits include a first power conversion circuit including a first inductor, a first switching element that controls a current flowing through the first inductor, and a first drive circuit that drives the first switching element, and a second inductor.
  • a second power conversion circuit including a second switching element that controls a current flowing through the second inductor and a second drive circuit that drives the second switching element.
  • the output terminal obtains an output voltage by connecting a plurality of power conversion circuits in parallel and merging the output currents into one.
  • the power management control IC element has an external signal function that outputs a first drive signal controlled according to an external signal to the plurality of power conversion circuits.
  • the signal expansion circuit is electrically connected between the power management control IC element and the second drive circuit, and generates and outputs a second drive signal whose phase is adjusted with respect to the first drive signal.
  • the low voltage malfunction prevention circuit is connected between the output end of the power management control IC element, the output end of the signal expansion circuit, and the input end of the second drive circuit.
  • the first drive signal is a three-state signal having a first voltage, a second voltage, and a third voltage from the lowest side.
  • the low voltage malfunction prevention circuit includes a detection comparison circuit that detects the output voltage and determines that the output voltage is equal to or lower than a threshold voltage, which is a voltage value lower than a predetermined output voltage.
  • the low voltage malfunction prevention circuit When the output voltage is lower than the threshold voltage, the low voltage malfunction prevention circuit outputs the first drive signal as the second drive signal to the second drive circuit. When the output voltage is higher than the threshold voltage, the low voltage malfunction prevention circuit outputs a second drive signal whose phase is adjusted by the signal expansion circuit with respect to the first drive signal to the second drive circuit.
  • the plurality of power conversion circuits perform multi-phase signal driving operations.
  • the power management control IC element and the second drive circuit are directly connected without passing through the signal expansion circuit.
  • the power management control IC element and the first drive circuit are directly connected not only in a transient state but also in a steady state. Thereby, communication between the power conversion control IC element and the plurality of drive circuits is established in a transient state.
  • the first drive signal is used as the second drive signal and is directly input to the second drive circuit without passing through the signal expansion circuit, so the stable output signal is not affected by period fluctuations of the PWM signal. Two drive signals are input to the second drive circuit.
  • a scalable power conversion circuit by setting the number of configurations of the power conversion circuit without being limited by the number of PWM signals output by the control circuit, and to realize a scalable power conversion circuit in a transient state.
  • FIG. 1 is a circuit block diagram showing an example of a power supply system according to the first embodiment.
  • FIG. 2(A) is a diagram showing how the MPU, signal extension circuit, low-voltage malfunction prevention circuit, and multiple drive circuits are connected in a transient state
  • FIG. 2(B) is a diagram showing the MPU, signal expansion circuit
  • FIG. 3 is a diagram showing a connection mode of an expansion circuit, a low voltage malfunction prevention circuit, and a plurality of drive circuits.
  • FIG. 3 is a flowchart schematically showing control executed by the power supply system according to the first embodiment.
  • FIG. 4 is a diagram showing an example of each waveform of the power supply system according to the first embodiment.
  • FIG. 5 is a diagram showing an example of output voltage waveforms of the configuration of the present application and the comparative configuration.
  • FIG. 6 is a diagram showing an example of each waveform of the power supply system according to the second embodiment.
  • FIG. 7 is a circuit block diagram showing an example of a power supply system according to the third embodiment.
  • FIG. 8 is a circuit block diagram showing an example of a power supply system according to the fourth embodiment.
  • FIG. 9 is a circuit block diagram showing an example of a part of the power supply system according to the fifth embodiment.
  • FIG. 10 is a circuit block diagram showing an example of a part of the power supply system according to the sixth embodiment.
  • the scale-expandable power supply system in this application means a power supply system in which the number of power conversion circuits used for multi-phase drive can be set to a desired number. More specifically, in order to achieve a desired output current value with high efficiency at an output voltage value determined in response to a command value (driving voltage, driving current) from a load such as a CPU, the scale-expandable power supply system Refers to a power supply system that can be configured by appropriately setting the number of required power conversion circuits. Note that, hereinafter, the scale-expandable power supply system will be simply referred to as a power supply system.
  • FIG. 1 is a circuit block diagram showing an example of a power supply system according to the first embodiment.
  • the power supply system 100 includes an MPU 20, a plurality of individual power conversion systems 101, an output capacitor Co, and an input capacitor Ci.
  • FIG. 1 shows an example including four individual power conversion systems 101, the number of individual power conversion systems 101 is not limited to this.
  • the plurality of individual power conversion systems 101 have the same configuration, and the manner of connection to the MPU 20, input terminal Pi, and output terminal Po is also the same. Therefore, in FIG. 1, one individual power conversion system 101 is described in detail, and detailed description of the other individual power conversion systems 101 is omitted.
  • the power supply system 100 includes an input terminal Pi and an output terminal Po. Input terminal Pi is connected to an external DC voltage source (input power supply). The power supply system 100 receives a DC input voltage Vin from an input terminal Pi. Output terminal Po is connected to load 90.
  • the load 90 is, for example, a processor such as a CPU or GPU that can change power consumption depending on the situation, and has a communication function.
  • the communication function is, for example, communication based on the PMBus protocol.
  • the load 90 communicates with the MPU 20 of the power supply system 100 using this communication function.
  • the MPU 20 is connected to an input terminal Pi, and is supplied with power through the input terminal Pi.
  • a regulator or the like is connected to the power input terminal of the MPU 20, and power is supplied through the regulator.
  • This power supply line is connected to a ground reference potential through an input capacitor Ci1.
  • the MPU 20 is a programmable Micro Processing Unit, and is realized by a semiconductor control IC or the like that realizes multi-phase drive operation.
  • the MPU 20 corresponds to the "power management control IC element" of the present invention.
  • the MPU 20 has a communication function.
  • the communication function is, for example, communication based on the PMBus protocol.
  • the MPU 20 uses this communication function to communicate with the load 90 and performs control according to the communication results.
  • the communication signal PM from the load 90 includes a drive voltage and a drive current.
  • the MPU 20 determines the number of individual power conversion systems 101 to be driven and specifications of multi-phase PWM control so as to stably supply the drive voltage and drive current specified by the communication signal PM to the load 90. .
  • the MPU 20 generates PWM drive control signals for the plurality of individual power conversion systems 101 according to the determined PWM control.
  • the MPU 20 is connected to a plurality of individual power conversion systems 101.
  • MPU 20 outputs a PWM drive control signal to a plurality of individual power conversion systems 101.
  • the plurality of individual power conversion systems 101 are driven according to a PWM drive control signal from the MPU 20 to perform power conversion respectively.
  • the output terminals of the plurality of individual power conversion systems 101 are connected in parallel to the output terminal Po. Thereby, at the output terminal Po, the output currents of the plurality of individual power conversion systems 101 are combined and supplied to the load 90 as the output current of the power supply system 100.
  • the voltage at the output terminal Po at this time becomes the output voltage Vo of the power supply system 100.
  • the individual power conversion system 101 includes a plurality of power conversion circuits 11-12 (power conversion circuit 11, power conversion circuit 12), a signal extension circuit 31, and a low voltage malfunction prevention circuit 41.
  • the plurality of power conversion circuits 11 and 12 are connected to an input terminal Pi, and are supplied with power through the input terminal Pi.
  • a power supply line of the power conversion circuit 11 is connected to a ground reference potential through an input capacitor Ci1.
  • the power supply line of the power conversion circuit 12 is connected to the ground reference potential through the input capacitor Ci2.
  • the power conversion circuit 11 corresponds to the "first power conversion circuit” of the present invention
  • the power conversion circuit 12 corresponds to the "second power conversion circuit” of the present invention.
  • the output terminal of the power conversion circuit 11 and the output terminal of the power conversion circuit 12 are connected to each other at an output common node, and are connected to the output terminal Po through the output common node.
  • the plurality of power conversion circuits 11 and 12 individually perform a power conversion operation of converting input voltage Vin into output voltage Vo in parallel.
  • the power conversion circuit 11 includes a drive circuit 110, a switching element Q1H, a switching element Q1L, an inductor L1, and a capacitor Co1.
  • the drive circuit 110, the switching element Q1H, and the switching element Q1L are formed by, for example, an integrated FET-equipped PWM control IC (analog circuit IC).
  • the drive circuit 110 corresponds to the "first drive circuit” of the present invention, and the switching element Q1H and the switching element Q1L correspond to the "first switching element" of the present invention.
  • the drive circuit 110 is connected to the input terminal Pi, and is supplied with power through the input terminal Pi. Note that, in reality, a regulator or the like is connected to the power input terminal of the drive circuit 110, and power is supplied through the regulator.
  • Drive circuit 110 is connected to MPU 20.
  • the gate of switching element Q1H and the gate of switching element Q1L are connected to drive circuit 110.
  • the drain of the switching element Q1H is connected to the input terminal Pi.
  • the source of switching element Q1H and the drain of switching element Q1L are connected.
  • the source of switching element Q1L is connected to a ground reference potential.
  • One end of inductor L1 is connected to a node between switching element Q1H and switching element Q1L.
  • the other end of inductor L1 is connected to the output common node. Further, the other end of the inductor L1 is connected to the ground reference potential through the capacitor Co1.
  • the power conversion circuit 12 includes a drive circuit 120, a switching element Q2H, a switching element Q2L, an inductor L2, and a capacitor Co2.
  • the drive circuit 120, the switching element Q2H, and the switching element Q2L are formed by, for example, an integrated FET-equipped PWM control IC (analog circuit IC).
  • the drive circuit 120 corresponds to the "second drive circuit” of the present invention, and the switching element Q2H and the switching element Q2L correspond to the "second switching element" of the present invention.
  • the drive circuit 120 is connected to the input terminal Pi, and is supplied with power through the input terminal Pi. Note that, in reality, a regulator or the like is connected to the power input terminal of the drive circuit 120, and power is supplied through the regulator.
  • the drive circuit 120 is connected to the MPU 20 through a signal expansion circuit 31 and/or a low voltage malfunction prevention circuit 41.
  • the gate of switching element Q2H and the gate of switching element Q2L are connected to drive circuit 120.
  • the drain of switching element Q2H is connected to input terminal Pi.
  • the source of switching element Q2H and the drain of switching element Q2L are connected.
  • the source of switching element Q2L is connected to a ground reference potential.
  • One end of inductor L2 is connected to a node between switching element Q2H and switching element Q2L.
  • the other end of inductor L2 is connected to the output common node. Further, the other end of the inductor L2 is connected to the ground reference potential through a capacitor Co2.
  • the input end of the signal expansion circuit 31 is connected to the connection line between the MPU 20 and the power conversion circuit 11.
  • the output end of the signal extension circuit 31 is connected to a low voltage malfunction prevention circuit 41.
  • the signal expansion circuit 31 is composed of an analog IC. That is, the signal expansion circuit 31 is configured by an analog delay circuit. Thereby, the signal extension circuit 31 can be configured inexpensively and simply.
  • the low voltage malfunction prevention circuit 41 includes a switch circuit 41S and a detection comparison circuit 411.
  • the switch circuit 41S is connected to the output end of the signal expansion circuit 31, the connection line between the MPU 20 and the power conversion circuit 11, and the drive circuit 120.
  • the detection comparison circuit 411 is composed of, for example, a comparator.
  • the output voltage Vo is input to the detection comparison circuit 411.
  • a threshold value Vth is set in the detection comparison circuit 411 based on a voltage value.
  • the threshold value Vth is set based on the drive voltage of the load 90 in a steady state.
  • the threshold value Vth is set to the drive voltage of the load 90 in a steady state. This setting is realized by the communication signal PM received by the MPU 20 described above.
  • the detection comparison circuit 411 generates a switch control signal PG according to the comparison result between the output voltage Vo and the threshold value Vth, and outputs it to the switch circuit 41S.
  • FIG. 2(A) is a diagram showing how the MPU, signal extension circuit, low-voltage malfunction prevention circuit, and multiple drive circuits are connected in a transient state
  • FIG. 2(B) is a diagram showing the MPU, signal expansion circuit
  • signal FIG. 3 is a diagram showing a connection mode of an expansion circuit, a low voltage malfunction prevention circuit, and a plurality of drive circuits.
  • the detection comparison circuit 411 electrically connects the connection line between the MPU 20 and the power conversion circuit 11 and the drive circuit 120 when the output voltage Vo is lower than the threshold value Vth (transient state) (see FIG. 2(A)). ), the switch circuit 41S is controlled using the switch control signal PG.
  • the detection comparison circuit 411 electrically connects the output terminal of the signal expansion circuit 31 and the drive circuit 120 when the output voltage is higher than the threshold value Vth or when the output voltage is equal to or higher than the threshold value Vth (steady state). (See FIG. 2(B)), the switch circuit 41S is controlled using the switch control signal PG.
  • FIG. 3 is a flowchart schematically showing control executed by the power supply system according to the first embodiment.
  • FIG. 4 is a diagram showing an example of each waveform of the power supply system according to the first embodiment.
  • FIG. 4 shows, from the top, an enable signal En, an output voltage Vo, a switch control signal PG, a PWM drive control signal PWM11, and a PWM drive control signal PWM12.
  • the PWM drive control signal PWM11 is a signal input to the drive circuit 110
  • the PWM drive control signal PWM12 is a signal input to the drive circuit 120.
  • the MPU 20 of the power supply system 100 receives a drive voltage supply command from the load 90 (S11). This is done by the enable signal En shown in FIG. Specifically, the MPU 20 receives a drive voltage supply command from the load 90 by receiving the Hi-level enable signal En. This causes the MPU 20 to start up.
  • the MPU 20 analyzes the communication signal PM and determines, for example, the specifications of multi-phase PWM control (the number of individual power conversion systems 101 to be driven, etc.) from the drive voltage and drive current.
  • the MPU 20 communicates with the drive circuit 110 of the power conversion circuit 11 and the drive circuit 120 of the power conversion circuit 12, and checks the states of the power conversion circuits 11 and 12 (drive circuits 110 and 120). (S12).
  • This communication is performed using a three-state PWM signal that is a digital signal.
  • a 3-state PWM signal is a signal that has 3 states: Low level (first voltage), Mid level (second voltage), and Hi level (third voltage), and communication is performed by a combination of these three levels. Realize. By using 3 states, a larger amount of information can be communicated than using 2 states. This period becomes the communication institution STc for status confirmation shown in FIG.
  • the MPU 20 determines the number of power conversion circuits that can be driven from the results of communication with the drive circuits 110 and 120 (S13), and determines a PWM control signal according to the required drive current and the number of power conversion circuits (S14). ).
  • the MPU 20 executes PWM control in the transient state (S15). Specifically, the MPU 20 generates and outputs the PWM drive control signal PWM11 so that the output voltage Vo reaches the required drive voltage Vdd. At this time, the MPU 20 changes the PWM control period according to the output voltage Vo that is fed back.
  • the detection comparison circuit 411 outputs the low level switch control signal PG to the switch circuit 41S.
  • the switch circuit 41S electrically connects the connection line between the MPU 20 and the power conversion circuit 11 and the drive circuit 120 by receiving the low-level switch control signal PG. That is, the switch circuit 41S electrically connects the output end of the MPU 20 and the drive circuit 120.
  • the PWM drive control signal PWM12 input to the drive circuit 120 becomes the same as the PWM drive control signal PWM11. That is, the same PWM drive control signal is input to the drive circuit 110 and the drive circuit 120.
  • the MPU 20 executes PWM control in the transient state (S15) until the output voltage Vo reaches the threshold Vth (S16: NO). Further, until the output voltage Vo reaches the threshold value Vth (S16: NO), the switch control signal PG is at Low level, and the switch circuit 41S electrically connects the output end of the MPU 20 and the drive circuit 120.
  • the MPU 20 When such control is continued and the output voltage Vo reaches the threshold value Vth (S16: YES), a transition is made to the steady state STs. At this time, the MPU 20 has determined a threshold value Vth according to the required drive voltage Vdd, and thereby executes PWM control in a steady state (S17). Specifically, the MPU 20 generates a PWM drive control signal so as to realize multi-phase PWM control with a PWM period Tpwm according to the required drive voltage, drive current, and the number of individual power conversion systems 101 to be driven. Generate PWM11.
  • the detection comparison circuit 411 outputs the Hi-level switch control signal PG to the switch circuit 41S.
  • the switch circuit 41S electrically disconnects the output end of the MPU 20 from the drive circuit 120 and disconnects the output end of the signal expansion circuit 31 from the drive circuit 120 when the Hi-level switch control signal PG is input. Connect electrically.
  • the PWM drive control signal output from the signal expansion circuit 31 is input to the drive circuit 120.
  • the signal expansion circuit 31 is composed of a delay circuit (phase adjustment circuit) as described above, and outputs the inputted PWM drive control signal PWM11 after delaying it by a predetermined amount. This amount of delay is determined by the above-mentioned PWM cycle Tpwm and the number of pulses.
  • the PWM drive control signal PWM12 input to the drive circuit 120 becomes a signal delayed by a predetermined amount with respect to the PWM drive control signal PWM11. Therefore, the plurality of individual power conversion systems 101 are multiphase driven.
  • the power supply system 100 can achieve a desired output current value with high efficiency at the output voltage value determined for the command value (driving voltage, driving current) from the load 90 with an appropriate number of power conversion circuits. . That is, the power supply system 100 can suppress power consumption in a steady state, and can expand the scale of output power capacity by flexibly responding to an increase in current according to the number of power conversion circuits to be driven.
  • the power conversion circuit 11 detects the inductor current of the inductor L1, and sends the detected inductor current value of the inductor L1 to the MPU 20 through the individual current feedback circuit iFB11. Give feedback.
  • the power conversion circuit 12 detects the inductor current of the inductor L2, and feeds back the detected inductor current value of the inductor L2 to the MPU 20 through the individual current feedback circuit iFB12. Further, the output voltage Vo of the output terminal Po is fed back to the MPU 20.
  • the MPU 20 uses these fed-back currents and voltages to adjust the PWM drive control signal. Thereby, the output difference between the power conversion circuit 11 and the power conversion circuit 12 and the output difference between the plurality of individual power conversion systems 101 can be adjusted. Therefore, the power supply system 100 can achieve even more efficient power conversion.
  • the MPU 20 can more reliably grasp the status of the plurality of individual power conversion systems 101 at the time of startup, and can realize the above-described highly efficient power conversion.
  • an appropriate PWM drive control signal can be given to the drive circuits 110 and 120 in a transient state. Thereby, the power supply system 100 can be started stably.
  • FIG. 5 is a diagram showing an example of the output voltage waveforms of the configuration of the present application and the comparative configuration.
  • the PWM period is shorter in a transient state than in a steady state and fluctuates significantly. Therefore, when the low voltage malfunction prevention circuit 41 is not provided and the output terminal of the signal expansion circuit 31 is electrically connected to the drive circuit 120 even in a transient state, the PWM drive control signal input to the drive circuit 120 is A problem arises in that the signal is input to the drive circuit 120 after the PWM cycle at that point has been exceeded. As a result, the startup state of the power supply system 100 becomes unstable. Therefore, as shown by the broken line in FIG.
  • the output voltage Vo becomes a substantially constant monotonous increase in a transient state, and in the predetermined time ts, the output voltage Vo reaches the required drive voltage Vdd, and it is possible to shift to a steady state. Further, a substantially constant output voltage Vo can be obtained even after the transition to the steady state.
  • FIG. 6 is a diagram showing an example of each waveform of the power supply system according to the second embodiment.
  • FIG. 6 shows, from the top, an enable signal En, an output voltage Vo, a switch control signal PG, a PWM drive control signal PWM11, and a PWM drive control signal PWM12.
  • the power supply system according to the second embodiment differs from the power supply system 100 according to the first embodiment in setting the threshold value Vth and changing the PWM control signal from a transient state to a steady state. They differ in timing.
  • Other configurations and controls of the power supply system according to the second embodiment are the same as those of the power supply system 100 according to the first embodiment, and explanations of similar parts will be omitted.
  • the detection comparison circuit 411 and the MPU 20 set a threshold value Vth that is a predetermined voltage ⁇ V lower than the required drive voltage Vdd.
  • the voltage ⁇ V is, for example, about 5% to 10% of the required drive voltage Vdd. Note that the voltage ⁇ V is not limited to this, and may be appropriately set as a ratio to the required drive voltage Vdd, or may be a fixed value that is unrelated to the required drive voltage Vdd.
  • the detection comparison circuit 411 generates the switch control signal PG according to the comparison result between the output voltage Vo and the threshold value Vth, and controls the switch circuit 41S.
  • the MPU 20 When the output voltage Vo becomes higher than the threshold value Vth, the MPU 20 starts measuring time for switching control. When the switching control time reaches a predetermined time td, the MPU 20 switches from the transient state PWM control drive signal to the steady state PWM drive control signal. This predetermined time td is determined based on the time change characteristics of the output voltage Vo and the value of the threshold value Vth, and is set based on the timing at which the output voltage Vo reliably reaches the required drive voltage Vdd.
  • the power supply system according to the second embodiment can reduce malfunctions and achieve more stable startup when transitioning from a transient state to a stable state.
  • FIG. 7 is a circuit block diagram showing an example of a power supply system according to the third embodiment.
  • the power supply system 100A according to the third embodiment differs from the power supply system 100 according to the first embodiment in the configuration of the signal expansion circuit 31 of the plurality of individual power conversion systems 101.
  • the other configuration of the power supply system 100A is the same as that of the power supply system 100, and a description of the similar parts will be omitted.
  • the signal expansion circuits 31 of the plurality of individual power conversion systems 101 are formed by one programmable FPGA 300.
  • the power supply system 100A can achieve the same effects as the power supply system 100. Furthermore, the power supply system 100A can realize highly accurate delay time (phase adjustment) settings for the PWM drive control signals PWM12 of the plurality of individual power conversion systems 101. Moreover, the power supply system 100A can easily set the number of signal adjustment circuits according to the number of individual power conversion systems 101.
  • FIG. 8 is a circuit block diagram showing an example of a power supply system according to the fourth embodiment.
  • the power supply system 100B according to the fourth embodiment is different from the power supply system 100 according to the first embodiment in that the signal expansion circuit 31 of the plurality of individual power conversion systems 101 and the low voltage malfunction prevention
  • the configuration of the circuit 41 is different.
  • the other configurations of the power supply system 100B are the same as those of the power supply system 100, and a description of the similar parts will be omitted.
  • the signal expansion circuit 31 and low voltage malfunction prevention circuit 41 of the plurality of individual power conversion systems 101 are formed by one programmable FPGA 340.
  • the power supply system 100B can achieve the same effects as the power supply system 100. Furthermore, the power supply system 100B can realize highly accurate delay time (phase adjustment) settings for the PWM drive control signals PWM12 of the plurality of individual power conversion systems 101. Moreover, the power supply system 100B can realize switching timing between a transient state and a steady state with high precision. Further, in the power supply system 100B, the number of signal adjustment circuits and the number of low voltage malfunction prevention circuits can be easily set according to the number of individual power conversion systems 101. Further, since the signal expansion circuit 31 and the low voltage malfunction prevention circuit 41 are formed in one FPGA, the power supply system 100B can be downsized.
  • FIG. 9 is a circuit block diagram showing an example of a part of the power supply system according to the fifth embodiment.
  • the individual power conversion system 101C of the power supply system 100C according to the fifth embodiment has a plurality of power conversion circuits, as compared to the individual power conversion system 101 of the power supply system 100 according to the first embodiment. 13, is different in that it includes a signal extension circuit 32 and a low voltage malfunction prevention circuit 42.
  • the other configuration of the power supply system 100C is the same as that of the power supply system 100, and a description of the similar parts will be omitted.
  • the power conversion circuit 13 includes a drive circuit 130, a switching element Q3H, a switching element Q3L, an inductor L3, and a capacitor Co3.
  • the basic configuration of the power conversion circuit 13 is the same as that of the power conversion circuit 12.
  • the power conversion circuit 13 corresponds to the "second power conversion circuit” of the present invention
  • the drive circuit 130 corresponds to the "second drive circuit” of the present invention
  • the switching element Q3H and the switching element Q3L correspond to the "second power conversion circuit” of the present invention.
  • the input end of the signal expansion circuit 32 is connected to the connection line between the MPU 20 and the power conversion circuit 11.
  • the output end of the signal extension circuit 32 is connected to a low voltage malfunction prevention circuit 42.
  • the basic configuration of the signal extension circuit 32 is the same as that of the signal extension circuit 31. However, the amount of delay of the signal extension circuit 32 is different from the amount of delay of the signal extension circuit 31.
  • the low voltage malfunction prevention circuit 42 includes a switch circuit 42S and a detection comparison circuit 421.
  • the switch circuit 42S is connected to the output end of the signal expansion circuit 32, the connection line between the MPU 20 and the power conversion circuit 11, and the drive circuit 130.
  • the basic configuration of the low voltage malfunction prevention circuit 42 is the same as that of the low voltage malfunction prevention circuit 41.
  • the individual power conversion system 101C of the power supply system 100C is provided with two sets of circuits to which the signal extension circuit, the low voltage malfunction prevention circuit, and the power conversion circuit are sequentially electrically connected. connected in parallel.
  • the power supply system 100C can achieve the same effects as the power supply system 100. Furthermore, in the power supply system 100C, the number of phases that can be supported by one individual power conversion system 101C can be increased.
  • FIG. 10 is a circuit block diagram showing an example of a part of the power supply system according to the sixth embodiment.
  • the individual power conversion system 101D of the power supply system 100D according to the sixth embodiment has a low voltage malfunction prevention circuit, compared to the individual power conversion system 101C of the power supply system 100C according to the fifth embodiment. It differs in that it includes 40.
  • the other configuration of the individual power conversion system 101D is the same as that of the individual power conversion system 101C, and description of the similar parts will be omitted.
  • the individual power conversion system 101D includes a low voltage malfunction prevention circuit 40.
  • the low voltage malfunction prevention circuit 40 includes a switch circuit 41S, a switch circuit 42S, and a detection comparison circuit 400.
  • the switch circuit 41S and the switch circuit 42S are similar to the above-described individual power conversion system 101C.
  • the detection comparison circuit 400 generates a switch control signal PG based on the comparison result between the output voltage Vo and the threshold value Vth, and outputs it to the switch circuit 41S and the switch circuit 42S.
  • the power supply system 100D can achieve the same effects as the power supply system 100C. Furthermore, the power supply system 100D can realize a smaller and simpler circuit configuration than the power supply system 100C.
  • the signal expansion circuit, the low voltage malfunction prevention circuit, and the power conversion circuit are sequentially electrically Although the case where two sets of circuits are connected is shown, three or more sets may be used.
  • Power conversion circuit 20 MPU 31, 32: Signal expansion circuit 40, 41, 42: Low voltage malfunction prevention circuit 41S, 42S: Switch circuit 90: Load 100, 100A, 100A, 100B, 100C, 100D: Power supply system 101, 101C, 101D: Individual power conversion Systems 110, 120, 130: Drive circuits 300, 340: FPGA 400, 411, 421: detection comparison circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

信号拡張回路（３１）は、ＭＰＵ（２０）と駆動回路（１２０）との間に電気的に接続され、第１駆動信号に対して位相調整した第２駆動信号を生成して出力する。低電圧誤動作防止回路（４１）は、ＭＰＵ（２０）の出力端および信号拡張回路（３１）の出力端と、駆動回路（１２０）の入力端との間に接続される。第１駆動信号は、低い側から第１電圧、第２電圧、第３電圧を有する３ステート信号である。低電圧誤動作防止回路（４１）は、出力電圧Ｖｏを検出して所定の出力電圧よりも低い電圧値である閾値Ｖｔｈ以下であることを判断する検出比較回路（４１１）を備える。出力電圧Ｖｏが閾値Ｖｔｈより低い場合、低電圧誤動作防止回路（４１）は、第１駆動信号を第２駆動信号として、駆動回路（１２０）に出力する。出力電圧Ｖｏが閾値Ｖｔｈよりも高い場合、低電圧誤動作防止回路（４１）は、第１駆動信号に対して信号拡張回路（３１）により位相調整した第２駆動信号を駆動回路（１２０）に出力する。

Description

規模拡張型スケーラブル電源システム
　本発明は、複数の電力変換回路を備えた電源システム、特に、規模拡張型スケーラブル電源システムに関する。
　特許文献１には、マルチフェーズ型ＤＣＤＣコンバータが記載されている。特許文献１に記載のマルチフェーズ型ＤＣＤＣコンバータは、複数の遅延回路を備える。複数の遅延回路は、制御回路が出力するＰＷＭ駆動信号を遅延させる。
　制御回路および複数の遅延回路は、それぞれの後段に接続されるコンバータ駆動回路に対して、ＰＷＭ駆動信号および遅延制御したＰＷＭ駆動信号を供給する。これにより、出力電力仕様に応じて電力変換回路の構成数を設定できる、規模拡張型のマルチフェーズ駆動を実現する。
特開２０１５－１４６７１１号公報
　しかしながら、特許文献１に記載のマルチフェーズ型ＤＣＤＣコンバータ（従来の電源システム）では、制御回路が出力するＰＷＭ信号の数に制限されることなく電力変換回路の構成数を設定して、規模拡張型のスケーラブル構成を実現できるが、電源システムの起動時の過渡状態において、ＰＷＭ信号の周期は大きく変動し、制御回路とコンバータ駆動回路との間の確実な通信が難しく、且つ、安定した定常状態への動作状態の移行が難しい。
　したがって、本発明の目的は、制御回路が出力するＰＷＭ信号の数に制限されることなく電力変換回路の構成数を設定して、規模拡張型のスケーラブルな電力変換回路を実現でき、かつ、過渡状態での制御回路（電力管理制御ＩＣ素子）とコンバータ駆動回路（駆動回路）との間の通信をより確実にし、過渡状態から定常状態への安定した動作状態の移行を実現できる、回路構成のシンプルさと電力変換効率に優れた高性能な規模拡張型スケーラブル電源システムを提供することにある。
　この発明の規模拡張型スケーラブル電源システムは、複数の電力変換回路、出力端子、信号拡張回路、および、低電圧誤動作防止回路を備える。複数の電力変換回路は、第１インダクタ、該第１インダクタに流れる電流を制御する第１スイッチング素子および該第１スイッチング素子を駆動する第１駆動回路を備える第１電力変換回路と、第２インダクタ、該第２インダクタに流れる電流を制御する第２スイッチング素子および該第２スイッチング素子を駆動する第２駆動回路を備える第２電力変換回路と、を少なくとも含む。出力端子は、複数の電力変換回路を並列に接続して出力電流を一つに合流して出力電圧を得る。電力管理制御ＩＣ素子は、複数の電力変換回路に対して、外部からの信号に応じて制御した第１駆動信号を出力する外部信号機能を備える。
　信号拡張回路は、電力管理制御ＩＣ素子と第２駆動回路との間に電気的に接続され、第１駆動信号に対して位相調整した第２駆動信号を生成して出力する。低電圧誤動作防止回路は、電力管理制御ＩＣ素子の出力端および信号拡張回路の出力端と、第２駆動回路の入力端との間に接続される。第１駆動信号は、低い側から第１電圧、第２電圧、第３電圧を有する３ステート信号である。低電圧誤動作防止回路は、出力電圧を検出して所定の出力電圧よりも低い電圧値である閾値電圧以下であることを判断する検出比較回路を備える。
　出力電圧が閾値電圧より低い場合、低電圧誤動作防止回路は、第１駆動信号を第２駆動信号として、第２駆動回路に出力する。出力電圧が閾値電圧よりも高い場合、低電圧誤動作防止回路は、第１駆動信号に対して信号拡張回路により位相調整した第２駆動信号を第２駆動回路に出力する。複数の電力変換回路は、マルチフェーズ信号駆動動作を実行する。
　この構成では、出力電圧が閾値に到達しない過渡状態では、電力管理制御ＩＣ素子と第２駆動回路とは、信号拡張回路を通さずに直接接続される。電力管理制御ＩＣ素子と第１駆動回路は、過渡状態、定常状態に限らず直接接続される。これにより、過渡状態に電力変換制御ＩＣ素子と複数の駆動回路との通信が確立される。さらに、過渡状態では、第１駆動信号を第２駆動信号として、信号拡張回路を通さず、第２駆動回路に直接入力されるので、ＰＷＭ信号の周期変動の影響を受けずに、安定した第２駆動信号が第２駆動回路に入力される。
　この発明によれば、制御回路が出力するＰＷＭ信号の数に制限されることなく電力変換回路の構成数を設定して、規模拡張型のスケーラブルな電力変換回路を実現でき、かつ、過渡状態での電力管理制御ＩＣ素子と駆動回路との間の通信をより確実にし、過渡状態から定常状態への安定した動作状態の移行を実現できる、回路構成のシンプルさと電力変換効率に優れた高性能な規模拡張型スケーラブル電源システムを提供できる。
図１は、第１の実施形態に係る電源システムの一例を示す回路ブロック図である。 図２（Ａ）は、過渡状態でのＭＰＵ、信号拡張回路、低電圧誤動作防止回路、複数の駆動回路の接続態様を示す図であり、図２（Ｂ）は、定常状態でのＭＰＵ、信号拡張回路、低電圧誤動作防止回路、複数の駆動回路の接続態様を示す図である。 図３は、第１の実施形態に係る電源システムが実行する制御を概略的に示したフローチャートである。 図４は、第１の実施形態に係る電源システムの各波形の一例を示した図である。 図５は、本願構成および比較構成の出力電圧波形の一例を示す図である。 図６は、第２の実施形態に係る電源システムの各波形の一例を示した図である。 図７は、第３の実施形態に係る電源システムの一例を示す回路ブロック図である。 図８は、第４の実施形態に係る電源システムの一例を示す回路ブロック図である。 図９は、第５の実施形態に係る電源システムの一部の一例を示す回路ブロック図である。 図１０は、第６の実施形態に係る電源システムの一部の一例を示す回路ブロック図である。
　本願における規模拡張型電源システムとは、マルチフェーズ駆動に用いる電力変換回路の個数を所望の個数に設定可能な電源システムを意味する。より具体的には、規模拡張型電源システムは、ＣＰＵ等の負荷からの指令値（駆動電圧、駆動電流）に対して決定した出力電圧値において所望の出力電流値を高効率で実現するため、必要な電力変換回路の個数を適正に設定して構成できる電源システムを意味する。なお、以下では、規模拡張型電源システムを単に電源システムと称する。
　［第１の実施形態］
　本発明の第１の実施形態に係る電源システムについて、図を参照して説明する。
　（電源システム１００の概略構成）
　図１は、第１の実施形態に係る電源システムの一例を示す回路ブロック図である。図１に示すように、電源システム１００は、ＭＰＵ２０、複数の個別電力変換システム１０１、出力キャパシタＣｏ、入力キャパシタＣｉ、を備える。図１では、４個の個別電力変換システム１０１を備える例を示したが、個別電力変換システム１０１の個数はこの限りではない。
　複数の個別電力変換システム１０１は、同様の構成であり、ＭＰＵ２０や、入力端子Ｐｉ、および、出力端子Ｐｏへの接続態様も同様である。そこで、図１では、一つの個別電力変換システム１０１を詳細に記載し、他の個別電力変換システム１０１については、詳細の記載を省略する。
　電源システム１００は、入力端子Ｐｉ、および、出力端子Ｐｏを備える。入力端子Ｐｉは、外部の直流電圧源（入力電源）に接続されている。電源システム１００は、入力端子Ｐｉから直流の入力電圧Ｖｉｎの供給を受ける。出力端子Ｐｏは、負荷９０に接続されている。
　負荷９０は、例えば、ＣＰＵ、ＧＰＵ等の状況に応じて消費電力の変更を可能とするプロセッサ等であり、通信機能を有する。通信機能は、例えば、ＰＭＢｕｓプロトコルによる通信である。負荷９０は、この通信機能によって、電源システム１００のＭＰＵ２０と通信する。
　ＭＰＵ２０は、入力端子Ｐｉに接続しており、入力端子Ｐｉを通じて電源供給されている。なお、実際には、ＭＰＵ２０の電源入力端にはレギュレータ等が接続されており、当該レギュレータを通じて電源供給されている。この電源供給ラインは、入力コンデンサＣｉ１を通してグランド基準電位に接続されている。
　ＭＰＵ２０は、プログラマブルなＭｉｃｒｏ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔであり、マルチフェーズ駆動動作を実現する半導体制御ＩＣ等によって実現される。ＭＰＵ２０が、本発明の「電力管理制御ＩＣ素子」に対応する。
　ＭＰＵ２０は、通信機能を備える。通信機能は、例えば、ＰＭＢｕｓプロトコルによる通信である。ＭＰＵ２０は、この通信機能によって、負荷９０と通信し、通信結果に応じて制御を行う。
　例えば、負荷９０からの通信信号ＰＭには、駆動電圧、駆動電流が含まれている。ＭＰＵ２０は、通信信号ＰＭで指定された駆動電圧、駆動電流を負荷９０に安定的に供給するように、駆動する個別電力変換システム１０１の個数、および、マルチフェーズ型のＰＷＭ制御の仕様を決定する。ＭＰＵ２０は、決定したＰＷＭ制御に応じて、複数の個別電力変換システム１０１に対するＰＷＭ駆動制御信号を生成する。
　ＭＰＵ２０は、複数の個別電力変換システム１０１に接続する。ＭＰＵ２０は、複数の個別電力変換システム１０１に対してＰＷＭ駆動制御信号を出力する。
　複数の個別電力変換システム１０１は、ＭＰＵ２０からのＰＷＭ駆動制御信号に応じて駆動して、それぞれに電力変換を行う。複数の個別電力変換システム１０１の出力端は、出力端子Ｐｏに対して並列に接続される。これにより、出力端子Ｐｏでは、複数の個別電力変換システム１０１の出力電流が合流して、電源システム１００の出力電流として負荷９０に供給される。この際の出力端子Ｐｏの電圧が、出力端子Ｐｏの電圧が、電源システム１００の出力電圧Ｖｏとなる。
　（個別電力変換システム１０１の構成）
　個別電力変換システム１０１は、複数の電力変換回路１１－１２（電力変換回路１１、電力変換回路１２）、信号拡張回路３１、および、低電圧誤動作防止回路４１を備える。
　複数の電力変換回路１１、１２は、入力端子Ｐｉに接続されており、入力端子Ｐｉを通じて電源供給されている。電力変換回路１１の電源供給ラインは、入力コンデンサＣｉ１を通してグランド基準電位に接続されている。電力変換回路１２の電源供給ラインは、入力コンデンサＣｉ２を通してグランド基準電位に接続されている。電力変換回路１１が、本発明の「第１電力変換回路」に対応し、電力変換回路１２が、本発明の「第２電力変換回路」に対応する。
　電力変換回路１１の出力端、および、電力変換回路１２の出力端は、出力共通ノードで互いに接続され、出力共通ノードを通じて出力端子Ｐｏに接続されている。
　複数の電力変換回路１１、１２は、入力電圧Ｖｉｎを出力電圧Ｖｏに変換する電力変換動作を、並行してそれぞれに個別に実行する。
　図１に示すように、電力変換回路１１は、駆動回路１１０、スイッチング素子Ｑ１Ｈ、スイッチング素子Ｑ１Ｌ、インダクタＬ１、および、キャパシタＣｏ１を備える。駆動回路１１０、スイッチング素子Ｑ１Ｈ、および、スイッチング素子Ｑ１Ｌは、例えば、一体化して集積されたＦＥＴ内蔵ＰＷＭ制御ＩＣ（アナログ回路ＩＣ）によって形成される。駆動回路１１０が、本発明の「第１駆動回路」に対応し、スイッチング素子Ｑ１Ｈ、および、スイッチング素子Ｑ１Ｌが、本発明の「第１スイッチング素子」に対応する。
　駆動回路１１０は、入力端子Ｐｉに接続されており、入力端子Ｐｉを通じて電源供給されている。なお、実際には、駆動回路１１０の電源入力端にはレギュレータ等が接続されており、当該レギュレータを通じて電源供給されている。駆動回路１１０は、ＭＰＵ２０に接続される。スイッチング素子Ｑ１Ｈのゲートおよびスイッチング素子Ｑ１Ｌのゲートは、駆動回路１１０に接続される。
　スイッチング素子Ｑ１Ｈのドレインは、入力端子Ｐｉに接続される。スイッチング素子Ｑ１Ｈのソースとスイッチング素子Ｑ１Ｌのドレインとは、接続される。スイッチング素子Ｑ１Ｌのソースは、グランド基準電位に接続される。インダクタＬ１の一方端は、スイッチング素子Ｑ１Ｈとスイッチング素子Ｑ１Ｌのノードに接続される。インダクタＬ１の他方端は、出力共通ノードに接続される。また、インダクタＬ１の他方端は、キャパシタＣｏ１を通してグランド基準電位に接続される。
　電力変換回路１２は、駆動回路１２０、スイッチング素子Ｑ２Ｈ、スイッチング素子Ｑ２Ｌ、インダクタＬ２、および、キャパシタＣｏ２を備える。駆動回路１２０、スイッチング素子Ｑ２Ｈ、および、スイッチング素子Ｑ２Ｌは、例えば、一体化して集積されたＦＥＴ内蔵ＰＷＭ制御ＩＣ（アナログ回路ＩＣ）によって形成される。駆動回路１２０が、本発明の「第２駆動回路」に対応し、スイッチング素子Ｑ２Ｈ、および、スイッチング素子Ｑ２Ｌが、本発明の「第２スイッチング素子」に対応する。
　駆動回路１２０は、入力端子Ｐｉに接続されており、入力端子Ｐｉを通じて電源供給されている。なお、実際には、駆動回路１２０の電源入力端にはレギュレータ等が接続されており、当該レギュレータを通じて電源供給されている。駆動回路１２０は、信号拡張回路３１、または／および、低電圧誤動作防止回路４１を通してＭＰＵ２０に接続される。スイッチング素子Ｑ２Ｈのゲートおよびスイッチング素子Ｑ２Ｌのゲートは、駆動回路１２０に接続される。
　スイッチング素子Ｑ２Ｈのドレインは、入力端子Ｐｉに接続される。スイッチング素子Ｑ２Ｈのソースとスイッチング素子Ｑ２Ｌのドレインとは、接続される。スイッチング素子Ｑ２Ｌのソースは、グランド基準電位に接続される。インダクタＬ２の一方端は、スイッチング素子Ｑ２Ｈとスイッチング素子Ｑ２Ｌのノードに接続される。インダクタＬ２の他方端は、出力共通ノードに接続される。また、インダクタＬ２の他方端は、キャパシタＣｏ２を通してグランド基準電位に接続される。
　信号拡張回路３１の入力端は、ＭＰＵ２０と電力変換回路１１との接続ラインに接続する。信号拡張回路３１の出力端は、低電圧誤動作防止回路４１に接続する。
　信号拡張回路３１は、アナログＩＣによって構成される。すなわち、信号拡張回路３１は、アナログの遅延回路によって構成される。これにより、信号拡張回路３１を安価且つ簡素に構成できる。
　低電圧誤動作防止回路４１は、スイッチ回路４１Ｓおよび検出比較回路４１１を備える。スイッチ回路４１Ｓは、信号拡張回路３１の出力端、ＭＰＵ２０と電力変換回路１１との接続ライン、および、駆動回路１２０に接続する。
　検出比較回路４１１は、例えば、コンパレータによって構成される。検出比較回路４１１には、出力電圧Ｖｏが入力される。検出比較回路４１１には、電圧値によって設定された閾値Ｖｔｈが設定されている。閾値Ｖｔｈは、定常状態での負荷９０の駆動電圧に基づいて設定される。例えば、閾値Ｖｔｈは、定常状態での負荷９０の駆動電圧に設定される。この設定は、上述のＭＰＵ２０が受信した通信信号ＰＭによって実現される。
　検出比較回路４１１は、出力電圧Ｖｏと閾値Ｖｔｈとの比較結果に応じたスイッチ制御信号ＰＧを生成し、スイッチ回路４１Ｓに出力する。
　図２（Ａ）は、過渡状態でのＭＰＵ、信号拡張回路、低電圧誤動作防止回路、複数の駆動回路の接続態様を示す図であり、図２（Ｂ）は、定常状態でのＭＰＵ、信号拡張回路、低電圧誤動作防止回路、複数の駆動回路の接続態様を示す図である。
　検出比較回路４１１は、出力電圧Ｖｏが閾値Ｖｔｈより低い場合（過渡状態）、ＭＰＵ２０と電力変換回路１１との接続ラインと駆動回路１２０とを電気的に接続するように（図２（Ａ）参照）、スイッチ制御信号ＰＧを用いてスイッチ回路４１Ｓを制御する。
　検出比較回路４１１は、出力電圧が閾値Ｖｔｈより高い場合、もしくは、出力電圧が閾値Ｖｔｈ以上の場合（定常状態）、信号拡張回路３１の出力端と駆動回路１２０とを電気的に接続するように（図２（Ｂ）参照）、スイッチ制御信号ＰＧを用いてスイッチ回路４１Ｓを制御する。
　（電力変換制御の具体的な説明）
　図３は、第１の実施形態に係る電源システムが実行する制御を概略的に示したフローチャートである。図４は、第１の実施形態に係る電源システムの各波形の一例を示した図である。図４は、上段から、イネーブル信号Ｅｎ、出力電圧Ｖｏ、スイッチ制御信号ＰＧ、ＰＷＭ駆動制御信号ＰＷＭ１１、ＰＷＭ駆動制御信号ＰＷＭ１２である。ＰＷＭ駆動制御信号ＰＷＭ１１は、駆動回路１１０に入力される信号であり、ＰＷＭ駆動制御信号ＰＷＭ１２は、駆動回路１２０に入力される信号である。
　電源システム１００のＭＰＵ２０は、負荷９０から駆動電圧の供給指令を受ける（Ｓ１１）。これは、図４に示すイネーブル信号Ｅｎによって行われる。具体的には、ＭＰＵ２０は、Ｈｉレベルのイネーブル信号Ｅｎを受けることで、負荷９０から駆動電圧の供給指令を受ける。これにより、ＭＰＵ２０は起動する。
　ＭＰＵ２０は、通信信号ＰＭを解析して、例えば、駆動電圧および駆動電流から、マルチフェーズ型のＰＷＭ制御の仕様（駆動する個別電力変換システム１０１の個数等）を決定する。
　より具体的には、ＭＰＵ２０は、電力変換回路１１の駆動回路１１０、および電力変換回路１２の駆動回路１２０と通信を行い、電力変換回路１１、１２（駆動回路１１０、１２０）の状態を確認する（Ｓ１２）。この通信は、デジタル信号である３ステートのＰＷＭ信号によって実行される。３ステートのＰＷＭ信号とは、Ｌｏｗレベル（第１電圧）、Ｍｉｄレベル（第２電圧）、Ｈｉレベル（第３電圧）の３ステートを有する信号であり、これらの３種類のレベルの組合せによって通信を実現する。３ステートにすることで、２ステートよりも多くの情報量を通信できる。この期間が、図４に示す状態確認用の通信機関ＳＴｃとなる。
　ＭＰＵ２０は、駆動回路１１０、１２０との通信結果から、駆動可能な電力変換回路数（員数）を決定し（Ｓ１３）、要求される駆動電流およびこの員数に応じてＰＷＭ制御信号を決定する（Ｓ１４）。
　ＭＰＵ２０は、過渡状態におけるＰＷＭ制御を実行する（Ｓ１５）。具体的には、ＭＰＵ２０は、出力電圧Ｖｏが要求駆動電圧Ｖｄｄに達するように、ＰＷＭ駆動制御信号ＰＷＭ１１を生成し、出力する。この際、ＭＰＵ２０は、フィードバックされる出力電圧Ｖｏに応じて、ＰＷＭ制御周期を変動させる。
　この際、出力電圧Ｖｏが閾値Ｖｔｈより低いので、検出比較回路４１１は、Ｌｏｗレベルのスイッチ制御信号ＰＧをスイッチ回路４１Ｓに出力する。スイッチ回路４１Ｓは、Ｌｏｗレベルのスイッチ制御信号ＰＧが入力されることで、ＭＰＵ２０と電力変換回路１１との接続ラインと駆動回路１２０とを電気的に接続する。すなわち、スイッチ回路４１Ｓは、ＭＰＵ２０の出力端と駆動回路１２０とを電気的に接続する。
　これにより、過渡状態ＳＴｔでは、駆動回路１２０に入力されるＰＷＭ駆動制御信号ＰＷＭ１２は、ＰＷＭ駆動制御信号ＰＷＭ１１と同じになる。すなわち、駆動回路１１０と駆動回路１２０とには、同じＰＷＭ駆動制御信号が入力される。
　ＭＰＵ２０は、出力電圧Ｖｏが閾値Ｖｔｈに達するまでは（Ｓ１６：ＮＯ）、過渡状態におけるＰＷＭ制御を実行する（Ｓ１５）。また、出力電圧Ｖｏが閾値Ｖｔｈに達するまでは（Ｓ１６：ＮＯ）、スイッチ制御信号ＰＧは、Ｌｏｗレベルであり、スイッチ回路４１Ｓは、ＭＰＵ２０の出力端と駆動回路１２０とを電気的に接続する。
　このような制御を継続し、出力電圧Ｖｏが閾値Ｖｔｈに達すると（Ｓ１６：ＹＥＳ）、定常状態ＳＴｓへ移行する。この際、ＭＰＵ２０は、要求駆動電圧Ｖｄｄに応じた閾値Ｖｔｈを決めており、これにより、定常状態におけるＰＷＭ制御を実行する（Ｓ１７）。具体的には、ＭＰＵ２０は、要求される駆動電圧、駆動電流および駆動する個別電力変換システム１０１の員数に応じたＰＷＭ周期Ｔｐｗｍで、マルチフェーズ型のＰＷＭ制御を実現するように、ＰＷＭ駆動制御信号ＰＷＭ１１を生成する。
　また、定常状態では、出力電圧Ｖｏが閾値Ｖｔｈより高いので、検出比較回路４１１は、Ｈｉレベルのスイッチ制御信号ＰＧをスイッチ回路４１Ｓに出力する。スイッチ回路４１Ｓは、Ｈｉレベルのスイッチ制御信号ＰＧが入力されることで、ＭＰＵ２０の出力端と駆動回路１２０とを電気的に接続を解除し、信号拡張回路３１の出力端と駆動回路１２０とを電気的に接続する。
　したがって、定常状態では、信号拡張回路３１から出力されたＰＷＭ駆動制御信号が駆動回路１２０に入力される。信号拡張回路３１は、上述のように遅延回路（位相調整回路）からなり、入力されたＰＷＭ駆動制御信号ＰＷＭ１１を所定量遅延させて出力する。この遅延量は、上述のＰＷＭ周期Ｔｐｗｍ、および員数によって決定される。
　これにより、駆動回路１２０に入力されるＰＷＭ駆動制御信号ＰＷＭ１２は、ＰＷＭ駆動制御信号ＰＷＭ１１に対して所定量遅延した信号となる。したがって、複数の個別電力変換システム１０１は、マルチフェーズ駆動される。
　この結果、電源システム１００は、適正な電力変換回路の個数で、負荷９０からの指令値（駆動電圧、駆動電流）に対して決定した出力電圧値において所望の出力電流値を高効率で実現できる。すなわち、電源システム１００は、定常状態において、消費電力を抑制でき、駆動する電力変換回路の個数に応じて電流増大に柔軟に対応して、出力電力容量の規模を拡張できる。
　なお、定常状態に移行後は、詳細な回路は省略しているが、電力変換回路１１は、インダクタＬ１のインダクタ電流を検出し、個別電流フィードバック回路ｉＦＢ１１を通じて、インダクタＬ１のインダクタ電流検出値をＭＰＵ２０にフィードバックする。電力変換回路１２は、インダクタＬ２のインダクタ電流を検出し、個別電流フィードバック回路ｉＦＢ１２を通じて、インダクタＬ２のインダクタ電流検出値をＭＰＵ２０にフィードバックする。また、出力端子Ｐｏの出力電圧Ｖｏは、ＭＰＵ２０にフィードバックされる。
　ＭＰＵ２０は、これらフィードバックされた電流および電圧を用いて、ＰＷＭ駆動制御信号を調整する。これにより、電力変換回路１１と電力変換回路１２との間の出力差、複数の個別電力変換システム１０１間の出力差を調整できる。したがって、電源システム１００は、さらに高効率な電力変換を実現できる。
　さらに、電源システム１００では、過渡状態において、ＭＰＵ２０と駆動回路１１０、１２０との通信をより確実に実現できる。これにより、ＭＰＵ２０は、起動時に、複数の個別電力変換システム１０１の状態をより確実に把握でき、上述の高効率な電力変換を実現できる。
　さらに、電源システム１００では、過渡状態において、駆動回路１１０、１２０に、適正なＰＷＭ駆動制御信号を与えることができる。これにより、電源システム１００は、安定して起動することができる。
　図５は、本願構成および比較構成の出力電圧波形の一例を示す図である。
　例えば、電源システム１００の構成を備えていない場合（比較構成の場合）、過渡状態では、定常状態よりもＰＷＭ周期が短く、大きく変動する。このため、低電圧誤動作防止回路４１を備えず、過渡状態においても信号拡張回路３１の出力端が駆動回路１２０に電気的に接続される場合、駆動回路１２０に入力されるＰＷＭ駆動制御信号が、その時点でのＰＷＭ周期を超えてから駆動回路１２０に入力される等の問題が生じる。これにより、電源システム１００の起動状態は不安定になる。したがって、図５の破線に示すように、出力電圧Ｖｏの立上りが安定せず、起動時間ｔ０から所定時間ｔｓ後に、出力電圧Ｖｏが要求駆動電圧Ｖｄｄに達しないという問題が発生する。また、過渡状態での出力電圧Ｖｏが略一定の単調増加にならないという問題が発生する。
　しかしながら、電源システム１００の構成を備えることで、過渡状態で出力電圧Ｖｏが略一定の単調増加となり、所定時間ｔｓにおいて、出力電圧Ｖｏが要求駆動電圧Ｖｄｄに達して、定常状態に移行できる。そして、定常状態への移行後も略一定の出力電圧Ｖｏを得ることができる。
　［第２の実施形態］
　本発明の第２の実施形態に係る電源システムについて、図を参照して説明する。図６は、第２の実施形態に係る電源システムの各波形の一例を示した図である。図６は、上段から、イネーブル信号Ｅｎ、出力電圧Ｖｏ、スイッチ制御信号ＰＧ、ＰＷＭ駆動制御信号ＰＷＭ１１、ＰＷＭ駆動制御信号ＰＷＭ１２である。
　図６に示すように、第２の実施形態に係る電源システムは、第１の実施形態に係る電源システム１００に対して、閾値Ｖｔｈの設定、ＰＷＭ制御信号の過渡状態から定常状態への切替のタイミングにおいて異なる。第２の実施形態に係る電源システムの他の構成、制御は第１の実施形態に係る電源システム１００と同様であり、同様の箇所の説明は省略する。
　検出比較回路４１１およびＭＰＵ２０は、要求駆動電圧Ｖｄｄに対して所定電圧ΔＶ低い閾値Ｖｔｈを設定する。電圧ΔＶは、例えば、要求駆動電圧Ｖｄｄの５％から１０％程度である。なお、電圧ΔＶは、これに限るものではなく、要求駆動電圧Ｖｄｄに対する割合で適宜設定されていてもよいし、要求駆動電圧Ｖｄｄに無関係な固定値であってもよい。
　検出比較回路４１１は、上述のように、出力電圧Ｖｏと閾値Ｖｔｈとの比較結果に応じて、スイッチ制御信号ＰＧを生成し、スイッチ回路４１Ｓを制御する。
　ＭＰＵ２０は、出力電圧Ｖｏが閾値Ｖｔｈよりも高くなると、切替制御用の計時を開始する。ＭＰＵ２０は、切替制御用の時間が所定時間ｔｄに達すると、過渡状態のＰＷＭ制御駆動信号から定常状態のＰＷＭ駆動制御信号に切り替える。この所定時間ｔｄは、出力電圧Ｖｏの時間変化特性、閾値Ｖｔｈの値に基づいて決定され、出力電圧Ｖｏが要求駆動電圧Ｖｄｄに確実に達するタイミングによって設定される。
　このような構成および制御によって、第２の実施形態に係る電源システムは、過渡所帯から安定状態への移行時に、より誤動作を少なくでき、より安定した起動を実現できる。
　［第３の実施形態］
　本発明の第３の実施形態に係る電源システムについて、図を参照して説明する。図７は、第３の実施形態に係る電源システムの一例を示す回路ブロック図である。
　図７に示すように、第３の実施形態に係る電源システム１００Aは、第１の実施形態に係る電源システム１００に対して、複数の個別電力変換システム１０１の信号拡張回路３１の構成において異なる。電源システム１００Aの他の構成は、電源システム１００と同様であり、同様の箇所の説明は省略する。
　複数の個別電力変換システム１０１の信号拡張回路３１は、１つのプログラマブルなＦＰＧＡ３００によって形成される。
　この構成によって、電源システム１００Ａは、電源システム１００と同様の作用効果を奏することができる。さらに、電源システム１００Ａは、複数の個別電力変換システム１０１のＰＷＭ駆動制御信号ＰＷＭ１２に対して、高精度な遅延時間（位相調整）の設定を実現できる。また、電源システム１００Ａは、個別電力変換システム１０１の個数に応じて、信号調整回路数を容易に設定できる。
　［第４の実施形態］
　本発明の第４の実施形態に係る電源システムについて、図を参照して説明する。図８は、第４の実施形態に係る電源システムの一例を示す回路ブロック図である。
　図８に示すように、第４の実施形態に係る電源システム１００Ｂは、第１の実施形態に係る電源システム１００に対して、複数の個別電力変換システム１０１の信号拡張回路３１および低電圧誤動作防止回路４１の構成において異なる。電源システム１００Ｂの他の構成は、電源システム１００と同様であり、同様の箇所の説明は省略する。
　複数の個別電力変換システム１０１の信号拡張回路３１および低電圧誤動作防止回路４１は、１つのプログラマブルなＦＰＧＡ３４０によって形成される。
　この構成によって、電源システム１００Ｂは、電源システム１００と同様の作用効果を奏することができる。さらに、電源システム１００Ｂは、複数の個別電力変換システム１０１のＰＷＭ駆動制御信号ＰＷＭ１２に対して、高精度な遅延時間（位相調整）の設定を実現できる。また、電源システム１００Ｂは、過渡状態と定常状態との切り換えタイミングを、高精度に実現できる。また、電源システム１００Ｂは、個別電力変換システム１０１の個数に応じて、信号調整回路数および低電圧誤動作防止回路数を容易に設定できる。また、信号拡張回路３１と低電圧誤動作防止回路４１とが一つのＦＰＧＡに形成されるので、電源システム１００Ｂは、小型化を実現できる。
　［第５の実施形態］
　本発明の第５の実施形態に係る電源システムについて、図を参照して説明する。図９は、第５の実施形態に係る電源システムの一部の一例を示す回路ブロック図である。
　図９に示すように、第５の実施形態に係る電源システム１００Ｃの個別電力変換システム１０１Ｃは、第１の実施形態に係る電源システム１００の個別電力変換システム１０１に対して、複数の電力変換回路１３、信号拡張回路３２、および、低電圧誤動作防止回路４２を備える点で異なる。電源システム１００Ｃの他の構成は、電源システム１００と同様であり、同様の箇所の説明は省略する。
　電力変換回路１３は、駆動回路１３０、スイッチング素子Ｑ３Ｈ、スイッチング素子Ｑ３Ｌ、インダクタＬ３、および、キャパシタＣｏ３を備える。電力変換回路１３の基本的な構成は、電力変換回路１２と同様である。そして、電力変換回路１３が、本発明の「第２電力変換回路」に対応し、駆動回路１３０が、本発明の「第２駆動回路」に対応し、スイッチング素子Ｑ３Ｈ、および、スイッチング素子Ｑ３Ｌが、本発明の「第２スイッチング素子」に対応する。
　信号拡張回路３２の入力端は、ＭＰＵ２０と電力変換回路１１との接続ラインに接続する。信号拡張回路３２の出力端は、低電圧誤動作防止回路４２に接続する。信号拡張回路３２の基本的な構成は、信号拡張回路３１と同様である。ただし、信号拡張回路３２の遅延量は、信号拡張回路３１の遅延量と異なる。
　低電圧誤動作防止回路４２は、スイッチ回路４２Ｓおよび検出比較回路４２１を備える。スイッチ回路４２Ｓは、信号拡張回路３２の出力端、ＭＰＵ２０と電力変換回路１１との接続ライン、および、駆動回路１３０に接続する。低電圧誤動作防止回路４２の基本的な構成は、低電圧誤動作防止回路４１と同様である。
　このように、電源システム１００Ｃの個別電力変換システム１０１Ｃでは、信号拡張回路、低電圧誤動作防止回路、および、電力変換回路が順次電気的に接続される回路が、２組備えられており、これらが並列に接続されている。
　このような構成によって、電源システム１００Ｃは、電源システム１００と同様の作用効果を奏することができる。さらに、電源システム１００Ｃでは、１つの個別電力変換システム１０１Ｃで対応できるフェーズ数を増やすことができる。
　［第６の実施形態］
　本発明の第６の実施形態に係る電源システムについて、図を参照して説明する。図１０は、第６の実施形態に係る電源システムの一部の一例を示す回路ブロック図である。
　図１０に示すように、第６の実施形態に係る電源システム１００Ｄの個別電力変換システム１０１Ｄは、第５の実施形態に係る電源システム１００Ｃの個別電力変換システム１０１Ｃに対して、低電圧誤動作防止回路４０を備える点で異なる。個別電力変換システム１０１Ｄの他の構成は、個別電力変換システム１０１Ｃと同様であり、同様の箇所の説明は省略する。
　個別電力変換システム１０１Ｄは、低電圧誤動作防止回路４０を備える。低電圧誤動作防止回路４０は、スイッチ回路４１Ｓ、スイッチ回路４２Ｓ、および、検出比較回路４００を備える。スイッチ回路４１Ｓおよびスイッチ回路４２Ｓは、上述の個別電力変換システム１０１Ｃと同様である。
　検出比較回路４００は、出力電圧Ｖｏと閾値Ｖｔｈとの比較結果に基づいてスイッチ制御信号ＰＧを生成し、スイッチ回路４１Ｓとスイッチ回路４２Ｓとに出力する。
　この構成によって、電源システム１００Ｄは、電源システム１００Ｃと同様の作用効果を奏することができる。さらに、電源システム１００Ｄは、電源システム１００Ｃよりも小型且つ簡素な回路構成を実現できる。
　なお、第５の実施形態に係る個別電力変換システム１０１Ｃと第６の実施形態に係る個別電力変換システム１０１Ｄとでは、信号拡張回路、低電圧誤動作防止回路、および、電力変換回路が順次電気的に接続される回路が２組の場合を示したが、３組以上であってもよい。
　また、上述の各実施形態の構成および制御は、適宜組み合わせることが可能であり、それぞれの組合せに応じた作用効果を奏することができる。
１１、１２、１３：電力変換回路
２０：ＭＰＵ
３１、３２：信号拡張回路
４０、４１、４２：低電圧誤動作防止回路
４１Ｓ、４２Ｓ：スイッチ回路
９０：負荷
１００、１００Ａ、１００Ａ、１００Ｂ、１００Ｃ、１００Ｄ：電源システム
１０１、１０１Ｃ、１０１Ｄ：個別電力変換システム
１１０、１２０、１３０：駆動回路
３００、３４０：ＦＰＧＡ
４００、４１１、４２１：検出比較回路

Claims (10)

  1. 　第１インダクタ、該第１インダクタに流れる電流を制御する第１スイッチング素子および該第１スイッチング素子を駆動する第１駆動回路を備える第１電力変換回路と、第２インダクタ、該第２インダクタに流れる電流を制御する第２スイッチング素子および該第２スイッチング素子を駆動する第２駆動回路を備える第２電力変換回路と、を少なくとも含む複数の電力変換回路と、
    　前記複数の電力変換回路を並列に接続して出力電流を一つに合流して出力電圧を得る出力端子と、
    　前記複数の電力変換回路に対して、外部からの信号に応じて制御した第１駆動信号を出力する外部信号機能を備えた電力管理制御ＩＣ素子と、
    　前記電力管理制御ＩＣ素子と前記第２駆動回路との間に電気的に接続され、前記第１駆動信号に対して位相調整した第２駆動信号を生成して出力する信号拡張回路と、
    　前記電力管理制御ＩＣ素子の出力端および前記信号拡張回路の出力端と、前記第２駆動回路の入力端との間に接続される低電圧誤動作防止回路と、
    　を備え、
    　前記第１駆動信号は、低い側から第１電圧、第２電圧、第３電圧を有する３ステート信号であり、
    　前記低電圧誤動作防止回路は、前記出力電圧を検出して所定の出力電圧よりも低い電圧値である閾値電圧以下であることを判断する検出比較回路を備え、
    　前記出力電圧が前記閾値電圧より低い場合、
    　　前記低電圧誤動作防止回路は、前記第１駆動信号を前記第２駆動信号として、前記第２駆動回路に出力し、
    　前記出力電圧が前記閾値電圧よりも高い場合、
    　　前記低電圧誤動作防止回路は、前記第１駆動信号に対して前記信号拡張回路により位相調整した前記第２駆動信号を、前記第２駆動回路に出力し、
    　前記複数の電力変換回路は、マルチフェーズ信号駆動動作を実行する、
    　規模拡張型スケーラブル電源システム。
  2. 　前記第２電力変換回路に相当する電力変換回路構成の組は、複数組あり、
    　これらの組は、前記電力管理制御ＩＣ素子の出力信号に基づいて動作し、前記複数組の電力変換回路を並列に接続して出力電流を一つに合流して出力電圧を得る、
    　請求項１に記載の規模拡張型スケーラブル電源システム。
  3. 　前記電力管理制御ＩＣ素子は、
    　前記第１駆動信号を出力する出力端を複数備え、
    　前記複数の出力端毎に、前記第１電力変換回路、前記低電圧誤動作防止回路、および、前記第２電力変換回路に相当する電力変換回路構成が備えられている、
    　請求項１または請求項２に記載の規模拡張型スケーラブル電源システム。
  4. 　前記電力管理制御ＩＣ素子は、
    　前記複数の第１駆動信号の位相を異ならせて出力する、
    　請求項３に記載の規模拡張型スケーラブル電源システム。
  5. 　前記電力管理制御ＩＣ素子は、デジタル制御回路を備えたマルチフェーズコントローラ半導体ＩＣで構成される、
    　請求項１乃至請求項４のいずれかに記載の規模拡張型スケーラブル電源システム。
  6. 　前記電力管理制御ＩＣ素子に備えた外部信号機能は、ＰＭＢｕｓ信号を用いた外部との通信を実行する、
    　請求項１乃至請求項５のいずれかに記載の規模拡張型スケーラブル電源システム。
  7. 　前記信号拡張回路は、プログラマブルなＦＰＧＡで構成される、
    　請求項１乃至請求項６のいずれかに記載の規模拡張型スケーラブル電源システム。
  8. 　前記信号拡張回路は、アナログＩＣで構成される、
    　請求項１乃至請求項６のいずれかに記載の規模拡張型スケーラブル電源システム。
  9. 　前記信号拡張回路と前記低電圧誤動作防止回路は、プログラマブルなＦＰＧＡで構成される、
    　請求項１乃至請求項６のいずれかに記載の規模拡張型スケーラブル電源システム。
  10. 　前記信号拡張回路と前記低電圧誤動作防止回路は、アナログＩＣで構成される、
    　請求項１乃至請求項６のいずれかに記載の規模拡張型スケーラブル電源システム。
PCT/JP2023/009643 2022-03-24 2023-03-13 規模拡張型スケーラブル電源システム WO2023182052A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022047721 2022-03-24
JP2022-047721 2022-03-24

Publications (1)

Publication Number Publication Date
WO2023182052A1 true WO2023182052A1 (ja) 2023-09-28

Family

ID=88101366

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/009643 WO2023182052A1 (ja) 2022-03-24 2023-03-13 規模拡張型スケーラブル電源システム

Country Status (1)

Country Link
WO (1) WO2023182052A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013162586A (ja) * 2012-02-02 2013-08-19 Sony Computer Entertainment Inc Ｄｃ／ｄｃコンバータ
WO2015037204A1 (ja) * 2013-09-11 2015-03-19 株式会社デンソー 多相電力変換装置のフィルタ回路および多相電力変換装置
JP2015146711A (ja) * 2014-02-04 2015-08-13 リコー電子デバイス株式会社 マルチフェーズ型ｄｃ／ｄｃコンバータ
JP2015226340A (ja) * 2014-05-26 2015-12-14 株式会社リコー マルチフェーズ電源装置
JP2018182783A (ja) * 2017-04-03 2018-11-15 株式会社豊田中央研究所 電源装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013162586A (ja) * 2012-02-02 2013-08-19 Sony Computer Entertainment Inc Ｄｃ／ｄｃコンバータ
WO2015037204A1 (ja) * 2013-09-11 2015-03-19 株式会社デンソー 多相電力変換装置のフィルタ回路および多相電力変換装置
JP2015146711A (ja) * 2014-02-04 2015-08-13 リコー電子デバイス株式会社 マルチフェーズ型ｄｃ／ｄｃコンバータ
JP2015226340A (ja) * 2014-05-26 2015-12-14 株式会社リコー マルチフェーズ電源装置
JP2018182783A (ja) * 2017-04-03 2018-11-15 株式会社豊田中央研究所 電源装置

Similar Documents

Publication Publication Date Title
EP1691473B1 (en) PWM controller with dual-edge modulation using dual ramps for fast response
US7276886B2 (en) Dual buck-boost converter with single inductor
US8466665B1 (en) Adaptive digital pulse width modulation generator for buck converters
US8928302B2 (en) Step-up/down type power supply circuit
US20090153114A1 (en) DC-DC converters with transient response control
US20110089916A1 (en) Ldo regulators for integrated applications
WO2016137654A1 (en) Multi-level switching regulator circuits and methods with finite state machine control
JP2005110498A (ja) マルチ位相合成リプル電圧レギュレータの同期
US7843181B2 (en) DC-DC converter controller having optimized load transient response and method
JP2007259599A (ja) スイッチングレギュレータ
US7005836B1 (en) Differential power supply controller and method therefor
JP2003033007A (ja) チャージポンプ回路の制御方法
US11831242B2 (en) Control module and multi-phase power converter
US20190181853A1 (en) Signal output circuit
US6798178B1 (en) Method of forming a power system and structure therefor
CN112838759A (zh) 降压转换器及其控制方法
US6822884B1 (en) Pulse width modulated charge pump
US10135332B2 (en) DC-DC converter
US20210067042A1 (en) Multi-phase switched capacitor power converter and control method thereof
US10958162B1 (en) Dual-loop regulated switched capacitor DC-DC converter
WO2023182052A1 (ja) 規模拡張型スケーラブル電源システム
US20140306683A1 (en) Adaptive digital pulse width modulation generator for buck converters
JP2000358370A (ja) 多出力直流安定化電源装置
JP4573681B2 (ja) スイッチングレギュレータを用いる半導体装置およびスイッチングレギュレータの制御方法
WO2011013692A1 (ja) Ｄｃ－ｄｃコンバータ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23774649

Country of ref document: EP

Kind code of ref document: A1