JPH06151900A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06151900A JPH06151900A JP29585492A JP29585492A JPH06151900A JP H06151900 A JPH06151900 A JP H06151900A JP 29585492 A JP29585492 A JP 29585492A JP 29585492 A JP29585492 A JP 29585492A JP H06151900 A JPH06151900 A JP H06151900A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- layer
- diode
- well layer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 ＭＯＳ型の半導体装置において、電源から独
立し且つ寄生バイポーラトランジスタ効果を生じない順
方向ダイオードを形成すること。 【構成】 Ｎ型Ｓｉ基板（１１）の表面に形成されたＰ
型のウエル層（１２）と、該ウエル層（１２）内の表面
に形成されたＮ-層（１３）と、該Ｎ-層（１３）内の表
面に形成されたＰ+拡散層（１４）とを有し、Ｐ+拡散層
（１４）からアノード電極（１５）を取り出し、ウエル
層（１２）とＮ-層（１３）とを接続してカソード電極
（１６）を取り出すことによりダイオードを形成する。
立し且つ寄生バイポーラトランジスタ効果を生じない順
方向ダイオードを形成すること。 【構成】 Ｎ型Ｓｉ基板（１１）の表面に形成されたＰ
型のウエル層（１２）と、該ウエル層（１２）内の表面
に形成されたＮ-層（１３）と、該Ｎ-層（１３）内の表
面に形成されたＰ+拡散層（１４）とを有し、Ｐ+拡散層
（１４）からアノード電極（１５）を取り出し、ウエル
層（１２）とＮ-層（１３）とを接続してカソード電極
（１６）を取り出すことによりダイオードを形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、さ
らに詳しく言えば電源から独立し且つ寄生効果を生じな
いダイオードに関する。
らに詳しく言えば電源から独立し且つ寄生効果を生じな
いダイオードに関する。
【０００２】
【従来の技術】一般にダイオードは回路の入力または出
力を一定電圧にクランプするためのクランプ素子として
よく用いられているが、複数のダイオードを直列に接続
すことにより一個のダイオードで得られるよりも高い所
望のクランプ電圧を実現したいという要求がある。図２
は、このようなクランプ回路の例であり、２個のダイオ
ード（Ｄ1)（Ｄ2)を直列に接続することにより、回路
（Ａ）の出力電圧Ｖoutを２Ｖｆにクランプするもので
ある。なおＶf は、ダイオード一個分の順方向オン電圧
である。回路（Ａ）の例としては基準電圧発生回路等が
ある。
力を一定電圧にクランプするためのクランプ素子として
よく用いられているが、複数のダイオードを直列に接続
すことにより一個のダイオードで得られるよりも高い所
望のクランプ電圧を実現したいという要求がある。図２
は、このようなクランプ回路の例であり、２個のダイオ
ード（Ｄ1)（Ｄ2)を直列に接続することにより、回路
（Ａ）の出力電圧Ｖoutを２Ｖｆにクランプするもので
ある。なおＶf は、ダイオード一個分の順方向オン電圧
である。回路（Ａ）の例としては基準電圧発生回路等が
ある。
【０００３】このようなダイオードでは、少なくともア
ノードとカソードとがいずれも電源から独立した構造に
なっている必要がある。しかしながら、ＭＯＳ型半導体
装置でこのようなダイオードの直列接続回路を形成する
ことは困難であった。以下で、ＭＯＳ型半導体装置にお
いて形成できるダイオードの例をあげて検討する。まず
最も簡単な構造のダイオードは、図３に示す如く、Ｎ型
Ｓｉ基板（１）上にＰ+拡散層（２）を形成したもので
ある。この構造では、カソードであるＮ型Ｓｉ基板
（１）は電源電圧Ｖｃｃにバイアスされるので、電源か
ら独立という要件を満たさない。
ノードとカソードとがいずれも電源から独立した構造に
なっている必要がある。しかしながら、ＭＯＳ型半導体
装置でこのようなダイオードの直列接続回路を形成する
ことは困難であった。以下で、ＭＯＳ型半導体装置にお
いて形成できるダイオードの例をあげて検討する。まず
最も簡単な構造のダイオードは、図３に示す如く、Ｎ型
Ｓｉ基板（１）上にＰ+拡散層（２）を形成したもので
ある。この構造では、カソードであるＮ型Ｓｉ基板
（１）は電源電圧Ｖｃｃにバイアスされるので、電源か
ら独立という要件を満たさない。
【０００４】次に図４に示すダイオードは、Ｎ型Ｓｉ基
板（１）上にＰ型ウエル層（３）を形成し、Ｐ型ウエル
層（３）内の基板（１）の表面にＰ+拡散層（４）とＮ+
拡散層（５）とを形成し、Ｐ+拡散層（４）からカソー
ド電極（６）を取り出し、Ｎ+拡散層（５）からアノー
ド電極（７）を取り出したものである。この構造ではア
ノード電極（７）とカソード電極（６）はいずれも電源
から独立しているので一見良いように見えるが、Ｎ+拡
散層（５）をエミッタとしＰ型ウエル層（３）をベース
としＮ型Ｓｉ基板（１）をコレクタとするＮＰＮ型の寄
生バイポーラトランジスタ（Ｔｒ１）が形成され、ダイ
オードが順方向にオンすると同時にこの寄生バイポーラ
トランジスタ（Ｔｒ１）もオンしてしまうという不具合
がある。
板（１）上にＰ型ウエル層（３）を形成し、Ｐ型ウエル
層（３）内の基板（１）の表面にＰ+拡散層（４）とＮ+
拡散層（５）とを形成し、Ｐ+拡散層（４）からカソー
ド電極（６）を取り出し、Ｎ+拡散層（５）からアノー
ド電極（７）を取り出したものである。この構造ではア
ノード電極（７）とカソード電極（６）はいずれも電源
から独立しているので一見良いように見えるが、Ｎ+拡
散層（５）をエミッタとしＰ型ウエル層（３）をベース
としＮ型Ｓｉ基板（１）をコレクタとするＮＰＮ型の寄
生バイポーラトランジスタ（Ｔｒ１）が形成され、ダイ
オードが順方向にオンすると同時にこの寄生バイポーラ
トランジスタ（Ｔｒ１）もオンしてしまうという不具合
がある。
【０００５】そこで、図５に示す如く、Ｐ型ウエル層
（３）外のＮ型Ｓｉ基板（１）の表面にＮ+拡散層
（８）を設け、Ｎ+拡散層（８）とＰ+拡散層（４）と接
続することによりＰ型ウエル層（３）とＮ型Ｓｉ基板
（１）の電位を等しくし寄生バイポーラトランジスタ
（Ｔｒ１）がオンするのを防ぐことが考えられる。しか
し、これではカソード電極（６）が電源電圧Ｖｃｃから
独立でなくなり、ダイオードの直列接続回路を構成する
ことはできない。
（３）外のＮ型Ｓｉ基板（１）の表面にＮ+拡散層
（８）を設け、Ｎ+拡散層（８）とＰ+拡散層（４）と接
続することによりＰ型ウエル層（３）とＮ型Ｓｉ基板
（１）の電位を等しくし寄生バイポーラトランジスタ
（Ｔｒ１）がオンするのを防ぐことが考えられる。しか
し、これではカソード電極（６）が電源電圧Ｖｃｃから
独立でなくなり、ダイオードの直列接続回路を構成する
ことはできない。
【０００６】
【発明が解決しようとする課題】このように、従来のＭ
ＯＳ型半導体装置では電源から独立し且つ寄生バイポー
ラトランジスタ効果を生じない順方向ダイオードを形成
することができず、このためダイオードを直列に接続す
ることによって図２に示すようなクランプ回路をＭＯＳ
型半導体装置内に形成することができないという問題点
を有していた。
ＯＳ型半導体装置では電源から独立し且つ寄生バイポー
ラトランジスタ効果を生じない順方向ダイオードを形成
することができず、このためダイオードを直列に接続す
ることによって図２に示すようなクランプ回路をＭＯＳ
型半導体装置内に形成することができないという問題点
を有していた。
【０００７】
【課題を解決するための手段】本発明は、上記の問題点
に鑑みてなされ、Ｎ型Ｓｉ基板（１１）の表面に形成さ
れたＰ型のウエル層（１２）と、該ウエル層（１２）内
の表面に形成されたＮ ー層（１３）と、該Ｎー拡散層（１
３）内の表面に形成されたＰ+拡散層（１４）とを有
し、Ｐ+拡散層（１４）からアノード電極（１５）を取
り出し、ウエル層（１２）とＮー拡散層（１３）とを接
続してカソード電極（１６）を取り出すことによりダイ
オードを形成したものである。ウエル層（１２）とＮー
拡散層（１３）との接続は、ウエル層（１２）内の表面
に形成されたＰ+拡散層（１７）とＮー拡散層（１３）内
の表面に形成されたＮ+拡散層（１８）とをＡｌ配線等
で接続することによりなされる。
に鑑みてなされ、Ｎ型Ｓｉ基板（１１）の表面に形成さ
れたＰ型のウエル層（１２）と、該ウエル層（１２）内
の表面に形成されたＮ ー層（１３）と、該Ｎー拡散層（１
３）内の表面に形成されたＰ+拡散層（１４）とを有
し、Ｐ+拡散層（１４）からアノード電極（１５）を取
り出し、ウエル層（１２）とＮー拡散層（１３）とを接
続してカソード電極（１６）を取り出すことによりダイ
オードを形成したものである。ウエル層（１２）とＮー
拡散層（１３）との接続は、ウエル層（１２）内の表面
に形成されたＰ+拡散層（１７）とＮー拡散層（１３）内
の表面に形成されたＮ+拡散層（１８）とをＡｌ配線等
で接続することによりなされる。
【０００８】
【作用】本発明によれば、ＰＮ接合ダイオードをなすＰ
+拡散層（１４）とＮー拡散層（１３）とはいずれも電源
から独立している。この構造においてもＰ+拡散層（１
４）をエミッタとしＮー拡散層（１３）をベースとしウ
エル層（１２）をコレクタとする寄生ＰＮＰトランジス
タ（Ｔｒ１０）が形成されるが、ウエル層（１２）とＮ
ー拡散層（１３）とは接続によって同電位となっている
ので、ダイオードがオンしても寄生ＰＮＰトランジスタ
（Ｔｒ１０）がオンすることが防止されている。
+拡散層（１４）とＮー拡散層（１３）とはいずれも電源
から独立している。この構造においてもＰ+拡散層（１
４）をエミッタとしＮー拡散層（１３）をベースとしウ
エル層（１２）をコレクタとする寄生ＰＮＰトランジス
タ（Ｔｒ１０）が形成されるが、ウエル層（１２）とＮ
ー拡散層（１３）とは接続によって同電位となっている
ので、ダイオードがオンしても寄生ＰＮＰトランジスタ
（Ｔｒ１０）がオンすることが防止されている。
【０００９】これにより、このダイオードを直列に接続
することによって図２に示すようなクランプ回路を構成
することが可能となる。
することによって図２に示すようなクランプ回路を構成
することが可能となる。
【００１０】
【実施例】次に本発明の一実施例を図面を参照して説明
する。図１に示す如く、本発明の半導体装置はＮ型Ｓｉ
基板（１１）の表面に形成されたＰ型のウエル層（１
２）と、該ウエル層（１２）内の表面に形成されたＮー
拡散層（１３）と、該Ｎー拡散層（１３）内の表面に形
成されたＰ+拡散層（１４）とを有し、Ｐ+拡散層（１
４）からアノード電極（１５）を取り出し、ウエル層
（１２）とＮー拡散層（１３）とを接続してカソード電
極（１６）を取り出すことによりダイオードを形成した
ものである。ここで、ウエル層（１２）とＮー層（１
３）との接続は、ウエル層（１２）内の表面に形成され
たＰ+拡散層（１７）とＮー拡散層（１３）内の表面に形
成されたＮ+拡散層（１８）とをＡｌ配線等で接続する
ことによりなされる。なお、Ｎ型Ｓｉ基板（１１）はＣ
ＭＯＳ半導体装置を構成するために電源電圧Ｖｃｃにバ
イアスされている。一般にウエル層（１２）は、ＣＭＯ
Ｓ半導体装置では接地電圧Ｖｓｓにバイアスされるので
あるが、本発明ではダイオードが形成されるウエル層
（１２）についてはＶｓｓにバイアスされていない。
する。図１に示す如く、本発明の半導体装置はＮ型Ｓｉ
基板（１１）の表面に形成されたＰ型のウエル層（１
２）と、該ウエル層（１２）内の表面に形成されたＮー
拡散層（１３）と、該Ｎー拡散層（１３）内の表面に形
成されたＰ+拡散層（１４）とを有し、Ｐ+拡散層（１
４）からアノード電極（１５）を取り出し、ウエル層
（１２）とＮー拡散層（１３）とを接続してカソード電
極（１６）を取り出すことによりダイオードを形成した
ものである。ここで、ウエル層（１２）とＮー層（１
３）との接続は、ウエル層（１２）内の表面に形成され
たＰ+拡散層（１７）とＮー拡散層（１３）内の表面に形
成されたＮ+拡散層（１８）とをＡｌ配線等で接続する
ことによりなされる。なお、Ｎ型Ｓｉ基板（１１）はＣ
ＭＯＳ半導体装置を構成するために電源電圧Ｖｃｃにバ
イアスされている。一般にウエル層（１２）は、ＣＭＯ
Ｓ半導体装置では接地電圧Ｖｓｓにバイアスされるので
あるが、本発明ではダイオードが形成されるウエル層
（１２）についてはＶｓｓにバイアスされていない。
【００１１】本発明が従来例と異なる点は、上記の如く
ウエル層（１２）内にさらにＮー拡散層（１３）を設
け、この中にカソードとしてＰ+拡散層（１４）を形成
し、ウエル層（１２）とＮー拡散層（１３）とを同電位
に保つためにこれらを接続していることである。このよ
うにして、アノード電極（１５）とカソード電極（１
６）を電源から独立させるとともに寄生バイポーラトラ
ンジスタの影響を除いたダイオードを実現している。こ
のダイオードをＮ型Ｓｉ基板（１１）上に隣接して２個
形成し、これらを直列に接続することにより、図２に示
すクランプ回路を形成することができる。もちろん、３
個以上を直列に接続することもできる。
ウエル層（１２）内にさらにＮー拡散層（１３）を設
け、この中にカソードとしてＰ+拡散層（１４）を形成
し、ウエル層（１２）とＮー拡散層（１３）とを同電位
に保つためにこれらを接続していることである。このよ
うにして、アノード電極（１５）とカソード電極（１
６）を電源から独立させるとともに寄生バイポーラトラ
ンジスタの影響を除いたダイオードを実現している。こ
のダイオードをＮ型Ｓｉ基板（１１）上に隣接して２個
形成し、これらを直列に接続することにより、図２に示
すクランプ回路を形成することができる。もちろん、３
個以上を直列に接続することもできる。
【００１２】次に上記の半導体装置の製造方法を説明す
る。比抵抗４〜８Ω・ｃｍのＮ型Ｓｉ基板（１１）を準
備し、基板（１１）の表面にボロンイオン（11Ｂ+）を
注入量約１×１０13／ｃｍ2の条件でイオン注入し、約
１２００℃で熱拡散することにより約６μｍの拡散深さ
を有するＰ型のウエル層（１２）を形成する。次にウエ
ル層（１２）の表面にリンイオン（31Ｐ+）を注入量約
５×１０12／ｃｍ2の条件下でイオン注入し、１１００
℃で熱拡散することにより約１.２μｍの拡散深さを有
するＮー拡散層（１３）を形成する。
る。比抵抗４〜８Ω・ｃｍのＮ型Ｓｉ基板（１１）を準
備し、基板（１１）の表面にボロンイオン（11Ｂ+）を
注入量約１×１０13／ｃｍ2の条件でイオン注入し、約
１２００℃で熱拡散することにより約６μｍの拡散深さ
を有するＰ型のウエル層（１２）を形成する。次にウエ
ル層（１２）の表面にリンイオン（31Ｐ+）を注入量約
５×１０12／ｃｍ2の条件下でイオン注入し、１１００
℃で熱拡散することにより約１.２μｍの拡散深さを有
するＮー拡散層（１３）を形成する。
【００１３】次にＮー拡散層（１３）内にリンイオン（
31Ｐ+）またはヒ素イオン（75Ａｓ+)を注入量約５×１
０15／ｃｍ2の条件下で注入することにより約０.５μｍ
の拡散深さを有するＮ+拡散層（１８）を形成する。次
にウエル層（１２）の表面とＮー拡散層（１３）の表面
にボロンイオン（11Ｂ+）を注入量約１×１０15／ｃｍ2
の条件でイオン注入し約０.５μｍの拡散深さを有する
Ｐ+拡散層（１４）（１７）を形成する。次にＡｌ等に
よってアノード電極（１５）とカソード電極（１６）を
形成し、Ｐ+拡散層（１７）とＮ+拡散層（１８）とを接
続することによりダイオードを完成する。上記の製造方
法は、一般のＣＭＯＳ製造プロセスにＮー拡散層（１
３）を形成する工程を追加するだけで実現できる。
31Ｐ+）またはヒ素イオン（75Ａｓ+)を注入量約５×１
０15／ｃｍ2の条件下で注入することにより約０.５μｍ
の拡散深さを有するＮ+拡散層（１８）を形成する。次
にウエル層（１２）の表面とＮー拡散層（１３）の表面
にボロンイオン（11Ｂ+）を注入量約１×１０15／ｃｍ2
の条件でイオン注入し約０.５μｍの拡散深さを有する
Ｐ+拡散層（１４）（１７）を形成する。次にＡｌ等に
よってアノード電極（１５）とカソード電極（１６）を
形成し、Ｐ+拡散層（１７）とＮ+拡散層（１８）とを接
続することによりダイオードを完成する。上記の製造方
法は、一般のＣＭＯＳ製造プロセスにＮー拡散層（１
３）を形成する工程を追加するだけで実現できる。
【００１４】
【発明の効果】以上説明したように、ウエル層（１２）
内にＮー拡散層（１３）を設け、この中にカソードとし
てＰ+拡散層（１４）を形成し、ウエル層（１２）とＮー
拡散層（１３）とを同電位に保つためにこれらを接続し
ているので、アノード電極（１５）とカソード電極（１
６）とを電源から独立させ且つ寄生バイポーラトランジ
スタの影響を除去したダイオードを実現できる。
内にＮー拡散層（１３）を設け、この中にカソードとし
てＰ+拡散層（１４）を形成し、ウエル層（１２）とＮー
拡散層（１３）とを同電位に保つためにこれらを接続し
ているので、アノード電極（１５）とカソード電極（１
６）とを電源から独立させ且つ寄生バイポーラトランジ
スタの影響を除去したダイオードを実現できる。
【００１５】これにより、ＭＯＳ半導体装置においてダ
イオードを直列に接続したクランプ回路を提供すること
が可能となる。さらに本発明によれば、一般のＣＭＯＳ
製造プロセスにＮー拡散層（１３）を形成する工程を追
加するだけで製造できるという利点も有している。
イオードを直列に接続したクランプ回路を提供すること
が可能となる。さらに本発明によれば、一般のＣＭＯＳ
製造プロセスにＮー拡散層（１３）を形成する工程を追
加するだけで製造できるという利点も有している。
【図１】本発明の実施例に係る半導体装置を示す断面図
である。
である。
【図２】クランプ回路の例を示す回路図である。
【図３】従来例に係る半導体装置を示す第１の断面図で
ある。
ある。
【図４】従来例に係る半導体装置を示す第２の断面図で
ある。
ある。
【図５】従来例に係る半導体装置を示す第３の断面図で
ある。
ある。
Claims (1)
- 【請求項１】 一導電型の半導体基板の表面に形成され
た逆導電型のウエル層と、該ウエル層内の表面に形成さ
れた一導電型の低濃度拡散層と、該拡散層内の表面に形
成された逆導電型の高濃度拡散層とを有し、前記高濃度
拡散層からアノード電極を取り出し、前記ウエル層と前
記低濃度拡散層とを接続してカソード電極を取り出して
なるダイオードを有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29585492A JPH06151900A (ja) | 1992-11-05 | 1992-11-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29585492A JPH06151900A (ja) | 1992-11-05 | 1992-11-05 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06151900A true JPH06151900A (ja) | 1994-05-31 |
Family
ID=17826055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29585492A Pending JPH06151900A (ja) | 1992-11-05 | 1992-11-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06151900A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100534573B1 (ko) * | 2000-11-29 | 2005-12-07 | 삼성에스디아이 주식회사 | 트라이오드 정류 스위치 |
| JP2007123706A (ja) * | 2005-10-31 | 2007-05-17 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| KR100872272B1 (ko) * | 2006-04-18 | 2008-12-05 | 산요덴키가부시키가이샤 | 반도체 장치 |
| US8018001B2 (en) | 2008-04-08 | 2011-09-13 | Semiconductor Components Industries, Llc | Semiconductor device |
-
1992
- 1992-11-05 JP JP29585492A patent/JPH06151900A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100534573B1 (ko) * | 2000-11-29 | 2005-12-07 | 삼성에스디아이 주식회사 | 트라이오드 정류 스위치 |
| JP2007123706A (ja) * | 2005-10-31 | 2007-05-17 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| KR100872272B1 (ko) * | 2006-04-18 | 2008-12-05 | 산요덴키가부시키가이샤 | 반도체 장치 |
| US8018001B2 (en) | 2008-04-08 | 2011-09-13 | Semiconductor Components Industries, Llc | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002198541A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3306273B2 (ja) | 半導体集積回路とその製造方法 | |
| JP2003224253A (ja) | 光半導体集積回路装置およびその製造方法 | |
| EP0043007A2 (en) | Saturation-limited bipolar transistor circuit structure and method of making | |
| JPH06151900A (ja) | 半導体装置 | |
| EP0381139B1 (en) | Semiconductor integrated circuit and method of manufacture thereof | |
| JPH01146352A (ja) | 能動及び受動素子を絶縁ポケット内に含み、各素子とそれを含むポケットの間での破壊電圧よりも高い電圧において動作する集積構造 | |
| KR0175368B1 (ko) | 고전압 및 저전압 트랜지스터를 동시에 형성하는 반도체 제조방법 | |
| US4446611A (en) | Method of making a saturation-limited bipolar transistor device | |
| JP4139950B2 (ja) | 温度センサ | |
| JP2557984B2 (ja) | 半導体装置の入力保護回路 | |
| KR930009125B1 (ko) | 투윈 웰 씨모스의 래치-업 방지구조 | |
| JPS626659B2 (ja) | ||
| JP3057698B2 (ja) | 半導体装置 | |
| JPS6058655A (ja) | 半導体集積回路装置 | |
| JPS63249363A (ja) | 半導体装置 | |
| JPH02251174A (ja) | 半導体装置 | |
| JPS59194465A (ja) | 半導体集積回路の製造方法 | |
| JPS6223465B2 (ja) | ||
| JPH0434969A (ja) | 半導体装置 | |
| JP2648027B2 (ja) | Ｉｉｌ型半導体装置 | |
| JPS61292355A (ja) | 半導体集積回路 | |
| JPS5882562A (ja) | 半導体装置 | |
| JPH09223746A (ja) | 半導体装置 | |
| JPS6089960A (ja) | 半導体集積回路装置 |