JP4139950B2 - 温度センサ - Google Patents

温度センサ Download PDF

Info

Publication number
JP4139950B2
JP4139950B2 JP2002210545A JP2002210545A JP4139950B2 JP 4139950 B2 JP4139950 B2 JP 4139950B2 JP 2002210545 A JP2002210545 A JP 2002210545A JP 2002210545 A JP2002210545 A JP 2002210545A JP 4139950 B2 JP4139950 B2 JP 4139950B2
Authority
JP
Japan
Prior art keywords
type substrate
temperature sensor
layer
diffusion layer
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002210545A
Other languages
English (en)
Other versions
JP2004055785A (ja
Inventor
和宏 神谷
敦 渡邊
繁樹 小野寺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2002210545A priority Critical patent/JP4139950B2/ja
Publication of JP2004055785A publication Critical patent/JP2004055785A/ja
Application granted granted Critical
Publication of JP4139950B2 publication Critical patent/JP4139950B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、相補形金属酸化膜半導体(CMOS)N型基板ダイオードに関し、特に、温度センサ用CMOSN型基板ダイオードを複数個用いて構成された温度センサに関する。
【0002】
【従来の技術】
周知のように、CMOS回路とは、pMOSとnMOSのトランジスタが相補的に接続され、入力信号によってどちらか一方のトランジスタが導通状態、他方が遮断状態となり、振幅の大きな出力信号が得られる論理回路のことをいう。
【0003】
大規模集積回路(LSI)の集積度が向上するにつれて、チップ内での消費電力が増加する。このため、最も低消費電力なCMOS技術の重要性がますます高まってきている。使用するシリコン(Si)基板にはP型とN型とがある。ここでは、P型シリコン基板を単に「P型基板」と呼び、N型シリコン基板を単に「N型基板」と呼ぶことにする。
【0004】
このようなCMOS技術を利用してシリコン基板にダイオードを形成することも行われる。この場合、シリコン基板がP型基板の場合もあるし、N型基板の場合ある。以下では、CMOS技術を利用してP型基板に形成されたダイオードのことを「CMOSP型基板ダイオード」と呼び、CMOS技術を利用してN型基板に形成されたダイオードのことを「CMOSN型基板ダイオード」と呼ぶことにする。
【0005】
最初に図1を参照して、従来のCMOSP型基板ダイオード10について説明する。
【0006】
図示のCMOSP型基板ダイオード10は、主面11aを持つP型基板11と、このP型基板11内に形成されたNwell層12とを有する。このNwell層12は、P型基板11に主面11a側からリン(P)等のN型不純物をイオン注入することによって形成される。P型基板11とNwell層12との境界面およびNwell層12の表面上には、LOCOS(local oxidation of silicon)技術で環状に第1および第2の素子分離領域13−1および13−2が形成される。
【0007】
ここで、図1から明らかなように、第1の素子分離領域13−1の内径は第2の素子分離領域13−2の外径より大きく、互いに離間している。換言すれば、第2の素子分離領域13−2は第1の素子分離領域13−1に間隔を空けて囲まれている。
【0008】
尚、LOCOSとは、選択酸化(selective oxidation)とも呼ばれ、酸化させたくない部分に酸素を通さないシリコン窒化膜(Si34)パターンを形成し、これをマスクにしてシリコン基板表面の必要な部分だけを選択的に酸化させることをいう。
【0009】
次に、第1の素子分離領域13−1と第2の素子分離領域13−2との間に挟まれたNwell層12の表面近傍に、ボロン(B)等のP型不純物を拡散又はイオン注入することによって、環状のp+拡散層14が形成される。
【0010】
最後に、第2の素子分離領域13−2で囲まれたNwell層12の表面近傍に、リン(P)等のN型不純物を拡散又はイオン注入することによって、n+拡散層15が形成される。
【0011】
このような構造によれば、p+拡散層14とNwell層12とのpn接合によってダイオード10が構成される。ここで、p+拡散層14がダイオード10のアノードAとして使用され、n+拡散層15がダイオード10のカソードCとして使用される。ダイオード10のカソードCは、図1に破線で示されるように、接地される場合もあるし、接地されない場合もある。また、P型基板11は接地される。
【0012】
尚、このような構造のCMOSP型基板ダイオード10では、p+拡散層14とNwell層12とP型基板11とによって寄生pnp形バイポーラトランジスタが構成される。すなわち、この寄生pnp形バイポーラトランジスタは、p+拡散層14がエミッタとして、Nwell層12がベースとして、P型基板11がコレクタとして、それぞれ働く。寄生pnp形バイポーラトランジスタ10のコレクタは接地される。
【0013】
次に図2を参照して、従来のCMOSN型基板ダイオード20について説明する。
【0014】
図示のCMOSN型基板ダイオード20は、主面21aを持つN型基板21と、このN型基板21内に形成されたPwell層22とを有する。このPwell層22は、N型基板21に主面21a側からボロン(B)等のP型不純物をイオン注入することによって形成される。N型基板21とPwell層22との境界面およびPwell層22の表面には、LOCOS(local oxidation of silicon)技術で環状に第1および第2の素子分離領域23−1および23−2が形成される。
【0015】
ここで、図2から明らかなように、第1の素子分離領域23−1の内径は第2の素子分離領域23−2の外径より大きく、互いに離間している。換言すれば、第2の素子分離領域23−2は第1の素子分離領域23−1に間隔を空けて囲まれている。
【0016】
次に、第1の素子分離領域23−1と第2の素子分離領域23−2との間に挟まれたPwell層22の表面近傍に、リン(P)等のN型不純物を拡散又はイオン注入することによって、環状のn+拡散層24が形成される。
【0017】
最後に、第2の素子分離領域23−2で囲まれたPwell層22の表面近傍に、ボロン(B)等のP型不純物を拡散又はイオン注入することによって、p+拡散層25が形成される。
【0018】
このような構造によれば、Pwell層22とn+拡散層24とのpn接合によってダイオード20が構成される。ここで、n+拡散層24がダイオード20のカソードCとして使用され、p+拡散層25がダイオード20のアノードAとして使用される。ダイオード20のカソードCは、図2の破線で示されるように、接地される場合もあるし、接地されない場合もある。また、N型基板21は電源電圧VDDが供給される電源端子に接続される。
【0019】
尚、このような構造のCMOSN型基板ダイオード20では、n+拡散層24とPwell層22とN型基板21とによって寄生npn形バイポーラトランジスタが構成される。すなわち、この寄生npn形バイポーラトランジスタは、n+拡散層24がエミッタとして、Pwell層22がベースとして、N型基板21がコレクタとして、それぞれ働く。npn形バイポーラトランジスタのコレクタは電源端子に接続される。
【0020】
このようなダイオードは順方向に電圧をかけた場合、ある特定の順方向電圧Vfを越えると大きな順方向電流が流れる。この特定の順方向電圧Vfは温度に依存する。すなわち、ダイオードの特定の順方向電圧Vfは温度特性を持っている。例えば、1℃だけ周囲の温度が上昇すると、特定の順方向電圧Vfは2mVだけ下がる。これはダイオードの温度感度と呼ばれ、この例の場合の温度感度は−2mV/℃である。
【0021】
したがって、このような温度感度を持つダイオードを利用して温度センサを構成することができる。しかしながら、1個のダイオードの温度感度は低いので、温度感度を上げるために、温度センサでは複数個のダイオードを直列に接続したものを使用する。
【0022】
例えば、温度センサが4個のダイオードを直列に接続したもので構成されたとしよう。1個のダイオードの温度感度が−2mV/℃である場合、この温度センサの温度感度は−8mV/℃になる。ある温度で温度センサの特定の順方向電圧Vfが2Vであったとしよう。この状態から温度が上昇して、温度センサの特定の順方向電圧Vfが1.5Vになったとする。この場合、温度が62.5℃だけ上昇したことが分かる。
【0023】
次に図3を参照して、図1に示したCMOSP型基板ダイオード10を4個用いて構成した温度センサについて説明する。ここでは、4個のCMOSP型基板ダイオードを、それぞれ、第1乃至第4のCMOSP型基板ダイオード10−1、10−2、10−3、および10−4で表している。また、第1乃至第4のCMOSP型基板ダイオード10−1〜10−4は、それぞれ、第1乃至第4の寄生pnp形バイポーラトランジスタ30−1、30−2、30−3、および30−4を持っている。
【0024】
図示の温度センサは、第1乃至第4のCMOSP型基板ダイオード10−1〜10−4と、第1乃至第4の定電流源IO1、IO2、IO3、およびIO4とから構成される。
【0025】
図3に示されるように、第1乃至第4のCMOSP型基板ダイオード10−1〜10−4は直列に接続される。すなわち、第1のCMOSP型基板ダイオード10−1のアノードA(p+拡散層14)は、出力端子31に接続され、そのカソードC(n+拡散層15)は、第2のCMOSP型基板ダイオード10−2のアノードAに接続される。第2のCMOSP型基板ダイオード10−2のカソードCは、第3のCMOSP型基板ダイオード10−3のアノードAに接続される。第3のCMOSP型基板ダイオード10−3のカソードCは、第4のCMOSP型基板ダイオード10−4のアノードAに接続される。第4のCMOSP型基板ダイオード10−4のカソードCは接地される。
【0026】
また、第1乃至第4のCMOSP型基板ダイオード10−1〜10−4のアノード(p+拡散層14)は、それぞれ、第1乃至第4の定電流源IO1〜IO4を介して電源端子に接続される。
【0027】
第1乃至第4の寄生pnp形バイポーラトランジスタ30−1〜30−4のエミッタ(p+拡散層14)は、それぞれ、第1乃至第4のCMOSP型基板ダイオード10−1〜10−4のアノードAに接続され、それらのベース(Nwell層12)は、それぞれ、第1乃至第4のCMOSP型基板ダイオード10−1〜10−4のカソードCに接続され、それらのコレクタ(P型基板11)は、接地される。
【0028】
このような構成の温度センサは、第1乃至第4の寄生pnp形バイポーラトランジスタ30−1〜30−4の影響を受けない。
【0029】
次に図4を参照して、図2に示したCMOSN型基板ダイオード20を4個用いて構成した温度センサについて説明する。ここでは、4個のCMOSN型基板ダイオードを、それぞれ、第1乃至第4のCMOSN型基板ダイオード20−1、20−2、20−3、および20−4で表している。また、第1乃至第4のCMOSN型基板ダイオード20−1〜20−4は、それぞれ、第1乃至第4の寄生npn形バイポーラトランジスタ40−1、40−2、40−3、および40−4を持っている。
【0030】
図示の温度センサは、第1乃至第4のCMOSN型基板ダイオード20−1〜20−4と、第1乃至第4の定電流源IO1〜IO4とから構成される。
【0031】
図4に示されるように、第1乃至第4のCMOSN型基板ダイオード20−1〜20−4は直列に接続される。詳述すると、第1のCMOSN型基板ダイオード20−1のアノードA(p+拡散層25)は、出力端子41に接続され、そのカソードC(n+拡散層24)は、第2のCMOSN型基板ダイオード20−2のアノードAに接続される。第2のCMOSN型基板ダイオード20−2のカソードCは、第3のCMOSN型基板ダイオード20−3のアノードAに接続される。第3のCMOSN型基板ダイオード20−3のカソードCは、第4のCMOSN型基板ダイオード20−4のアノードAに接続される。第4のCMOSN型基板ダイオード20−4のカソードCは接地される。
【0032】
また、第1乃至第4のCMOSN型基板ダイオード20−1〜20−4のアノードA(p+拡散層25)は、それぞれ、第1乃至第4の定電流源IO1〜IO4を介して電源端子に接続される。
【0033】
第1乃至第4の寄生npn形バイポーラトランジスタ40−1〜40−4のエミッタ(n+拡散層24)は、それぞれ、第1乃至第4のCMOSN型基板ダイオード20−1〜20−4のカソードCに接続され、それらのベース(Pwell層22)は、それぞれ、第1乃至第4のCMOSN型基板ダイオード20−1〜20−4のアノードAに接続され、それらのコレクタ(N型基板21)は、電源端子に接続される。
【0034】
この結果、第1乃至第4の寄生npn形バイポーラトランジスタ40−1〜40−4は、図4に示されるように、ダーリントン接続されている。
【0035】
第1乃至第4の定電流源IO1〜IO4の各々が同じI1の電流を流すものであるとする。そして、第1乃至第4の寄生npn形バイポーラトランジスタ40−1〜40−4が同じ電流増幅率hFEを持っているとする。ここで、電流電流増幅率hFEは1より非常に大きい(hFE≫1)。この場合、電源端子から第4の寄生npn形バイポーラトランジスタ40−4のコレクタへ流れる電流I2は、各定電流源が流す電流I1に電流増幅率hFEを4乗したものを掛けて得られる値にほぼ等しい(I2≒hFE 4×I1)。
【0036】
すなわち、電源端子から接地端子GNDに向かって電流I1をhFE 4倍だけ増幅した電流I2が流れてしまう。よって、低消費電流の集積回路(IC)にとって、図2に示すようなCMOSN型基板ダイオード20は望ましくない。
【0037】
【発明が解決しようとする課題】
上述したように、従来のCMOSN型基板ダイオード20(図2)を複数個直列に接続して構成された温度センサ(図4)では、電源端子から接地端子へ増幅された電流が流れてしまうので、低消費電流のICとしては望ましくないという問題がある。
【0038】
したがって、本発明の課題は、低消費電流の温度センサ用CMOSN型基板ダイオードを複数個直列に接続して構成された温度センサを提供することにある。
【0039】
本発明の他の課題は、寄生トランジスタの影響を受けない温度センサ用CMOSN型基板ダイオードを複数個直列に接続して構成された温度センサを提供することにある。
【0040】
【課題を解決するための手段】
本発明の第1の態様によれば、N型基板(51)と、このN型基板内に形成されたPwell層(52)と、このPwell層内に形成されたN型高濃度層(53)と、このN型高濃度層の表面近傍に形成されたp+拡散層(57)とを有し、 + 拡散層(57)とN型高濃度層(53)とP well 層(52)とによって寄生pnp形バイポーラトランジスタ(60;60A)が構成され、+拡散層(57)とN型高濃度層(53)との間のpn接合によってダイオード(5050A)を構成するようにしたことを特徴とする温度センサ用CMOSN型基板ダイオードが得られる。
【0041】
本発明の第2の態様による温度センサ用CMOSN型基板ダイオードでは、p+拡散層(57)を環状に囲むようにN型高濃度層の表面近傍に形成されたn+拡散層(56)を更に有し、p+拡散層がアノード(A)として用いられ、n+拡散層がカソード(C)として用いられ、p+拡散層とn+拡散層との間がN型高濃度層の表面上に形成された素子分離領域(54−3)によって絶縁されていることを特徴とする。
【0042】
本発明の第3の態様による温度センサ用CMOSN型基板ダイオードでは、Pwell層の表面近傍に形成された付加的p+拡散層(55)を更に有し、この付加的p+拡散層とn+拡散層との間がN型高濃度層とPwell層との境界面に形成された付加的素子分離領域(54−2)によって絶縁されていることを特徴とする。
【0043】
本発明の第4の態様による温度センサ用CMOSN型基板ダイオードによれば、N型高濃度層がディープN層であって良い。
【0044】
本発明の第5の態様による温度センサ用CMOSN型基板ダイオードによれば、N型高濃度層がPチャネルストッパーであって良い。
【0045】
本発明の第6の態様による温度センサ用CMOSN型基板ダイオード(50)では、付加的p+拡散層(55)が接地されていることを特徴とする。
【0046】
本発明の第7の態様による温度センサ用CMOSN型基板ダイオード(50A)では、付加的p+拡散層(55)とn+拡散層(56)とが電気的に接続されていることを特徴とする。
【0047】
本発明の第1の態様による温度センサは、上記第6の態様による温度センサ用CMOSN型基板ダイオード(50)を複数個用いて構成された温度センサであって、複数の温度センサ用CMOSN型基板ダイオード(50−1〜50−4)が直列に接続されており、初段の温度センサ用CMOSN型基板ダイオード(50−1)のアノード(A)に出力端子(61)が接続され、最終段の温度センサ用CMOSN型基板ダイオード(50−4)のカソード(C)が接地され、複数個の温度センサ用CMOSN型基板ダイオードのアノードはそれぞれ対応する定電流源(IO1〜IO4)を介して電源端子(VDD)に接続されていることを特徴とする。
【0048】
本発明の第2の態様による温度センサは、上記第7の態様による温度センサ用CMOSN型基板ダイオード(50A)を複数個用いて構成された温度センサであって、複数の温度センサ用CMOSN型基板ダイオード(50A−1〜50A−4)が直列に接続されており、初段の温度センサ用CMOSN型基板ダイオード(50A−1)のアノード(A)に出力端子(61A)が接続され、最終段の温度センサ用CMOSN型基板ダイオード(50A−4)のカソード(C)が接地され、初段の温度センサ用CMOSN型基板ダイオード(50A−1)のアノード(A)のみが定電流源(IO)を介して電源端子(VDD)に接続されていることを特徴とする。
【0049】
上記括弧内の符号は、本発明の理解を容易にするために付したものであり、一例にすぎず、これらに限定されないのは勿論である。
【0050】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
【0051】
図5を参照して、本発明の第1の実施の形態に係る温度センサ用CMOSN型基板ダイオード50について説明する。
【0052】
図示の温度センサ用CMOSN型基板ダイオード50は、主面51aを持つN型基板51と、このN型基板51内に形成されたPwell層52と、このPwell層52内に形成されたN型高濃度層53とを有する。Pwell層52は、N型基板51に主面51a側からボロン(B)等のP型不純物をイオン注入することによって形成される。N型高濃度層53は、Pwell層52に主面51a側からリン(P)等のN型不純物をイオン注入することによって形成される。
【0053】
ここで、N型高濃度層53は、ディープN(DN)層或いはPチャネルストッパーから構成されて良い。DN層とPチャネルストッパーとは、添加不純物の濃度が相違するだけで、深さと添加不純物の種類は同じである。例えば、DN層の添加不純物の注入量は1×1015cm-2であるのに対し、Pチャネルストッパーの添加不純物の注入量は3×1013cm-2である。DN層は、ラッチアップ対策のために基板のインピーダンスを下げるために用いられる。ここで、「ラッチアップ現象」とは、CMOSに代表される寄生pnpn接合(寄生サイリスタ構造)を有する素子において、入力端子に電源雑音などの過電圧が印加されると、電源端子から接地端子に向かって大電流(1A以上)が流れる現象のことをいう。これに対して、Pチャネルストッパーは、隣り合う素子でチャネルが形成されないようにするために用いられる。すなわち、隣り合う素子間に高濃度のn層を入れることで、隣り合う素子が導通するのを防止する。
【0054】
N型基板51とPwell層52との境界面、Pwell層52とN型高濃度層53との境界面、およびN型高濃度層53の表面には、LOCOS(local oxidation of silicon)技術で、それぞれ、環状に第1、第2、および第3の素子分離領域54−1、54−2、および54−3が形成される。
【0055】
ここで、図5から明らかなように、第1の素子分離領域54−1の内径は第2の素子分離領域54−2の外径より大きく互いに離間しており、また、第2の素子分離領域54−2の内径は第3の素子分離領域54−3の外径より大きく互いに離間している。換言すれば、第3の素子分離領域54−3は第2の素子分離領域54−2に間隔を空けて囲まれており、第2の素子分離領域54−2は第1の素子分離領域54−1に間隔を空けて囲まれている。
【0056】
次に、第1の素子分離領域54−1と第2の素子分離領域54−2との間に挟まれたPwell層52の表面近傍に、ボロン(B)等のP型不純物を拡散又はイオン注入することによって、環状の第1のp+拡散層55が形成される。
【0057】
引続いて、第2の素子分離領域54−1と第3の素子分離領域54−3との間に挟まれたN型高濃度層53の表面近傍に、リン(P)等のN型不純物を拡散又はイオン注入することによって、環状のn+拡散層56が形成される。
【0058】
最後に、第3の素子分離領域54−3で囲まれたN型高濃度層53の表面近傍に、ボロン(B)等のP型不純物を拡散又はイオン注入することによって、第2のp+拡散層57が形成される。
【0059】
このような構造によれば、第2のp+拡散層57とN型高濃度層53とのpn接合によってダイオード50が構成される。ここで、n+拡散層56がダイオード50のカソードCとして使用され、第2のp+拡散層57がダイオード50のアノードAとして使用される。また、N型基板51は電源電圧VDDが供給される電源端子に接続される。
【0060】
尚、このような構造の温度センサ用CMOSN型基板ダイオード50では、第2のp+拡散層57とN型高濃度層53とPwell層52とによって寄生pnp形バイポーラトランジスタ60が構成される。すなわち、この寄生pnp形バイポーラトランジスタ60は、第2のp+拡散層57がエミッタとして、N型高濃度層53がベースとして、Pwell層52がコレクタとして、それぞれ働く。寄生pnp形バイポーラトランジスタ60のコレクタ(Pwell層52)は、第1のp+拡散層55を介して接地される。
【0061】
次に図6を参照して、図5に示した温度センサ用CMOSN型基板ダイオード50を4個用いて構成した温度センサについて説明する。ここでは、4個のCMOSN型基板ダイオードを、それぞれ、第1乃至第4のCMOSN型基板ダイオード50−1、50−2、50−3、および50−4で表している。また、第1乃至第4のCMOSN型基板ダイオード50−1〜50−4は、それぞれ、第1乃至第4の寄生pnp形バイポーラトランジスタ60−1、60−2、60−3、および60−4を持っている。第1のCMOSN型基板ダイオード50−1は初段のCMOSN型基板ダイオードと呼ばれ、第4のCMOSN型基板ダイオード50−4は最終段のCMOSN型基板ダイオードと呼ばれる。
【0062】
図示の温度センサは、第1乃至第4のCMOSN型基板ダイオード50−1〜50−4と、第1乃至第4の定電流源IO1、IO2、IO3、およびIO4とから構成される。すなわち、図6に示された温度センサは、図3に示されたものと実質的に同一の構造を有する。
【0063】
図6に示されるように、第1乃至第4のCMOSN型基板ダイオード50−1〜50−4は直列に接続される。詳述すると、第1のCMOSN型基板ダイオード50−1のアノードA(第2のp+拡散層57)は、出力端子61に接続され、そのカソードC(n+拡散層56)は、第2のCMOSN型基板ダイオード50−2のアノードAに接続される。第2のCMOSN型基板ダイオード50−2のカソードCは、第3のCMOSN型基板ダイオード50−3のアノードAに接続される。第3のCMOSN型基板ダイオード50−3のカソードCは、第4のCMOSN型基板ダイオード50−4のアノードAに接続される。第4のCMOSN型基板ダイオード50−4のカソードCは接地される。
【0064】
また、第1乃至第4のCMOSP型基板ダイオード10−1〜10−4のアノードA(第2のp+拡散層57)は、それぞれ、第1乃至第4の定電流源IO1〜IO4を介して電源端子に接続される。
【0065】
第1乃至第4の寄生pnp形バイポーラトランジスタ60−1〜60−4のエミッタ(第2のp+拡散層57)は、それぞれ、第1乃至第4のCMOSN型基板ダイオード50−1〜50−4のアノードAに接続され、それらのベース(N型高濃度層53)は、それぞれ、第1乃至第4のCMOSN型基板ダイオード50−1〜50−4のカソードCに接続され、それらのコレクタ(Pwell層52)は、接地される。
【0066】
このような構成の温度センサは、図3に示した温度センサと同様の構造を持つので、第1乃至第4の寄生pnp形バイポーラトランジスタ60−1〜60−4の影響を受けない。
【0067】
図7を参照すると、本発明の第2の実施の形態に係る温度センサ用CMOSN型基板ダイオード50Aは、ダイオードのカソードC(n+拡散層56)と寄生pnp形バイポーラトランジスタ60Aのコレクタ(第1のp+拡散層55)とが電気的に接続されている点を除いて、図5に示された温度センサ用CMOSN型基板ダイオード50と同様の構成を有する。換言すれば、温度センサ用CMOSN型基板ダイオード50Aにおける、寄生pnp形バイポーラトランジスタのベース(N型高濃度層53)とコレクタ(Pwell層52)とが電気的に接続されている。
【0068】
尚、温度センサ用CMOSN型基板ダイオード50AのカソードCは、図7の破線で示されるように、接地される場合もあるし、接地されない場合もある。
【0069】
次に図8を参照して、図7に示した温度センサ用CMOSN型基板ダイオード50Aを4個用いて構成した温度センサについて説明する。ここでは、4個のCMOSN型基板ダイオードを、それぞれ、第1乃至第4のCMOSN型基板ダイオード50A−1、50A−2、50A−3、および50A−4で表している。また、第1乃至第4のCMOSN型基板ダイオード50A−1〜50A−4は、それぞれ、第1乃至第4の寄生pnp形バイポーラトランジスタ60A−1、60A−2、60A−3、および60A−4を持っている。第1のCMOSN型基板ダイオード50A−1は初段のCMOSN型基板ダイオードと呼ばれ、第4のCMOSN型基板ダイオード50A−4は最終段のCMOSN型基板ダイオードと呼ばれる。
【0070】
図示の温度センサは、第1乃至第4のCMOSN型基板ダイオード50−1〜50−4と、一個の定電流源IOとから構成される。すなわち、図6に図示した温度センサと比較して、定電流源を4個から1個に削減することができる。
【0071】
図8に示されるように、第1乃至第4のCMOSN型基板ダイオード50A−1〜50A−4は直列に接続される。詳述すると、第1のCMOSN型基板ダイオード50A−1のアノードA(第2のp+拡散層57)は、出力端子61Aに接続され、そのカソードC(n+拡散層56)は、第2のCMOSN型基板ダイオード50A−2のアノードAに接続される。第2のCMOSN型基板ダイオード50A−2のカソードCは、第3のCMOSN型基板ダイオード50A−3のアノードAに接続される。第3のCMOSN型基板ダイオード50A−3のカソードCは、第4のCMOSN型基板ダイオード50A−4のアノードAに接続される。第4のCMOSN型基板ダイオード50A−4のカソードCは接地される。
【0072】
また、第1のCMOSN型基板ダイオード50A−1のアノードA(第2のp+拡散層57)のみが定電流源IOを介して電源端子に接続される。
【0073】
第1乃至第4の寄生pnp形バイポーラトランジスタ60A−1〜60A−4のエミッタ(第2のp+拡散層57)は、それぞれ、第1乃至第4のCMOSN型基板ダイオード50A−1〜50A−4のアノードAに接続され、それらのベース(N型高濃度層53)とコレクタ(Pwell層52)は、それぞれ、第1乃至第4のCMOSN型基板ダイオード50A−1〜50A−4のカソードCに接続される。
【0074】
このような構成の温度センサも、第1乃至第4の寄生pnp形バイポーラトランジスタ60A−1〜60A−4の影響を受けない。また、第1乃至第3の寄生pnp形バイポーラトランジスタ60A−1〜60A−3のコレクタが、それぞれ、第2乃至第4の寄生pnp形バイポーラトランジスタ60A−2〜60A−4のエミッタに接続され、第4の寄生pnp形バイポーラトランジスタ60A−4のコレクタのみが接地されるように構成しているので、定電流源が1つだけあれば良いという利点もある。
【0075】
以上、本発明について実施の形態によって例を挙げて説明してきたが、本発明は上述した実施の形態に限定しないのは勿論である。
【0076】
【発明の効果】
以上の説明から明らかなように、本発明では、寄生トランジスタの影響を無くして、N型基板でも低消費電流の温度センサを作ることができるという利点がある。
【図面の簡単な説明】
【図1】従来のCMOSP型基板ダイオードの構成を示す断面図である。
【図2】従来のCMOSN型基板ダイオードの構成を示す断面図である。
【図3】図1に示したCMOSP型基板ダイオードを4個用いて構成した温度センサを示す回路図である。
【図4】図2に示したCMOSN型基板ダイオードを4個用いて構成した温度センサを示す回路図である。
【図5】本発明の第1の実施の形態に係る温度センサ用CMOSN型基板ダイオードの構成を示す断面図である。
【図6】図5に示した温度センサ用CMOSN型基板ダイオードを4個用いて構成した温度センサを示す回路図である。
【図7】本発明の第2の実施の形態に係る温度センサ用CMOSN型基板ダイオードの構成を示す断面図である。
【図8】図7に示した温度センサ用CMOSN型基板ダイオードを4個用いて構成した温度センサを示す回路図である。
【符号の説明】
50,50−1〜50−4 CMOSN型基板ダイオード
50A,50A−1〜50A−4 CMOSN型基板ダイオード
51 N型基板
51a 主面
52 Pwell層
53 N型高濃度層
54−1、54−2、54−3 素子分離領域
55 p+拡散層
56 n+拡散層
57 p+拡散層
60,60−1〜60−4 寄生pnp形バイポーラトランジスタ
60A,60A−1〜60A−4 寄生pnp形バイポーラトランジスタ
IO,IO1〜IO4 定電流源
A アノード
C カソード

Claims (1)

  1. 温度センサ用CMOSN型基板ダイオードを複数個用いて構成された温度センサであって、
    前記温度センサ用CMOSN型基板ダイオードは、
    N型基板と、
    該N型基板内に形成されたP well 層と、
    該P well 層内に形成されたN型高濃度層と、
    該N型高濃度層の表面近傍に形成されたp + 拡散層とを有し、
    前記p + 拡散層と前記N型高濃度層と前記P well 層とによって寄生pnp形バイポーラトランジスタが構成され、
    前記p + 拡散層と前記N型高濃度層との間のpn接合によってダイオードを構成するようにし、
    前記温度センサ用CMOSN型基板ダイオードは、前記p + 拡散層を環状に囲むように前記N型高濃度層表面近傍に形成されたn + 拡散層を更に有し、前記p + 拡散層がアノードとして用いられ、前記n + 拡散層がカソードとして用いられ、前記p + 拡散層と前記n + 拡散層との間が前記N型高濃度層の表面上に形成された素子分離領域によって絶縁されており、
    前記温度センサ用CMOSN型基板ダイオードは、前記P well 層の表面近傍に形成された付加的p + 拡散層を更に有し、該付加的p + 拡散層と前記n + 拡散層との間が前記N型高濃度層と前記P well 層との境界面に形成された付加的素子分離領域によって絶縁されており、前記付加的p + 拡散層と前記n + 拡散層とが電気的に接続されており、
    前記温度センサは、
    複数の前記温度センサ用CMOSN型基板ダイオードが直列に接続されており、
    初段の温度センサ用CMOSN型基板ダイオードのアノードに出力端子が接続され、
    最終段の温度センサ用CMOSN型基板ダイオードのカソードが接地され、
    前記初段の温度センサ用CMOSN型基板ダイオードのアノードのみが定電流源を介して電源端子に接続されている、ことを特徴とする温度センサ。
JP2002210545A 2002-07-19 2002-07-19 温度センサ Expired - Fee Related JP4139950B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002210545A JP4139950B2 (ja) 2002-07-19 2002-07-19 温度センサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002210545A JP4139950B2 (ja) 2002-07-19 2002-07-19 温度センサ

Publications (2)

Publication Number Publication Date
JP2004055785A JP2004055785A (ja) 2004-02-19
JP4139950B2 true JP4139950B2 (ja) 2008-08-27

Family

ID=31934015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002210545A Expired - Fee Related JP4139950B2 (ja) 2002-07-19 2002-07-19 温度センサ

Country Status (1)

Country Link
JP (1) JP4139950B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4994853B2 (ja) * 2007-01-16 2012-08-08 シャープ株式会社 温度センサを組み込んだ電力制御装置及びその製造方法
JP2009289791A (ja) * 2008-05-27 2009-12-10 Nec Electronics Corp 半導体装置
JP2012251917A (ja) * 2011-06-06 2012-12-20 Mitsumi Electric Co Ltd 温度検出回路
CN113035949A (zh) * 2019-12-25 2021-06-25 株洲中车时代半导体有限公司 Igbt芯片

Also Published As

Publication number Publication date
JP2004055785A (ja) 2004-02-19

Similar Documents

Publication Publication Date Title
US4825275A (en) Integrated bipolar-CMOS circuit isolation for providing different backgate and substrate bias
US7696580B2 (en) Diode and applications thereof
US5376816A (en) Bi-cmos integrated circuit device having buried region use in common for bipolar and mos transistors
US4646124A (en) Level shifting BIMOS integrated circuit
US5087579A (en) Method for fabricating an integrated bipolar-CMOS circuit isolation for providing different backgate and substrate bias
US4912054A (en) Integrated bipolar-CMOS circuit isolation process for providing different backgate and substrate bias
US5708287A (en) Power semiconductor device having an active layer
US5060044A (en) Integrated bipolar-CMOS circuit isolation for providing different backgate and substrate bias
JP4139950B2 (ja) 温度センサ
EP0424926A2 (en) Bi-CMOS integrated circuit
US4348600A (en) Controlled current source for I2 L to analog interfaces
JP2661318B2 (ja) 半導体装置
JP2004207702A (ja) パワートランジスタおよびそれを用いた半導体集積回路
JPS5944782B2 (ja) 半導体集積回路
JPH0653415A (ja) 集積回路
JP4025474B2 (ja) 半導体増幅回路
US20230275082A1 (en) Ultra-low leakage diodes used for low input bias current
JPH06151900A (ja) 半導体装置
JP2584500B2 (ja) Bi−cmos半導体装置
JP2726454B2 (ja) Bi−CMOS型半導体メモリ装置
KR100188106B1 (ko) 집적 주입 논리
JPS63177549A (ja) 半導体注入集積論理回路
JPH0614496Y2 (ja) 電流ミラ−回路
JPH069505Y2 (ja) パルス発生回路装置
JPH0677314A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080514

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080527

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4139950

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150620

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees