JP2002233135A - 周波数変調型負電圧発生装置 - Google Patents
周波数変調型負電圧発生装置Info
- Publication number
- JP2002233135A JP2002233135A JP2001371155A JP2001371155A JP2002233135A JP 2002233135 A JP2002233135 A JP 2002233135A JP 2001371155 A JP2001371155 A JP 2001371155A JP 2001371155 A JP2001371155 A JP 2001371155A JP 2002233135 A JP2002233135 A JP 2002233135A
- Authority
- JP
- Japan
- Prior art keywords
- negative voltage
- voltage generator
- frequency
- modulation type
- charge pump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/071—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate a negative voltage output from a positive voltage source
Abstract
(57)【要約】
【課題】 新しい周波数適応の負電圧発生装置を提供す
る。 【解決手段】 集積回路用の負電圧発生装置は、出力端
子の電流負荷に応答するチャージポンプ１０を備えてい
る。チャージポンプ１０は、チャージポンプ１０の出力
ノードを基準電位と比較する制御装置２０に接続されて
いる。制御装置２０は、周波数可変発振器３０にアナロ
グ出力信号を供給し、発振器３０はチャージポンプ１０
の制御信号を供給する。電流負荷が変更しても、制御装
置２０が出力を変化させることで発振器３０の周波数を
適切なものにして、対応している。
る。 【解決手段】 集積回路用の負電圧発生装置は、出力端
子の電流負荷に応答するチャージポンプ１０を備えてい
る。チャージポンプ１０は、チャージポンプ１０の出力
ノードを基準電位と比較する制御装置２０に接続されて
いる。制御装置２０は、周波数可変発振器３０にアナロ
グ出力信号を供給し、発振器３０はチャージポンプ１０
の制御信号を供給する。電流負荷が変更しても、制御装
置２０が出力を変化させることで発振器３０の周波数を
適切なものにして、対応している。
Description
【０００１】
【発明の属する技術分野】本発明は電子回路に関し、特
に、そのような回路に供給される電力の消費をもっと能
率的にすると共に、そのような回路の設計をもっと容易
にする技術に関する。
に、そのような回路に供給される電力の消費をもっと能
率的にすると共に、そのような回路の設計をもっと容易
にする技術に関する。
【０００２】
【従来の技術】低電圧の高速デジタルＣＭＯＳ集積回路
は、低いしきい電圧を使って低電源を利用した高いドレ
イン電流を供給する。ＣＭＯＳトランジスタは、サブス
レッショルド電流として一般的に知られているリーク電
流を有するから、オフ状態の時でさえもこの低しきい値
ＣＭＯＳトランジスタの使用は不都合な結果をもたら
す。単一のインバータに対して、サブスレッショルド電
流量は本質的に取るに足らない。しかしながら、数百万
個のトランジスタを備えた現代の集積回路では、このよ
うな効果は考慮されなければならない。なぜならば、全
てのチップを通過する全リーク電流が重要になることが
あるからである。この効果が無視されたならば、そのよ
うな集積回路の全サブスレッショルド電流がかなりの電
力量を消費し、より短い電池寿命又は過剰熱、又はその
両方に至る。
は、低いしきい電圧を使って低電源を利用した高いドレ
イン電流を供給する。ＣＭＯＳトランジスタは、サブス
レッショルド電流として一般的に知られているリーク電
流を有するから、オフ状態の時でさえもこの低しきい値
ＣＭＯＳトランジスタの使用は不都合な結果をもたら
す。単一のインバータに対して、サブスレッショルド電
流量は本質的に取るに足らない。しかしながら、数百万
個のトランジスタを備えた現代の集積回路では、このよ
うな効果は考慮されなければならない。なぜならば、全
てのチップを通過する全リーク電流が重要になることが
あるからである。この効果が無視されたならば、そのよ
うな集積回路の全サブスレッショルド電流がかなりの電
力量を消費し、より短い電池寿命又は過剰熱、又はその
両方に至る。
【０００３】集積回路上に形成されたトランジスタのサ
ブスレッショルド電流は、適切な逆バイアス電圧を、即
ち、トランジスタの基板電圧として印加された電位を使
うことによって、減少され得る。逆バイアス電圧を印加
することによって、しきい値電圧が（基板効果として知
られるように）増大し、それによりサブスレッショルド
電流が減少する。この効果がトランジスタの速度を下げ
るかもしれないので、回路が通常動作モードにない時
に、電圧が印加されることが好ましい。通常動作モード
は、この明細書中では、「アクティブモード」と言われ
ている。その代わりに、「待機モード」の間に、即ち回
路が非アクティブである時の動作モードの間に、逆バイ
アス電位が通常印加される。なぜならば、例えば、それ
が、キーボード、マイクロプロセッサ、又は何らかの他
のイベントからの命令を待っているからである。アクテ
ィブモードの間に高速動作と低電力消費とを達成するた
めに、ＮＭＯＳの基板がアースに繋げられ、そして一
方、ＰＭＯＳの基板が内部電源に、典型的にはＶDDに繋
げられるように、基板電圧が制御される。待機モードの
間に、ＮＭＯＳトランジスタは負の電圧ＶBBに接続さ
れ、そして一方、ＰＭＯＳトランジスタはＶDDより高い
正の電圧ＶDDQ に接続される。ＶDDQ がＩ／Ｏ回路系用
の電源として外部に設けられるので、負電圧発生装置を
内部に使った負の電圧ＶBBを発生させることが必要であ
る。
ブスレッショルド電流は、適切な逆バイアス電圧を、即
ち、トランジスタの基板電圧として印加された電位を使
うことによって、減少され得る。逆バイアス電圧を印加
することによって、しきい値電圧が（基板効果として知
られるように）増大し、それによりサブスレッショルド
電流が減少する。この効果がトランジスタの速度を下げ
るかもしれないので、回路が通常動作モードにない時
に、電圧が印加されることが好ましい。通常動作モード
は、この明細書中では、「アクティブモード」と言われ
ている。その代わりに、「待機モード」の間に、即ち回
路が非アクティブである時の動作モードの間に、逆バイ
アス電位が通常印加される。なぜならば、例えば、それ
が、キーボード、マイクロプロセッサ、又は何らかの他
のイベントからの命令を待っているからである。アクテ
ィブモードの間に高速動作と低電力消費とを達成するた
めに、ＮＭＯＳの基板がアースに繋げられ、そして一
方、ＰＭＯＳの基板が内部電源に、典型的にはＶDDに繋
げられるように、基板電圧が制御される。待機モードの
間に、ＮＭＯＳトランジスタは負の電圧ＶBBに接続さ
れ、そして一方、ＰＭＯＳトランジスタはＶDDより高い
正の電圧ＶDDQ に接続される。ＶDDQ がＩ／Ｏ回路系用
の電源として外部に設けられるので、負電圧発生装置を
内部に使った負の電圧ＶBBを発生させることが必要であ
る。
【０００４】
【発明が解決しようとする課題】図１は、一定周波数発
振器を使った従来の負電圧発生装置の概念的なブロック
図である。電位Ｖout は、待機モード中のＮＭＯＳトラ
ンジスタ用に使用された電圧である。
振器を使った従来の負電圧発生装置の概念的なブロック
図である。電位Ｖout は、待機モード中のＮＭＯＳトラ
ンジスタ用に使用された電圧である。
【０００５】図１の回路は次のように作動する。比較器
は電位Ｖout を電位Ｖref′と比較する。対象電圧であ
る電位Ｖout がＶref より高いならば、比較器は、発振
器を動作させる信号Ｖcontを供給する。発振器は、予め
設定された周波数ｆosc で振動を始め、そして、一定周
波数を備えた矩形状パルスを発生させる。これにより、
チャージポンプが電位Ｖout より低い方へポンピング作
用を始めさせられる。Ｖout がＶref に達すると、電流
負荷が増大するまで比較器が発振器の動作を停め、電位
Ｖout を再び電位Ｖref より高くさせる。
は電位Ｖout を電位Ｖref′と比較する。対象電圧であ
る電位Ｖout がＶref より高いならば、比較器は、発振
器を動作させる信号Ｖcontを供給する。発振器は、予め
設定された周波数ｆosc で振動を始め、そして、一定周
波数を備えた矩形状パルスを発生させる。これにより、
チャージポンプが電位Ｖout より低い方へポンピング作
用を始めさせられる。Ｖout がＶref に達すると、電流
負荷が増大するまで比較器が発振器の動作を停め、電位
Ｖout を再び電位Ｖref より高くさせる。
【０００６】図２はこのような信号を例示し、各ノード
での波形を示している。振動周波数ｆosc が高い（図２
（ｂ）を参照）ならば、パルスＶcontのオン／オフ期間
はより短くなる。他方、振動周波数が低い（図２（ａ）
を参照）ならば、オン／オフ期間はより長くなる。この
種の発生装置では、周波数ｆosc は、製造時又はその後
に決定される。この周波数が電圧発生装置の性能を決定
する。その性能は、そのポンプダウン速度、Ｖout 出力
のリプルの大きさ、その最大負荷対応能力などを含んで
いる。
での波形を示している。振動周波数ｆosc が高い（図２
（ｂ）を参照）ならば、パルスＶcontのオン／オフ期間
はより短くなる。他方、振動周波数が低い（図２（ａ）
を参照）ならば、オン／オフ期間はより長くなる。この
種の発生装置では、周波数ｆosc は、製造時又はその後
に決定される。この周波数が電圧発生装置の性能を決定
する。その性能は、そのポンプダウン速度、Ｖout 出力
のリプルの大きさ、その最大負荷対応能力などを含んで
いる。
【０００７】図３は、図１の回路における二つの不都合
点を示している。ｆosc が非常に低く、且つ、負荷が大
きい（図３（ａ）を参照）ならば、電位Ｖout は決して
電位Ｖref に達しない。ｆosc が高く、且つ、発生装置
が非常にゆっくり応答するならば、電位Ｖout は幅広く
変動し、出力信号内に望まない大きなリプルを作り出
す。それ故に、適切な動作周波数を決定し、製造技術の
変化の幅広い範囲に渡ってそれを維持することがとても
重要である。もちろん、これは、容易に行えず、そし
て、後継製品を設計した時に、回路系の周波数調整を必
要とする。もしそうでなければ、一定の設計を維持する
ことが望まれる。
点を示している。ｆosc が非常に低く、且つ、負荷が大
きい（図３（ａ）を参照）ならば、電位Ｖout は決して
電位Ｖref に達しない。ｆosc が高く、且つ、発生装置
が非常にゆっくり応答するならば、電位Ｖout は幅広く
変動し、出力信号内に望まない大きなリプルを作り出
す。それ故に、適切な動作周波数を決定し、製造技術の
変化の幅広い範囲に渡ってそれを維持することがとても
重要である。もちろん、これは、容易に行えず、そし
て、後継製品を設計した時に、回路系の周波数調整を必
要とする。もしそうでなければ、一定の設計を維持する
ことが望まれる。
【０００８】この発明は、新しい周波数適応の負電圧発
生装置を提供する。負電圧発生装置は、一定の振動周波
数よりもむしろ電圧制御発振器を使用する。これによ
り、新しい周波数適応の負電圧発生装置の動作周波数が
変化可能となり、そして負荷条件によって決定可能とな
る。回路の本質的な利益は、製造プロセスに依存しな
い。それは、出力負荷の幅広い範囲を扱い、そして迅速
にポンプダウンする。
生装置を提供する。負電圧発生装置は、一定の振動周波
数よりもむしろ電圧制御発振器を使用する。これによ
り、新しい周波数適応の負電圧発生装置の動作周波数が
変化可能となり、そして負荷条件によって決定可能とな
る。回路の本質的な利益は、製造プロセスに依存しな
い。それは、出力負荷の幅広い範囲を扱い、そして迅速
にポンプダウンする。
【０００９】
【課題を解決するための手段】好適な態様では、本発明
による負電圧発生装置は、電流負荷を有する出力ノード
に負電位を供給するように接続されたチャージポンプを
含んでいる。チャージポンプは、自己に与えられる出力
信号に基づいて変更する負電位を生み出す。制御装置回
路は出力ノードに接続され、そして制御信号を生み出す
ために基準電位を受け入れるように接続もされ、基準電
位と出力ノードの電位との比較に応答する。制御装置
は、変更自在な振動周波数を制御するように接続され、
そして応答でチャージポンプに入力信号を供給する。こ
のような装置により、ポンプの能力が負荷に依存して変
更可能となる。
による負電圧発生装置は、電流負荷を有する出力ノード
に負電位を供給するように接続されたチャージポンプを
含んでいる。チャージポンプは、自己に与えられる出力
信号に基づいて変更する負電位を生み出す。制御装置回
路は出力ノードに接続され、そして制御信号を生み出す
ために基準電位を受け入れるように接続もされ、基準電
位と出力ノードの電位との比較に応答する。制御装置
は、変更自在な振動周波数を制御するように接続され、
そして応答でチャージポンプに入力信号を供給する。こ
のような装置により、ポンプの能力が負荷に依存して変
更可能となる。
【００１０】
【発明の実施の形態】図４は、この発明による負電圧発
生装置の好適な実施の形態のブロック図である。図４で
示されるように、チャージポンプ１０がノード１５に負
出力電圧Ｖou t を供給する。ノード１５は、負電圧発生
装置が製造された集積回路の他の回路部に結合されてい
る。この集積回路は、負電圧発生装置とノード１５とに
繋がっている電流負荷を含んでいる。
生装置の好適な実施の形態のブロック図である。図４で
示されるように、チャージポンプ１０がノード１５に負
出力電圧Ｖou t を供給する。ノード１５は、負電圧発生
装置が製造された集積回路の他の回路部に結合されてい
る。この集積回路は、負電圧発生装置とノード１５とに
繋がっている電流負荷を含んでいる。
【００１１】ノード１５は電位Ｖref′と一緒に制御装
置２０にも接続されている。制御装置２０はＶout とＶ
ref′とを比較し、応答で制御信号Ｖcontを生成する。
Ｖcon tは、発振器３０の周波数を制御するアナログ信号
である。つまり、制御装置２０からのアナログ信号が変
化する。それが変化すると、発振器３０によって供給さ
れる周波数は対応して変化する。続いて、発振器３０か
らの変更自在な出力周波数Ｖosc は、チャージポンプ１
０を制御するために供給される。
置２０にも接続されている。制御装置２０はＶout とＶ
ref′とを比較し、応答で制御信号Ｖcontを生成する。
Ｖcon tは、発振器３０の周波数を制御するアナログ信号
である。つまり、制御装置２０からのアナログ信号が変
化する。それが変化すると、発振器３０によって供給さ
れる周波数は対応して変化する。続いて、発振器３０か
らの変更自在な出力周波数Ｖosc は、チャージポンプ１
０を制御するために供給される。
【００１２】上述された従来の一定周波数の電圧発生装
置と異なって、好適な実施の形態（図４）の発生装置は
電圧制御発振器（ＶＣＯ）を利用している。制御装置２
０がＶoutをＶref′と比較した時に、もし電位Ｖout が
Ｖref より高いと仮定したならば、制御装置は制御信号
Ｖcontの大きさを増大させる。これにより、発振器３０
の発振周波数を増大させる。チャージポンプ１０のポン
プ能力は順に増大し、こうして電位Ｖout が減少する。
（Ｖout は負電圧である。）電位Ｖout がＶre f に達す
るまで、このポンプ処理が継続する。ひとたびＶout が
Ｖref に等しくなると、制御装置の出力Ｖcontは不変の
ままである。
置と異なって、好適な実施の形態（図４）の発生装置は
電圧制御発振器（ＶＣＯ）を利用している。制御装置２
０がＶoutをＶref′と比較した時に、もし電位Ｖout が
Ｖref より高いと仮定したならば、制御装置は制御信号
Ｖcontの大きさを増大させる。これにより、発振器３０
の発振周波数を増大させる。チャージポンプ１０のポン
プ能力は順に増大し、こうして電位Ｖout が減少する。
（Ｖout は負電圧である。）電位Ｖout がＶre f に達す
るまで、このポンプ処理が継続する。ひとたびＶout が
Ｖref に等しくなると、制御装置の出力Ｖcontは不変の
ままである。
【００１３】他方、電位Ｖout が電位Ｖref より低くな
ると、制御装置はＶcontを減らしてチャージポンプのポ
ンプ能力を低下させる。電位Ｖout が増大してＶref に
達するまで、この処理もまた継続する。このような方法
で、発振器の発振周波数は、適用可能に変化し、Ｖout
をＶref に等しくする値が一定状態条件でどこかを決め
ようとする。もちろん、電圧発生装置が形成された集積
回路によって実行される動作が変化すると、電流負荷Ｉ
loadが変化し、周波数もまた変化させられる。最後の発
振周波数は、チャージポンプの出力時における電流負荷
に従って、決定される。
ると、制御装置はＶcontを減らしてチャージポンプのポ
ンプ能力を低下させる。電位Ｖout が増大してＶref に
達するまで、この処理もまた継続する。このような方法
で、発振器の発振周波数は、適用可能に変化し、Ｖout
をＶref に等しくする値が一定状態条件でどこかを決め
ようとする。もちろん、電圧発生装置が形成された集積
回路によって実行される動作が変化すると、電流負荷Ｉ
loadが変化し、周波数もまた変化させられる。最後の発
振周波数は、チャージポンプの出力時における電流負荷
に従って、決定される。
【００１４】例えば、ポンプ出力が重い負荷（高電流負
荷）を経験したならば、発振周波数がより高くなる。反
対の状況では、発振器が低周波数になる。この方法の利
点は、発振周波数がトランジスタのサイズではなく負荷
条件によって主に決定されるので、この方法が製造条件
の変更に依存しない。
荷）を経験したならば、発振周波数がより高くなる。反
対の状況では、発振器が低周波数になる。この方法の利
点は、発振周波数がトランジスタのサイズではなく負荷
条件によって主に決定されるので、この方法が製造条件
の変更に依存しない。
【００１５】図５（ａ）及び（ｂ）は、異なった動作条
件の下での回路の波形を示すタイミング図である。図５
（ａ）は、相対的に低い電流負荷がノード１５に課され
た状況を示す図である。この結果として、アナログ制御
信号Ｖcontが最初に素早く、それから後に緩やかにポン
プのような作用をする。例えば、図５（ａ）の下のグラ
フでは、Ｖout は最初、Ｖref よりかなり上方に存在
し、Ｖout をＶref に下げるためにＶosc の非常に多く
のサイクルを生じさせる。それから、電流負荷が継続す
ると、Ｖout がＶref の上方に戻ってゆっくり近づき、
制御装置を起動させ、発振器をオンして再び電位低下を
ポンプで汲み上げる。
件の下での回路の波形を示すタイミング図である。図５
（ａ）は、相対的に低い電流負荷がノード１５に課され
た状況を示す図である。この結果として、アナログ制御
信号Ｖcontが最初に素早く、それから後に緩やかにポン
プのような作用をする。例えば、図５（ａ）の下のグラ
フでは、Ｖout は最初、Ｖref よりかなり上方に存在
し、Ｖout をＶref に下げるためにＶosc の非常に多く
のサイクルを生じさせる。それから、電流負荷が継続す
ると、Ｖout がＶref の上方に戻ってゆっくり近づき、
制御装置を起動させ、発振器をオンして再び電位低下を
ポンプで汲み上げる。
【００１６】図５（ｂ）は、より高い電流負荷がノード
１５に適用された場合に何が生じるかを示すタイミング
図である。この場合には、同じ初期速度のポンプ動作
が、Ｖ out をＶref へ低下させるのに必要となる。しか
しながら、ひとたびそれがＶre f に達すると、より高い
電流負荷がもっと頻繁に制御装置をオンする。これによ
り、Ｖosc パルスの増大数と、信号Ｖout のＶref に関
してもっと速い状態変化とを生じさせる。
１５に適用された場合に何が生じるかを示すタイミング
図である。この場合には、同じ初期速度のポンプ動作
が、Ｖ out をＶref へ低下させるのに必要となる。しか
しながら、ひとたびそれがＶre f に達すると、より高い
電流負荷がもっと頻繁に制御装置をオンする。これによ
り、Ｖosc パルスの増大数と、信号Ｖout のＶref に関
してもっと速い状態変化とを生じさせる。
【００１７】チャージポンプ１０を実行するための詳細
な回路系と発振器３０とは公知であり、従来利用可能な
回路から選択され得る。図６は、従来のチャージポンプ
及び発振器と共同して使用するための制御回路２０のす
っきりした手段を示している。図６に示されるように、
並列接続されたＮＭＯＳトランジスタ４０，４１がＶ
out 及びＶref′からの信号を受信する。Ｖout 入力は
チャージポンプ１０に接続され、そして一方、Ｖref′
入力は一定の電圧源によって供給される。ＰＭＯＳトラ
ンジスタ４２，４３は、通常、ゲートをノード４５に接
続している。Voutがノード１５の電流負荷に基づいて変
化すると、Ｖcontが、より多くの程度、又は、より小さ
な程度まで、Ｖcontがオンされる。
な回路系と発振器３０とは公知であり、従来利用可能な
回路から選択され得る。図６は、従来のチャージポンプ
及び発振器と共同して使用するための制御回路２０のす
っきりした手段を示している。図６に示されるように、
並列接続されたＮＭＯＳトランジスタ４０，４１がＶ
out 及びＶref′からの信号を受信する。Ｖout 入力は
チャージポンプ１０に接続され、そして一方、Ｖref′
入力は一定の電圧源によって供給される。ＰＭＯＳトラ
ンジスタ４２，４３は、通常、ゲートをノード４５に接
続している。Voutがノード１５の電流負荷に基づいて変
化すると、Ｖcontが、より多くの程度、又は、より小さ
な程度まで、Ｖcontがオンされる。
【００１８】上述の説明は、この発明における負電圧発
生装置の好適な実施の形態の記載であった。それは、従
来の負電圧発生装置に対して重要な利益を提供する。特
に、基準信号と出力ノードとの間の比較が行われたり、
又は、行われなかったりすると、従来の発生装置がノコ
ギリ波を作り出すので、可能な変化の全範囲に渡って入
力負荷の最大範囲と回路特性とを許容するように、発生
装置が注意深く設計されなければならい。製造プロセス
条件をも変更することを考えると、これは全く難しい。
発振器周波数は予め設定されていなければならないの
で、電流負荷が非常に高いと、発振器は追随することが
できない。更に、負電圧発生装置を集積回路チップの特
性に釣り合わせる必要性から、その設計は対応製品にお
ける他の世代に移動できない。この発明による変更可能
な周波数発振器を使用することによって、電圧発生装置
が電流負荷の要求に調和可能となり、それにより、リプ
ルの大きさを低減し、必要なときのみ電力を消費し、そ
して集積回路の多世代に渡って設計を移動できる。
生装置の好適な実施の形態の記載であった。それは、従
来の負電圧発生装置に対して重要な利益を提供する。特
に、基準信号と出力ノードとの間の比較が行われたり、
又は、行われなかったりすると、従来の発生装置がノコ
ギリ波を作り出すので、可能な変化の全範囲に渡って入
力負荷の最大範囲と回路特性とを許容するように、発生
装置が注意深く設計されなければならい。製造プロセス
条件をも変更することを考えると、これは全く難しい。
発振器周波数は予め設定されていなければならないの
で、電流負荷が非常に高いと、発振器は追随することが
できない。更に、負電圧発生装置を集積回路チップの特
性に釣り合わせる必要性から、その設計は対応製品にお
ける他の世代に移動できない。この発明による変更可能
な周波数発振器を使用することによって、電圧発生装置
が電流負荷の要求に調和可能となり、それにより、リプ
ルの大きさを低減し、必要なときのみ電力を消費し、そ
して集積回路の多世代に渡って設計を移動できる。
【００１９】上述の説明は本発明の好適な実施の形態の
記載である。変形及び変更が、添付された請求項によっ
て明確にされた本発明の範囲から逸脱することなく、達
成され得ることは明らかである。例えば、負電圧発生装
置がこの明細書中で記載されたけれども、通常の技術を
有する者であれば、記載された概念が正電圧発生装置に
同様に適用できることが理解できるだろう。
記載である。変形及び変更が、添付された請求項によっ
て明確にされた本発明の範囲から逸脱することなく、達
成され得ることは明らかである。例えば、負電圧発生装
置がこの明細書中で記載されたけれども、通常の技術を
有する者であれば、記載された概念が正電圧発生装置に
同様に適用できることが理解できるだろう。
【００２０】
【発明の効果】この発明による変更可能な周波数発振器
を使用することによって、電圧発生装置が電流負荷の要
求に調和可能となり、それにより、リプルの大きさを低
減し、必要なときのみ電力を消費し、そして集積回路の
多世代に渡って設計を継承ないし転用することができ
る。
を使用することによって、電圧発生装置が電流負荷の要
求に調和可能となり、それにより、リプルの大きさを低
減し、必要なときのみ電力を消費し、そして集積回路の
多世代に渡って設計を継承ないし転用することができ
る。
【図１】一定周波数の発振器を使った従来の負電圧発生
装置のブロック図である。
装置のブロック図である。
【図２】従来の負電圧発生装置の動作を示すタイミング
図であり、（ａ）はｆosc1の振動周波数の場合であり、
（ｂ）はｆosc2の振動周波数の場合である。
図であり、（ａ）はｆosc1の振動周波数の場合であり、
（ｂ）はｆosc2の振動周波数の場合である。
【図３】従来の負電圧発生装置における不都合さを示す
付加的な波形の図であり、（ａ）はｆosc が非常に低い
時であると共に、Ｖout が決してＶref に達しない場合
であり、（ｂ）はｆosc が非常に高くて発生装置が非常
にゆっくり応答する時であると共に、Ｖout のリプルが
大きくなる場合である。
付加的な波形の図であり、（ａ）はｆosc が非常に低い
時であると共に、Ｖout が決してＶref に達しない場合
であり、（ｂ）はｆosc が非常に高くて発生装置が非常
にゆっくり応答する時であると共に、Ｖout のリプルが
大きくなる場合である。
【図４】新しい負電圧発生装置の好適な実施の形態を示
すブロック図である。
すブロック図である。
【図５】（ａ）及び（ｂ）は好適な実施の形態の利点を
示すタイミング図である。
示すタイミング図である。
【図６】発振器を制御する制御回路の好適な実施の形態
を示す概略的な図である。
を示す概略的な図である。
１０ チャージポンプ １５ ノード ２０ 制御装置 ３０ 発振器 ４０ ＮＭＯＳトランジスタ ４１ ＮＭＯＳトランジスタ ４２ ＰＭＯＳトランジスタ ４３ ＰＭＯＳトランジスタ ４５ ノード
Claims (6)
- 【請求項１】 電流負荷を有する出力ノードに接続さ
れ、入力信号に基づき変化する負電圧を生成するチャー
ジポンプと、 前記出力ノード及び基準電位点とに接続され、前記出力
ノードの電位と前記基準電位点の電位との比較に応答し
て制御信号を生成する制御回路と、 前記制御信号に応答して、前記チャージポンプに前記入
力信号を供給する可変周波数発生器とを備えたことを特
徴とする周波数変調型負電圧発生装置。 - 【請求項２】 請求項１に記載の周波数変調型負電圧発
生装置において、 前記制御信号がアナログ信号であることを特徴とする周
波数変調型負電圧発生装置。 - 【請求項３】 請求項２に記載の周波数変調型負電圧発
生装置において、 前記基準電位点が一定電位であることを特徴とする周波
数変調型負電圧発生装置。 - 【請求項４】 請求項３に記載の周波数変調型負電圧発
生装置において、 前記制御回路が、直列接続された第１及び第３トランジ
スタと、直列接続された第２及び第４トランジスタとを
備え、 前記第１トランジスタが、前記出力ノードに接続された
ゲートと、共有ノードに接続されたドレインとを有し、 前記第２トランジスタが、前記基準電位点に接続された
ゲートと、前記共有ノードに接続されたドレインとを有
することを特徴とする周波数変調型負電圧発生装置。 - 【請求項５】 請求項４に記載の周波数変調型負電圧発
生装置において、 前記第３及び第４トランジスタが、動作電位点に接続さ
れたソースを有し、共通に接続されたゲートが前記第２
トランジスタのソースに接続されていることを特徴とす
る周波数変調型負電圧発生装置。 - 【請求項６】 請求項５に記載の周波数変調型負電圧発
生装置において、 前記制御信号が、前記第１トランジスタのソースに接続
された前記制御回路のノードで供給されることを特徴と
する周波数変調型負電圧発生装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/740490 | 2000-12-18 | ||
| US09/740,490 US20020075063A1 (en) | 2000-12-18 | 2000-12-18 | Frequency adaptive negative voltage generator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002233135A true JP2002233135A (ja) | 2002-08-16 |
Family
ID=24976728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001371155A Pending JP2002233135A (ja) | 2000-12-18 | 2001-12-05 | 周波数変調型負電圧発生装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20020075063A1 (ja) |
| JP (1) | JP2002233135A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004030191A1 (ja) * | 2002-09-27 | 2004-04-08 | Hitachi, Ltd. | 半導体集積回路装置 |
| KR100787940B1 (ko) | 2006-07-07 | 2007-12-24 | 삼성전자주식회사 | 고전압 발생회로 및 그것을 구비한 플래시 메모리 장치 |
| JP2009303470A (ja) * | 2008-06-13 | 2009-12-24 | Green Solution Technology Inc | 直流―直流変換回路とその回路に用いるコントローラ |
| US9608566B2 (en) | 2015-03-30 | 2017-03-28 | Rohm Co., Ltd. | Charge pump circuit |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7432756B2 (en) * | 2006-08-03 | 2008-10-07 | Hr Textron, Inc. | Regulated charge pump circuit and application in power stages employing normally on power switching devices |
| EP2086096A1 (en) * | 2008-01-30 | 2009-08-05 | STMicroelectronics (Research & Development) Limited | Regulated charge pump circuit and method of operating a regulated charge pump circuit |
| JP5554910B2 (ja) * | 2008-09-08 | 2014-07-23 | ローム株式会社 | チャージポンプ回路の制御回路およびそれらを利用した電源回路 |
| KR101102969B1 (ko) * | 2010-02-25 | 2012-01-10 | 매그나칩 반도체 유한회사 | 반도체 장치 |
| US8339185B2 (en) | 2010-12-20 | 2012-12-25 | Sandisk 3D Llc | Charge pump system that dynamically selects number of active stages |
| CN102290984A (zh) * | 2011-08-26 | 2011-12-21 | 北京兆易创新科技有限公司 | 电荷泵稳压电路、提高其输出精度的方法及存储器芯片 |
| US9081399B2 (en) | 2012-07-09 | 2015-07-14 | Silanna Semiconductor U.S.A., Inc. | Charge pump regulator circuit with variable amplitude control |
| US9041370B2 (en) | 2012-07-09 | 2015-05-26 | Silanna Semiconductor U.S.A., Inc. | Charge pump regulator circuit with a variable drive voltage ring oscillator |
| US8836412B2 (en) | 2013-02-11 | 2014-09-16 | Sandisk 3D Llc | Charge pump with a power-controlled clock buffer to reduce power consumption and output voltage ripple |
| US8981835B2 (en) | 2013-06-18 | 2015-03-17 | Sandisk Technologies Inc. | Efficient voltage doubler |
| US9024680B2 (en) | 2013-06-24 | 2015-05-05 | Sandisk Technologies Inc. | Efficiency for charge pumps with low supply voltages |
| US9077238B2 (en) | 2013-06-25 | 2015-07-07 | SanDisk Technologies, Inc. | Capacitive regulation of charge pumps without refresh operation interruption |
| US9007046B2 (en) | 2013-06-27 | 2015-04-14 | Sandisk Technologies Inc. | Efficient high voltage bias regulation circuit |
| KR102087111B1 (ko) * | 2013-08-30 | 2020-03-10 | 에스케이하이닉스 주식회사 | 반도체 장치 |
| US9083231B2 (en) | 2013-09-30 | 2015-07-14 | Sandisk Technologies Inc. | Amplitude modulation for pass gate to improve charge pump efficiency |
| US9154027B2 (en) * | 2013-12-09 | 2015-10-06 | Sandisk Technologies Inc. | Dynamic load matching charge pump for reduced current consumption |
| CN105449985B (zh) * | 2014-08-08 | 2018-09-21 | 无锡华润矽科微电子有限公司 | 一种实现开关电源脉冲频率调制的电路结构 |
| US20160261261A1 (en) * | 2015-03-04 | 2016-09-08 | GLF Integrated Power, Inc. | Methods and Apparatus for a Burst Mode Charge Pump Load Switch |
| US9917507B2 (en) | 2015-05-28 | 2018-03-13 | Sandisk Technologies Llc | Dynamic clock period modulation scheme for variable charge pump load currents |
| US9647536B2 (en) | 2015-07-28 | 2017-05-09 | Sandisk Technologies Llc | High voltage generation using low voltage devices |
| US9520776B1 (en) | 2015-09-18 | 2016-12-13 | Sandisk Technologies Llc | Selective body bias for charge pump transfer switches |
| CN208477552U (zh) * | 2018-04-01 | 2019-02-05 | 印芯科技股份有限公司 | 光学识别模块 |
-
2000
- 2000-12-18 US US09/740,490 patent/US20020075063A1/en not_active Abandoned
-
2001
- 2001-12-05 JP JP2001371155A patent/JP2002233135A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004030191A1 (ja) * | 2002-09-27 | 2004-04-08 | Hitachi, Ltd. | 半導体集積回路装置 |
| KR100787940B1 (ko) | 2006-07-07 | 2007-12-24 | 삼성전자주식회사 | 고전압 발생회로 및 그것을 구비한 플래시 메모리 장치 |
| US7489566B2 (en) | 2006-07-07 | 2009-02-10 | Samsung Electronics Co., Ltd. | High voltage generator and related flash memory device |
| JP2009303470A (ja) * | 2008-06-13 | 2009-12-24 | Green Solution Technology Inc | 直流―直流変換回路とその回路に用いるコントローラ |
| US7995364B2 (en) | 2008-06-13 | 2011-08-09 | Green Solution Technology Co., Ltd. | DC/DC converter circuit and controller thereof |
| US9608566B2 (en) | 2015-03-30 | 2017-03-28 | Rohm Co., Ltd. | Charge pump circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020075063A1 (en) | 2002-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002233135A (ja) | 周波数変調型負電圧発生装置 | |
| US5694308A (en) | Method and apparatus for regulated low voltage charge pump | |
| US7397151B2 (en) | Power supply unit and portable apparatus using the same | |
| US6566846B1 (en) | Cascode regulator with plural outputs | |
| US6278317B1 (en) | Charge pump system having multiple charging rates and corresponding method | |
| US7218085B2 (en) | Integrated ZVS synchronous buck DC-DC converter with adaptive control | |
| US20120126879A1 (en) | Apparatus and method for controlling power gating in an integrated circuit | |
| US10116216B2 (en) | Ultrasonic control system and method for a buck-boost power converter | |
| JP4728777B2 (ja) | 電源回路 | |
| JP2006325292A (ja) | チャージポンプ方式昇圧回路及びアンテナスイッチ | |
| US20060038627A1 (en) | PWM controller with temperature regulation of switching frequency | |
| TW580798B (en) | Oscillator circuit, semiconductor device and semiconductor memory device provided with the oscillator circuit, and control method of the oscillator circuit | |
| KR930011222A (ko) | 반도체 집적회로 | |
| US20060072253A1 (en) | Apparatus and method for high speed voltage regulation | |
| US6977828B2 (en) | DC-DC converter applied to semiconductor device | |
| JP2006187153A (ja) | 半導体集積回路装置、半導体回路、ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータの制御回路及びｄｃ−ｄｃコンバータの制御方法 | |
| US7173477B1 (en) | Variable capacitance charge pump system and method | |
| JP3892333B2 (ja) | Ｐｆｍ制御スイッチングレギュレータ制御回路 | |
| EP1237265A1 (en) | Power efficient integrated charge pump using clock gating | |
| JP3504016B2 (ja) | スイッチング電源回路 | |
| US7535206B2 (en) | Synchronous rectifying type switching regulator control circuit and semiconductor integrated circuit including the same | |
| US6380800B1 (en) | Pump area reduction through the use of passive RC-filters or active filters | |
| US10892675B2 (en) | Voltage converting circuit and control circuit thereof | |
| US20030072170A1 (en) | Method and circuit for switching source modulation frequency | |
| JP2004297953A (ja) | 安定化電源回路 |