CN114420175A - 供电电路及非挥发存储器芯片 - Google Patents

Abstract

本申请涉及芯片技术领域，公开一种供电电路，包括：储能电路，用于在时钟信号为上升沿信号的情况下储存电荷，在时钟信号为下降沿信号的情况下利用储存的电荷以及电源输入端输入的电源电压提供输出电源；SPI数据协议处理模块用于在时钟信号为下降沿信号的情况下，生成并发送上升沿信号给电平转移电路；电平转移电路用于对上升沿信号进行电平转换获得电信号，并将电信号发送给输出反相器；输出反相器，与储能电路电连接，输出反相器用于根据电信号将储能电路与芯片的数据输出管脚导通。这样利用储能电路能储存的电荷以及电源电压提供输出电源，能够降低电源电压的瞬时功耗，本申请还公开一种非挥发存储器芯片。

Description

供电电路及非挥发存储器芯片

技术领域

本申请涉及芯片技术领域，例如涉及一种供电电路及非挥发存储器芯片。

背景技术

SPI NOR FLASH是一种串行接口的非挥发存储器芯片，可以支持串行指令的数据输入和输出。在读取数据时，即在时钟信号为上升沿信号的情况下，指令输入，在时钟信号为下降沿信号的情况下，为了提高数据吞吐率，使用4个输出管脚进行数据输出，这样在相同的时钟频率下，可以获得4倍的数据吞吐率。但在芯片中，地线的驱动能力余量很大，而电源电压的驱动能力比较有限。同时在数据输出时，芯片内部的中间节点电容较小，所以电源电压主要为4个输出管脚对应的输出负载供电。

在实现本公开实施例的过程中，发现相关技术中至少存在如下问题：

由于在数据输出时，各输出负载的电压摆幅从0到电源电压，这样使得电源电压的瞬时功耗很大。

发明内容

为了对披露的实施例的一些方面有基本的理解，下面给出了简单的概括。所述概括不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围，而是作为后面的详细说明的序言。

本公开实施例提供一种供电电路和非挥发存储器芯片，以能够降低电源电压的瞬时功耗。

在一些实施例中，所述供电电路包括：储能电路，用于接收电源电压和时钟信号，在所述时钟信号为上升沿信号的情况下储存电荷，在所述时钟信号为下降沿信号的情况下利用储存的电荷以及所述电源电压提供输出电源；SPI数据协议处理模块，与电平转移电路电连接；所述SPI数据协议处理模块用于在所述时钟信号为下降沿信号的情况下，生成并发送上升沿信号给所述电平转移电路；所述电平转移电路，与所述输出反相器电连接，所述电平转移电路用于对所述上升沿信号进行电平转换获得电信号，并将所述电信号发送给所述输出反相器；所述输出反相器，与所述储能电路电连接，所述输出反相器用于根据所述电信号将所述储能电路与芯片的数据输出管脚导通。

在一些实施例中，所述储能电路包括：第一PMOS管，漏极用于接收电源电压，所述第一PMOS管的栅极用于接收时钟信号，第一PMOS管的源极与第一电容的上极板连接；所述第一电容，上极板分别与第一NMOS管的源极和所述输出反相器电连接，所述第一电容的下极板接地；所述第一NMOS管，漏极和栅极均与第二电容的上极板电连接，所述第一NMOS管的衬底极接地；所述第二电容，下极板用于接收时钟信号。

在一些实施例中，所述电平转移电路包括：第二PMOS管，源极分别与所述储能电路和第三PMOS管的源极电连接，所述第二PMOS管的栅极分别与第三PMOS管的漏极和第三NMOS管的漏极电连接，所述第二PMOS管的漏极分别与第二NMOS管的漏极和所述第三PMOS管的栅极电连接；所述第三PMOS管，源极与所述储能电路电连接；所述第三PMOS管的漏极分别与输出反相器和所述第三NMOS管的漏极电连接；所述第三PMOS管的栅极与所述第二NMOS管的漏极电连接；所述第二NMOS管，栅极与电平转换反相器的第一端电连接，所述第二NMOS管的源极接地；所述第三NMOS管，栅极与所述SPI数据协议处理模块电连接；所述第三NMOS管的源极接地；所述第三NMOS管的漏极与所述输出反相器电连接；所述电平转换反相器，第二端与所述SPI数据协议处理模块电连接，所述电平转换反相器的第三端用于接收电源电压。

在一些实施例中，所述输出反相器包括：第四PMOS管，栅极分别与所述电平转移电路和第四NMOS管的栅极电连接；所述第四PMOS管的源极与所述储能电路电连接；所述第四PMOS管的漏极分别与第四NMOS管的漏极和所述数据输出管脚电连接；第四NMOS管，源极接地，所述第四PMOS管的栅极与所述电平转移电路电连接；所述第四PMOS管的漏极与所述数据输出管脚电连接。

在一些实施例中，在所述时钟信号为上升沿信号的情况下，所述时钟信号的电压值与所述电源电压相等。

在一些实施例中，所述电源电压与所述第一NMOS管的阈值电压之间的差值大于所述第一PMOS管的阈值电压。

在一些实施例中，所述非挥发存储器芯片包括上述的供电电路。

在一些实施例中，所述非挥发存储器芯片还包括：电源管脚，与所述供电电路电连接，所述电源管脚用于为所述供电电路提供电源电压；时钟输入管脚，与所述供电电路电连接，所述时钟输入管脚用于将时钟信号输入所述供电电路；接地管脚，与所述供电电路电连接，所述接地管脚用于将所述供电电路接地；数据输出管脚，与所述供电电路连接，所述数据输出管脚用于接收所述供电电路提供的输出电源。

在一些实施例中，所述供电电路包括：储能电路，分别与所述电源管脚和所述时钟输入管脚电连接，在所述时钟输入管脚输入的时钟信号为上升沿信号的情况下储存电荷，在时钟输入管脚输入的时钟信号为下降沿信号的情况下利用储存的电荷以及所述电源管脚输入的电源电压提供输出电源；SPI数据协议处理模块，与电平转移电路电连接；所述SPI数据协议处理模块用于在所述时钟信号为下降沿信号的情况下，生成并发送上升沿信号给所述电平转移电路；所述电平转移电路，与所述输出反相器电连接，所述电平转移电路用于对所述上升沿信号进行电平转换获得电信号，并将所述电信号发送给所述输出反相器；所述输出反相器，与所述储能电路电连接，所述输出反相器用于根据所述电信号将所述储能电路与所述数据输出管脚导通。

在一些实施例中，所述储能电路包括：第一PMOS管，漏极与所述电源管脚电连接，所述第一PMOS管的栅极与所述时钟输入管脚电连接，所述第一PMOS管的源极与第一电容的上极板连接；所述第一电容，上极板分别与第一NMOS管的源极和所述输出反相器电连接，所述第一电容的下极板接地；所述第一NMOS管，漏极和栅极均与第二电容的上极板电连接，所述第一NMOS管的衬底极接地；所述第二电容，下极板与所述时钟输入管脚电连接。

本公开实施例提供的供电电路和非挥发存储器芯片，可以实现以下技术效果：通过储能电路在时钟信号为上升沿信号的情况下储存电荷，在时钟信号为下降沿信号的情况下利用输出反相器将储能电路与芯片的数据输出管脚导通，从而使得储能电路能够利用储存的电荷以及电源电压提供输出电源；这样，在时钟信号为下降沿信号的情况下，即数据输出时，由于输出负载的需求电压不变，但又同时利用了储存的电荷和电源电压为输出负载提供输出电源，因此输出负载的部分需求电压被储存的电荷所承担，从而能够降低电源电压的瞬时功耗。

以上的总体描述和下文中的描述仅是示例性和解释性的，不用于限制本申请。

附图说明

一个或多个实施例通过与之对应的附图进行示例性说明，这些示例性说明和附图并不构成对实施例的限定，附图中具有相同参考数字标号的元件示为类似的元件，附图不构成比例限制，并且其中：

图1是本公开实施例提供的一个供电电路的电路原理示意示意图；

图2是本公开实施例提供的一个供电电路的结构示意图；

图3是本公开实施例提供的另一个供电电路的结构示意图；

图4是本公开实施例提供的一个非挥发存储器芯片的结构示意图。

附图标记：

101、储能电路；101a、第一PMOS管；101b、第一电容；101c、第一NMOS管；101d、第二电容；102、SP I数据协议处理模块；103、电平转移电路；103a、第二PMOS管；103b、第三PMOS管；103c、第二NMOS管；103d、第三NMOS管；103e、电平转换反相器；104、输出反相器；104a、第四PMOS管；104b、第四NMOS管；105、寄生电容。

具体实施方式

为了能够更加详尽地了解本公开实施例的特点与技术内容，下面结合附图对本公开实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本公开实施例。在以下的技术描述中，为方便解释起见，通过多个细节以提供对所披露实施例的充分理解。然而，在没有这些细节的情况下，一个或多个实施例仍然可以实施。在其它情况下，为简化附图，熟知的结构和装置可以简化展示。

本公开实施例的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本公开实施例的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。

本公开实施例中，术语“上”、“下”、“内”、“中”、“外”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系。这些术语主要是为了更好地描述本公开实施例及其实施例，并非用于限定所指示的装置、元件或组成部分必须具有特定方位，或以特定方位进行构造和操作。并且，上述部分术语除了可以用于表示方位或位置关系以外，还可能用于表示其他含义，例如术语“上”在某些情况下也可能用于表示某种依附关系或连接关系。对于本领域普通技术人员而言，可以根据具体情况理解这些术语在本公开实施例中的具体含义。

另外，术语“设置”、“连接”、“固定”应做广义理解。例如，“连接”可以是固定连接，可拆卸连接，或整体式构造；可以是机械连接，或电连接；可以是直接相连，或者是通过中间媒介间接相连，又或者是两个装置、元件或组成部分之间内部的连通。对于本领域普通技术人员而言，可以根据具体情况理解上述术语在本公开实施例中的具体含义。

除非另有说明，术语“多个”表示两个或两个以上。

本公开实施例中，字符“/”表示前后对象是一种“或”的关系。例如，A/B表示：A或B。

术语“和/或”是一种描述对象的关联关系，表示可以存在三种关系。例如，A和/或B，表示：A或B，或，A和B这三种关系。

需要说明的是，在不冲突的情况下，本公开实施例中的实施例及实施例中的特征可以相互组合。

结合图1所示，本公开实施例提供了一种供电电路，包括：储能电路101、SPI数据协议处理模块102、电平转移电路103和输出反相器104；储能电路101用于接收电源电压和时钟信号，在时钟信号为上升沿信号的情况下储存电荷，在时钟信号为下降沿信号的情况下利用储存的电荷以及电源电压提供输出电源；SPI数据协议处理模块102与电平转移电路103电连接；SPI数据协议处理模块用于在时钟信号为下降沿信号的情况下，生成并发送上升沿信号给电平转移电路103；电平转移电路103与输出反相器104电连接，电平转移电路103用于对上升沿信号进行电平转换获得电信号，并将电信号发送给输出反相器104；输出反相器104与储能电路101电连接，输出反相器104用于根据电信号将储能电路101与芯片的数据输出管脚导通。

采用本公开实施例提供的供电电路，通过储能电路在时钟信号为上升沿信号的情况下储存电荷，在时钟信号为下降沿信号的情况下利用输出反相器将储能电路与芯片的数据输出管脚导通，从而使得储能电路能够利用储存的电荷以及电源电压提供输出电源；这样，在时钟信号为下降沿信号的情况下，即数据输出时，由于输出负载的需求电压不变，但又同时利用了储存的电荷和电源电压为输出负载提供输出电源，因此输出负载的部分需求电压被储存的电荷所承担，从而能够降低电源电压的瞬时功耗。

可选地，结合图2所示，储能电路101包括：第一PMOS管101a、第一电容101b、第一NMOS管101c和第二电容101d；第一PMOS管101a的漏极用于接收电源电压，第一PMOS管101a的栅极用于接收时钟信号，第一PMOS管101a的源极与第一电容101b的上极板连接；第一电容101b的上极板分别与第一NMOS管101c的源极和输出反相器104电连接，第一电容101b的下极板接地；第一NMOS管101c的漏极和栅极均与第二电容101d的上极板电连接，第一NMOS管的衬底极接地，第二电容101d的下极板用于接收时钟信号。

可选地，电平转移电路103包括：第二PMOS管103a、第三PMOS管103b、第二NMOS管103c、第三NMOS管103d和电平转换反相器103e；第二PMOS管103a的源极分别与储能电路101和第三PMOS管103b的源极电连接，第二PMOS管103a的栅极分别与第三PMOS管103b的漏极和第三NMOS管103d的漏极电连接，第二PMOS管103a的漏极分别与第二NMOS管103c的漏极和第三PMOS管103b的栅极电连接；第三PMOS管103b的源极与储能电路101电连接；第三PMOS管103b的漏极分别与输出反相器104和第三NMOS管103d的漏极电连接；第三PMOS管103b的栅极与第二NMOS管103c的漏极电连接；第二NMOS管103c的栅极与电平转换反相器103e的第一端电连接，第二NMOS管103c的源极接地；第三NMOS管103d的栅极与SPI数据协议处理模块102电连接；第三NMOS管103d的源极接地；第三NMOS管103d的漏极与输出反相器104电连接；电平转换反相器103e的第二端与SPI数据协议处理模块102电连接，电平转换反相器103e的第三端用于接收电源电压。

可选地，第二PMOS管103a的源极与储能电路101电连接，包括：第二PMOS管103a的源极与第一电容101b的上极板电连接。这样电源电压能够通过储能电路为第二PMOS管供电。

可选地，第三PMOS管103b的源极与储能电路101电连接，包括：第三PMOS管103b的源极与第一电容101b的上极板电连接。这样电源电压能够通过储能电路为第三PMOS管供电。

可选地，输出反相器104包括：第四PMOS管104a和第四NMOS管104b；第四PMOS管104a的栅极分别与电平转移电路103和第四NMOS管104b的栅极电连接；述第四PMOS管104a的源极与储能电路101电连接；第四PMOS管104a的漏极分别与第四NMOS管104b的漏极和数据输出管脚电连接；第四NMOS管104b的源极接地，第四NMOS管104b的栅极与电平转移电路103电连接；第四PMOS管104a的漏极与数据输出管脚电连接。

可选地，第三NMOS管103d的漏极与输出反相器104电连接，包括：第三NMOS管103d的漏极分别与第四PMOS管104a的栅极和第四NMOS管104b的栅极电连接。

可选地，第四PMOS管104a的源极与储能电路101电连接，包括：第四PMOS管104a的源极与第一电容101b的上极板电连接。

可选地，在时钟信号为上升沿信号的情况下，时钟信号的电压值与电源电压相等。

可选地，电源电压与第一NMOS管的阈值电压之间的差值大于第一PMOS管的阈值电压。

在一些实施例中，结合图3所示，寄生电容105的上极板分别与第四PMOS管104a的漏极、第四NMOS管104b的漏极和数据输出管脚电连接；寄生电容为数据输出负载的等效寄生电容，可选地，第一电容的电压值大于寄生电容的电压值。这样，在时钟信号由下降沿信号变为上升沿信号前，第一PMOS管导通，第一电容的上极板被耦合电源电压+Vcc，在时钟信号由下降沿信号变为上升沿信号的情况下，第一PMOS管的栅极接入时钟信号的电压，同时由于在时钟信号为上升沿信号的情况下，时钟信号的电压值与电源电压相等；因此，第二电容的上极板被耦合电压+Vcc，同时第二电容的上极板上的电压经过第一NMOS管后传到第一电容上极板上的电压值为+(Vcc-Vth)，其中，Vth为第一NMOS管的阈值电压；这样，第一电容的上极板上的理论电压值为Vcc+(Vcc-Vth)，同时由于电源电压Vcc与第一NMOS管的阈值电压Vth之间的差值大于第一PMOS管的阈值电压Vthp；因此，第一电容的上电极板上的稳定电压值为Vcc+Vthp，这样，当时钟信号由上升沿信号变为下降沿信号的情况下，SPI数据协议处理模块生成并发送上升沿信号给电平转移电路，电平转移电路对SPI数据协议处理模块发送的上升沿信号进行电平转换获得电信号，并将电信号发送给输出反相器，使得第四PMOS管导通，第四NMOS管关闭，从而利用第一电容中储存的电荷为寄生电容提供输出电源，这样，第一电容中上极板的电位由Vcc+Vthp下降到Vcc，此时，通过计算V1＝Vthp*C203/(C203+C208)可以获得数据输出管脚的电压值；其中，C203为第一电容的电容容量，C208表示寄生电容的电容容量。然后，第一电容的上极板上的电压值变为Vcc，此时，电源电压Vcc为寄生电容提供输出电源；此刻，通过计算I2＝K*S*(Vcc-Vt)*(Vcc-V1)获得电源电压上的峰值电流；其中，K是预设的和MOS管工艺相关的常数，S是输出负载器件的长宽比，Vtp是输出负载器件的阈值电压。同时由于在现有技术中数据输出时，由电源电压为寄生电容提供输出电源，因此，通过计算I1＝K*S*(Vcc-Vt)*Vcc获得现有技术中电源电压上的峰值电流；可见，本公开实施例中的峰值电流是现有峰值电流的(Vcc-V1)/Vcc。因此，本公开实施例提供的供电电路不仅能够降低电源电压的瞬时功耗，还能够降低电源电压上的峰值电流，从而能够降低电源电压上的纹波，进而能够提升数据读取的稳定性。

本公开实施例提供一种非挥发存储器芯片，包括上述的供电电路。采用本公开实施例提供的非挥发存储器芯片，通过储能电路在时钟信号为上升沿信号的情况下储存电荷，在时钟信号为下降沿信号的情况下利用输出反相器将储能电路与芯片的数据输出管脚导通，从而使得储能电路能够利用储存的电荷以及电源电压提供输出电源；这样，在时钟信号为下降沿信号的情况下，即数据输出时，由于输出负载的需求电压不变，但又同时利用了储存的电荷和电源电压为输出负载提供输出电源，因此输出负载的部分需求电压被储存的电荷所承担，从而能够降低电源电压的瞬时功耗。并且，还能够降低电源电压上的纹波，进而能够提升数据读取的稳定性。

可选地，结合图4所示，非挥发存储器芯片还包括：电源管脚401、时钟输入管脚402、接地管脚403和数据输出管脚404；电源管脚401与供电电路电连接，电源管脚用于为供电电路提供电源电压；时钟输入管脚402与供电电路电连接，时钟输入管脚用于将时钟信号输入供电电路；接地管脚403与供电电路电连接，接地管脚用于将供电电路接地；数据输出管脚404与供电电路连接，数据输出管脚用于接收供电电路提供的输出电源。

可选地，芯片包括四个数据输出管脚，可选地，非挥发存储器芯片包括4个供电电路，供电电路与数据输出管脚之间一一对应。

可选地，非挥发存储器芯片还包括片选信号输入管脚405。

可选地，供电电路包括：储能电路、SPI数据协议处理模块、电平转移电路和输出反相器；储能电路分别与电源管脚和时钟输入管脚电连接，在时钟输入管脚输入的时钟信号为上升沿信号的情况下储存电荷，在时钟输入管脚输入的时钟信号为下降沿信号的情况下利用储存的电荷以及电源管脚输入的电源电压提供输出电源；SPI数据协议处理模块与电平转移电路电连接；SPI数据协议处理模块用于在时钟信号为下降沿信号的情况下，生成并发送上升沿信号给电平转移电路；电平转移电路与输出反相器电连接，电平转移电路用于对上升沿信号进行电平转换获得电信号，并将电信号发送给输出反相器；输出反相器与储能电路电连接，输出反相器用于根据电信号将储能电路与数据输出管脚导通。

可选地，储能电路包括：第一PMOS管、第一电容、第一NMOS管和第二电容；第一PMOS管的漏极与电源管脚电连接，第一PMOS管的栅极与时钟输入管脚电连接，第一PMOS管的源极与第一电容的上极板连接；第一电容的上极板分别与第一NMOS管的源极和输出反相器电连接，第一电容的下极板接地；第一NMOS管的漏极和栅极均与第二电容的上极板电连接，第一NMOS管的衬底极接地；第二电容的下极板与时钟输入管脚电连接。

以上描述和附图充分地示出了本公开的实施例，以使本领域的技术人员能够实践它们。其他实施例可以包括结构的以及其他的改变。实施例仅代表可能的变化。除非明确要求，否则单独的部件和功能是可选的，并且操作的顺序可以变化。一些实施例的部分和特征可以被包括在或替换其他实施例的部分和特征。本公开的实施例并不局限于上面已经描述并在附图中示出的结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。

Claims (10)

1.一种供电电路，其特征在于，包括：

储能电路，用于接收电源电压和时钟信号，在所述时钟信号为上升沿信号的情况下储存电荷，在所述时钟信号为下降沿信号的情况下利用储存的电荷以及所述电源电压提供输出电源；

SPI数据协议处理模块，与电平转移电路电连接；所述SPI数据协议处理模块用于在所述时钟信号为下降沿信号的情况下，生成并发送上升沿信号给所述电平转移电路；

所述电平转移电路，与所述输出反相器电连接，所述电平转移电路用于对所述上升沿信号进行电平转换获得电信号，并将所述电信号发送给所述输出反相器；

所述输出反相器，与所述储能电路电连接，所述输出反相器用于根据所述电信号将所述储能电路与芯片的数据输出管脚导通。

2.根据权利要求1所述的供电电路，其特征在于，所述储能电路包括：

第一PMOS管，漏极用于接收电源电压，所述第一PMOS管的栅极用于接收时钟信号，第一PMOS管的源极与第一电容的上极板连接；

所述第一电容，上极板分别与第一NMOS管的源极和所述输出反相器电连接，所述第一电容的下极板接地；

所述第一NMOS管，漏极和栅极均与第二电容的上极板电连接，所述第一NMOS管的衬底极接地；

所述第二电容，下极板用于接收时钟信号。

3.根据权利要求1所述的供电电路，其特征在于，所述电平转移电路包括：

第二PMOS管，源极分别与所述储能电路和第三PMOS管的源极电连接，所述第二PMOS管的栅极分别与第三PMOS管的漏极和第三NMOS管的漏极电连接，所述第二PMOS管的漏极分别与第二NMOS管的漏极和所述第三PMOS管的栅极电连接；

所述第三PMOS管，源极与所述储能电路电连接；所述第三PMOS管的漏极分别与输出反相器和所述第三NMOS管的漏极电连接；所述第三PMOS管的栅极与所述第二NMOS管的漏极电连接；

所述第二NMOS管，栅极与电平转换反相器的第一端电连接，所述第二NMOS管的源极接地；

所述第三NMOS管，栅极与所述SPI数据协议处理模块电连接；所述第三NMOS管的源极接地；所述第三NMOS管的漏极与所述输出反相器电连接；

所述电平转换反相器，第二端与所述SPI数据协议处理模块电连接，所述电平转换反相器的第三端用于接收电源电压。

4.根据权利要求1所述的供电电路，其特征在于，所述输出反相器包括：

第四PMOS管，栅极分别与所述电平转移电路和第四NMOS管的栅极电连接；所述第四PMOS管的源极与所述储能电路电连接；所述第四PMOS管的漏极分别与第四NMOS管的漏极和所述数据输出管脚电连接；

第四NMOS管，源极接地，所述第四PMOS管的栅极与所述电平转移电路电连接；所述第四PMOS管的漏极与所述数据输出管脚电连接。

5.根据权利要求1至4任一项所述的供电电路，其特征在于，在所述时钟信号为上升沿信号的情况下，所述时钟信号的电压值与所述电源电压相等。

6.根据权利要求1至4任一项所述的供电电路，其特征在于，所述电源电压与所述第一NMOS管的阈值电压之间的差值大于所述第一PMOS管的阈值电压。

7.一种非挥发存储器芯片，其特征在于，包括权利要求1至6任一项所述的供电电路。

8.根据权利要求7所述的非挥发存储器芯片，其特征在于，所述芯片还包括：

电源管脚，与所述供电电路电连接，所述电源管脚用于为所述供电电路提供电源电压；

时钟输入管脚，与所述供电电路电连接，所述时钟输入管脚用于将时钟信号输入所述供电电路；

接地管脚，与所述供电电路电连接，所述接地管脚用于将所述供电电路接地；

数据输出管脚，与所述供电电路连接，所述数据输出管脚用于接收所述供电电路提供的输出电源。

9.根据权利要求8所述的非挥发存储器芯片，其特征在于，所述供电电路包括：

储能电路，分别与所述电源管脚和所述时钟输入管脚电连接，在所述时钟输入管脚输入的时钟信号为上升沿信号的情况下储存电荷，在时钟输入管脚输入的时钟信号为下降沿信号的情况下利用储存的电荷以及所述电源管脚输入的电源电压提供输出电源；

SPI数据协议处理模块，与电平转移电路电连接；所述SPI数据协议处理模块用于在所述时钟信号为下降沿信号的情况下，生成并发送上升沿信号给所述电平转移电路；

所述电平转移电路，与所述输出反相器电连接，所述电平转移电路用于对所述上升沿信号进行电平转换获得电信号，并将所述电信号发送给所述输出反相器；

所述输出反相器，与所述储能电路电连接，所述输出反相器用于根据所述电信号将所述储能电路与所述数据输出管脚导通。

10.根据权利要求9所述的非挥发存储器芯片，其特征在于，所述储能电路包括：

第一PMOS管，漏极与所述电源管脚电连接，所述第一PMOS管的栅极与所述时钟输入管脚电连接，所述第一PMOS管的源极与第一电容的上极板连接；

所述第一电容，上极板分别与第一NMOS管的源极和所述输出反相器电连接，所述第一电容的下极板接地；

所述第一NMOS管，漏极和栅极均与第二电容的上极板电连接，所述第一NMOS管的衬底极接地；

所述第二电容，下极板与所述时钟输入管脚电连接。

Images