DE102008014916B4 - Pegelverschiebungsschaltung - Google Patents

Pegelverschiebungsschaltung Download PDF

Info

Publication number
DE102008014916B4
DE102008014916B4 DE102008014916A DE102008014916A DE102008014916B4 DE 102008014916 B4 DE102008014916 B4 DE 102008014916B4 DE 102008014916 A DE102008014916 A DE 102008014916A DE 102008014916 A DE102008014916 A DE 102008014916A DE 102008014916 B4 DE102008014916 B4 DE 102008014916B4
Authority
DE
Germany
Prior art keywords
circuit
capacitor
capacitors
level shift
shift circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102008014916A
Other languages
English (en)
Other versions
DE102008014916A1 (de
Inventor
Satoshi Kariya-shi Shiraki
Hiroyuki Kariya-shi Ban
Junichi Kariya-shi Nagata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102008014916A1 publication Critical patent/DE102008014916A1/de
Application granted granted Critical
Publication of DE102008014916B4 publication Critical patent/DE102008014916B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557Coupling arrangements; Impedance matching circuits
    • H03K19/018571Coupling arrangements; Impedance matching circuits of complementary type, e.g. CMOS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00346Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003Changing the DC level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

Pegelverschiebungsschaltung zur Pegelverschiebung eines von Außerhalb eingegebenen Eingangsimpulssignals, wobei die Pegelverschiebungsschaltung aufweist:
– einen Eingangsanschluss (1) zum Empfangen des Eingangimpulssignals;
– eine erste Kondensatorschaltung (2b), die eine Mehrzahl von Kondensatoren (C11–C1n) aufweist, die in Reihe geschaltet sind, wobei die erste Kondensatorschaltung (2b) eine erste Seite, die mit einem vorbestimmten Potential (Vcc) indirekt verbunden ist, und eine zweite Seite aufweist, die mit dem Eingangsanschluss (1) verbunden ist;
– eine erste Triggerschaltung (5), die mit der ersten Seite der ersten Kondensatorschaltung (2b) verbunden und dazu ausgelegt ist, ein erstes Flankensignal auszugeben, das nur mit den ansteigenden oder den abfallenden Flanken des Eingangsimpulssignals verknüpft ist;
– eine zweite Kondensatorschaltung (2a), die eine Mehrzahl von Kondensatoren (C1–Cn) aufweist, die in Reihe geschaltet sind, wobei die zweite Kondensatorschaltung (2a) eine erste Seite, die mit dem vorbestimmten Potential (Vcc) indirekt verbunden ist, und eine zweite Seite aufweist, die mit dem Eingangsanschluss...

Description

  • Die vorliegende Erfindung betrifft eine Pegelverschiebungsschaltung für eine integrierte Schaltung mit einer hohen Spannungsfestigkeit, wie beispielsweise eine Wechselrichteransteuerschaltung.
  • Die US 7,239,181 , welche der JP-A-2006-148058 entspricht, offenbart eine Pegelverschiebungsschaltung mit einer hohen Spannungsfestigkeit. Die in der US 7,239,181 offenbarte herkömmliche Pegelverschiebungsschaltung 100 weist, wie in 12 gezeigt, Transistoren Tr1–Trn auf, die elektrisch voneinander isoliert und zwischen einem Massepotenzial und einem vorbestimmten Potenzial Vs in Reihe geschaltet sind. Der an der Massepotenzialseite angeordnete Transistor Tr1 ist als Transistor einer ersten Stufe und der an der Seite des vorbestimmten Potenzials Vs angeordnete Transistor Trn als Transistor einer n-ten Stufe festgelegt. Der Gate-Anschluss des Transistors Tr1 der ersten Stufe ist als Eingangsanschluss der Pegelverschiebungsschaltung 100 festgelegt. Die Pegelverschiebungsschaltung 100 weist ferner Widerstände R1–Rn auf, die zwischen dem Massepotenzial und dem vorbestimmten Potenzial Vs in Reihe geschaltet sind. Der an der Massepotenzialseite angeordnete Widerstand R1 ist als Widerstand der ersten Stufe und der an der Seite des vorbestimmten Potenzials Vs angeordnete Widerstand Rn als Widerstand der n-ten Stufe festgelegt. Dioden D2–Dn sind jeweils zwischen die Gates der Transistoren Tr2–Trn und die Anschlüsse auf der Massepotenzialseite der Transistoren Tr2–Trn geschaltet.
  • Die Gates der Transistoren Tr2–Trn sind jeweils mit Knoten zwischen den Widerständen R1–Rn verbunden. Ein Ausgangssignal der Pegelverschiebungsschaltung 100 wird an einem Anschluss auf der Seite des vorbestimmten Potenzials Vs des n-ten Transistors abgenommen. Die Transistoren Tr1–Trn sind auf einer n-leitenden Halbleiterschicht auf einer eingebetteten Isolierschicht eines Silicon-on-Insulator-(SOI)-Substrats gebildet. Die Halbleiterschicht ist durch sich bis zur eingebetteten Isolierschicht erstreckende Isoliergräben in Feldbereiche unterteilt. Die Transistoren Tr1–Trn sind in den jeweiligen Feldbereichen gebildet und elektrisch voneinander isoliert. Die Isoliergräben sind in einer verschachtelten Weise angeordnet. Die Transistoren Tr1–Trn sind beispielsweise als LDMOS (Laterally Diffused Metal Oxide Semiconductor) vorgesehen.
  • Obgleich jeder der Transistoren Tr1–Trn eine normale Spannungsfestigkeit bzw. Stehspannung aufweist und mit Hilfe eines gewöhnlichen Fertigungsprozesses kostengünstig hergestellt wird, kann die Pegelverschiebungsschaltung 100 als Ganzes eine hohe Spannungsfestigkeit aufweisen. Die Pegelverschiebungsschaltung 100 weist jedoch in jeder Stufe einen Transistor, einen Widerstand und eine Diode auf. Dies wirkt sich nachteilig auf die Größe der Pegelverschiebungsschaltung 100 aus, die hierdurch bedingt zunimmt. Die Pegelverschiebungsschaltung 100 kann durch eine Überspannung, die auftritt, wenn das vorbestimmte Potenzial Vs schwingt, beschädigt werden. Die Pegelverschiebungsschaltung 100 kann vor der Überspannung geschützt werden, indem in jeder Stufe ein Kondensator hinzugefügt wird. Das Hinzufügen des Kondensators führt jedoch zu einer weiteren Zunahme der Größe der Pegelverschiebungsschaltung 100.
  • Weitere Pegelverschiebungsschaltungen sind aus der DE 101 52 930 A1 und der DE 10 2006 037 336 B3 bekannt. Die DE 101 52 930 A1 bezieht sich auf einen Leistungsrichter zur bestimmungsgemäßen Verwendung für einen Wechselrichter, und einen Signalpegelumsetzer zur bestimmungsgemäßen Verwendung für den Leistungsrichter, und insbesondere eine Verbesserung zur Erhöhung einer Durchschlagspannung der Vorrichtung, ohne dass dafür ein komplizierter Herstellungsprozess notwendig wird, und gleichzeitig ein beständiger Betrieb aufrechterhalten wird. Der in der DE 101 52 930 A1 offenbarte Signalpegelumsetzer weist mehrere einzelne Pegelverschiebungskreise in Kaskadierung auf. Das Eingangssignal wird über Transistoren übertragen und bezüglich des Pegels verschoben. Insbesondere werden die Transistoren in Abhängigkeit des Eingangssignals ein- und ausgeschaltet, um so dass Eingangssignal zu übertragen. Die in der Schaltung vorgesehenen Kondensatoren dienen dazu, die Arbeitsspannung für die Transistoren zu liefern. Die DE 10 2006 037 336 B3 beschreibt einen Levelshifter zur unidirektionalen Übertragung eines Signals von einem ersten Schaltungsteil mit einem ersten Potential zu einem zweiten Schaltungsteil mit einem zweiten Potential. Der in der DE 10 2006 037 336 B3 offenbarte Levelshifter weist eine kapazitive Spannungsteilerschaltung auf, die zu einer Reihenschaltung aus mehreren Transistoren parallel geschaltet ist. Die kapazitive Spannungsteilerschaltung ist zwischen ein vorbestimmtes Potential und ein Massepotential geschaltet. Gleich der vorstehend genannten Druckschrift wird das Eingangssignal über die Transistoren übertragen und bezüglich des Pegels verschoben. Insbesondere werden die Transistoren in Abhängigkeit des Eingangssignals ein- und ausgeschaltet, um so das Eingangssignal zu übertragen. Die Kondensatoren dienen als kapazitiver Spannungsteiler, um die Drain-Source-Spannungen der Transistoren anzugleichen.
  • Es ist folglich Aufgabe der vorliegenden Erfindung, eine Pegelverschiebungsschaltung bereitzustellen, die kleiner ausgebildet und derart aufgebaut ist, dass sie vor einer Überspannung geschützt ist.
  • Die Aufgabe wird durch Pegelverschiebungsschaltung mit den Merkmalen gemäß Anspruch 1 gelöst. Vorteilhafte Weiterbildungen der Pegelverschiebungsschaltung sind in den Unteransprüchen angegeben.
  • Die obige und weitere Aufgaben, Eigenschaften und Vorteile der vorliegenden Erfindung werden aus der nachfolgenden detaillierten Beschreibung, die unter Bezugnahme auf die beigefügte Zeichnung gemacht wurde, näher ersichtlich sein. In der Zeichnung zeigt/zeigen:
  • 1 einen Schaltplan einer Pegelverschiebungsschaltung gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
  • 2 eine schematische Darstellung einer Draufsicht der in 1 gezeigten Pegelverschiebungsschaltung;
  • 3A3G Zeitdiagramme der in 1 gezeigten Pegelverschiebungsschaltung;
  • 4 eine schematische Darstellung einer perspektivischen Draufsicht eines Kondensators in einer Pegelverschiebungsschaltung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
  • 5 eine schematische Darstellung einer Querschnittsansicht entlang der Linie V-V in der 4;
  • 6 eine schematische Darstellung einer vergrößerten Ansicht der 5;
  • 7 eine schematische Darstellung eines Ersatzschaltbildes des in der 4 gezeigten Kondensators;
  • 8 eine schematische Darstellung einer Draufsicht einer Pegelverschiebungsschaltung gemäß einer dritten Ausführungsform der vorliegenden Erfindung;
  • 9 eine schematische Darstellung einer Querschnittsansicht entlang der Linie IX-IX in der 8;
  • 10 eine schematische Darstellung einer Draufsicht einer Pegelverschiebungsschaltung gemäß einer vierten Ausführungsform der vorliegenden Erfindung;
  • 11 eine schematische Darstellung einer Querschnittsansicht entlang der Linie XI-XI in der 10;
  • 12 einen Schaltplan einer herkömmlichen Pegelverschiebungsschaltung;
  • 13 einen Schaltplan einer Pegelverschiebungsschaltung gemäß einer Ausgestaltung der ersten Ausführungsform; und
  • 14 eine schematische Darstellung einer Draufsicht der in der 13 gezeigten Pegelverschiebungsschaltung.
  • (Erste Ausführungsform)
  • Eine Pegelverschiebungsschaltung 10 gemäß einer ersten Ausführungsform der vorliegenden Erfindung weist, wie in 1 gezeigt, einen Eingangsanschluss 1, eine erste und eine zweite Kondensatorschaltung 2b, 2a, eine Inverterschaltung (d. h. ein NICHT-Gatter) 3, eine erste und eine zweite Triggerausgangsschaltung 5, 4, eine Setz-/Rücksetzverriegelungsschaltung 8 (auch als SR-Latch bezeichnet) und einen Ausgangsanschluss 9 auf. Die Pegelverschiebungsschaltung 10 weist eine maximale Spannungsfestigkeit von 1300 Volt auf und verschiebt den Pegel eines am Eingangsanschluss 1 empfangenen Eingangssignals auf einen gewünschten Pegel zwischen einem Massepotenzial und einem vorbestimmten hohen Potenzial (d. h. der Energieversorgungsspannung) Vcc, das über dem Massepotenzial liegt. Das bezüglich des Pegels verschobene Signal wird am Ausgangsanschluss 9 ausgegeben.
  • Die erste Kondensatorschaltung 2b weist eine Mehrzahl von Kondensatoren C11–C1n auf, die zwischen dem Massepotenzial und dem hohen Potenzial Vcc in Reihe geschaltet sind, wobei n eine positive ganze Zahl von zwei bis einschließlich neun ist. Die erste Triggerausgangsschaltung 5 weist eine Diode, einen Widerstand und eine Inverterschaltung auf und ist auf der Seite des hohen Potenzials Vcc mit der ersten Kondensatorschaltung 2b verbunden. Der Eingangsanschluss 1 ist auf der Massepotenzialseite mit der ersten Kondensatorschaltung 2b verbunden. Die Anzahl der Kondensatoren C11–C1n kann je nach Bedarf geändert werden. Folglich kann die erste Kondensatorschaltung 2b zehn oder mehr als zehn Kondensatoren aufweisen.
  • Die zweite Kondensatorschaltung 2a weist eine Mehrzahl von Kondensatoren C1–Cn auf, die zwischen dem Massepotenzial und dem hohen Potenzial Vcc in Reihe geschaltet sind. Die zweite Triggerausgangsschaltung 4 weist eine Diode, einen Widerstand und eine Inverterschaltung auf und ist auf der Seite des hohen Potenzials Vcc mit der zweiten Kondensatorschaltung 2a verbunden. Die Inverterschaltung 3 ist zwischen die Massepotenzialseite der zweiten Kondensatorschaltung 2a und den Eingangsanschluss 1 geschaltet. Die SR-Verriegelungsschaltung 8 weist einen mit einem Ausgang der ersten Triggerausgangsschaltung 5 verbundenen ersten Eingang, einen mit einem Ausgang der zweiten Triggerausgangsschaltung 4 verbundenen zweiten Eingang und einen mit dem Ausgangsanschluss 9 verbundenen Ausgang auf. Die Anzahl der Kondensatoren C1–Cn kann je nach Bedarf geändert werden. Folglich kann die zweite Kondensatorschaltung 2a zehn oder mehr als zehn Kondensatoren aufweisen.
  • Die Pegelverschiebungsschaltung 10 kann optional, wie in 1 gezeigt, eine Fehlerverhinderungsschaltung 6 aufweisen. Die Fehlerverhinderungsschaltung 6 weist eine mit dem Ausgang von sowohl der ersten als auch der zweiten Triggerausgangsschaltung 4, 5 verbundene Verzögerungsschaltung (nicht gezeigt) und eine mit einem Ausgang von sowohl der ersten als auch der zweiten Kondensatorschaltung 2b, 2a verbundene Fehlererfassungsschaltung (nicht gezeigt) auf. Die Fehlerverhinderungsschaltung 6 verhindert, dass ein Fehler im vom Ausgangsanschluss 9 ausgegebenen bezüglich des Pegels verschobenen Signal auftritt, wenn das hohe Potenzial Vcc zwischen null und mehreren hundert Volt schwingt. Wenn das hohe Potenzial Vcc zwischen null und mehreren hundert Volt schwingt, fließt ein parasitärer Strom in die Kondensatoren C1–Cn und C11–C1n. Die Fehlerverhinderungsschaltung 6 empfängt Signaleingaben von der ersten und der zweiten Kondensatorschaltung 2b, 2a. In einem normalen Zustand weisen die Signaleingaben eine invertierte Phase auf. In einem fehlerhaften Zustand, in welchem der parasitäre Strom fließt, weisen die Signaleingaben die gleiche Phase auf. Wenn die Signaleingaben mit der gleichen Phase empfangen werden, verhindert die Fehlerverhinderungsschaltung 6, dass die Signaleingaben an die SR-Verriegelungsschaltung 8 gegeben werden, um so zu verhindern, dass ein Fehler in dem vom Ausgangsanschluss 9 ausgegebenen bezüglich des Pegels verschobenen Signal auftritt.
  • Die Pegelverschiebungsschaltung 10 weist, wie vorstehend beschrieben, eine hohe Spannungsfestigkeit von 1300 Volt auf. Ein einzelner Kondensator mit einer Spannungsfestigkeit von 1300 Volt ist kostspielig, da solch ein Kondensator einen Oxidfilm mit einer Dicke von mehreren zehn Mikrometern benötigt. Ferner muss eine Dicke eines eingebetteten Oxidfilms eines SOI-Substrats dann, wenn die Pegelverschiebungsschaltung 10 unter Verwendung eines SOI-Substrats aufgebaut wird, auf mehrere zehn Mikrometer erhöht werden. Da es schwierig ist, die Dicke des eingebetteten Oxidfilms gleichmäßig zu erhöhen, kann es passieren, dass sich die Zuverlässigkeit der Pegelverschiebungsschaltung 10 durch eine Schwankung in der Dicke verringert. Folglich steigen die Fertigungskosten der Pegelverschiebungsschaltung 10 und nimmt die Zuverlässigkeit der Pegelverschiebungsschaltung 10 ab, wenn die Pegelverschiebungsschaltung 10 solch einen Kondensator mit einer hohen Spannungsfestigkeit verwendet. Gemäß der ersten Ausführungsform weist jeder der Kondensatoren C11–C1n der ersten Kondensatorschaltung 2b eine normale Spannungsfestigkeit zwischen 100 und 200 Volt auf. Ferner weist jeder der Kondensatoren C1–Cn der zweiten Kondensatorschaltung 2a eine normale Spannungsfestigkeit zwischen 100 und 200 Volt auf. Die Spannungsfestigkeit von 1300 Volt wird erzielt, indem die Kondensatoren mit der normalen Spannungsfestigkeit in Reihe geschaltet werden. Bei solch einem Ansatz kann die Pegelverschiebungsschaltung 10 mit geringen Kosten verbunden gefertigt werden und eine hohe Zuverlässigkeit aufweisen.
  • Nachstehend wird ein Aufbau der Pegelverschiebungsschaltung 10 unter Bezugnahme auf die 2 beschrieben. Die Pegelverschiebungsschaltung 10 wird mit Hilfe eines Silicon-on-Insulator-(SOI)-Substrats aufgebaut. Das SOI-Substrat weist ein tragendes Substrat, einen eingebetteten Oxidfilm auf dem tragenden Substrat und eine Halbleiterschicht auf dem eingebetteten Oxidfilm auf. Die Halbleiterschicht weist Feldbereiche F1 – Fn + 1 auf, die jeweils von Isoliergräben T1 – Tn + 1 umschlossen werden, von denen sich jeder von einer Oberfläche der Halbleiterschicht zum eingebetteten Oxidfilm erstreckt. Folglich sind die Feldbereiche F1 – Fn + 1 durch die Isoliergräben T1 – Tn + 1 elektrisch voneinander isoliert. Die Isoliergräben T1 – Tn + 1 sind, wie in 2 gezeigt, in einer verschachtelten Weise (multiplexed manner) angeordnet. Insbesondere ist der Isoliergraben Tm innerhalb des Isoliergrabens Tm + 1 angeordnet, wobei 1 ≤ m ≤ n ist. Die Kondensatoren C11 – C1n der ersten Kondensatorschaltung 2b sind jeweils in den Feldbereichen F1, F2, ..., bzw. Fn gebildet und in Reihe geschaltet. Gleichermaßen sind die Kondensatoren C1–Cn der zweiten Kondensatorschaltung 2a in den Feldbereichen F1, F2, ..., bzw. Fn gebildet und in Reihe geschaltet. Ein Potenzial jedes Feldbereichs F1 – Fn ist auf F gesetzt.
  • Im Feldbereich F1 sind zusätzlich zu den Kondensatoren C1, C11 sind eine Eingangskontaktstelle und eine Massekontaktstelle gebildet. Im Feldbereich Fn + 1 sind die erste und die zweite Triggerausgangsschaltung 5, 4, ein Ausgangswiderstand Rout, die SR-Verriegelungsschaltung 8, eine Vcc-Kontaktstelle und eine Ausgangskontaktstelle, gebildet.
  • Nachstehend wird ein Betrieb der Pegelverschiebungsschaltung 10 unter Bezugnahme auf die 3A3G beschrieben. Die 3A3G zeigen jeweils Signalwellenformen, die an den Punkten a–g in der 1 auftreten, wenn ein Impulssignal an den Eingangsanschluss 1 gegeben wird.
  • Eine Signalwellenform des Eingangssignals erscheint, wie in 3A gezeigt, an dem Punkt a. Das Eingangssignal reicht beispielsweise von 0 bis 5 Volt. Eine Signalwellenform eines invertierten Signals des Eingangssignals tritt, wie in 3B gezeigt, an dem Punkt b auf. Eine vorübergehende Spannungsänderung der Kondensatoren C1–Cn, die durch das Eingangssignal verursacht wird, tritt, wie in 3C gezeigt, an dem Punkt c auf, der auf der Seite des hohen Potenzials Vcc der zweiten Kondensatorschaltung 2a angeordnet ist. Eine vorübergehende Spannungsänderung der Kondensatoren C11–C1n, die durch das Eingangssignal verursacht wird, tritt, wie in 3D gezeigt, an dem Punkt d auf, der auf der Seite des hohen Potenzials Vcc der ersten Kondensatorschaltung 2b angeordnet ist. Ein Flankenimpulssignal, das mit der vorübergehenden Spannungsänderung verknüpft ist, die an dem Punkt c auftritt, tritt, wie in 3E gezeigt, an dem Punkt e auf, welcher dem Ausgang der zweiten Triggerausgangsschaltung 4 entspricht. Ein Flankenimpulssignal, das mit der vorübergehenden Spannungsänderung verknüpft ist, die an dem Punkt d auftritt, tritt, wie in 3F gezeigt, an dem Punkt f auf, welcher dem Ausgang der ersten Triggerausgangsschaltung 5 entspricht. Das von der zweiten Triggerausgangsschaltung 4 ausgegebene Flankenimpulssignal setzt die SR-Verriegelungsschaltung 8, und das von der ersten Triggerausgangsschaltung 5 ausgegebene Flankenimpulssignal setzt die SR-Verriegelungsschaltung 8, wie in 3G gezeigt. Folglich wird das Eingangssignal, das von 0 bis 5 Volt reicht, bezüglich des Pegels auf 1195 bis 1200 Volt verschoben.
  • Die Pegelverschiebungsschaltung 10 gemäß der ersten Ausführungsform der vorliegenden Erfindung ist, wie vorstehend beschrieben, mit einer Mehrzahl von in Reihe geschalteten Kondensatoren aufgebaut. Bei solch einem Ansatz kann die Pegelverschiebungsschaltung 10 mit einer verringerten Anzahl von Elementen aufgebaut und folglich mit einer geringen Größe realisiert werden. Ferner weist die Pegelverschiebungsschaltung zwei Kondensatorschaltungen 2a, 2b auf. Bei solch einem Ansatz kann die Pegelverschiebungsschaltung 10 selbst dann vor einer Überspannung geschützt werden, wenn das hohe Potenzials Vcc schwingt.
  • (Zweite Ausführungsform)
  • Nachstehend wird eine zweite Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die 47 beschrieben. Bei der zweiten Ausführungsform ist jeder der Kondensatoren C11–C1n der ersten Kondensatorschaltung 2b aus einer Mehrzahl von parallel geschalteten Kondensatoren aufgebaut. Folglich kann jeder der Kondensatoren C11–C1n eine erhöhte Kapazität aufweisen. Gleichermaßen ist jeder der Kondensatoren C1–Cn der zweiten Kondensatorschaltung 2b aus einer Mehrzahl von parallel geschalteten Kondensatoren aufgebaut. Folglich kann jeder der Kondensatoren C1–Cn eine erhöhte Kapazität aufweisen. Da die Kondensatoren C1–Cn und C11–C1n den gleichen Aufbau aufweisen, wird nachstehend einzig auf den Kondensator C1 näher eingegangen.
  • Der Kondensator C1 ist, wie in 5 gezeigt, auf einer Halbleiterschicht 15 eines SOI-Substrats mit einem eingebetteten Oxidfilm 24 gebildet und mit einem Passivierungsfilm 26 bedeckt. Das SOI-Substrat weist eine Mehrzahl von Feldbereichen auf, die jeweils von einer Mehrzahl von Isoliergräben umschlossen werden, von denen sich jeder von einer Oberfläche der Halbleiterschicht 15 zum eingebetteten Oxidfilm 24 erstreckt. Folglich sind die Feldbereiche durch die Isoliergräben elektrisch voneinander isoliert.
  • Insbesondere ist der Kondensator C1, wie in den 46 gezeigt, derart aufgebaut, dass eine erste (1.) Aluminiumelektrode 11, eine 1.5-te Aluminiumelektrode 12, eine polykristalline Siliciumelektrode 17, die auf einem LOCOS-(Local Oxidation of Silicon)-Film 16 gebildet ist, eine zweite (2.) Aluminiumelektrode 21, eine dritte (3.) Aluminiumelektrode 22 und ein CrSi-Widerstand 20 über einen BPSG-(Bor-Phosphor-Silikat-Glas)-Film 18 und einen dielektrischen Zwischenschichtfilm 19 übereinandergeschichtet und über einen Kontakt 13 und ein Durchgangsloch 14 elektrisch miteinander verbunden sind. Die erste Aluminiumelektrode 11 weist einen Anschluss 11a auf der Masseseite und einen Anschluss 11b auf der Seite hohen Potenzials Vcc auf.
  • Der Kondensator C1 ist beispielsweise aus drei parallel geschalteten Kondensatoren C1a, C1b und C1c aufgebaut. Der Kondensator C1a ist, wie in 6 gezeigt, aus der polykristallinen Siliciumelektrode 17, der ersten Aluminiumelektrode 11 und dem zwischen der polykristallinen Siliciumelektrode 17 und der ersten Aluminiumelektrode 11 angeordneten BPSG-Film 18 aufgebaut. Der Kondensator C1b ist aus der ersten Aluminiumelektrode 11, der 1.5-ten Aluminiumelektrode 12 und dem zwischen der ersten Aluminiumelektrode 11 und der 1.5-ten Aluminiumelektrode 12 angeordneten dielektrischen Zwischenschichtfilm 19 aufgebaut. Der Kondensator C1c ist aus der 1.5-ten Aluminiumelektrode 12, der zweiten Aluminiumelektrode 21 und dem zwischen der 1.5-ten Aluminiumelektrode und der zweiten Aluminiumelektrode 21 angeordneten dielektrischen Zwischenschichtfilm 19 aufgebaut. Die Kondensatoren C1a, C1b und C1c sind, wie in 7 gezeigt, parallel geschaltet, um den Kondensator C1 zu bilden. Gemäß obiger Beschreibung weist jeder Kondensatoren C2–Cn und C11–C1c den gleichen Aufbau wie der Kondensator C1 auf. Auf diese Weise kann jeder der Kondensatoren C1–Cn und C11–C1n der ersten und der zweiten Kondensatorschaltung 2b, 2a die erhöhte Kapazität aufweisen.
  • Der dielektrische Zwischenschichtfilm 19 kann beispielsweise aus Siliciumoxid (SiO2) aufgebaut sein. Alternativ kann der dielektrische Zwischenschichtfilm 19 zur weiteren Erhöhung der Kapazität wenigstens entweder eine NO (Si3N4/SiO2)-Schicht, einen dielektrischen High-k-Film (z. B. Ta2O5) oder einen ferroelektrischen Film (z. B. PZT oder SrTiO3) aufweisen.
  • (Dritte Ausführungsform)
  • Nachstehend wird eine dritte Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die 8 und 9 beschrieben. Bei der dritten Ausführungsform ist jeder der Kondensatoren C11–C1n und C1–Cn der ersten und der zweiten Kondensatorschaltung 2b, 2a mit Hilfe eines Isoliergrabens aufgebaut.
  • Ein SOI-Substrat weist ein tragendes Substrat 31, einen eingebetteten Oxidfilm 32 auf dem tragenden Substrat 31 und eine Halbleiterschicht 33 auf dem eingebetteten Oxidfilm 32 auf. Ein dielektrischer Zwischenschichtfilm 38 ist auf der Halbleiterschicht 33 angeordnet. Das SOI-Substrat weist eine Mehrzahl von Feldbereichen F1 – Fn + 1 auf, die jeweils von einer Mehrzahl von Isoliergräben T1 – Tn + 1 umschlossen werden, von denen sich jeder von einer Oberfläche der Halbleiterschicht 33 zum eingebetteten Oxidfilm 32 erstreckt. Folglich sind die Feldbereiche F1 – Fn + 1 durch die Isoliergräben T1 – Tn + 1 elektrisch voneinander isoliert. In jedem der Feldbereiche F1 – Fn + 1 ist eine 100 Volt Klemm- bzw. Freilaufdiode T gebildet.
  • Eine Aluminiumelektrode 37 ist, wie in 9 gezeigt, über einen n+-leitenden Diffusionsbereich (d. h. Kontaktbereich) 36 mit jedem der Feldbereiche F1 – Fn + 1 verbunden. Jeder der Isoliergräben T1 – Tn + 1 weist eine mit einem Oxidfilm 34 bedeckte innere Seitenwand auf und ist mit einem eingebetteten polykristallinen Silicium 35 gefüllt. Folglich wird das eingebettete polykristalline Silicium 35 derart vom Oxidfilm 34 umgeben, dass jeder der Isoliergräben T1 – Tn + 1 als Kondensator dienen kann.
  • (Vierte Ausführungsform)
  • Nachstehend wird eine vierte Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die 10 und 11 beschrieben. Bei der vierten Ausführungsform ist jeder der Kondensatoren C11–C1n und C1–Cn der ersten und der zweiten Kondensatorschaltung 2b, 2a zur Erhöhung einer Kapazität aus sowohl einem Isoliergraben als auch einem Gate-Graben aufgebaut.
  • Ein SOI-Substrat weist ein tragendes Substrat 41, einen eingebetteten Oxidfilm 42 auf dem tragenden Substrat 41 und eine Halbleiterschicht 43 auf dem eingebetteten Oxidfilm 42 auf. Ein dielektrischer Zwischenschichtfilm 48 ist auf der Halbleiterschicht 43 gebildet. Das SOI-Substrat weist eine Mehrzahl von Feldbereichen F1 – Fn + 1 auf, die jeweils von einer Mehrzahl von Isoliergräben T1 – Tn + 1 umschlossen werden, von denen sich jeder von einer Oberfläche der Halbleiterschicht 43 zum eingebetteten Oxidfilm 42 erstreckt. Folglich sind die Feldbereiche F1 – Fn + 1 durch die Isoliergräben T1 – Tn + 1 elektrisch voneinander isoliert. In jedem der Feldbereiche F1 – Fn + 1 ist eine 100 Volt Freilaufdiode T gebildet.
  • Eine Aluminiumelektrode 47 ist, wie in 11 gezeigt, über einen n+-leitenden Diffusionsbereich 46 mit jedem der Feldbereiche F1 – Fn + 1 verbunden. Jeder der Isoliergräben T1 – Tn + 1 weist eine mit einem Oxidfilm 44 bedeckte innere Seitenwand auf und ist mit einem eingebetteten polykristallinen Silicium 45 bzw. einem polykristallinen Silicium 45 zur Einbettung gefüllt. Folglich wird das eingebettete polykristalline Silicium 45 derart vom Oxidfilm 44 umgeben, dass jeder der Isoliergräben T1 – Tn + 1 als Kondensator dienen kann. Ferner ist ein Gate-Graben 51 in jedem der Feldbereiche F1 – Fn + 1 gebildet. Ungleich der Isoliergräben T1 – Tn + 1 reicht der Gate-Graben 51 nicht bis zum eingebetteten Oxidfilm 42. Der Gate-Graben 51 weist eine innere Seitenwand und eine Wand am Boden (Bodenoberfläche) auf, die mit einem Oxidfilm 49 bedeckt sind, und ist mit einem eingebetteten polykristallinen Silicium 50 gefüllt. Folglich wird das eingebettete polykristalline Silicium 50 von dem Oxidfilm 49 umgeben. Die Aluminiumelektrode 47 ist über den n+-leitenden Diffusionsbereich 46 derart mit dem eingebetteten polykristallinen Silicium 50 verbunden, dass der Gate-Graben 51 als Kondensator dienen kann.
  • (Ausgestaltungen)
  • Die vorstehend beschriebenen Ausführungsformen können auf verschiedene Weise ausgestaltet werden. Die in den 1 und 2 gezeigte erste Ausführungsform kann beispielsweise auf die in den 13 und 14 gezeigte Weise ausgestaltet werden, in denen Widerstände R1–R4 und LDMOS N1, N2 hinzugefügt sind. Bei der vier ten Ausführungsform kann jeder der Kondensatoren C11–C1n und C1–Cn der ersten und der zweiten Kondensatorschaltung 2b, 2a nur aus dem Gate-Graben 51 aufgebaut sein.
  • Solche Änderungen und Ausgestaltungen sollen als mit in dem Schutzumfang der vorliegenden Erfindung, so wie er in den beigefügten Ansprüchen dargelegt ist, beinhaltet verstanden werden.
  • Vorstehend wurde eine Pegelverschiebungsschaltung offenbart.
  • Eine Pegelverschiebungsschaltung weist auf: eine erste Kondensatorschaltung 2b mit Kondensatoren C11–C1n, die zwischen einem Massepotenzial und einem vorbestimmten Potenzial Vcc in Reihe geschaltet sind, eine erste Triggerschaltung 5, die mit der Seite des vorbestimmten Potenzials der ersten Kondensatorschaltung 2b verbunden ist, einen Eingangsanschluss 1, der mit der Masseseite der ersten Kondensatorschaltung 2b verbunden ist, eine zweite Kondensatorschaltung 2a mit Kondensatoren C1–Cn, die zwischen dem Massepotenzial und dem vorbestimmten Potenzial Vcc in Reihe geschaltet sind, eine zweite Triggerschaltung 4, die mit der Seite des vorbestimmten Potenzials der zweiten Kondensatorschaltung 2a verbunden ist, einen Inverter 3, der zwischen den Eingangsanschluss 1 und die Massepotenzialseite der zweiten Kondensatorschaltung 2a geschaltet ist, und eine SR-Verriegelungsschaltung 8, die einen mit der ersten Triggerschaltung 5 verbundenen ersten Eingang und einen mit der zweiten Triggerschaltung 4 verbundenen zweiten Eingang aufweist.

Claims (6)

  1. Pegelverschiebungsschaltung zur Pegelverschiebung eines von Außerhalb eingegebenen Eingangsimpulssignals, wobei die Pegelverschiebungsschaltung aufweist: – einen Eingangsanschluss (1) zum Empfangen des Eingangimpulssignals; – eine erste Kondensatorschaltung (2b), die eine Mehrzahl von Kondensatoren (C11–C1n) aufweist, die in Reihe geschaltet sind, wobei die erste Kondensatorschaltung (2b) eine erste Seite, die mit einem vorbestimmten Potential (Vcc) indirekt verbunden ist, und eine zweite Seite aufweist, die mit dem Eingangsanschluss (1) verbunden ist; – eine erste Triggerschaltung (5), die mit der ersten Seite der ersten Kondensatorschaltung (2b) verbunden und dazu ausgelegt ist, ein erstes Flankensignal auszugeben, das nur mit den ansteigenden oder den abfallenden Flanken des Eingangsimpulssignals verknüpft ist; – eine zweite Kondensatorschaltung (2a), die eine Mehrzahl von Kondensatoren (C1–Cn) aufweist, die in Reihe geschaltet sind, wobei die zweite Kondensatorschaltung (2a) eine erste Seite, die mit dem vorbestimmten Potential (Vcc) indirekt verbunden ist, und eine zweite Seite aufweist, die mit dem Eingangsanschluss (1) indirekt verbunden ist; – ein Inverterelement (3), das zwischen den Eingangsanschluss (1) und die zweite Seite der zweiten Kondensatorschaltung (2a) geschaltet und dazu ausgelegt ist, ein invertiertes Impulssignal des Eingangsimpulssignals auszugeben; – eine zweite Triggerschaltung (4), die mit der ersten Seite der zweiten Kondensatorschaltung (2a) verbunden und dazu ausgelegt ist, ein zweites Flankensignal auszugeben, das nur mit den ansteigenden oder den abfallenden Flanken des invertierten Impulssignals verknüpft ist; und – eine Setz-/Rücksetzverriegelungsschaltung (8), die einen mit einem Ausgang der ersten Triggerschaltung (5) verbundenen ersten Eingang und einen mit einem Ausgang der zweiten Triggerschaltung (4) verbundenen zweiten Eingang aufweist, wobei – das zweite Flankensignal die gleiche Polarität wie das erste Flankensignal aufweist.
  2. Pegelverschiebungsschaltung nach Anspruch 1, dadurch gekennzeichnet, dass – die Kondensatoren (C1–C1n, C1–Cn) der ersten und der zweiten Kondensatorschaltung (2b, 2a) in jeweiligen Feldbereichen (F1–Fn) eines Halbleitersubstrats gebildet sind; und – die Feldbereiche (F1–Fn) durch Isoliergräben (T1–Tn) elektrisch voneinander isoliert und in einer verschachtelten Weise angeordnet sind.
  3. Pegelverschiebungsschaltung nach Anspruch 2, dadurch gekennzeichnet, dass – jeder Feldbereich (F1–Fn) eine Mehrzahl von Leiterschichten (11, 12, 17, 21, 22) und eine Mehrzahl von dielektrischen Zwischenschichtfilmen (18, 19) aufweist, die jeweils zwischen den Leiterschichten (11, 12, 17, 21, 22) angeordnet sind, um eine Mehrzahl von Folienkondensatorelementen (C1a–C1c) zu bilden; und – die Folienkondensatorelemente (C1a–C1c) parallel geschaltet sind, um einen entsprechenden Kondensator (C1) der Kondensatoren (C11–C1n, C1–Cn) der ersten und der zweiten Kondensatorschaltung (2b, 2a) zu bilden.
  4. Pegelverschiebungsschaltung nach Anspruch 3, dadurch gekennzeichnet, dass die dielektrischen Zwischenschichtfilme (18, 19) wenigstens entweder einen NO-Film, einen dielektrischen High-k-Film oder einen ferroelektrischen Film aufweisen.
  5. Pegelverschiebungsschaltung nach Anspruch 1, dadurch gekennzeichnet, dass – die Kondensatoren (C11–C1n, C1–Cn) der ersten und der zweiten Kondensatorschaltung (2b, 2a) in jeweiligen Feldbereichen (F1–Fn) einer Halbleiterschicht (15, 33, 43) auf einem eingebetteten Oxidfilm (24, 32, 42) eines Silicon-on-Insulator-Substrats gebildet sind; – die Feldbereiche (F1–Fn) durch eine Mehrzahl von Isoliergräben (T1–Tn) elektrisch voneinander isoliert sind, wobei sich jeder Isoliergraben (T1–Tn) von einer Ober fläche der Halbleiterschicht (15, 33, 43) zum eingebetteten Oxidfilm (24, 32, 42) erstreckt; und – jeder Isoliergraben (T1–Tn) eine mit einem Oxidfilm (44) bedeckte innere Seitenwand aufweist und mit einem eingebetteten polykristallinen Silicium (45) gefüllt ist, um einen entsprechenden Kondensator der Kondensatoren (C11–C1n, C1–Cn) der ersten und der zweiten Kondensatorschaltung (2b, 2a) zu bilden.
  6. Pegelverschiebungsschaltung nach Anspruch 1, dadurch gekennzeichnet, dass – die Kondensatoren (C11–C1n, C1–Cn) der ersten und der zweiten Kondensatorschaltung (2b, 2a) in jeweiligen Feldbereichen (F1–Fn) einer Halbleiterschicht (15, 33, 43) auf einem eingebetteten Oxidfilm (24, 32, 42) eines Silicon-on-Insulator-Substrats gebildet sind; – die Feldbereiche (F1–Fn) durch eine Mehrzahl von Isoliergräben (T1–Tn) elektrisch voneinander isoliert sind, wobei sich jeder Isoliergraben (T1–Tn) von einer Oberfläche der Halbleiterschicht (15, 33, 43) zum eingebetteten Oxidfilm (24, 32, 42) erstreckt; – eine Mehrzahl von Gate-Gräben (51) in den jeweiligen Feldbereichen (F1–Fn) gebildet sind; und – jeder Gate-Graben (51) eine innere Seitenwand und eine Wand am Boden aufweist, die mit einem Oxidfilm (49) bedeckt sind, und mit einem eingebetteten polykristallinen Silicium (50), dem eine Elektrode (47) zugeordnet ist, gefüllt ist, um einen entsprechenden Kondensator der Kondensatoren (C11–C1n, C1–Cn) der ersten und der zweiten Kondensatorschaltung (2b, 2a) zu bilden.
DE102008014916A 2007-03-20 2008-03-19 Pegelverschiebungsschaltung Expired - Fee Related DE102008014916B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007-73317 2007-03-20
JP2007073317 2007-03-20

Publications (2)

Publication Number Publication Date
DE102008014916A1 DE102008014916A1 (de) 2008-10-16
DE102008014916B4 true DE102008014916B4 (de) 2010-07-29

Family

ID=39744414

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008014916A Expired - Fee Related DE102008014916B4 (de) 2007-03-20 2008-03-19 Pegelverschiebungsschaltung

Country Status (3)

Country Link
US (1) US7639060B2 (de)
JP (1) JP4770855B2 (de)
DE (1) DE102008014916B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9553584B2 (en) 2014-12-23 2017-01-24 International Business Machines Corporation Level-shifting latch

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5321000B2 (ja) * 2008-11-17 2013-10-23 サンケン電気株式会社 レベルシフト回路
JP5309915B2 (ja) * 2008-11-17 2013-10-09 サンケン電気株式会社 レベルシフト回路
JP5200875B2 (ja) * 2008-11-17 2013-06-05 サンケン電気株式会社 レベルシフト回路
DE102012220213B3 (de) * 2012-11-07 2014-05-22 Semikron Elektronik Gmbh & Co. Kg Ansteuerschaltung mit Übertragungsschaltung und Verfahren zum Betrieb
US9419613B2 (en) * 2013-11-12 2016-08-16 Texas Instruments Incorporated Low power scheme to protect the low voltage capacitors in high voltage IO circuits
JP6666105B2 (ja) * 2015-10-13 2020-03-13 ラピスセミコンダクタ株式会社 半導体装置および選択回路
US10116297B1 (en) 2017-06-19 2018-10-30 Psemi Corporation DC-coupled high-voltage level shifter
JP6888581B2 (ja) * 2018-04-11 2021-06-16 株式会社デンソー 半導体装置およびその製造方法
KR20200108618A (ko) * 2019-03-11 2020-09-21 삼성전자주식회사 반도체 장치 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10152930A1 (de) * 2001-03-13 2002-10-02 Mitsubishi Electric Corp Leistungsrichter und Signalpegelumsetzer
JP2006148058A (ja) * 2004-10-22 2006-06-08 Denso Corp 半導体装置
DE102006037336B3 (de) * 2006-08-10 2008-02-07 Semikron Elektronik Gmbh & Co. Kg Levelshifter für eine Ansteuerschaltung für Leistungshalbleiterbauelemente

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1699084B1 (de) * 1995-04-12 2011-05-25 Fuji Electric Systems Co., Ltd. Integrierter Hochspannungsschaltkreis, Hochspannungsübergangsabschluss- struktur und MIS-Hochspannungstransistor
JP3808116B2 (ja) * 1995-04-12 2006-08-09 富士電機デバイステクノロジー株式会社 高耐圧ic
JP2988430B2 (ja) * 1997-04-24 1999-12-13 日本電気株式会社 レベル変換回路
JP3635975B2 (ja) * 1999-03-02 2005-04-06 富士電機デバイステクノロジー株式会社 レベルシフト回路
JP3504190B2 (ja) * 1999-07-21 2004-03-08 株式会社ルネサステクノロジ 半導体装置、およびこれを用いた回線インターフェイス装置および情報処理装置
US6646469B2 (en) * 2001-12-11 2003-11-11 Koninklijke Philips Electronics N.V. High voltage level shifter via capacitors
JP2004363740A (ja) * 2003-06-03 2004-12-24 Matsushita Electric Ind Co Ltd レベルシフタ
JP3978424B2 (ja) 2003-12-10 2007-09-19 トヨタ自動車株式会社 半導体モジュール、半導体装置および負荷駆動装置
JP2006041292A (ja) * 2004-07-28 2006-02-09 Sharp Corp インダクタンス素子、半導体装置およびインダクタンス素子の製造方法
JP4501767B2 (ja) * 2004-09-14 2010-07-14 株式会社デンソー 伝送装置
US7535262B2 (en) * 2004-10-19 2009-05-19 International Rectifier Corporation High voltage level shifting by capacitive coupling
JP4434036B2 (ja) * 2005-02-22 2010-03-17 セイコーエプソン株式会社 レベルシフト回路、それを用いた電気光学装置、および、電子機器
JP2007060344A (ja) * 2005-08-25 2007-03-08 Sanyo Electric Co Ltd レベルシフト回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10152930A1 (de) * 2001-03-13 2002-10-02 Mitsubishi Electric Corp Leistungsrichter und Signalpegelumsetzer
JP2006148058A (ja) * 2004-10-22 2006-06-08 Denso Corp 半導体装置
DE102006037336B3 (de) * 2006-08-10 2008-02-07 Semikron Elektronik Gmbh & Co. Kg Levelshifter für eine Ansteuerschaltung für Leistungshalbleiterbauelemente

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9553584B2 (en) 2014-12-23 2017-01-24 International Business Machines Corporation Level-shifting latch
US9712170B2 (en) 2014-12-23 2017-07-18 International Bueinss Machines Corporation Level-shifting latch

Also Published As

Publication number Publication date
JP2008263599A (ja) 2008-10-30
JP4770855B2 (ja) 2011-09-14
US7639060B2 (en) 2009-12-29
US20080231340A1 (en) 2008-09-25
DE102008014916A1 (de) 2008-10-16

Similar Documents

Publication Publication Date Title
DE102008014916B4 (de) Pegelverschiebungsschaltung
DE10134665C1 (de) Betriebsverfahren für ein Halbleiterbauelement, geeignet für ESD-Schutz
DE102008064686B4 (de) Halbleitervorrichtung
DE10322593B4 (de) Halbleiterbauteil und dieses verwendender integrierter Schaltkreis
DE102004057486B4 (de) Leistungsvorrichtung mit bidirektionaler Pegelverschiebungsschaltung
DE102005041257B4 (de) Feldelektroden-Trenchtransistorstruktur mit Spannungsteiler
DE102006029499A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102014212521B4 (de) Halbleitervorrichtungen
DE102004062214B4 (de) Halbleitervorrichtung mit Temperaturerfassungsfunktion
DE4124757C2 (de) Halbleiter-Leistungsmodul
DE19811604B4 (de) Halbleitervorrichtung
DE102008035993B4 (de) Leistungshalbleitermodul
DE102008006124B4 (de) Halbleitervorrichtung und Verfahren zu deren Fertigung
DE69531121T2 (de) Integrierte Halbleiteranordnung
DE112019000268B4 (de) Integrierte Halbleiterschaltungsvorrichtung, Stromsteuervorrichtung, die die integrierte Halbleiterschaltungsvorrichtung verwendet, und Automatikgetriebesteuervorrichtung, die die Stromsteuervorrichtung verwendet
EP1870938A1 (de) Halbleiterschutzstruktur für eine elektrostatische Entladung
DE2007627A1 (de) Verfahren zum Herstellen einer inte gnerten Festkörperschaltung
DE102019103730B4 (de) Schaltungsanordnung mit galvanischer isolation zwischen elektronischen schaltungen
EP3657543B1 (de) Rc-snubberglied mit hoher spannungsfestigkeit
DE19960563B4 (de) Halbleiterstruktur und entsprechendes Herstellungsverfahren
DE69832258T2 (de) Schutzstruktur für integrierte elektronische Hochspannungsanordnungen
DE69233443T2 (de) Integrierte Schaltung mit einer hohen Spannungsfestigkeit
JP2007288028A (ja) 信号遅延構造
DE69835825T2 (de) Verfahren und bauelement zur verringerung von elektrischen feldkonzentrationen in soi halbleiterkomponenten
DE102015116099B3 (de) Integrierte schaltung mit einer vielzahl von transistoren und zumindest einer spannungsbegrenzenden struktur

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee