DE69835825T2 - Verfahren und bauelement zur verringerung von elektrischen feldkonzentrationen in soi halbleiterkomponenten - Google Patents

Verfahren und bauelement zur verringerung von elektrischen feldkonzentrationen in soi halbleiterkomponenten Download PDF

Info

Publication number
DE69835825T2
DE69835825T2 DE69835825T DE69835825T DE69835825T2 DE 69835825 T2 DE69835825 T2 DE 69835825T2 DE 69835825 T DE69835825 T DE 69835825T DE 69835825 T DE69835825 T DE 69835825T DE 69835825 T2 DE69835825 T2 DE 69835825T2
Authority
DE
Germany
Prior art keywords
electrical
component
intermediate conductor
conductor region
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69835825T
Other languages
English (en)
Other versions
DE69835825D1 (de
Inventor
Hakan SJÖDIN
Anders SÖDERBÄRG
Nils ÖGREN
Ivar Hamberg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Application granted granted Critical
Publication of DE69835825D1 publication Critical patent/DE69835825D1/de
Publication of DE69835825T2 publication Critical patent/DE69835825T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Element Separation (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)

Description

  • Technisches Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren und eine Anordnung zur Reduzierung von Konzentrationen elektrischer Felder in elektrischen Komponenten.
  • Beschreibung des Standes der Technik
  • Um Komponenten in integrierten Schaltkreisen vollständig voneinander zu isolieren, können Grabentechniken in Silizium-auf-Isolatormaterial (SOI) verwendet werden. Das SOI-Material, auf dem die Komponente ausgebildet werden soll, kann aus einer dünnen Schicht aus Silizium auf einem isolierenden Material bestehen. Die Komponente wird durch einen Graben vollständig von der Umgebung isoliert, der bis auf das isolierende Substrat um den Umfang der zu isolierenden Komponente heruntergeätzt wird. Ein isolierendes Material, das von dem isolierenden Substrat verschieden ist, wird sodann im Graben abgeschieden. Dabei entstehen Komponenten in Form einer durch isolierende Materialien umgebenden Inseln aus Silizium, welche quer durch den gefüllten Graben aus isolierendem Material und vertikal durch das isolierende Substrat isoliert ist.
  • Das isolierende Material und das isolierende Grabenmaterial kann beispielsweise Siliziumoxid, Siliziumnitrid, Saphir, Aluminiumoxid oder ähnliches sein. Grabentechniken und die SOI-Technologie sind aus SZE, S. M., "VLSI Technologie" – 2. Auflage" 1988, McGraw-Hill Book Company, New York, USA und aus SORIN CRISTOLOVEANU und SHENG S. LI "Elektrische Charakterisierung von Silizium-auf-Isolatormaterialien und Anordnungen" 1995, Kluwer, Academic Publishers, Massachusetts, USA bekannt geworden.
  • Diese Technik kann zur Isolation von Hochvoltkomponenten verwendet werden. Dabei können jedoch Probleme aufgrund der Tatsache auftreten, dass das elektrische Feld am scharfen Randbereich der aktiven Komponente konzentriert wird. Diese Konzentration des elektrischen Feldes erhöht die Lawinendurchbruchsspannung des Randbereiches, wobei dieser Teil der Anordnung bei einer kleineren Spannung als der innere Teil der Anordnung durchgeschaltet wird. Dieses Problem wird in dem Fall verschlimmert, wenn ein Leiter mit hoher Spannung über den Graben verläuft. Dies kann zu einem leichteren als erwarteten Lawinendurchbruch führen, wenn der Hochvoltleiter die Bereiche kreuzt, in denen die Konzentration des elektrischen Feldes am größten ist.
  • Die Patentveröffentlichung US A 5 449 946 beschreibt eine Halbleiteranordnung mit Isolationsbereichen zur Verhinderung einer kapazitiven Kopplung bei der Bildung von Schaltkreiselementen. Dies erfolgt durch Bildung einer Insel zur Verhinderung einer kapazitiven Kopplung zwischen den Inseln für die Bildung von Schaltkreiselementen, wobei die Insel zur Verhinderung einer kapazitiven Kopplung auf einem konstanten elektrischen Potential gehalten wird.
  • Auf der Insel wird ein Kontaktloch zur Verhinderung einer kapazitiven Kopplung gebildet, um sie auf elektrischem Erdpotential oder einem Maximum oder Minimum des elektrischen Potentials auf dem Chip zu halten, wie beispielsweise elektrisches Erdpotential oder das elektrische Potential der Spannungsquelle auf dem Chip.
  • Zusammenfassung
  • Die vorliegende Erfindung löst das Problem, wie das Auftreten eines Lawinendurchbruchs für den Fall zu reduzieren, in dem ein Hochvoltleiter über einen Bereich mit großer Konzentration des elektrischen Feldes läuft.
  • Das Problem wird mittels eines Zwischenleiterbereichs gelöst, welcher große Konzentrationen des elektrischen Feldes aus einer zu schützenden Komponente bewegt.
  • Die gemäß der Erfindung erzeugten Komponenten besitzen einen vergrößerten Widerstand gegen einen Lawinendurchbruch, wenn ein Leiter über einen Graben verläuft, was bedeutet, dass der Abstand zwischen Komponenten und Leitern reduziert werden kann oder die Komponente eine höhere Spannung aushalten kann.
  • Kurze Beschreibung der Zeichnungen
  • Die Erfindung wird nachfolgend anhand eines Beispiels einer Ausführungsform der Erfindung näher erläutert, welche in den Figuren dargestellt ist. Es zeigt:
  • 1a einen Schnitt in einer Ebene I-I der Komponente in 1b;
  • 1b eine ebene Ansicht von Bereichen gleichen Potentials in einer bekannten Komponente;
  • 2a einen Schnitt in einer Ebene II-II der Komponente in 2b; und
  • 2b eine ebene Ansicht von Bereichen gleichen Potentials in einer erfindungsgemäß ausgebildeten Komponente.
  • Detaillierte Beschreibung von Ausführungsbeispielen
  • Die 1a und 1b zeigen eine Komponente 1 in Form einer Halbleiterinsel 1 beispielsweise aus Silizium, welche auf einem vergrabenen Isolator 3 ausgebildet ist, der seinerseits auf einem Substrat 5 ausgebildet ist. Die Komponente 1 ist von umgebendem Silizium 1 durch einen Graben 9 getrennt, welcher mit isolierendem Material, beispielsweise Siliziumoxid 10 oder polykristallines Silizium 11, gefüllt ist. Ein Leiter 13 für hohes Potential ist auf dem Teil des Isolators 3' ausgebildet, welcher über der Komponente 1, dem umgebenden Silizium 7 und dem Graben 9 ausgebildet ist. Der Leiter 13 läuft über den Graben 9 und die Hochvoltkomponente 1. Der Leiter 13 ist mittels eines Kontaktes 18 mit der Komponente 1 verbunden. Daher liegt ein Teil der Komponente 1 auf höherem Potential als das umgebende Silizium 7 oder dem Graben 9. Ein Beispiel, wie Linien gleichen Potentials in der Hochvoltkomponente 1 verlaufen, ist durch gestrichelte Linien dargestellt. Die exakte Verteilung der Linien gleichen Potentials hängt natürlich vom Zustand der Komponente ab und ändert sich mit deren Aktivität. Je enger die Linien gleichen Potentials zusammenliegen, umso größer ist die Konzentration des elektrischen Feldes im Material und umso leichter kann ein Lawinendurchbruch auftreten. Aus den Figuren ist ersichtlich, dass das größte Risiko für einen Lawinendurchbruch an einem Rand 14 der Hochvoltkomponente 1 liegt, welcher der Stelle am nächsten liegt, an welcher der Leiter 13 über dem Graben 9 verläuft. Die Konzentration des elektrischen Feldes in der Komponente 1 ist am Rand 14 am größten. Ein Lawinendurchbruch ist unerwünscht, da er die Funktion von Komponenten beeinträchtigt, in welchen er auftritt.
  • Die 2a und 2b zeigen eine gleichartige Komponente mit Lawinendurchbruchs-Verschiebungsmitteln gemäß der Erfindung. Ein Zwischenleiterbereich in Form einer Insel aus Silizium 15 ist durch eine nicht-leitende Grabenstruktur 16 umgeben, welche in konventioneller Weise hergestellt ist. Die Insel 15 ist mittels eines Kontakts 17 mit dem Leiter 13 verbunden. Wie oben beschrieben, ist der Leiter 13 mittels eines Kontakts 18 mit der Komponente 1 verbunden. Wie die gestrichelten Linien zeigen, treten die Spitzenkonzentrationen der Linien gleichen Potentials nicht mehr in der Komponente 1, sondern in der Insel 15, auf. Daher kann die Komponente 1 beispielsweise mit höheren Potentialen und Reduzierung des Risikos eines Lawinendurchbruchs am Rand 14 arbeiten.
  • Es ist darauf hinzuweisen, dass mit den Lawinendurchbruchs-Verschiebungsmitteln gemeint ist, dass die erfindungsgemäßen Mittel einen Lawinendurchbruch in der Komponente verhindern, in dem ein möglicher Lawinendurchbruch aus der Komponente in einen Bereich verlegt wird, in dem Konsequenzen weniger schädlich sind.
  • Die optimale Größe der Insel 15 hängt neben anderem von der Potentialdifferenz zwischen dem Leiter 13 und dem benachbarten leitenden Bereich 7 und den Komponenten 1, der Größe des Leiters und der Dicke des Materials der Isolation 3' ab. Um Platz auf dem Chip zu sparen, sollte die Insel 15 vorzugsweise so klein wie möglich sein und daher einen Oberflächenbereich besitzen, welcher kleiner ist, als der normalerweise für die Herstellung einer elektrischen Komponente 1 notwendige Platz. Er sollte wenigstens kleiner als die Hälfte der Größe der zu schützenden Komponente 1 und vorzugsweise kleiner als ein Zehntel dieser Größe sein. Um die Feldkonzentrationen einzuschließen, sollte sie wenigstens so breit wie der darüberliegende Leiter 13 sein. Es ist natürlich möglich, dass es aus Herstellungsgründen bevorzugt sein kann, die Insel 15 als lang gestrecktes Rechteck zwischen zwei Gräben 9, 16 auszubilden, das im Wesentlichen über die gesamte Länge von einer oder mehreren Seiten der Komponente 1 verläuft.
  • Es ist denkbar, dass eine Insel 15 so ausgebildet sein kann, dass eine Verbindung mit zwei oder mehr Leitern herstellbar ist, wobei in diesem Fall die Abmessung der Insel größer sein kann. Es ist dennoch bevorzugt, dass ihre Breite in den oben angegebenen Größenbereichen liegt. In diesem Falle sollten die Leiter näherungsweise das gleiche elektrische Potential besitzen, um das Risiko eines Lawinendurchbruchs in der Insel 15 zu vermeiden. Vorzugsweise sollten Unterschiede im elektrischen Potential kleiner als 10 V sein.
  • Obwohl es möglich ist, eine Anordnung in Betracht zu ziehen, in dem die Insel 15 als elektrische Funktionskomponente, wie beispielsweise ein Widerstand, eine Kapazität, eine Diode oder ein Transistor ausgebildet ist, ist die Insel 15 in der bevorzugten Ausführungsform inaktiv, d.h., sie dient lediglich zur Verschiebung von Konzentrationen des elektrischen Feldes in der Nähe der Komponente.
  • Obwohl in der oben beschriebenen Ausführungsform eine rechteckige Insel vorgesehen ist, kann in einer Anordnung gemäß der Erfindung jede Form der Insel 15 verwendet werden. Das die oben angegebenen Strukturen umgebende isolierende Material kann jedes geeignete Material oder Kombinationen von Materialien sein. Geeignete Materialien sind dotiertes oder undotiertes amorphes oder polykristallines Silizium, Siliziumdioxid und/oder Nitrid und/oder jedes andere geeignete Material.
  • Darüber hinaus ist die Erfindung nicht auf die Verwendung von Komponenten beschränkt, welche auf einem vergrabenen Isolator ausgebildet sind. Sie ist auch zur Verwendung mit jeder anderen elektrischen Komponente geeignet.
  • Die oben beschriebenen Ausführungsbeispiele der Erfindung beziehen sich auf elektrische Anordnungen unter Verwendung von Silizium als Halbleitermaterial; sie sind jedoch auch bei Anwendungen von Anordnungen unter Verwendung anderer Halbleitermaterialien anwendbar.

Claims (14)

  1. Elektrische Anordnung, die in einer Siliziumschicht ausgebildet ist und eine durch einen Graben (9) von einer leitenden Zone (7) getrennte elektrische Hochvoltkomponente (1) umfasst, worin ein für ein hohes Potential vorgesehener Leiter (13) elektrisch mit der elektrischen Komponente (1) verbunden ist und von der leitenden Zone (7) über den Graben (9) zu einem Kontakt (18) auf der elektrischen Komponente (1) verläuft, so dass ein Teil (14) der elektrischen Komponente (1) auf ein höheres elektrisches Potential als das umgebende Silizium (7) und als der Graben (9) gebracht werden kann, selbst bis zu einer Konzentration des elektrischen Feldes, welche einen Lawinendurchbruch bewirken kann, dadurch gekennzeichnet, dass die elektrische Anordnung Lawinendurchbruchs-Verschiebungsmittel umfasst, die durch einen Zwischenleiterbereich (15) in Form einer Insel aus Silizium gebildet sind, welche von einer nicht-leitenden Grabenstruktur (16) umgeben ist, wobei der Zwischenleiterbereich (15) durch die Grabenstruktur (16) von der leitenden Zone (7) und der elektrischen Komponente (1) getrennt ist, und dass der Leiter (13) elektrisch mit dem Zwischenleiterbereich (15) zwischen der leitenden Zone (7) und der elektrischen Komponente (1) verbunden ist, wodurch der Zwischenleiterbereich das gleiche elektrische Potential wie das elektrische Potential des Teils (14) erhält, so dass die hohe Konzentration des elektrischen Feldes und damit der mögliche Lawinendurchbruchsbereich nicht in der Komponente (1), sondern im Zwischenleiterbereich (15) liegt.
  2. Elektrische Anordnung nach dem vorhergehenden Anspruch, dadurch gekennzeichnet, dass der Zwischenleiterbereich (15) eine Schicht aus Siliziummaterial auf einem vergrabenen Isolator (3) umfasst, welcher aus einem Halbleitersubstrat (5) ausgebildet ist.
  3. Elektrische Anordnung nach den vorhergehenden Ansprüchen, dadurch gekennzeichnet, dass der isolierende Graben (16) dotiertes, undotiertes amorphes oder polykristallines Silizium, Siliziumdioxid und/oder Siliziumnitrid und/oder irgendein anderes isolierendes Material umfasst.
  4. Elektrische Anordnung nach den vorhergehenden Ansprüchen, dadurch gekennzeichnet, dass der Oberflächenbereich des Zwischenleiterbereichs (15) kleiner als die Hälfte des Oberflächenbereiches der elektrischen Komponente (1) ist.
  5. Elektrische Anordnung nach Anspruch 4, dadurch gekennzeichnet, dass der Oberflächenbereich des Zwischenleiterbereiches (15) kleiner als ein Zehntel des Oberflächenbereiches der elektrischen Komponente (1) ist.
  6. Elektrische Anordnung nach den vorhergehenden Ansprüchen, dadurch gekennzeichnet, dass weitere Leiter in elektrischem Kontakt mit dem Zwischenleiterbereich (15) stehen.
  7. Elektrische Anordnung nach Anspruch 6, dadurch gekennzeichnet, dass alle mit dem Zwischenleiterbereich (15) in elektrischem Kontakt stehenden Leiter (13) im Wesentlichen das gleiche Potential besitzen.
  8. Verfahren zur Reduzierung von Feldstärkekonzentrationen in einer elektrischen Hochvoltkomponente (1), die in einer Siliziumschicht ausgebildet ist, in der die elektrische Komponente (1) von einer leitenden Zone (7) durch einen Graben (9) getrennt ist, und worin ein Leiter (13) von der leitenden Zone (7) zu einem Kontakt (18) auf der elektrischen Komponente (1) verläuft, so dass ein Teil (14) der Komponente (1) auf ein höheres elektrisches Potential als das umgebende Silizium (7) und als der Graben (9) gebracht werden kann, selbst bis zu einer Konzentration des elektrischen Feldes, welche einen Lawinendurchbruch bewirken kann, gekennzeichnet durch folgende Schritte: Ausbilden eines Zwischenleiterbereiches (15) in Form einer Insel zwischen der leitenden Zone (7) und der elektrischen Komponente (1); Ausbilden einer nicht-leitenden Grabenstruktur (16), welche den Zwischenleiterbereich (15) umgibt; Elektrisches Verbinden des Zwischenleiterbereiches (15) mit dem Leiter (13), wodurch der Zwischenleiterbereich das gleiche elektrische Potential wie das elektrische Potential des Teils (14) erhält, so dass die hohe Konzentration des elektrischen Feldes und der mögliche Lawinendurchbruchsbereich nicht in der Komponente (1), sondern in dem Zwischenleiterbereich (15) liegt.
  9. Verfahren nach Anspruch 8, gekennzeichnet durch die Ausbildung des Zwischenleiterbereiches (15) als Schicht aus Halbleitermaterial (15) auf einem vergrabenen Isolator (3) auf einem Halbleitersubstrat (5).
  10. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass der isolierende Graben (16) dotiertes oder undotiertes amorphes oder polykristallines Silizium, Siliziumdioxid und/oder Siliziumnitrid und/oder jedes andere isolierende Material umfasst.
  11. Verfahren nach den Ansprüchen 8 bis 10, dadurch gekennzeichnet, dass der Oberflächenbereich des Zwischenleiterbereiches (15) kleiner als die Hälfte des Oberflächenbereiches der elektrischen Komponente (1) gemacht wird.
  12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass der Oberflächenbereich des Zwischenleiterbereichs (15) kleiner als ein Zehntel des Oberflächenbereiches der elektrischen Komponente (1) gemacht wird.
  13. Verfahren nach den Ansprüchen 8 bis 12, gekennzeichnet durch Ausbilden des Zwischenleiterbereiches (15) mit elektrischem Kontakt zu weiteren Leitern.
  14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass alle in elektrischem Kontakt mit dem Zwischenleiterbereich (15) stehenden Leiter im Wesentlichen das gleiche Potential besitzen.
DE69835825T 1997-03-27 1998-03-24 Verfahren und bauelement zur verringerung von elektrischen feldkonzentrationen in soi halbleiterkomponenten Expired - Lifetime DE69835825T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9701156A SE522812C2 (sv) 1997-03-27 1997-03-27 Anordning och förfarande för att reducera elektriska fältkoncentrationer i elektriska komponenter
SE9701156 1997-03-27
PCT/SE1998/000534 WO1998044558A1 (en) 1997-03-27 1998-03-24 Method and device for reducing electric field concentrations in soi semiconductor components

Publications (2)

Publication Number Publication Date
DE69835825D1 DE69835825D1 (de) 2006-10-19
DE69835825T2 true DE69835825T2 (de) 2007-03-01

Family

ID=20406363

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69835825T Expired - Lifetime DE69835825T2 (de) 1997-03-27 1998-03-24 Verfahren und bauelement zur verringerung von elektrischen feldkonzentrationen in soi halbleiterkomponenten

Country Status (11)

Country Link
US (2) US6121668A (de)
EP (1) EP1018161B1 (de)
JP (1) JP2002508886A (de)
KR (1) KR20010005663A (de)
CN (1) CN1257611A (de)
AU (1) AU6754298A (de)
CA (1) CA2285278A1 (de)
DE (1) DE69835825T2 (de)
SE (1) SE522812C2 (de)
TW (1) TW358235B (de)
WO (1) WO1998044558A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2851370B1 (fr) * 2003-02-19 2006-02-03 St Microelectronics Sa Procede de traitement par faisceau d'ions focalise et dispositif semi-conducteur convenant pour sa mise en oeuvre
US7691734B2 (en) * 2007-03-01 2010-04-06 International Business Machines Corporation Deep trench based far subcollector reachthrough
DE102007029756A1 (de) * 2007-06-27 2009-01-02 X-Fab Semiconductor Foundries Ag Halbleiterstruktur zur Herstellung eines Trägerwaferkontaktes in grabenisolierten SOI-Scheiben
CN102110708A (zh) * 2011-01-14 2011-06-29 北方工业大学 高压隔离槽及其制作方法及mos器件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5241210A (en) * 1987-02-26 1993-08-31 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
US5070388A (en) * 1990-01-19 1991-12-03 Harris Corporation Trench-resident interconnect structure
DE4233773C2 (de) * 1992-10-07 1996-09-19 Daimler Benz Ag Halbleiterstruktur für Halbleiterbauelemente mit hoher Durchbruchspannung
CA2130806C (en) * 1992-12-25 2002-02-19 Makio Iida Semiconductor device
JPH06268054A (ja) * 1993-03-10 1994-09-22 Nippondenso Co Ltd 半導体装置
US6008512A (en) * 1993-04-28 1999-12-28 Intersil Corporation Semiconductor device with increased maximum terminal voltage
US5373183A (en) * 1993-04-28 1994-12-13 Harris Corporation Integrated circuit with improved reverse bias breakdown
JP2773611B2 (ja) * 1993-11-17 1998-07-09 株式会社デンソー 絶縁物分離半導体装置
JPH07311515A (ja) * 1994-05-18 1995-11-28 Fujitsu Ltd シリアル型電子写真装置

Also Published As

Publication number Publication date
AU6754298A (en) 1998-10-22
JP2002508886A (ja) 2002-03-19
WO1998044558A1 (en) 1998-10-08
CA2285278A1 (en) 1998-10-08
EP1018161B1 (de) 2006-09-06
SE9701156L (sv) 1998-09-28
CN1257611A (zh) 2000-06-21
US6300173B1 (en) 2001-10-09
DE69835825D1 (de) 2006-10-19
TW358235B (en) 1999-05-11
KR20010005663A (ko) 2001-01-15
SE9701156D0 (sv) 1997-03-27
EP1018161A1 (de) 2000-07-12
SE522812C2 (sv) 2004-03-09
US6121668A (en) 2000-09-19

Similar Documents

Publication Publication Date Title
DE60132158T2 (de) Hochspannungs-halbleiteranordnung mit einer feldplattenstruktur
DE19704995B4 (de) Integrierte Hochspannungs-Leistungsschaltung
DE102013206900B4 (de) Halbleiterbauelement mit kernlosem Übertrager und Verfahren zum Betrieb eines solchen Halbleiterbauelements
DE102006056139B4 (de) Halbleitervorrichtung mit einem verbesserten Aufbau für eine hohe Spannungsfestigkeit
EP1142025B1 (de) Leistungshalbleiterbauelement
DE102007063728B4 (de) Halbleiterbauelementanordnung mit einem Trench-Transistor
DE102014212521B4 (de) Halbleitervorrichtungen
DE60122145T2 (de) Verfahren zur herstellung einer elektronischen komponente mit selbstjustierten source, drain und gate in damaszen-technologie
DE102011081589B4 (de) Depletion-transistor und integrierte schaltung mit depletion-transistor
DE102007020263B4 (de) Verkrallungsstruktur
DE102012219376B4 (de) Halbleitervorrichtung mit lokalen Transistorverbindungsleitungen
DE102009051745B4 (de) Hochvolt-Transistor mit Mehrfach-Dielektrikum und Herstellungsverfahren
DE102005008354A1 (de) Halbleiterbauteil sowie Verfahren zu dessen Herstellung
EP3017479B1 (de) Feldplatten-trench-fet sowie ein halbleiterbauelement
DE19811604B4 (de) Halbleitervorrichtung
DE102014111279B4 (de) Halbleiterchip mit integrierten Serienwiderständen und Verfahren zur Herstellung desselben
EP0978159A1 (de) Vorrichtung zum begrenzen elektrischer wechselströme, insbesondere im kurzschlussfall
DE69835825T2 (de) Verfahren und bauelement zur verringerung von elektrischen feldkonzentrationen in soi halbleiterkomponenten
DE102014211904B4 (de) Halbleitervorrichtung
DE3119288A1 (de) Halbleiteranordnung
EP1870938A1 (de) Halbleiterschutzstruktur für eine elektrostatische Entladung
DE102016110645A1 (de) Halbleitervorrichtung mit einem eine erste feldplatte und eine zweite feldplatte aufweisenden transistor
DE102007020249B4 (de) Halbleiterbauelement, Halbleitersensorstruktur sowie Vorrichtung und Verfahren zum Herstellen eines Halbleiterbauelement
DE19906841B4 (de) Funkenstreckenanordnung und Verfahren zur Herstellung einer vertikalen Funkenstrecke
DE102004006002B3 (de) Soi-Halbleiterbauelement mit erhöhter Spannungsfestigkeit

Legal Events

Date Code Title Description
8364 No opposition during term of opposition